JP6509726B2 - 可変の供給電圧のためのスイッチング増幅器 - Google Patents

Description

本発明は、オーディオ工学の分野に関する。具体的には、本発明は、エネルギ効率に優れた動作に適したスイッチング増幅器、およびオーディオ信号のエネルギ効率に優れた増幅のための方法に関する。

オーディオ工学におけるオーディオ信号の増幅は、電子電力増幅器にもとづく。増幅されたオーディオ信号が、ユーザにとって知覚可能な音声信号へと変換される。そのような電子電力増幅器は、ＣＤプレーヤおよびテレビ受像機などの一般的に知られた家庭電化製品の装置において使用される。

広く使用されている増幅器の一種類は、変調器とスイッチング出力段とを備えるいわゆるＤ級増幅器である。そのようなＤ級増幅器は、スイッチング出力段が、２つの異なる切り替え状態だけをとるスイッチを備え、そのようなスイッチが、他の増幅器の場合と同様に、正しい記録レベル（ｒｉｇｈｔ ｒｅｃｏｒｄｉｎｇ ｌｅｖｅｌ）へと継続的に設定されることを特徴とする。結果として、これらのスイッチング増幅器は、比較的高度の効率性を備える。その高い効率性ゆえに、スイッチング増幅器は、とくにはより高い性能が必要とされることが多い業務用の分野において使用される。一例として、スピーカによる告知のために空港またはショッピングセンターのスピーカシステムに使用される電子システムなどの電子システムが挙げられるであろう。

スイッチング出力段のスイッチの制御は、増幅すべきオーディオ信号に応答して変調器によってもたらされるスイッチング信号によって達成される。そのようなＤ級増幅器に使用される変調プロセスは、多くの場合、例えば２値または３値信号であってよいスイッチング信号がアナログまたはデジタル入力信号から生成されるシグマデルタ変調である。

そのようなＤ級増幅器の例が、米国特許出願公開第２００８／００４２７４６号明細書に記載されている。この例は、シグマデルタ変調器と、スイッチング出力段と、信号経路における雑音の抑制を可能にする負帰還接続とを備えている。スイッチング出力段の出力信号は、スイッチング出力段におけるスイッチング動作にもとづいて生成される。スイッチング出力段に起因するスイッチング損失は、スイッチング出力段に印加される供給電圧の平方に比例する。印加電圧のレベルに応じて、スイッチング損失が相応に高くなる。これは、とくには弱い入力信号において、増幅器のエネルギ効率に悪影響を有する。

Ｄ級増幅器のさらなる例が、米国特許出願公開第２００６／００９１９４５号明細書に記載されている。このＤ級増幅器は、誤差補正の原理に従って動作する。供給電圧の誤差の結果としてスイッチング出力段において生じる誤差が、負帰還接続の外部の信号経路における信号をデジタル供給電圧の値によって除算することによって最小化される。

本発明の根本的な課題は、技術水準における通常よりもエネルギ効率に優れた様相で働くことができる増幅器を提供することにある。さらに、オーディオ信号のエネルギ効率に優れた増幅を可能にする方法を提供することにある。

この課題が、請求項１に記載の増幅器および請求項２１に記載の方法によって解決される。好都合なさらなる発展が、従属請求項に記載される。

本発明による増幅器は、入力信号を出力信号へと増幅するように機能し、信号経路と負帰還接続とを備えている。信号経路は、
入力信号を受信し、該受信した入力信号に応じたスイッチング信号を生成することに適した変調手段と、
供給電圧に接続され、前記変調手段によって生成されたスイッチング信号に従って切り替えられるスイッチング手段を含んでおり、前記供給電圧に依存した振幅の出力信号を生成するスイッチング出力段と
を備えている。

負帰還接続は、前記スイッチング出力段の出力信号を前記入力信号と合成するべくフィードバックすることに適している。信号経路と負帰還接続とが、或るループ利得を有するループを形成している。

最後に、この増幅器が、前記スイッチング出力段の前記供給電圧または該供給電圧から導出される信号を受信し、該供給電圧の変動に起因する前記ループ利得の変化を少なくとも部分的に補償することに適した補償手段を備える。

スイッチング出力段、変調手段、および負帰還接続を備える公知の増幅器は、一定または基本的に一定の供給電圧で動作する。たとえ入力信号の振幅が小さくても、供給電圧の全体がスイッチング出力段へと印加され、スイッチング出力段のスイッチング手段が、特定のスイッチング周波数で切り替えられる。出力信号の平均振幅は、出力信号におけるパルスの列および符号によって決定される。出力信号におけるパルスの振幅は、基本的に一定であり、供給電圧に依存し、入力信号の振幅とは無関係である。スイッチング手段のスイッチングに起因し、供給電圧の平方にて増大するスイッチング損失が、公知の増幅器においては、基本的に入力信号の振幅と無関係である。したがって、たとえ休止または待機モードにあり、すなわち入力信号が存在せず、あるいは振幅が実質的にゼロの入力信号しか存在しない場合でも、最大振幅の入力信号において生じるスイッチング損失に相当するスイッチング損失が生じる。したがって、小さい振幅の入力信号において、これらの増幅器の効率の損失は比較的大きい。

負帰還接続を備え、したがって或るループ利得のループを備える公知のスイッチング増幅器において、供給電圧が変化する場合、全体としての利得を、負帰還接続ゆえに特定の状況下で基本的に一定に保つことができる。しかしながら、供給電圧の変化は明らかにループ利得の変化にもつながり、これが結果として、増幅器の動作状態によっては、不安定につながる可能性がある。したがって、公知のスイッチング増幅器は、基本的に一定の供給電圧においてのみ安定に動作することができる。

これと対照的に、本発明による増幅器は、可変の供給電圧における動作に適し、とくには技術水準における通常よりもエネルギ効率に優れた動作に適する。本発明による増幅器は、スイッチング出力段の供給電圧またはこの供給電圧から導出される信号を受信し、供給電圧の変動に起因するループ利得の変化を少なくとも部分的に補償することに適した補償手段を用いて、上述の課題を解決する。

補償手段ゆえに、本発明による増幅器においては、たとえ供給電圧が変化する場合でも、ループ利得が基本的に一定に保たれる。結果として、増幅器を、スイッチング出力段へと印加される供給電圧とは無関係に、高いループ利得で安定な様相で動作させることができる。

したがって、本発明による増幅器は、入力信号の振幅に応じて調節される供給電圧における使用に適する。例えば、最大の入力信号においては、やはり最大の供給電圧をスイッチング出力段へと印加することができ、最小の入力信号または待機モードにおいては、最小限の供給電圧またはゼロの供給電圧を印加することができる。ここで、出力信号の平均振幅の調節は、出力信号におけるパルスの並びおよび／または符号の調節にあるのではなく、あるいは出力信号におけるパルスの並びおよび／または符号の調節だけにあるのではなく、主として出力信号におけるパルスの振幅の調節にある。入力信号の振幅が小さい場合、出力信号におけるパルスの振幅も小さく、その逆も然りである。スイッチング損失は、供給電圧の平方または出力信号におけるパルスの振幅の平方にて増大するため、スイッチング損失を大幅に減らすことができる。したがって、入力信号の振幅が小さいときの不必要に大きい効率損失を、本発明による増幅器を用いて回避することができる。

しかしながら、本発明による増幅器の動作に、入力信号の振幅に合わせた供給電圧の調節は必要でない。むしろ、本発明による増幅器を、補償手段によって増幅器の安定な動作が保証されるがゆえに、幅広い範囲の供給電圧にて、さらなる調節を実行する必要なく動作させることができる。この方法で、本発明の増幅器を普遍的に使用することができる。

この増幅器の好都合なさらなる発展は、入力信号に依存して供給電圧を変化させるための手段を備える。変化は、小さい振幅の入力信号においては供給電圧を下げ、比較的大きい振幅の入力信号においては供給電圧を相応に高めることによって達成される。

好ましくは、補償手段は、供給電圧の変動によって引き起こされるループ利得の変化を打ち消す方法で、供給電圧に応じてループの信号経路部分における信号を増幅または縮小することに適する。ループの信号経路部分において実行される信号の増幅は、ループ利得およびフォワード利得の両方に同程度の影響を及ぼすため、この変化に起因する全体としての利得の変化は、皆無または無視できる程度にすぎない。

原理的に、この補償の目的で信号経路における増幅を技術的に実現する種々の可能性が存在する。一特定の好都合な実施の形態においては、増幅器が、スイッチング信号を変調手段の入力へとフィードバックし、このフィードバック信号を変調手段の入力における信号と合成するためのさらなる変調器負帰還接続を備える。この場合、変調器負帰還接続における信号を、供給電圧に応じて、供給電圧の変動にもとづくループ利得の変化に対抗するような方法で、補償手段を用いて増幅または縮小することができる。

変調器負帰還接続における信号の増幅または縮小は、好ましくは供給電圧または供給電圧から導出される信号による乗算からなる。変調器負帰還接続における信号の乗算は、機能的には、信号経路の順方向における信号分割に相当する。順方向は、信号が負帰還接続においてフィードバックされることなく増幅器の入力から増幅器の出力へと進む方向である。信号の乗算は、信号の分割と比べて、技術的に容易に実現できるという利点を有する。

好ましくは、補償手段は、変調器負帰還接続における信号の乗算のためのマルチプレクサを備える。マルチプレクサは、スイッチング信号のための第１の入力と、供給電圧または供給電圧から導出される信号のための第２の入力とを有する。マルチプレクサは、フィードバック信号によって制御され、スイッチング信号に応じた出力信号を生成する。例えば、スイッチング信号は、第１の値および第２の値を含む２値信号であってよく、第１の値における出力信号が、供給電圧の値または供給電圧から導出される値に相当する。スイッチング信号の第２の値においては、出力信号が、例えば対応する反転値に相当する。

スイッチング信号は、３値信号であってもよい。この場合、マルチプレクサの出力信号が、３つの値を含む。例えば、マルチプレクサの出力信号が、供給電圧の値または供給電圧から導出された値と、対応する反転値と、ゼロという値とを含む。

増幅器の変調手段は、好ましくは二次のシグマデルタ変調器を備える。シグマデルタ変調器が高次であるほど、変調器において生じる雑音をより良好に抑制することができる。他方で、高次になるほど、シグマデルタ変調器の安定化が難しくなる。高次のシグマデルタ変調器におけるフィードバック信号の位相ずれは、一次のシグマデルタ変調器と比べ、シグマデルタ変調器の次数に対応した係数にて大きくなる。二次のシグマデルタ変調器が、位相のずれと雑音の抑制との間の良好な妥協を呈することが、明らかになっている。

シグマデルタ変調器のループフィルタは、例えば積分器および／または共振器を備えることができ、０〜２０ｋＨｚの間のオーディオ範囲の増幅対象の周波数について大きな増幅を有し、この範囲の外側の周波数について１以下の増幅を有する。例えば積分器の出力信号など、このループフィルタの状態変数は、変調器負帰還接続にてフィードバックされる信号の値に依存する飽和の挙動を有する。シグマデルタ変調器があらゆる動作状態において安定なままであるように保証するために、ループフィルタの状態変数は、所定の飽和挙動を備えなければならない。これは、好ましくは、状態変数の限界値または飽和値を供給電圧の変動に応じて保証手段を用いて相応に調節することで達成される。ループフィルタの状態変数の数は、ループフィルタの次数に対応し、ループフィルタの次数は、ループフィルタの積分器の数に一致する。

好ましくは、シグマデルタ変調器は、ハードウェアプログラマブルコンポーネント上に実装され、とくにはＦＰＧＡ（フィールドプログラマブルゲートアレイ）上に実装されるデジタルシグマデルタ変調器である。ここに記載の発明は、とくにはＦＰＧＡにて実現されるときに利点を提供する。しかしながら、本発明を、集積回路、とくにはＡＳＩＣ（特定用途向け集積回路）を用いて実現することも可能である。

さらには、負帰還接続からフィードバックされた信号と合成された後の入力信号を受信することに適したデジタルループフィルタが、好ましくは信号経路において本発明による増幅器のシグマデルタ変調器の上流に配置される。好ましくは、デジタルループフィルタは、シグマデルタ変調器と同じ方法で、ハードウェアプログラマブルコンポーネント上に実装され、とくにはＦＰＧＡ上に実装される。デジタルループフィルタは、負帰還を用いて雑音を効果的に抑制できるよう、増幅すべき周波数について高いループ利得をもたらす。

好ましくは、増幅器の負帰還接続は、アナログループフィルタと、入力がこのアナログループフィルタの出力に接続された第１のアナログ−デジタル変換器（とくには、二次のアナログ−デジタル変換器）とをさらに備える。アナログ−デジタル変換器を用いて、アナログループフィルタの出力信号がデジタル化され、ＦＰＧＡへと送られる。

さらに、第１のアナログ−デジタル変換器の出力信号が、好ましくはデジタル−アナログ負帰還接続によってフィードバックされ、フィードバックされたスイッチング出力段の出力信号と合成される。デジタル−アナログ負帰還接続には、フィードバックされる第１のアナログ−デジタル変換器の出力信号を、負帰還接続を介してフィードバックされたスイッチング出力段のアナログ出力信号との合成に先立ってアナログ信号へと変換することに適したデジタル−アナログ変換器が配置されている。

好ましくは、第１のアナログ−デジタル変換器およびデジタル−アナログ変換器について、１ビットの変換器が使用される。オーディオ範囲に高いループ利得を典型的に有するアナログループフィルタの使用ゆえ、第１のアナログ−デジタル変換器は、単純な低コストの１ビットのアナログ−デジタル変換器であってよい。

あるいは、例えばより高い品質が要求される場合に、第１のアナログ−デジタル変換器およびデジタル−アナログ変換器は、２ビット以上のワード幅の変換器であってよい。この場合、デジタルフィルタが、好ましくは第１のアナログ−デジタル変換器の下流に配置され、その出力信号が、デジタル−アナログ負帰還接続によってフィードバックされる。デジタルフィルタは、高周波数の信号成分の低減に役立つことができる。アナログループフィルタ、第１のアナログ−デジタル変換器、デジタルフィルタ、デジタル−アナログ変換器、およびデジタル−アナログ負帰還接続が協働し、フィードバックされるスイッチング出力段の出力信号のための低コストな変換器を形成する。

スイッチング出力段の出力信号の平滑化のために、増幅器は、好ましくはスイッチング出力段の下流の方向の信号経路に配置されるフィルタを備える。出力側において、負帰還接続が、スイッチング出力段の出力の後かつフィルタの入力の前の信号経路に接続される。あるいは、負帰還接続を、フィルタの出力の後の信号経路に接続することができる。このようにして、負帰還接続は、フィルタの上流または下流でスイッチング出力段の出力信号をフィードバックすることに適する。

好ましくは、増幅器は、供給電圧をデジタル信号へと変換して補償手段へと送ることに適した第２のアナログ−デジタル変換器を備える。このようにして、供給電圧の変動に起因するループ利得の変化の少なくとも部分的な補償を、ＦＰＧＡ上でデジタル的に達成することができる。この信号は、冒頭において供給電圧から「導出される」と述べた信号の一例である。

好ましくは、増幅器は、本発明の一実施の形態においては増幅器そのものの一部ではないネットワーク構成要素を介して利用可能にされる供給電圧のための接続を含む。供給電圧が、外部から増幅器へともたらされ、この目的のために設けられる増幅器の接続部へと接続される。

増幅器のスイッチング出力段は、好ましくはＨブリッジによって形成される。増幅器のスイッチング手段は、好ましくはスイッチング信号によって切り替えられるパワーＭＯＳＦＥＴトランジスタで構成される。

デジタル信号処理およびデジタル信号生成のために、増幅器は、好ましくはクロック源を備える。第１のアナログ−デジタル変換器の動作のために、このクロック源は、１００ｋＨｚ以上、好ましくは１ＭＨｚ以上、より好ましくは１０ＭＨｚ以上のサンプリング周波数を好ましくは供給する。必要とされる種々のクロック周波数を、クロック源によって直接もたらすことができ、あるいはＦＰＧＡにおいてクロック源から導出することができる。

本発明による増幅器の別の実施の形態においては、補償手段が、供給電圧の変動にもとづくループ利得の変化に対抗するような方法で供給電圧に応じて負帰還接続上の信号を増加または減少させることに適している。負帰還接続に干渉する場合、変化はループ利得にのみ影響を及ぼし、フォワード利得には影響を及ぼさない。結果として生じる全体としての利得の変化に対抗するために、前記ループの外部の部位における信号経路上の信号が、フォワード利得だけを変化させてループ利得を変化させない補償手段を用いて、さらに適切に増やされ、あるいは減らされる。この方法で、最初に述べた全体としての利得の変化を適切に補償することが可能である。

別の実施の形態においては、負帰還接続における信号の増加または減少が、好ましくは補償手段を用いて、スイッチング出力段の供給電圧またはこの供給電圧から導出される信号による乗算によって達成される。

本発明による増幅器の第２の代案の実施の形態においては、補償手段が、ループの信号経路上の信号をスイッチング出力段の供給電圧またはこの供給電圧から導出される信号で除算することに適している。ループの信号経路における除算は、フォワード利得をループ利得と同じ程度に変化させるため、全体としての利得は基本的に変わらないままである。

さらに、本発明は、ループ利得を有するループを形成する信号経路および負帰還接続を備えている増幅器を用いて入力信号を出力信号へと増幅するための方法であって、
入力信号を受信するステップと、
変調手段を用いてスイッチング信号を生成するステップと、
供給電圧に接続され、前記変調手段によって生成されるスイッチング信号に対応して切り替わるスイッチング手段を含んでいるスイッチング出力段を用いて、前記供給電圧に依存する振幅の出力信号を生成するステップと、
前記スイッチング出力段の出力信号を前記負帰還接続を用いてフィードバックするステップと、
前記フィードバックされる出力信号を前記入力信号と合成するステップと、
前記供給電圧の変動に起因するループ利得の変化を、前記スイッチング出力段の前記供給電圧またはこの供給電圧から導出される信号を受信する補償手段を使用することによって、少なくとも部分的に補償するステップと
を含む方法に関する。

好ましくは、この方法は、上述の実施の形態のうちの１つによる増幅器によって実行される。

本発明のさらなる利点および特徴が、本発明を好ましい典型的な実施の形態によって添付の図面を参照しつつ詳しく説明する以下の説明において、明らかにされる。

デジタルループフィルタおよびデジタルシグマデルタ変調器を備える本発明による増幅器のブロック回路図を示している。 内部シグマデルタ変調器のブロック回路図を示している。 適応的な飽和を備えるデジタル積分器のブロック回路図を示している。

図１が、本発明による増幅器８の典型的な実施の形態を示している。これは、デジタルループフィルタ１２と、デジタルシグマデルタ変調器１４と、スイッチング出力段１６と、フィルタ１８とが前方または下流方向に連続して配置された信号経路１０を備える。スイッチング出力段１６は、Ｈブリッジによって形成されている。さらに、負帰還接続２０が示されており、負帰還接続２０の入力が、スイッチング出力段１６とフィルタ１８との間の信号経路１０に接続され、あるいはフィルタ１８の後方の信号経路１０に接続されている。さらに、アナログループフィルタ２２、第１のアナログ−デジタル変換器２４、およびデジタルフィルタ２５が、負帰還接続２０の信号方向に連続して配置されている。デジタル−アナログ負帰還接続２６の入力が、デジタルフィルタ２５の出力に接続され、出力が、アナログループフィルタ２２の入力に接続されている。デジタル−アナログ負帰還接続２６は、デジタル−アナログ変換器２８をさらに備える。増幅器８は、可変であってよい供給電圧３０によって動作し、供給電圧３０を、スイッチング出力段１６に接続でき、第２のアナログ−デジタル変換器３２を介してデジタルシグマデルタ変調器１４に接続できる。デジタル入力が、信号経路１０の入力を形成し、スイッチング出力段１６の後で、信号経路１０上に出力信号３６がもたらされる。デジタルループフィルタ１２、シグマデルタ変調器１４、およびデジタルフィルタ２５は、ＦＰＧＡで構成されてクロック源４０に接続されるハードウェアプログラマブルコンポーネント３８上に実装される。負帰還接続２０および信号経路１０が協働して、ループ４２を形成する。

スイッチング出力段１６のアナログ出力信号３６、あるいは出力信号が、フィルタ１８の下流において負帰還接続２０によってフィードバックされ、入力信号と合成される。合成は、典型的には、入力信号に対して位相が１８０°だけずらされたフィードバック信号が入力信号へと加えられることで実行される。これは、信号の引き算に相当する。ループ４２内の信号経路１０に生じる雑音の影響が、負帰還を用いて取り除かれ、あるいは少なくとも抑制される。そのような雑音の影響の例は、音のひずみにつながるスイッチング出力段１６における非線形な挙動である。

フィードバック信号は、入力信号と合成される前に、アナログループフィルタ２２を用いて増幅され、その後に第１のアナログ−デジタル変換器２４を用いてデジタル化される。さらに、デジタル化された信号内の高周波信号部分が、第１のアナログ−デジタル変換器２４の後にデジタルフィルタ２５を用いて減らされる。好ましくは、第１のアナログ−デジタル変換器２４は、好ましくは１０ＭＨｚ超のクロック周波数で動作する二次のシグマデルタ変調器である。

フィードバック出力信号と合成された入力信号は、必要とされる周波数範囲についてデジタルループフィルタ１２によって増幅され、この周波数範囲を上回るより高い周波数については、増幅されず、あるいは減衰させられてデジタルシグマデルタ変調器１４へと送られる。

デジタルフィルタ２５の出力信号が、デジタル−アナログ負帰還接続２６を用いてフィードバックされ、スイッチング出力段１６のフィードバック出力信号３６と合成される。合成される前に、デジタルフィルタ２５のデジタル出力信号は、デジタル−アナログ変換器２８を用いてアナログ信号へと変換される。第１のアナログ−デジタル変換器２４と同じ方法で、デジタル−アナログ変換器２８も、１０ＭＨｚ超のクロック周波数で動作する。１０ＭＨｚ超のクロック周波数の使用ゆえに、デジタルおよびアナログ信号の間の変換の際に誤差が生じず、あるいはきわめてわずかしか生じず、したがってデジタルおよびアナログ信号の間の変換の際に不充分なクロック周波数に起因して生じる影響（いわゆる、エイリアス効果）を軽減するために通常使用されるエイリアシングフィルタ処理が不要、またはきわめて単純なエイリアシングフィルタ処理しか必要でない。

デジタルループフィルタ１２の出力信号に応答し、シグマデルタ変調器１４は、例えば値「０」および「１」をとることができるデジタル信号であるスイッチング信号を生成する。

スイッチング信号が、スイッチング出力段１６によって受信され、スイッチング出力段１６が、スイッチング信号に応じた出力信号３６を生成する。スイッチング出力段１６は、スイッチング信号に依存して切り替わって２つの別個の切り替え状態のうちの一方をとるスイッチング手段を含んでいる。スイッチング出力段１６のスイッチング手段は、例えばパワーＭＯＳＦＥＴトランジスタの形態をとることができる。スイッチング手段の制御においては、該当のそれぞれのスイッチング手段に応じて、スイッチング信号の信号値「０」が「閉」の切り替え状態に対応し、スイッチング信号の信号値「１」が「開」の切り替え状態に対応し、あるいはその反対である。したがって、スイッチング出力段１６のスイッチング手段は、スイッチング信号に応答して切り替わり、切り替わりの動作に応答して、個々のパルスが出力信号に生成される。出力信号３６におけるパルスの振幅および符号は、印加される供給電圧３０の値およびスイッチング信号の値に依存する。例えば、供給電圧３０に対応するパルスまたはパルス寄与分が、スイッチング信号の値「１」について、出力信号３６中に生成される。したがって、例えば相応に反転させられたパルスまたはパルス寄与分が、スイッチング信号の値「０」について、出力信号３６中に生成される。このようにして、出力信号３６も、スイッチング信号の２つの信号の値に対応して２つの別個の値を含み、その大きさは、スイッチング出力段１６へと印加される供給電圧３０に依存する。

増幅器８による入力信号の出力信号３６への増幅は、出力信号３６の平均振幅が、特定の係数によって増幅された入力信号の平均振幅に基本的に対応するように達成される。出力信号３６が、或る長さの時間部分において正のパルスだけまたは負のパルスだけを含む場合、この時間部分についての出力信号３６の平均振幅は、印加される供給電圧３０に関してその最大または最小の値をそれぞれとる。これが、それぞれ１００％正または１００％負の出力結合と呼ばれる。出力信号３６が、或る長さの時間部分においてほぼ同じ数の正および負のパルスを含む場合、この時間部分についての出力信号３６の平均振幅は、ゼロという値をとる。この場合、出力結合は０％になる。このように、出力信号３６の平均振幅は、出力結合の程度および印加される供給電圧３０によって決定される。出力結合の程度は、入力信号に応えてデジタルシグマデルタ変調器１４を用いて生成されるスイッチング信号によって決定される。

弱い入力信号において、対応する比較的小さい平均振幅の出力信号３６を生じさせるために、出力結合が比較的弱くなることを、理解できるであろう。しかしながら、これは、この場合においてスイッチング出力段１６の供給電圧３０が実際に必要であるよりも高いことを意味する。同時に、弱い入力信号における高い供給電圧３６は、スイッチング出力段１６のスイッチング損失が供給電圧３０の平方に対して増加／減少するがゆえに、エネルギ効率に関する問題を呈する。

本発明の発明者は、弱い入力信号について不必要に高い供給電圧３０を避けることができるように、不変の全体としての利得において供給電圧３０を入力信号に合わせて調節できれば、エネルギ効率の改善が可能であることに気が付いた。

図示の構成は、負帰還接続２０に起因する全体としての利得が基本的に供給電圧３０と無関係であるがゆえに、そのような機能に好都合である。実際のところ、以下で詳しく説明される供給電圧３０の変化は、ループ利得の変化につながり、結果として負帰還の不安定につながる。したがって、本発明は、本発明に関して可能である供給電圧３０の変化に起因するループ利得の変化を適切な方法で補償し、それによって負帰還の安定性を保証することを提案する。次に、これを詳しく説明する。

入力信号を出力信号へと増幅する全体としての利得Ａ_Ｇは、フォワード利得Ａ_Ｖおよびループ利得Ａ_Ｓから以下の式にもとづいてもたらされる。

ループ利得Ａ_Ｓは、ループ４２を巡る１回の循環における信号の増幅の利得であり、フォワード利得Ａ_Ｖは、負帰還がない場合の入力信号の出力信号３６への増幅の利得である。好ましくは、０〜１０ｋＨｚのオーディオ範囲について、本発明による増幅器は、３０ｄＢ以上、好ましくは４０ｄＢ以上、とくに好ましくは５０ｄＢ以上のループ利得を備える。

負帰還ゆえに、負帰還が存在しなければフォワード利得Ａ_Ｖに相当するであろう全体としての利得Ａ_Ｇが、係数（１＋Ａ_Ｓ）^−１にて減少することで、増幅の挙動が全体としての利得Ａ_Ｇを犠牲にして線形化および安定化される。

スイッチング出力段１６がループ４２内の単一の経路１０に位置しているため、ループ利得Ａ_Ｓおよびフォワード利得Ａ_Ｖの両方が、印加される供給電圧に比例する。すなわち、Ａ_Ｓ＝Ｋ_Ｕ・Ａ_ＳＵおよびＡ_Ｖ＝Ｋ_Ｕ・Ａ_ＶＵであり、ここでＫ_Ｕは、供給電圧３０に依存する比例係数であり、Ａ_ＳＵおよびＡ_ＶＵは、供給電圧３０によって変化することがないループまたはフォワード利得の百分率である。

増幅されるべき入力信号についてフォワード利得Ａ_Ｖおよびループ利得Ａ_Ｓの両方が本質的に１よりも大きく、すなわち（Ａ_Ｖ，Ａ_Ｓ）＞＞１であるため、全体としての利得Ａ_Ｇは、フォワード利得Ａ_Ｖおよびループ利得Ａ_Ｓからの商ｇにほぼ相当し、この商は、印加される供給電圧３０に無関係である。

したがって、負帰還接続２０に起因する供給電圧３０の変動の場合にも、入力信号を出力信号３６へと増幅する全体としての利得Ａ_Ｇは、基本的に変わらないままである。低い供給電圧３０においては、ループ利得Ａ_Ｓおよびフォワード利得Ａ_Ｖも小さくなるため、全体としての利得Ａ_Ｇが基本的に維持される。出力結合の程度が、結果的に、自動的に高くなる。

したがって、エネルギ効率に優れた動作のために、供給電圧３０を弱い入力信号に合わせて調節することによって、出力結合の程度を維持することができる。

負帰還を有する公知のスイッチング増幅器においては、ループ利得Ａ_Ｓが、供給電圧３０の変動につれて変化すると考えられる。しかしながら、特定の信号周波数に関して、これが、フィードバックされる出力信号の位相のずれにつながり、したがって増幅器の不安定につながると考えられる。

この不安定に対抗するために、本発明による増幅器８は、供給電圧３０の変動に起因するループ利得の変化を少なくとも部分的に補償することに適した補償手段であって、スイッチング出力段１６へと印加される供給電圧３０またはそこから導出される信号を受信する補償手段を備える。

本発明による増幅器８の好ましい実施の形態においては、ループ利得Ａ_Ｓの変化の少なくとも部分的な補償が、シグマデルタ変調器１４において達成される。これが、図２に示されている。

図２は、信号経路１０が通過するシグマデルタ変調器１４を示している。シグマデルタ変調器１４における信号経路１０は、シグマデルタ変調器１４内に順に配置された第１の積分器４４、第２の積分器４６、および量子化器４８を有している。さらに、シグマデルタ変調器１４は、この説明においては信号経路の一部であると考えられ、マルチプレクサ５２が配置されている変調器負帰還接続５０を備えている。さらに図２は、供給電圧３０を受け取り、第１および第２の積分器４４および４６に接続され、さらにマルチプレクサ５２に接続された第２のアナログ−デジタル変換器３２を示している。

変調器負帰還接続５０を用いて、スイッチング信号が、シグマデルタ変調器１４の出力からフィードバックされ、次いで第２のアナログ−デジタル変換器３２を用いて生成された供給電圧３０から導出されたデジタル信号で乗算される。マルチプレクサ５２を用いた信号の乗算は、マルチプレクサ５２が例えば値「０」または「１」を含むスイッチング信号を用いて切り替えられ、したがってスイッチング信号に応答して供給電圧３０から導出されたデジタル信号の値または反転値をもたらすように達成される。このようにしてマルチプレクサ５２によってもたらされる信号が、変調器負帰還接続５０を介してフィードバックされ、デジタルループフィルタ１２の出力信号と合成される。供給電圧３０から導出された信号による変調器負帰還接続５０における信号の乗算は、信号経路１０の順方向における信号分割に実質的に相当する。変調器負帰還接続５０の信号方向は、信号経路１０の逆方向に相当する。この分割により、供給電圧３０の変化につれてスイッチング出力段１６に生じる供給電圧３０に比例したループ利得の変化が、少なくとも部分的に補償される。したがって、高価につく信号分割が、はるかに単純に実行できるだけでなく、２値または３値のスイッチング信号ゆえにマルチプレクサ５２を用いた多重化で構成されるにすぎない信号の乗算によって置き換えられる。

シグマデルタ変調器１４が安定であり続けることを保証するために、第１および第２の積分器４４および４６の状態変数が調節される。これを、図３によって以下で説明する。

図３が、例えば第１および第２の積分器４４および４６として使用することができ、ハードウェアプログラマブルコンポーネント３８上に実装され、とくにはＦＰＧＡ上に実装されるデジタル積分器のブロック回路図を示している。図３は、第２のアナログ−デジタル変換器３２に接続された供給電圧３０を示しており、さらに遅延素子５４と、積分器飽和５６と、加算器５７と、積分器帰還５８とを備えるデジタル積分器を示している。積分係数６０が、デジタル積分器の入力に存在する。積分器飽和５６は、飽和値６２によって決定される。

積分器は、各々のクロックサイクルにおいて、積分器の入力値を積分係数６０で乗算したもので、積分器帰還５８を介して加算器５７へとフィードバックされる出力値を増加させる。積分器飽和５６が、積分器の出力値が飽和値６２を超えないように保証する。シグマデルタ変調器１４の安定性を保証するために、第１および第２の積分器４４および４６の状態変数が、供給電圧３０とは無関係に所定の飽和挙動を備えることが必要である。変調器負帰還接続５０にてフィードバックされる信号は、供給電圧３０に依存して変化するため、積分器の入力値も、供給電圧３０に依存して変化し、したがって供給電圧３０に依存して飽和が生じる。第１および第２の積分器４４および４６の飽和挙動が、供給電圧３０の変動においても規定されたままであるように保証するために、第１および第２の積分器４４および４６の飽和値６２は、供給電圧３０の変動に応じて調節される。このようにして、シグマデルタ変調器１４の安定性が、供給電圧３０の変動においても保証される。

図１において説明され、とくには図２および３において説明された増幅器は、信号の調節がわずか１ビットのワード幅でしかないスイッチング信号による信号の乗算によって実行され、したがってハードウェアの費用が最小限で済み、単純なマルチプレクサ５２を用いて実現可能であるため、本発明のとくに好都合な実施の形態を呈する。さらに、供給電圧３０からデジタル信号をもたらす第２のアナログ−デジタル変換器３２の分解能が、変調器負帰還５０における雑音がこの点において負帰還接続２０によって抑えられるがゆえに、必ずしもきわめて高い必要がない。

ＦＰＧＡの代わりに、本発明による増幅器を、ＡＳＩＣを用いて実現することも可能であり、その場合には、以上の説明においてＦＰＧＡに割り当てられたスイッチングの構成要素が、ＡＳＩＣにおいてデジタル的に実現される。

しかしながら、本発明による増幅器は、上述の典型的な実施の形態に限られない。ループ利得Ａ_Ｓを調節するさらなる可能性は、負帰還接続２０における信号の乗算からなる。しかしながら、これは全体としての利得Ａ_Ｇを変化させ、したがってフォワード利得Ａ_Ｖにのみ影響を及ぼし、ループ利得Ａ_Ｓには影響を及ぼさない対応する追加の信号の調節が、ループ４２の外部の信号経路１０において必要になると考えられる。このように、増幅器の異なる地点において２つの調節を使用することで、ループ利得Ａ_Ｓおよび全体としての利得Ａ_Ｇの両方を、スイッチング出力段１６へと印加される供給電圧３０の変動においても、少なくともほぼ一定に保つことができる。

他の可能性は、ループ４２内の信号経路１０の順方向における信号分割にある。しかしながら、分割される信号のワード幅が比較的大きいため、好ましい実施の形態と比べた必要なハードウェアの費用が高くなる。

好ましい実施の形態を図面および以上の説明において開示および説明したが、これはあくまでも例として考えられるべきであり、本発明を限定するものとして考えられるべきではない。好ましい実施の形態だけを詳しく図示および説明したが、現時点および将来において本発明の技術的範囲に位置する変更および改良も保護されなければならないことが指摘される。示された特徴は、任意の組み合わせにて重要であってよい。

８ 増幅器
１０ 信号経路
１２ デジタルループフィルタ
１４ デジタルシグマデルタ変調器
１６ スイッチング出力段
１８ フィルタ
２０ 負帰還接続
２２ アナログループフィルタ
２４ 第１のアナログ−デジタル変換器
２５ デジタルフィルタ
２６ デジタル−アナログ負帰還接続
２８ デジタル−アナログ変換器
３０ 可変の供給電圧
３２ 第２のアナログ−デジタル変換器
３４ デジタル入力
３６ 出力信号
３８ ハードウェアプログラマブルコンポーネント
４０ クロック源
４２ ループ
４４ 第１の積分器
４６ 第２の積分器
４８ 量子化器
５０ 変調器負帰還接続
５２ マルチプレクサ
５４ 遅延素子
５６ 積分器飽和
５７ 加算器
５８ 積分器帰還
６０ 積分係数
６２ 飽和値

Claims (21)

1. 入力信号を出力信号（３６）へと増幅するための増幅器（８）であって、
   信号経路（１０）と負帰還接続（２０）とを備えており、
   前記信号経路（１０）が、
   前記入力信号を受信し、該受信した入力信号に応じたスイッチング信号を生成することに適した変調手段（１４）と、
   供給電圧（３０）に接続され、前記変調手段（１４）によって生成された前記スイッチング信号に従って切り替えられるスイッチング手段を備えており、前記供給電圧（３０）に依存した振幅の出力信号（３６）を生成するスイッチング出力段（１６）と
   を備えており、
   前記負帰還接続（２０）は、前記スイッチング出力段（１６）の前記出力信号（３６）を前記入力信号と合成するためにフィードバックすることに適しており、
   前記信号経路（１０）および前記負帰還接続（２０）は、或るループ利得を有するループ（４２）を形成している増幅器（８）であって、
   前記スイッチング出力段（１６）の前記供給電圧（３０）または該供給電圧（３０）から導出される信号を受信し、該供給電圧（３０）の変動に起因する前記ループ利得の変化を少なくとも部分的に補償することに適した補償手段（５２）を備え、
   前記補償手段（５２）が、前記供給電圧（３０）の変動にもとづくループ利得の変化に対抗するように、前記供給電圧（３０）に応じた前記ループ（４２）の前記信号経路部分における信号を増幅または縮小することに適しており、
   前記増幅器（８）が、前記スイッチング信号を前記変調手段（１４）の入力における信号と合成するために前記変調手段（１４）の入力へとフィードバックすることに適した変調器負帰還接続（５０）をさらに備え、
   前記補償手段（５２）が、前記供給電圧（３０）の変動にもとづくループ利得の変化に対抗するように、前記供給電圧（３０）に応じた前記変調器負帰還接続（５０）における信号を増幅または縮小することに適しており、前記変調器負帰還接続（５０）における雑音がこの点において前記負帰還接続（２０）によって抑えられる増幅器（８）。
2. 前記入力信号に依存して前記供給電圧（３０）を変化させるための手段をさらに備える請求項１に記載の増幅器（８）。
3. 前記補償手段（５２）が、前記スイッチング出力段（１６）の前記供給電圧（３０）または該供給電圧（３０）から導出される信号を、前記変調器負帰還接続（５０）における信号と乗算することに適している請求項１または２に記載の増幅器（８）。
4. 前記補償手段（５２）が、マルチプレクサ（５２）を備え、前記スイッチング出力段（１６）の前記供給電圧（３０）または該供給電圧（３０）から導出される信号が、前記マルチプレクサ（５２）によって前記スイッチング信号と乗算され、前記供給電圧（３０）の値または反転値を少なくともほぼ有する、あるいは前記供給電圧（３０）から導出される信号の値または反転値を少なくともほぼ有する信号が形成される請求項３に記載の増幅器（８）。
5. 前記変調手段が、シグマデルタ変調器（１４）を備え、該シグマデルタ変調器（１４）が、好ましくは２つ以上の積分器を有するループフィルタ（４４、４６）を備える請求項４に記載の増幅器（８）。
6. 前記ループフィルタ（４４、４６）が、少なくとも１つの状態変数によって影響される状態をとることができ、前記ループフィルタ（４４、４６）は、前記少なくとも１つの状態変数について限界値（６２）を有し、前記補償手段が、前記供給電圧（３０）の変動に応じて前記限界値（６２）を相応に調節することに適している請求項５に記載の増幅器（８）。
7. 前記シグマデルタ変調器（１４）が、ハードウェアプログラマブルコンポーネント（３８）上に実装され、とくにはＦＰＧＡ上に実装されている請求項５に記載の増幅器（８）。
8. 前記信号経路（１０）において前記シグマデルタ変調器（１４）の上流に配置され、前記負帰還接続（２０）によってフィードバックされた前記出力信号（３６）と合成された後の前記入力信号を受信して増幅することに適したデジタルループフィルタ（１２）をさらに備え、
   前記デジタルループフィルタ（１２）が、ハードウェアプログラマブルコンポーネント（３８）上に実装され、とくにはＦＰＧＡ上に実装されている請求項７に記載の増幅器（８）。
9. 前記負帰還接続が、
   アナログループフィルタ（２２）、および
   入力が前記アナログループフィルタ（２２）の出力に接続された二次の第１のアナログ−デジタル変換器（２４）
   をさらに備えている請求項７に記載の増幅器（８）。
10. 前記スイッチング出力段（１６）のフィードバックされた前記出力信号（３６）と合成するために前記第１のアナログ−デジタル変換器（２４）の出力信号をフィードバックすることに適したデジタル−アナログ負帰還接続（２６）と、
    前記第１のアナログ−デジタル変換器（２４）のフィードバックされた前記出力信号をアナログ信号へと変換することに適したデジタル−アナログ変換器（２８）と
    をさらに備える請求項９に記載の増幅器（８）。
11. 入力が前記第１のアナログ−デジタル変換器（２４）の出力に接続されたデジタルフィルタ（２５）をさらに備え、
    前記デジタル−アナログ負帰還接続（２６）が、前記スイッチング出力段（１６）のフィードバックされた前記出力信号（３６）と合成するために前記デジタルフィルタ（２５）の出力信号をフィードバックすることに適している請求項１０に記載の増幅器（８）。
12. 入力が前記スイッチング出力段（１６）の出力に接続されたフィルタ（１８）をさらに備えており、
    前記負帰還接続（２０）が、前記フィルタ（１８）の上流または下流で前記スイッチング出力段（１６）の前記出力信号（３６）をフィードバックすることに適している請求項１または２のいずれか一項に記載の増幅器（８）。
13. 前記供給電圧（３０）をデジタル信号へと変換して前記補償手段（５２）へと送ることに適した第２のアナログデジタル変換器（３２）
    をさらに備える請求項７に記載の増幅器（８）。
14. 外部に接続される供給電圧（３０）にて動作するように構成された請求項１または２に記載の増幅器（８）。
15. 前記スイッチング出力段（１６）が、Ｈブリッジによって形成され、さらに／あるいは前記スイッチング手段が、パワーＭＯＳＦＥＴトランジスタによって形成されている請求項１または２に記載の増幅器（８）。
16. デジタル信号処理および／またはデジタル信号生成のためのクロック源（４０）をさらに備え、
    前記第１のアナログ−デジタル変換器（２４）が、１００ｋＨｚ以上、好ましくは１ＭＨｚ以上、とくに好ましくは１０ＭＨｚ以上のサンプリング周波数で動作するように構成されている請求項９に記載の増幅器（８）。
17. 入力信号を出力信号（３６）へと増幅するための増幅器（８）であって、
    信号経路（１０）と負帰還接続（２０）とを備えており、
    前記信号経路（１０）が、
    前記入力信号を受信し、該受信した入力信号に応じたスイッチング信号を生成することに適した変調手段（１４）と、
    供給電圧（３０）に接続され、前記変調手段（１４）によって生成された前記スイッチング信号に従って切り替えられるスイッチング手段を備えており、前記供給電圧（３０）に依存した振幅の出力信号（３６）を生成するスイッチング出力段（１６）と
    を備えており、
    前記負帰還接続（２０）は、前記スイッチング出力段（１６）の前記出力信号（３６）を前記入力信号と合成するためにフィードバックすることに適しており、
    前記信号経路（１０）および前記負帰還接続（２０）は、或るループ利得を有するループ（４２）を形成し、かつ負帰還を用いて雑音を効果的に抑制できるよう、増幅すべき周波数について高いループ利得をもたらすデジタルループフィルタ（１２）が前記信号経路（１０）の上流に配置されている増幅器（８）であって、
    前記スイッチング出力段（１６）の前記供給電圧（３０）または該供給電圧（３０）から導出される信号を受信し、該供給電圧（３０）の変動に起因する前記ループ利得の変化を少なくとも部分的に補償することに適した補償手段（５２）を備え、
    前記補償手段（５２）が、前記供給電圧（３０）の変動にもとづくループ利得の変化に対抗するように、前記供給電圧（３０）に応じた前記ループ（４２）の前記信号経路部分における信号を増幅または縮小することに適しており、
    前記補償手段が、前記信号経路（１０）上の信号を前記スイッチング出力段（１６）の前記供給電圧（３０）または該供給電圧（３０）から導出される信号で除算することに適している増幅器（８）。
18. ループ利得を有するループ（４２）を形成する信号経路（１０）および負帰還接続（２０）を備えている増幅器（８）を用いて入力信号を出力信号（３６）へと増幅する方法であって、
    入力信号を受信するステップと、
    変調手段（１４）を用いてスイッチング信号を生成するステップと、
    供給電圧（３０）に接続され、前記変調手段（１４）によって生成される前記スイッチング信号に従って切り替わるスイッチング手段を備えているスイッチング出力段（１６）を用いて、前記供給電圧（３０）に依存する振幅の出力信号（３６）を生成するステップと、
    前記スイッチング出力段（１６）の前記出力信号（３６）を、前記負帰還接続（２０）を用いてフィードバックするステップと、
    前記フィードバックされる出力信号（３６）を前記入力信号と合成するステップと
    を含み、
    前記供給電圧（３０）の変動に起因する前記ループ利得の変化を、前記スイッチング出力段（１６）の前記供給電圧または該供給電圧から導出される信号を受信する補償手段（５２）を使用することによって、少なくとも部分的に補償するステップ
    を含み、
    前記補償手段（５２）が、前記供給電圧（３０）の変動にもとづくループ利得の変化に対抗するように、前記供給電圧（３０）に応じた前記ループ（４２）の前記信号経路部分における信号を増幅または縮小し、
    前記増幅器（８）が、変調器負帰還接続（５０）をさらに備え、前記スイッチング信号が前記変調手段（１４）の入力における信号と合成するために前記変調手段（１４）の入力へとフィードバックされ、
    前記補償手段（５２）が、前記供給電圧（３０）の変動にもとづくループ利得の変化に対抗するように、前記供給電圧（３０）に応じた前記変調器負帰還接続（５０）における信号を増幅または縮小し、前記変調器負帰還接続（５０）における雑音がこの点において前記負帰還接続（２０）によって抑えられる方法。
19. 請求項１または２に記載の増幅器（８）を使用する請求項１８に記載の方法。
20. ループ利得を有するループ（４２）を形成する信号経路（１０）および負帰還接続（２０）を備えている増幅器（８）を用いて入力信号を出力信号（３６）へと増幅し、負帰還を用いて雑音を効果的に抑制できるよう、増幅すべき周波数について高いループ利得をもたらすデジタルループフィルタ（１２）が前記信号経路（１０）の上流に配置される方法であって、
    入力信号を受信するステップと、
    変調手段（１４）を用いてスイッチング信号を生成するステップと、
    供給電圧（３０）に接続され、前記変調手段（１４）によって生成される前記スイッチング信号に従って切り替わるスイッチング手段を備えているスイッチング出力段（１６）を用いて、前記供給電圧（３０）に依存する振幅の出力信号（３６）を生成するステップと、
    前記スイッチング出力段（１６）の前記出力信号（３６）を前記負帰還接続（２０）を用いてフィードバックするステップと、
    前記フィードバックされる出力信号（３６）を前記入力信号と合成するステップと
    を含み、
    前記供給電圧（３０）の変動に起因する前記ループ利得の変化を、前記スイッチング出力段（１６）の前記供給電圧または該供給電圧から導出される信号を受信する補償手段（５２）を使用することによって、少なくとも部分的に補償するステップ
    を含み、
    前記補償手段（５２）が、前記供給電圧（３０）の変動にもとづくループ利得の変化に対抗するように、前記供給電圧（３０）に応じた前記ループ（４２）の前記信号経路部分における信号を増幅または縮小し、
    前記補償手段（５２）が、前記信号経路（１０）上の信号を前記スイッチング出力段（１６）の前記供給電圧（３０）または該供給電圧（３０）から導出される信号で除算する方法。
21. 請求項１７に記載の増幅器（８）を使用する請求項２０に記載の方法。

Images