WO2012046668A1 - 電力増幅器、高周波電力増幅装置、および増幅制御方法 - Google Patents

電力増幅器、高周波電力増幅装置、および増幅制御方法 Download PDF

Info

Publication number
WO2012046668A1
WO2012046668A1 PCT/JP2011/072687 JP2011072687W WO2012046668A1 WO 2012046668 A1 WO2012046668 A1 WO 2012046668A1 JP 2011072687 W JP2011072687 W JP 2011072687W WO 2012046668 A1 WO2012046668 A1 WO 2012046668A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
amplifier
output
amplified
outputs
Prior art date
Application number
PCT/JP2011/072687
Other languages
English (en)
French (fr)
Inventor
清彦 高橋
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to US13/824,458 priority Critical patent/US9065393B2/en
Priority to JP2012537686A priority patent/JPWO2012046668A1/ja
Publication of WO2012046668A1 publication Critical patent/WO2012046668A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216Continuous control
    • H03F1/0222Continuous control by using a signal derived from the input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/462Indexing scheme relating to amplifiers the current being sensed
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/481A resistor being used as sensor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/555A voltage generating circuit being realised for biasing different circuit elements

Definitions

  • the present invention relates to a power amplifier, a high frequency power amplifier, and an amplification control method.
  • the signal input from the amplitude signal modulation terminal 102 is amplified with high efficiency by the power supply modulator 103, and is supplied from the power supply terminal 112 as power of the high frequency power amplifier 104.
  • the high frequency power amplifier 104 amplifies the signal input from the high frequency modulation signal input terminal 101 and outputs the amplified signal to the high frequency modulation signal output terminal 105.
  • the power supply modulator 103 has a structure in which a switching amplifier 106 and a linear amplifier 110 are provided in order to amplify an input signal with high efficiency and low distortion.
  • the amplitude signal input from the amplitude signal modulation terminal 102 is input to the linear amplifier 106.
  • the linear amplifier 106 has a low output impedance, and linearly amplifies and outputs the input signal.
  • Non-Patent Document 1 and Patent Document 1 each have problems.
  • the power supply modulator 103 of Non-Patent Document 1 has a problem that the efficiency is degraded when it is attempted to amplify a high-speed signal. If there is an operation delay in the path from the output current of the linear amplifier 106 to the output of the linear amplifier 106 being detected by the subtractor 107 and being amplified by the switching amplifier 110 via the hysteresis comparator 109, the following may occur. That is, the operation of the switching amplifier 110 may not be able to follow the operation of the linear amplifier 106.
  • the signal converter 302 generates a digital signal amplified by the switching amplifier 306 and an analog signal amplified by the linear amplifier 309 from the input signal input from the signal input terminal 301 based on a predetermined signal generation parameter.
  • the DC level (the detection result of the DC level detector 308) of at least one of the signal amplified by the linear amplifier 309 and the amplified signal is substantially zero (of course, true).
  • the above signal generation parameters are adjusted so as to be zero.
  • the signal converter 302 inputs information on the DC level from the DC level detector 308 via the DC feedback terminal 304.
  • detection of a DC level is adopted as a means for detecting an error in gain of the switching amplifier 306 and the linear amplifier 309.
  • the phase shift between the output signal of the switching amplifier 306 and the output signal of the linear amplifier 309 is corrected by adjusting the timing at which the digital signal and the analog signal are output from the signal converter 302. This makes it possible for the switching amplifier 306 and the linear amplifier 309 to eliminate the influence of the operation delay that occurs when amplifying the respective input signals.
  • the DC level detector 308 measures the DC level of at least one of the signal amplified by the linear amplifier 309 and the amplified signal.
  • the DC level detector 308 detects an error in the gains of the switching amplifier 306 and the linear amplifier 309, and feeds back the detected error to the signal converter 302.
  • the signal converter 302 corrects the generation parameter of the signal amplified by the switching amplifier 306 and the linear amplifier 309.
  • the switching amplifier module 504 includes a switching amplifier 306 and a low pass filter 307.
  • the switching amplifier 306 amplifies the 1-bit signal output from the 1-bit signal generator 510.
  • the frequency signal (for example, high frequency noise) higher than a specific threshold value of the amplified 1-bit signal is removed by the low pass filter 307.
  • the signal output from the low pass filter 307 and the signal output from the linear amplifier module 503 are combined and output from the signal output terminal 505.
  • the 1-bit signal generator 510 adjusts signal generation parameters for 1-bit signal generation based on the control signal (DC level) supplied from the DC level detector 308. Do. Specifically, the 1-bit signal generator 510 adjusts the signal generation parameters such that the DC level is substantially zero.
  • the switching amplifier module 504A includes subtractors 1101 and 1106, fixed gain amplifiers 1102 and 1104, an integrator 1103, a variable gain amplifier 1105, a hysteresis comparator 1107, a switching amplifier 1108, and a low pass filter 1109.
  • the subtractor 1101 outputs a signal obtained by subtracting the first signal output from the signal distributor 502 from the output signal of the fixed gain amplifier 1104 to the fixed gain amplifier 1102.
  • Fixed gain amplifier 1102 amplifies the output signal from subtractor 1101 and outputs the result to integrator 1103.
  • Integrator 1103 integrates the output signal from fixed gain amplifier 1102 in time, and outputs the result to subtractor 1106.
  • the variable gain amplifier 1105 amplifies the first signal supplied from the signal distributor 502 and outputs the first signal to the subtractor 1106.

Abstract

低歪み且つ効率的な増幅を行うことを可能とする。 電力増幅器は、信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成する信号変換手段と、前記デジタル信号を増幅するスイッチングアンプと、前記アナログ信号を増幅するリニアアンプと、前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のDCレベルを検出し、検出結果を前記信号変換手段へ出力するDCレベル検出手段と、を備え、前記信号変換手段は、前記DCレベル検出手段から入力した前記DCレベルが実質的にゼロとなるように前記信号生成パラメータを調整する。

Description

電力増幅器、高周波電力増幅装置、および増幅制御方法
 本発明は、電力増幅器、高周波電力増幅装置、および増幅制御方法に関する。
 近年の携帯電話などの無線通信に採用されている変調方式は、高い周波数利用効率を有すると同時に大きなピーク電力対平均電力比(PAPR:Peak to Average Power Ratio)も有している。無線通信の分野で以前から使用されているAB級アンプを用いて振幅変調を行う信号を増幅するには、線形性を維持するために十分なバックオフをとる必要がある。一般的には、このバックオフは少なくともPAPRと同程度必要となる。これに対して、AB級アンプの効率は、出力飽和時に最大となり、バックオフが大きくなるほど低下する。このため、PAPRの大きな高周波変調信号ほど電力増幅器の電力効率を上げることが難しくなる。
 このようなPAPRの大きな変調信号を高効率に増幅する電力増幅器として、ポーラ変調型電力増幅器がある。ポーラ変調型電力増幅器では、無線通信に用いられる高周波変調信号を、振幅と位相の極座標成分から生成する。図15は、非特許文献1に記載されているポーラ変調型電力増幅器の構成図である。該増幅器は、高周波変調信号入力端子101と、振幅信号入力端子102と、電源変調器103と、高周波電力増幅器104と、高周波変調信号出力端子105と、で構成されている。また、電源変調器103は、リニアアンプ106と、減算器107と、電流検出抵抗108と、ヒステリシスコンパレータ109と、スイッチングアンプ110と、インダクタ111と、電力供給端子112で構成されている。
 高周波変調信号入力端子101からは、振幅変調や位相変調が施された高周波変調信号が入力され、高周波電力増幅器104へと送られる。振幅信号変調端子102からは、高周波変調信号入力端子101から入力された高周波変調信号のうちの振幅信号が入力される。振幅信号変調端子102から入力された信号は、電源変調器103で高効率に増幅され、電力供給端子112から高周波電力増幅器104の電源として供給される。高周波電力増幅器104は、高周波変調信号入力端子101から入力された信号を増幅し、高周波変調信号出力端子105へと出力する。
 電源変調器103は、入力信号を高効率かつ低歪に増幅するために、スイッチングアンプ106とリニアアンプ110を併設する構造になっている。振幅信号変調端子102から入力された振幅信号はリニアアンプ106に入力される。
 リニアアンプ106は出力インピーダンスが低く、入力された信号を線形増幅して出力する。リニアアンプ106から出力された信号は電流検出抵抗108を介して電力供給端子112に送られる。
 減算器107は電流検出抵抗108の両端に接続されており、リニアアンプ106の出力信号の電圧から電力供給端子112の電圧を引いた値を出力する。このとき、減算器107の入力は高インピーダンスになっているため、減算器107がリニアアンプ106の出力信号と電力供給端子112に供給されている電力を大きく消費することは無い。
 また、電流検出抵抗108はインピーダンスが低く設定されており、電流検出抵抗108の両端に掛かる電圧は電力供給端子112に掛かる電圧に比べて無視できるほど小さい。
 減算器107の出力信号はヒステリシスコンパレータ109に入力される。ヒステリシスコンパレータ109は入力信号の正負判定をし、結果をスイッチングアンプ110に出力する。ただし、ヒステリシスコンパレータ109には、直前の出力状態を保持する機能とヒステリシス幅(V_hys)があり、直前の出力がLowの時は入力信号がV_hys/2以上になったときに出力がHighに反転し、直前の出力がHighの時は入力信号が−V_hys/2以下になったときに出力がLowに反転する。
 スイッチングアンプ110に入力された信号は増幅され、インダクタ111を介して電力供給端子112に出力される。このとき、スイッチングアンプ110からインダクタ111を介して供給される電流は、リニアアンプ106から電流検出抵抗108を介して供給される電流と合成されて電力供給端子112へと送られる。
 上記の電源変調器103では、リニアアンプ106の線形性とスイッチングアンプ110の効率の二つの利点を併せ持つ。これは、電源変調器103では、出力電圧は低出力インピーダンスのリニアアンプ106が決め、出力電流の大半は高効率なスイッチングアンプ110から供給されているためである。電力供給端子112から出力される電流は、リニアアンプ106の出力電流とスイッチングアンプ110の出力電流の合計である。電力供給端子112の電位は出力インピーダンスが低いリニアアンプ106によって決められる。電力供給端子112の電位を目標の値に保つために、リニアアンプ106からは電流が供給される。リニアアンプ106の出力電流を電流検出抵抗108とヒステリシスコンパレータ109で検出し、リニアアンプ106の出力電流が過大にならないようにスイッチングアンプ110からの供給電流を調整する。以上の方式を取ることにより、電力供給端子112から出力される電流の殆どがスイッチングアンプ110から供給され、リニアアンプ106の出力電流はスイッチングアンプ110の誤差成分を補正するだけで済む。
 また、図15に記載された非特許文献1と同様に、スイッチングアンプとリニアアンプを連動させる電源変調器を用いた例が特許文献1に記載されている。
 図16は、特許文献1に記載の高周波電力増幅器の構成図である。該高周波電力増幅器は、高周波変調信号入力端子201、エンベロープディテクタ202、リミッタ203、電源変調器204、高周波電力増幅器205、高周波変調信号出力端子206で構成されている。また、電源変調器204は、デルタ変調器207、スイッチングアンプ208、ローパスフィルタ209、オペアンプ210、アッテネータ211、加算器212、電力供給端子213で構成されている。
 高周波変調信号入力端子201からは、振幅変調や位相変調が施された高周波変調信号が入力され、エンベロープディテクタ202とリミッタ203へと送られる。エンベロープディテクタ202は入力された高周波変調信号から振幅変調成分のみを取り出し、電源変調器204へと出力する。電源変調器204は、エンベロープディテクタ202から入力された信号を高効率に増幅し、電力供給端子213から高周波電力増幅器205の電源として供給する。リミッタ203は高周波変調信号入力端子201から入力された信号から振幅変調成分を取り除き、高周波電力増幅器205へと出力する。高周波電力増幅器205はリミッタ203から入力された信号と電力供給端子213から供給された信号の積を増幅し、高周波変調信号出力端子206から出力する。
 電源変調器204は、図15の電源変調器103と同様に、入力信号を高効率かつ低歪に増幅するためにスイッチングアンプ208とオペアンプ210を併設する構造になっている。エンベロープディテクタ202から出力された信号は、デルタ変調器207とオペアンプ210に入力される。デルタ変調器207は、エンベロープディテクタ202から入力された信号と後段のスイッチングアンプ208出力からのフィードバック信号を元に1ビット信号を作成し、スイッチングアンプ208へと出力する。スイッチングアンプ208は、デルタ変調器207からの入力信号を増幅し、ローパスフィルタ209へと出力すると同時にデルタ変調器207へフィードバック信号として返す。ローパスフィルタ209は、スイッチングアンプ208から入力した信号から高周波ノイズを取り除き、加算器212へと出力する。一方、オペアンプ210は、エンベロープディテクタ202から入力した信号からアッテネータ211を介して入力した信号を減算した信号を増幅し、加算器212へと出力する。
 加算器212は、ローパスフィルタ209の出力信号とオペアンプ210の出力信号とを加算し、アッテネータ211と電力供給端子213へと出力する。アッテネータ211は加算器212の出力信号を減衰してオペアンプ210へ出力する。
 図16の電源変調器204では、図15の電源変調器103と同様に、オペアンプ210がスイッチングアンプ208の誤差成分を補正している。したがって、オペアンプ210の消費電力は低く、電力供給端子213から高周波電力増幅器205へと供給する電力の殆どはスイッチングアンプ208から供給される。
 なお、非特許文献1の電源変調器103および特許文献1電源変調器204は、単体で電力増幅器として使用することもできる。例えば、モータ駆動用の電力増幅器として用いることもできる。
特開2007−215158号公報
Donald F.Kimbal、Jinho Jeong、Chin Hsia、Paul Draxler、Sandro Lanfranco、Walter Nagy、Kevin Linthicum、Lawrence E.Larson、Peter M.Asbeck著、「High−Efficiency Envelope−Tracking W−CDMA Base−Station Amplifier Using GaN HFETs」、IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES、VOL.54、NO.11、NOVEMBER 2006、pp.3848−3856
 しかしながら、非特許文献1および特許文献1に開示された各電源変調器は各々に問題を抱えている。
 非特許文献1の電源変調器103は、高速な信号を増幅しようとすると効率が劣化するという問題を有する。リニアアンプ106の出力電流が減算器107で検出されヒステリシスコンパレータ109を介してスイッチングアンプ110で増幅されるまでの経路で動作遅延が存在する場合、次の様なことが発生することがある。即ちスイッチングアンプ110の動作がリニアアンプ106の動作に追従できなくなることがある。このため、高速な信号を増幅する場合、リニアアンプ106はスイッチングアンプ110の動作遅延を補正する形で動作することになる。結果として、効率が低いリニアアンプ106の出力電力が増え、電源変調器103全体の効率が劣化する。
 一方、特許文献1の電源変調器204は、スイッチングアンプ208とオペアンプ210の利得に誤差が有る場合に効率が低下するという問題を有する。この効率低下は、スイッチングアンプ208とオペアンプ210の動作遅延量が異なる場合や、デルタ変調器207とスイッチングアンプ208の合計の利得とオペアンプ210の利得の間に誤差が有る場合に発生する。このような誤差は、スイッチングアンプ207とオペアンプ210の双方で別々にフィードバックを取っているため、原理的に必ず発生する。ここで、スイッチングアンプ208とオペアンプ210は双方とも電圧源として動作している。電圧源が出力電圧を決める際、出力したい電圧を発生させるのに必要な電流を流す。理想的な電圧源から出力される電流には制限が無く、無限の電流を流すことができる。2つの理想電圧源が1つのノードの電圧をそれぞれ異なる電圧に固定しようとした場合、2つの電圧源は、無限の電流を出し合って双方が求める電圧に持って行こうと作用する。実際の回路では、それぞれの電圧源が、自分たちの限界の電流まで流して、双方が欲しい電圧に固定しようとする。従って、上記誤差により、加算器212において双方の出力を合成した際に大電流が流れ、電力損失が生じる虞がある。
(発明の目的)
 本発明は、低歪み且つ高効率な増幅を行うことが可能な電力増幅器、高周波電力増幅装置、および増幅制御方法を提供することを目的とする。
 本発明の電力増幅器は、信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成する信号変換手段と、前記デジタル信号を増幅するスイッチングアンプと、前記アナログ信号を増幅するリニアアンプと、前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のDCレベルを検出し、検出結果を前記信号変換手段へ出力するDCレベル検出手段と、を備え、前記信号変換手段は、前記DCレベル検出手段から入力した前記DCレベルが実質的にゼロとなるように前記信号生成パラメータを調整する。
 また、本発明の別の電力増幅器は、増幅対象の入力信号を第1の信号と第2の信号に分配する信号分配手段と、前記第1の信号からデジタル信号を生成し、前記デジタル信号を増幅するスイッチングアンプモジュールと、前記第2の信号を増幅するとともに、増幅しようとする信号および増幅した信号のうちの少なくとも一方の信号のDCレベルを検出し、DCレベル情報として前記スイッチングアンプモジュールへ出力するリニアアンプモジュールと、前記スイッチングアンプモジュールで増幅された信号と前記リニアアンプモジュールで増幅された信号とを合成した信号を出力する信号出力端子と、を備え、前記スイッチングアンプモジュールは、前記DCレベルが実質的にゼロとなるように前記デジタル信号の生成に関する信号生成パラメータを調整する。
 本発明の高周波電力増幅器は、高周波変調信号と振幅変調信号とを生成するベースバンド信号変換回路と、前記高周波変調信号を増幅する高周波電力増幅器と、前記振幅変調信号を入力信号として入力し、出力信号を前記高周波電力増幅器の電源として供給する電源変調器と、を備え、前記電源変調器は、信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成する信号変換手段と、前記デジタル信号を増幅するスイッチングアンプと、前記アナログ信号を増幅するリニアアンプと、前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のDCレベルを検出し、検出結果を前記信号変換手段へ出力するDCレベル検出手段と、を備え、前記信号変換手段は、前記DCレベル検出手段から入力した前記DCレベルが実質的にゼロとなるように前記信号生成パラメータを調整する。
 本発明の増幅制御方法は、信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成し、スイッチングアンプにより前記デジタル信号を増幅し、リニアアンプにより前記アナログ信号を増幅し、前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のDCレベルを検出し、前記DCレベルが実質的にゼロとなるように前記信号生成パラメータを調整する。
 本発明によれば、低歪み且つ効率的な増幅を行うことが可能となる。
本発明の第1の実施形態に係る電力増幅器の構成例を示すブロック図である。 本発明の第2の実施形態に係る高周波電力増幅装置の構成例を示すブロック図である。 本発明の第3の実施形態に係る電力増幅器の構成例を示すブロック図である。 図3に示す電力増幅器に組み込み可能な信号分配器の第1の構成例を示すブロック図である。 図3に示す電力増幅器に組み込み可能な信号分配器の第2の構成例を示すブロック図である。 図3に示す電力増幅器に組み込み可能なリニアアンプモジュールの第1の構成例を示すブロック図である。 図3に示す電力増幅器に組み込み可能なリニアアンプモジュールの第2の構成例を示すブロック図である。 図3に示す電力増幅器に組み込み可能なリニアアンプモジュールの第3の構成例を示すブロック図である。 図3に示す電力増幅器に組み込み可能なスイッチングアンプモジュ−ルの第1の構成例を示すブロック図である。 図3に示す電力増幅器に組み込み可能なスイッチングアンプモジュールの第2の構成例を示すブロック図である。 図3に示す電力増幅器に組み込み可能なスイッチングアンプモジュールの第3の構成例を示すブロック図である。 本発明の第4の実施形態に係る電力増幅器の構成例を示すブロック図である。 図12に示す電力増幅器に組み込み可能なリニアアンプモジュールの第1の構成例を示すブロック図である。 図12に示す電力増幅器に組み込み可能なリニアアンプモジュールの第2の構成例を示すブロック図である。 非特許文献1に記載の高周波電力増幅器(ポーラ変調型電力増幅器)の構成図である。 特許文献1に記載の高周波電力増幅器の構成図である。
 以下、本発明の実施の形態について、図面を参照して詳細に説明する。
 (第1の実施の形態)
 [第1の実施形態]
 図1は、本発明の第1の実施形態に係る電力増幅器300の構成例を示すブロック図である。電力増幅器300は、信号入力端子301と、信号変換器302(信号変換部)と、デジタル信号出力端子303と、DC(Direct Current)フィードバック端子304と、アナログ信号出力端子305と、を備える。さらに、電力増幅器300は、スイッチングアンプ306と、ローパスフィルタ307と、DCレベル検出器308(DCレベル検出部)と、リニアアンプ309と、信号出力端子310と、を備える。
 信号入力端子301は、増幅対象の信号を入力する。信号変換器302は、所定の信号生成パラメータに基づいて、信号入力端子301から入力された入力信号から、スイッチングアンプ306で増幅するデジタル信号とリニアアンプ309で増幅するアナログ信号を生成する。このとき、信号変換器302は、リニアアンプ309が増幅する信号および増幅した信号のうちの少なくとも一方の信号のDCレベル(DCレベル検出器308の検出結果)が実質的にゼロ(もちろん、真にゼロの場合も含む)となるように、上記信号生成パラメータを調整する。信号変換器302は、上記DCレベルに関する情報を、DCフィードバック端子304を介してDCレベル検出器308から入力する。ここで、本実施形態では、スイッチングアンプ306とリニアアンプ309の利得の誤差を検出するための一手段として、DCレベルの検出を採用している。DCレベルには、スイッチングアンプ306とリニアアンプ309の利得の違いが反映されている。また、検出する情報をDCとした理由は、検出が比較的容易であるからである。DCレベルが0の時は、利得の誤差が無い状態となる。なお、本実施形態および以降説明する第2~第4の実施形態において、DCレベルとは、完全なDC状態だけでなく、実質的にDCの状態(すなわち、DC近傍の周波数が十分低い信号)も含むものとする。
 デジタル信号は、デジタル信号出力端子303からスイッチングアンプ306へ出力される。アナログ信号は、アナログ信号出力端子305からリニアアンプ309へ出力される。スイッチングアンプ306は、デジタル信号出力端子303から入力したデジタル信号を増幅する。増幅されたデジタル信号のうちの特定の閾値よりも高い周波数信号(例えば、高周波ノイズ)は、ローパスフィルタ307によって除去される。リニアアンプ309は、アナログ信号出力端子305から入力したアナログ信号を増幅する。このとき、DCレベル検出器308は、リニアアンプ309で増幅する信号および増幅した信号のうちの少なくとも一方の信号のDCレベルを検出し、DCフィードバック端子304へ出力する。ローパスフィルタ307から出力された信号とリニアアンプ309から出力された信号は、合成された後に信号出力端子310から出力される。
 まず、スイッチングアンプ306で増幅する信号とリニアアンプ309で増幅する信号を信号変換器302で同時に生成する。そして、スイッチングアンプ306の出力信号とリニアアンプ309の出力信号の位相のずれを、デジタル信号とアナログ信号を信号変換器302から出力するタイミングを調整することで矯正する。これにより、スイッチングアンプ306およびリニアアンプ309が、それぞれの入力信号を増幅する際に発生する動作遅延の影響を排除することが可能になる。
 つぎに、DCレベル検出器308は、リニアアンプ309が増幅する信号および増幅した信号のうちの少なくとも一方の信号のDCレベルを測定する。これによりDCレベル検出器308は、スイッチングアンプ306とリニアアンプ309の利得の誤差を検知し、検知した誤差を信号変換器302へフィードバックする。信号変換器302は、スイッチングアンプ306とリニアアンプ309が増幅する信号の生成パラメータを修正する。これにより、スイッチングアンプ306とリニアアンプ309の利得の誤差を矯正することが可能になる。
 すなわち、以上説明した第1の実施形態によれば、スイッチングアンプ306とリニアアンプ309の動作の誤差を矯正することが可能になるため、高効率かつ低歪な電力増幅器を構成することができる。
 なお、上記誤差矯正はリアルタイムで常に行う必要は無く、断続的なフィードバックを行えばよい。例えば、WCDMA(Wideband Code Division Multiple Access)信号の振幅変調信号の増幅に使う場合は、誤差を検知して信号変換器の生成パラメータのリフレッシュを行う作業を、1フレーム分に相当する10ミリ秒おきに行うなどが考えられる。リアルタイムのフィードバックが無くなることにより、フィードバックループの位相遅延に起因する発振が起こりにくくなり、広帯域化が容易になる。
 また、図1において、ローパスフィルタ307は必須ではなく、スイッチングアンプ306の出力をそのままリニアアンプ309の出力と合成することができる。
 [第2の実施形態]
 図2は、本発明の第2の実施形態に係る高周波電力増幅装置400の構成例を示すブロック図である。高周波電力増幅装置400は、ベースバンド信号変換回路401と、振幅信号出力端子402と、第1の高周波変調信号出力端子403と、第2の高周波変調信号出力端子406と、電源変調器404と、高周波電力増幅器405と、を備える。電源変調器404は、第1の実施形態の電力増幅器300と同じ構成である。
 ベースバンド信号変換回路401は、ベースバンド信号から変換した高周波変調信号を第1の高周波変調信号出力端子403から出力し、高周波変調信号の振幅変調成分を振幅信号出力端子402から出力する。振幅信号出力端子402は、電源変調器404の信号入力端子301と接続されている。電源変調器404は入力信号を増幅し、増幅した信号を信号出力端子310から出力する。信号出力端子310から出力された信号は、高周波電力増幅器405の電源として供給される。第1の高周波変調信号出力端子403から出力された信号は、高周波電力増幅器405へと入力される。高周波電力増幅器405は、第1の高周波変調信号出力端子403から入力された信号を増幅し、第2の高周波変調信号出力端子406へと出力する。
 以上説明した第2の実施形態によれば、第1の実施形態の電力増幅器300を、高周波電力増幅器405の電源変調器として使用している。従って、高周波電力増幅器405においても低歪み且つ高効率な増幅を行うことが可能となる。
 なお、第2の実施形態において、第1の高周波変調信号出力端子403から出力される高周波変調信号は、振幅変調成分を取り除いた信号でも良い。このとき、高周波電力増幅器405が常に飽和動作するように入力信号を調整する必要が有る。このような調整を行うと、高周波電力増幅器405からは、第1の高周波変調信号出力端子403から供給される信号と電源変調器404から電源として供給される信号の積が出力される。
 [第3の実施形態]
 図3は、本発明の第3の実施形態に係る電力増幅器500の構成例を示すブロック図である。電力増幅器500は、信号入力端子501と、信号変換器302と、リニアアンプモジュール503と、スイッチングアンプモジュール504と、信号出力端子505と、を備える。
 信号入力端子501は、増幅対象の入力信号を入力する。信号変換器302は、信号分配器502(信号分配部)と、1ビット信号生成器510と、を備える。信号分配器502は、入力信号を2つの信号(第1の信号および第2の信号)に分配する。その後信号分配器502は、分配した2つの信号の相対的な遅延量や信号帯域の調整を行った後に、一方の信号(第1の信号)をスイッチングアンプモジュール504へ出力し、他方の信号(第2の信号)をリニアアンプモジュール503へ出力する。1ビット信号生成器510は、第1の信号から1ビット信号を生成する。
 リニアアンプモジュール503は、DCレベル検出器308(DCレベル検出部)と、リニアアンプ309とを備える。リニアアンプ309は、信号分配器502から入力した第2の信号を増幅して出力する。DCレベル検出器308は、リニアアンプ309で増幅する信号および増幅した信号のうちの少なくとも一方の信号のDCレベルを検出し、制御信号として1ビット信号生成器510へと供給する。
 スイッチングアンプモジュール504は、スイッチングアンプ306と、ローパスフィルタ307と、を備える。スイッチングアンプ306は、1ビット信号生成器510から出力された1ビット信号を増幅する。増幅された1ビット信号のうちの特定の閾値よりも高い周波数信号(例えば、高周波ノイズ)は、ローパスフィルタ307によって除去される。ローパスフィルタ307から出力された信号とリニアアンプモジュール503から出力された信号は、合成された後に信号出力端子505から出力される。
 1ビット信号生成器510は、第1の信号から1ビット信号を生成する際、DCレベル検出器308から供給される制御信号(DCレベル)に基づいて、1ビット信号生成に関する信号生成パラメータを調整する。具体的には、1ビット信号生成器510は、DCレベルが実質的にゼロとなるように信号生成パラメータを調整する。
 なお、以上の説明では、1ビット信号生成器510は信号変換器302に含まれる場合を例に挙げたがこれに限定されない。1ビット信号生成器510は、例えば、スイッチングアンプモジュール504に含まれてもよい。
 以下、信号分配器502、リニアアンプモジュール503、およびスイッチングアンプモジュール504の各々の構成について詳細に説明する。
 まず、信号分配器502の構成について説明する。信号分配器502は、リニアアンプモジュール503へ出力する信号とスイッチングアンプモジュール504へ出力する信号との相対的な遅延量の調整や、信号帯域の調整を行う。信号分配器502は、例えば、以下で説明する信号分配器502A(図4参照)、あるいは、信号分配器502B(図5参照)とすることができる。
 図4は、図3に示す電力増幅器500に組み込み可能な信号分配器502Aの構成例を示すブロック図である。信号分配器502Aは、第1の信号と第2の信号との相対的な遅延量の調整のみを行う信号分配器である。信号分配器502Aは、遅延調整器601を備える。遅延調整器601は、入力信号を2つの信号(第1の信号および第2の信号)に分配し、2つに分配した信号の相対的な遅延量を調整する。相対的な遅延量が調整された2つの信号のうちの第1の信号はスイッチングアンプモジュール504へ出力され、第2の信号はリニアアンプモジュール503へ出力される。
 遅延調整器601で調整する相対的な遅延量は、次のように決定される。即ちリニアアンプモジュール503で信号増幅する際に発生する伝送遅延とスイッチングアンプモジュール504で信号増幅する際に発生する伝送遅延との相対的な差によって発生する位相差を実質的にゼロに補正するように決める。ここで、実質的にゼロとは、真にゼロの場合も含む。
 図5は、図3に示す電力増幅器500に組み込み可能な信号分配器502Bの構成例を示すブロック図である。信号分配器502Bは、スイッチングアンプモジュール504へ出力する第1の信号とリニアアンプモジュール503へ出力する第2信号との相対的な遅延量の調整に加え、信号帯域の調整を行う信号分配器である。信号分配器502Bは、遅延調整器701と、ローパスフィルタ702と、を備える。遅延調整器701は、入力信号を2つの信号(第1の信号および第2の信号)に分配し、2つに分配した信号の相対的な遅延量を調整する。相対的な遅延量が調整された2つの信号のうちの第1の信号はローパスフィルタ702を介してスイッチングアンプモジュール504へ出力され、第2の信号はリニアアンプモジュール503へ出力される。ローパスフィルタ702は信号帯域の調整を行う。具体的には、ローパスフィルタ702は、信号のうちの特定の閾値よりも高い周波数信号を除去する。一般的に、スイッチングアンプは、高速に動作させようとすると電力効率が落ちる特性を有すると言われている。そこで、スイッチングアンプモジュール504に入力される信号を低周波とすることで、スイッチングアンプの動作を遅くさせ、電力効率が低下するのを防止している。
 遅延調整器701で調整される相対的な遅延量は、下記によって発生する位相差を実質的にゼロに補正するように決める。位相差はリニアアンプモジュール503で信号増幅する際に発生する伝送遅延と、ローパスフィルタ702を介してスイッチングアンプモジュール504で信号増幅する際に発生する伝送遅延との相対的な遅延量の差によって発生する。ここで、実質的にゼロとは、真にゼロの場合も含む。
 次いで、リニアアンプモジュール503の構成について説明する。リニアアンプモジュール503は、例えば、以下で説明するリニアアンプモジュール503A(図6参照)、リニアアンプモジュール503B(図7参照)、あるいは、リニアアンプモジュール503C(図8参照)とすることができる。
 図6は、図3に示す電力増幅器500に組み込み可能なリニアアンプモジュール503Aの構成例を示すブロック図である。リニアアンプモジュール503Aは、リニアアンプ801と、電流検出抵抗802と、減算器803と、DC電位検出器804(DCレベル検出部)と、を備える。
 リニアアンプ801は、信号分配器502から供給された第2の信号を増幅し、電流検出抵抗802を介して信号出力端子505へ出力する。
 減算器803は、リニアアンプ801と電流検出抵抗802が繋がれたノードと、電流検出抵抗802と信号出力端子505が繋がれたノードとの電位差を検出し、DC電位検出器804へ送る。
 DC電位検出器804は、減算器803から入力された電位差からDC電位(DCレベル)を検出し、制御信号として1ビット信号生成器510(図3参照)へ出力する。1ビット信号生成器510は、このDC電位が実質的にゼロ(もちろん、真にゼロの場合も含む)と成るように信号生成パラメータを調整する。
 図7は、図3に示す電力増幅器500に組み込み可能なリニアアンプモジュール503Bの構成例を示すブロック図である。リニアアンプモジュール503Bは、オペアンプ901と、バッファ段回路902と、カレントミラー回路903と、出力段回路904と、電流検出抵抗905と、DC電位検出器906(DCレベル検出部)と、アッテネータ907と、を備える。
 オペアンプ901は、信号分配器502から供給された第2の信号からアッテネータ907を介して供給されるフィードバック信号を引いた値を増幅し、バッファ段回路902へと出力する。
 バッファ段回路902は、オペアンプ901からの入力信号を増幅し、カレントミラー回路903と出力段回路904に出力する。また、バッファ段回路902は、カレントミラー回路903と出力段回路904のゲートバイアス回路としても働く。
 出力段回路904は、バッファ段回路902からの入力信号を増幅し、信号出力端子505へと出力する。
 アッテネータ907は出力段回路904の出力信号を減衰し、オペアンプ901へフィードバック信号として供給する。
 カレントミラー回路903は、出力段回路904のカレントミラーとして動作する。したがって、カレントミラー回路903の出力電流と出力段回路904の出力電流の比は、常に一定となっている。
 電流検出抵抗905は、カレントミラー回路903の出力電流を検出し、電圧に変換する。
 DC電位検出器906は、電流検出抵抗905によって電圧に変換されたカレントミラー回路903の出力信号からDC成分(DCレベル)を検出し、制御信号として1ビット信号生成器510(図3参照)へと出力する。1ビット信号生成器510は、このDC成分が実質的にゼロ(もちろん、真にゼロの場合も含む)と成るように信号生成パラメータを調整する。
 図8は、図3に示す電力増幅器500に組み込み可能なリニアアンプモジュール503Cの構成例を示すブロック図である。リニアアンプモジュール503Cは、減算器1001と、DC電位検出器1002(DCレベル検出部)と、ハイパスフィルタ1003と、リニアアンプ1004と、アッテネータ1005と、を備える。
 減算器1001は、信号分配器502から供給された第2の信号からアッテネータ1005を介して供給されるフィードバック信号を引いた信号を出力する。
 DC電位検出器1002は、減算器1001の出力信号からDC成分(DCレベル)を検出し、制御信号として1ビット信号生成器510(図3参照)へと出力する。1ビット信号生成器510は、このDC成分が実質的にゼロ(もちろん、真にゼロの場合も含む)と成るように信号生成パラメータを調整する。
 ハイパスフィルタ1003は、減算器1001の出力信号から低周波成分を取り除き、リニアアンプ1004へと出力する。
 リニアアンプ1004は、ハイパスフィルタ1003の出力信号を増幅し、信号出力端子505へと出力する。
 アッテネータ1005は、リニアアンプ1004の出力信号を減衰し、減算器1001へフィードバック信号として供給する。
 スイッチングアンプモジュール504は、リニアアンプモジュール503から供給された制御信号を使用し、信号増幅のパラメータを変更する機能を有する。
 次いで、スイッチングアンプモジュール504の構成について説明する。スイッチングアンプモジュール504は、例えば、以下で説明するスイッチングアンプモジュール504A(図9参照)、スイッチングアンプモジュール504B(図10参照)、あるいは、スイッチングアンプモジュール504C(図11参照)とすることができる。なお、これらのスイッチングアンプモジュール504A~504Cは、1ビット信号生成器510の機能を含むものとする。従って、これらのスイッチングアンプモジュール504A~504Cは、リニアアンプモジュール503(例えば、上記したリニアアンプモジュール503A~503C)から制御信号(DCレベル)を受信し、1ビット信号生成に関する信号生成パラメータを調整する。
 図9は、図3に示す電力増幅器500に組み込み可能なスイッチングアンプモジュール504Aの構成例を示すブロック図である。スイッチングアンプモジュール504Aは、減算器1101、1106と、固定利得増幅器1102、1104と、積分器1103と、可変利得増幅器1105と、ヒステリシスコンパレータ1107と、スイッチングアンプ1108と、ローパスフィルタ1109と、を備える。
 減算器1101は、固定利得増幅器1104の出力信号から、信号分配器502から出力される第1の信号を引いた信号を、固定利得増幅器1102へと出力する。
 固定利得増幅器1102は、減算器1101からの出力信号を増幅し、積分器1103へと出力する。
 積分器1103は、固定利得増幅器1102からの出力信号を時間積分し、減算器1106へ出力する。
 可変利得増幅器1105は、信号分配器502から供給される第1の信号を増幅し、減算器1106へ出力する。このとき、可変利得増幅器1105の利得は、リニアアンプモジュール503から供給される制御信号に基づいて決まる。
 減算器1106は、可変利得増幅器1105の出力信号から積分器1103の出力信号を引いた値を、ヒステリシスコンパレータ1107へと出力する。
 ヒステリシスコンパレータ1107は入力信号の正負判定をして出力する。ただし、ヒステリシスコンパレータ1107には、直前の出力状態を保持する機能とヒステリシス幅(V_hys)がある。ヒステリシスコンパレータ1107において、直前の出力がLowの時は入力信号がV_hys/2以上になったときに出力がHighに反転し、直前の出力がHighの時は入力信号が−V_hys/2以下になったときに出力がLowに反転する。
 固定利得増幅器1104は、ヒステリシスコンパレータ1107の出力信号を増幅し、減算器1101へ出力する。
 スイッチングアンプ1108は、ヒステリシスコンパレータ1107の出力信号を増幅し、ローパスフィルタ1109を介して出力端子505へと出力する。
 図10は、図3に示す電力増幅器500に組み込み可能なスイッチングアンプモジュール504Bの構成例を示すブロック図である。スイッチングアンプモジュール504Bは、減算器1201、1206と、固定利得増幅器1202と、積分器1203と、可変利得増幅器1204、1205と、を備える。更に、スイッチングアンプモジュール504Bは、ヒステリシスコンパレータ1207と、スイッチングアンプ1208と、ローパスフィルタ1209と、電位検出器1210と、を備える。
 減算器1201は、可変利得増幅器1204の出力信号から信号分配器502から出力される第1の信号を引いた信号を、固定利得増幅器1202へと出力する。
 固定利得増幅器1202は、減算器1201からの出力信号を増幅し、積分器1203へと出力する。
 積分器1203は、固定利得増幅器1202からの出力信号を時間積分し、減算器1206へ出力する。
 可変利得増幅器1205は、信号分配器502から供給される第1の信号を増幅し、減算器1206へ出力する。このとき、可変利得増幅器1205の利得は、リニアアンプモジュール503から供給される制御信号に基づいて決まる。
 減算器1206は、可変利得増幅器1205の出力信号から積分器1203の出力信号を引いた値を、ヒステリシスコンパレータ1207へと出力する。
 ヒステリシスコンパレータ1207は入力信号の正負判定をして出力する。ただし、ヒステリシスコンパレータ1207には、直前の出力状態を保持する機能とヒステリシス幅(V_hys)がある。ヒステリシスコンパレータ1207において、直前の出力がLowの時は入力信号がV_hys/2以上になったときに出力がHighに反転し、直前の出力がHighの時は入力信号が−V_hys/2以下になったときに出力がLowに反転する。
 スイッチングアンプ1208は、ヒステリシスコンパレータ1207の出力信号を増幅し、ローパスフィルタ1209を介して信号出力端子505へと出力する。
 電位検出器1210は、スイッチングアンプ1208の電源電圧を測定し、測定電圧に基づいた制御信号を可変利得増幅器1204へ出力する。
 可変利得増幅器1204は、ヒステリシスコンパレータ1207の出力信号を増幅し、減算器1201へ出力する。このとき、可変利得増幅器1204の利得は、電位検出器1210から供給される制御信号に基づいて決まる。
 図11は、図3に示す電力増幅器500に組み込み可能なスイッチングアンプモジュール504Cの構成例を示すブロック図である。スイッチングアンプモジュール504Cは、可変利得増幅器1301と、1ビット変調器1302と、スイッチングアンプ1303と、ローパスフィルタ1304と、を備える。
 可変利得増幅器1301は、信号分配器502から供給される第1の信号を増幅して1ビット変調器1302へと出力する。このとき、可変利得増幅器1301の利得は、リニアアンプモジュール503から供給される制御信号に基づいて決まる。
 1ビット変調器1302は、可変利得増幅器1301の出力信号を1ビット信号に変換し、スイッチングアンプ1303へ出力する。ここで、1ビット変換器1302は、デルタシグマ変調器やPWM(Pulse Width Modulation)変調器などを想定している。
 スイッチングアンプ1303は、1ビット変換器1302の出力信号を増幅し、ローパスフィルタ1304を介して信号出力端子505へと出力する。
 以上説明した第3の実施形態の電力増幅器500は、第1の実施形態の電力増幅器300と同様に、スイッチングアンプとリニアアンプの動作の誤差を矯正することが可能になるため、高効率かつ低歪な電力増幅器を構成することができる。
 さらに、第3の実施形態では、スイッチングアンプとリニアアンプの利得の誤差の矯正に加え、両アンプへ出力する信号の相対的な遅延量や信号帯域の調整が行われる。従って、スイッチングアンプとリニアアンプの動作の誤差による効率の低下をより一層確実に防ぐことが可能となる。
 また、図3において、ローパスフィルタ307は必須ではなく、スイッチングアンプ306の出力をそのままリニアアンプ309の出力と合成することができる。
 [第4の実施形態]
 図12は、本発明の第4の実施形態に係る電力増幅器1400の構成例を示すブロック図である。電力増幅器1400は、信号入力端子1401と、信号変換器302と、リニアアンプモジュール1403と、スイッチングアンプモジュール1404と、信号出力端子1405と、を備える。
 信号入力端子1401は、増幅対象の信号を入力する。信号変換器302は、遅延調整器1402(信号分配部)と、1ビット信号生成器510と、を備える。遅延調整器1402は、入力信号を2つの信号(第1の信号および第2の信号)に分配し、2つに分配した信号の相対的な遅延量を調整する。
 相対的な遅延量を調整された2つの信号のうちの第1の信号はスイッチングアンプモジュール1404へ出力され、第2の信号はリニアアンプモジュール1403へ出力される。
 なお、遅延調整器1402で調整する相対的な遅延量は、リニアアンプモジュール1403の出力信号とスイッチングアンプモジュール1404の出力信号との位相差を実質的にゼロ(もちろん、真にゼロの場合も含む)にするように決めるものとする。リニアアンプモジュール1403の出力信号とスイッチングアンプモジュール1404の出力信号の位相差の情報は、第2の制御信号(位相差情報)として、リニアアンプモジュール1403から与えられる。
 リニアアンプモジュール1403は、DCレベル検出器308(DCレベル検出部)と、リニアアンプ309と、遅延量検出器1419と、を備える。リニアアンプ309は、遅延調整器1402から入力された第2の信号を増幅して出力する。DCレベル検出器308は、リニアアンプ309で増幅する信号および増幅した信号のうちの少なくとも一方の信号のDCレベルを検出し、第1の制御信号(DCレベル情報)として1ビット信号生成器510へ供給する。遅延量検出器1410は、リニアアンプモジュール1403とスイッチングアンプモジュール1404の出力信号の位相差を検出し、第2の制御信号として遅延調整器1402へ出力する。
 スイッチングアンプモジュール1404は、スイッチングアンプ306とローパスフィルタ307とを備える。スイッチングアンプ306は、1ビット信号生成器510からから入力した1ビット信号を増幅する。増幅された1ビット信号のうちの特定の閾値よりも高い周波数信号(例えば、高周波ノイズ)は、ローパスフィルタ307によって除去される。ローパスフィルタ307から出力された信号とリニアアンプモジュール1403から出力された信号は、合成された後に信号出力端子505から出力される。
 尚、第4の実施形態において、スイッチングアンプモジュール1404は、例えば、第3の実施形態に使用されているスイッチングアンプモジュール504A(図9参照)、504B(図10参照)、あるいは504C(図11参照)のいずれかとすることができる。
 リニアアンプモジュール1403は、例えば、以下で説明するリニアアンプモジュール1403A(図13参照)、あるいはリニアアンプモジュール1403B(図14参照)とすることができる。
 図13は、図12に示す電力増幅器1400に組み込み可能なリニアアンプモジュール1403Aの構成例を示すブロック図である。リニアアンプモジュール1403Aは、リニアアンプ1501と、電流検出抵抗1502と、減算器1503と、遅延量検出器1504と、DC電位検出器1505(DCレベル検出部)と、を備える。
 リニアアンプ1401は遅延調整器1402から供給された第2の信号を増幅し、電流検出抵抗1502を介して信号出力端子1405へ出力する。
 減算器1503は、リニアアンプ1501と電流検出抵抗1502が繋がれたノードと、電流検出抵抗1502と信号出力端子1405が繋がれたノードとの電位差を検出し、DC電位検出器1505へ送る。
 DC電位検出器1505は、減算器1503から入力された電位差からDC電位(DCレベル)を検出し、第1の制御信号として1ビット信号生成器510(図12参照)へと出力する。1ビット信号生成器510は、このDC電位が実質的にゼロ(もちろん、真にゼロの場合も含む)と成るように信号生成パラメータを調整する。ここで、1ビット信号生成器510の機能がスイッチングアンプモジュール1404に含まれる場合(例えば、図9~図11に記載のスイッチングアンプモジュール)、第1の制御信号は、スイッチングアンプモジュール1404へ出力される。
 遅延量検出器1504は、リニアアンプ1501と電流検出抵抗1502が繋がれたノードと、電流検出抵抗1502と信号出力端子1405が繋がれたノードの波形の位相差を検出し、第2の制御信号として遅延調整器1402へ出力する。
 図14は、図12に示す電力増幅器1400に組み込み可能なリニアアンプモジュール1403Bの構成例を示すブロック図である。リニアアンプモジュール1403Bは、減算器1601と、DC電位検出器1602(DCレベル検出部)と、ハイパスフィルタ1603と、リニアアンプ1604と、アッテネータ1605と、抵抗1606と、遅延量検出器1607を有する。
 減算器1601は、遅延調整器1402から供給された第2の信号からアッテネータ1605を介して供給されるフィードバック信号を引いた信号を出力する。
 DC電位検出器1602は、減算器1601の出力信号からDC成分を検出し、第1の制御信号として1ビット信号生成器510へと出力する。1ビット信号生成器510は、このDC電位が実質的にゼロ(もちろん、真にゼロの場合も含む)と成るように信号生成パラメータを調整する。ここで、1ビット信号生成器510の機能がスイッチングアンプモジュール1404に含まれる場合(例えば、図9~図11に記載のスイッチングアンプモジュール)、第1の制御信号は、スイッチングアンプモジュール1404へ出力される。
 ハイパスフィルタ1603は、減算器1601の出力信号から低周波成分を取り除き、リニアアンプ1604へと出力する。リニアアンプ1604は、ハイパスフィルタ1603の出力信号を増幅し、抵抗1606を介して信号出力端子1405へと出力する。
 アッテネータ1605は、抵抗1606と信号出力端子1405が繋がれたノードの信号を減衰し、減算器1601へフィードバック信号として供給する。
 遅延量検出器1607は、リニアアンプ1604と抵抗1606が繋がれたノードと、抵抗1606と信号出力端子1405が繋がれたノードの波形の位相差を検出し、第2の制御信号として遅延調整器1402へ出力する。
 以上説明した第4の実施形態の電力増幅器1400は、第1の実施形態の電力増幅器300と同様に、スイッチングアンプとリニアアンプの動作の誤差を矯正することが可能になるため、高効率かつ低歪な電力増幅器を構成することができる。
 さらに、第4の実施形態では、第3の実施形態と同様に、スイッチングアンプとリニアアンプの利得の誤差の矯正に加え、両アンプへ出力する信号の相対的な遅延量や信号帯域の調整が行われる。従って、スイッチングアンプとリニアアンプの動作の誤差による効率の低下をより確実に防ぐことが可能となる。
 さらに、第4の実施形態において、両アンプへ出力する信号の相対的な遅延量は、両アンプの出力信号の位相差に基づいて決定される。従って、より実環境に即した高精度な調整を行うことができ、結果としてより効率的な増幅処理を実行することが可能となる。
 また、図12において、ローパスフィルタ307は必須ではなく、スイッチングアンプ306の出力をそのままリニアアンプ309の出力と合成することができる。
 なお、第3の実施形態の電力増幅器500および第4の実施形態の電力増幅器1400は、第1の実施形態の電力増幅器300と同様に、第2の実施形態の電源変調器404のように高周波電力増幅器の電源回路として使用することができる。
 以上の実施形態は各々他の実施形態と組み合わせることができる。
 以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
 この出願は、2010年10月5日に出願された日本出願特願2010−225567を基礎とする優先権を主張し、その開示の全てをここに取り込む。
 本発明は、電力増幅器、高周波電力増幅装置、および増幅制御方法に関するものであり、産業上の利用可能性を有する。
 300、500、1400  電力増幅器
 302  信号変換器
 306  スイッチングアンプ
 307  ローパスフィルタ
 308  DCレベル検出器
 309  リニアアンプ
 400  高周波電力増幅装置
 401  ベースバンド信号変換回路
 404  電源変調器
 405  高周波電力増幅器
 502、502A、502B  信号分配器
 503、503A~503C、1403、1403A、1403B  リニアアンプモジュール
 504、504A~504C、1404  スイッチングアンプモジュール
 510  1ビット信号生成器
 601、701、1402  遅延調整器
 804、906、1002、1505、1602  DC電位検出器
 902  バッファ段回路
 903  カレントミラー回路
 904  出力段回路
 1003、1603  ハイパスフィルタ
 1102、1104、1202  固定利得増幅器
 1103、1203  積分器
 1105、1204、1205、1301  可変利得増幅器
 1210  電位検出器
 1302  1ビット変調器
 1410、1504、1607  遅延量検出器
 1606  抵抗

Claims (17)

  1.  信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成する信号変換手段と、
     前記デジタル信号を増幅するスイッチングアンプと、
     前記アナログ信号を増幅するリニアアンプと、
     前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のDCレベルを検出し、検出結果を前記信号変換部へ出力するDCレベル検出手段と、
     を備え、
     前記信号変換手段は、前記DCレベル検出部から入力した前記DCレベルが実質的にゼロとなるように前記信号生成パラメータを調整することを特徴とする電力増幅器。
  2.  増幅対象の入力信号を第1の信号と第2の信号に分配する信号分配手段と、
     前記第1の信号からデジタル信号を生成し、前記デジタル信号を増幅するスイッチングアンプモジュールと、
     前記第2の信号を増幅するとともに、増幅しようとする信号および増幅した信号のうちの少なくとも一方の信号のDCレベルを検出し、DCレベル情報として前記スイッチングアンプモジュールへ出力するリニアアンプモジュールと、
     前記スイッチングアンプモジュールで増幅された信号と前記リニアアンプモジュールで増幅された信号とを合成した信号を出力する信号出力端子と、
     を備え、
     前記スイッチングアンプモジュールは、前記DCレベルが実質的にゼロとなるように前記デジタル信号の生成に関する信号生成パラメータを調整することを特徴とする電力増幅器。
  3.  前記信号分配手段は、前記第1の信号と前記第2の信号の相対的な遅延量の調整を行うことを特徴とする請求項2記載の電力増幅器。
  4.  前記信号分配手段における前記遅延量の調整は、前記リニアアンプモジュールの出力信号と前記スイッチングアンプモジュールの出力信号の位相差を実質的にゼロとする調整であることを特徴とする請求項3記載の電力増幅器。
  5.  前記リニアアンプモジュールは、
     前記信号分配手段から供給される前記第2の信号を増幅するリニアアンプと、
     一方の端子が前記リニアアンプの出力に接続し、他方の端子が前記信号出力端子に接続する抵抗器と、
     前記リニアアンプと前記抵抗器が繋がれたノードと、前記抵抗器と前記信号出力端子が繋がれたノードの電位差を検出し、検出結果を出力する減算器と、
     前記減算器から入力した電位差からDC電位を検出し、DCレベル情報として前記スイッチングアンプモジュールへ出力するDC電位検出器と、
     を備えることを特徴とする請求項2~4のいずれか1項に記載の電力増幅器。
  6.  前記リニアアンプモジュールは、
     前記信号分配手段から供給される前記第2の信号とフィードバック信号の差を増幅するオペアンプと、
     前記オペアンプの出力信号を増幅するバッファアンプと、
     前記バッファアンプの出力信号を増幅する出力段回路と、
     前記出力段回路の出力信号を減衰し、前記フィードバック信号を生成するアッテネータと、
     前記バッファアンプの出力信号を入力し、前記出力段回路の出力電流と相似の出力電流波形を発生させるカレントミラー回路と、
     前記カレントミラー回路の出力電流を電圧に変換する抵抗器と、
     前記抵抗器によって電圧に変換された前記カレントミラー回路の出力信号からDC電位を検出し、DCレベル情報として前記スイッチングアンプモジュールへ出力するDC電位検出器と、
     を備えることを特徴とする請求項2~4のいずれか1項に記載の電力増幅器。
  7.  前記リニアアンプモジュールは、
     前記信号分配手段から供給される前記第2の信号とフィードバック信号の差を出力する減算器と、
     前記減算器の出力信号から低周波成分を取り除くハイパスフィルタと、
     前記ハイパスフィルタの出力信号を増幅するリニアアンプと、
     前記リニアアンプの出力信号を減衰し、前記フィードバック信号を生成するアッテネータと、
     前記減算器の出力信号からDC電位を検出し、DCレベル情報として前記スイッチングアンプモジュールへ出力するDC電位検出器と、
     を備えることを特徴とする請求項2~4のいずれか1項に記載の電力増幅器。
  8.  前記位相差は、前記リニアアンプモジュールによって検出され、該検出結果は、位相差情報として前記信号分配手段に送信され、前記信号分配手段は、前記位相差情報に基づいて前記遅延量の調整を行うことを特徴とする請求項4記載の電力増幅器。
  9.  前記リニアアンプモジュールは、
     前記信号分配手段から供給される前記第2の信号を増幅するリニアアンプと、
     一方の端子が前記リニアアンプの出力に接続し、他方の端子が前記信号出力端子に接続する抵抗器と、
     前記リニアアンプと前記抵抗器が繋がれたノードと、前記抵抗器と前記信号出力端子が繋がれたノードの電位差を検出し、検出結果を出力する減算器と、
     前記減算器から入力した電位差からDC電位を検出し、DCレベル情報として前記スイッチングアンプモジュールへ出力するDC電位検出器と、
     前記抵抗器の両端で観測される信号の位相差を検出し、位相差情報として前記信号分配手段へ出力する遅延量検出器と、
     を備えることを特徴とする請求項8記載の電力増幅器。
  10.  前記リニアアンプモジュールは、
     前記信号分配手段から供給される前記第2の信号とフィードバック信号の差を出力する減算器と、
     前記減算器の出力信号から低周波成分を取り除くローパスフィルタと、
     該ローパスフィルタの出力信号を増幅して外部に出力するリニアアンプと、
     該リニアアンプの出力を片方の端子に接続し、他方の端子から信号を外部に出力する抵抗器と、
     該抵抗器の出力信号を減衰し、前記フィードバック信号を生成するアッテネータと、
     前記減算器の出力信号からDC電位を検出し、DCレベル情報として前記スイッチングアンプモジュールへ出力するDC電位検出器と
     前記抵抗器の両端で観測される信号の位相差を検出し、位相差情報として前記信号分配手段へ出力する遅延量検出器と、
     を備えることを特徴とする請求項8記載の電力増幅器。
  11.  前記スイッチングアンプモジュールは、
     フィードバック信号から、前記信号分配手段から出力される前記第1の信号を引いた信号を出力する第1の減算器と、
     前記第1の減算器の出力信号を増幅する第1の固定利得増幅器と、
     前記第1の固定利得増幅器の出力信号を時間積分する積分器と、
     前記リニアアンプモジュールから供給される前記DCレベル情報に基づいて決まる利得に基づいて、前記第1の信号を増幅する可変利得増幅器と、
     前記可変利得増幅器の出力信号から前記積分器の出力信号を引いた値を出力する第2の減算器と、
     任意のヒステリシス幅Vhysを有し、前記第2の減算器の出力信号を入力して、直前の状態がHighでかつ入力信号の電位が−(Vhys/2)以下になったときはLowの信号を出力し、直前の状態がLowでかつ入力信号の電位が+(Vhys/2)以上になったときはHighの信号を出力するヒステリシスコンパレータと、
     前記ヒステリシスコンパレータの出力信号を増幅し、前記フィードバック信号として前記第1の減算器へ出力する第2の固定利得増幅器と、
     前記ヒステリシスコンパレータの出力信号を電力増幅するスイッチングアンプと、
     該スイッチングアンプの出力信号から高周波のノイズを除去した信号を出力するローパスフィルタと、
     を備えることを特徴とする請求項2~10のいずれか1項に記載の電力増幅器。
  12.  前記スイッチングアンプモジュールは、
     第1のフィードバック信号から、前記信号分配手段から出力される前記第1の信号を引いた信号を出力する第1の減算器と、
     前記第1の減算器の出力信号を増幅する固定利得増幅器と、
     前記固定利得増幅器の出力信号を時間積分する積分器と、
     前記リニアアンプモジュールから供給される前記DCレベル情報に基づいて決まる利得に基づいて、前記第1の信号を増幅する第1の可変利得増幅器と、
     前記第1の可変利得増幅器の出力信号から前記積分器の出力信号を引いた値を出力する第2の減算器と、
     任意のヒステリシス幅Vhysをもち、前記第2の減算器の出力信号を入力して、直前の状態がHighでかつ入力信号の電位が−(Vhys/2)以下になったときはLowの信号を出力し、直前の状態がLowでかつ入力信号の電位が+(Vhys/2)以上になったときはHighの信号を出力するヒステリシスコンパレータと、
     前記ヒステリシスコンパレータの出力信号を、第2のフィードバック信号に基づいて決まる利得で増幅し、前記第1のフィードバック信号として前記第1の減算器へ出力する第2の可変利得増幅器と、
     前記ヒステリシスコンパレータの出力信号を電力増幅するスイッチングアンプと、
     前記スイッチングアンプの電源電圧を監視し、該電源電圧の値に応じて前記第2のフィードバック信号を生成する電位検出器と、
     前記スイッチングアンプの出力信号から高周波のノイズを除去した信号を出力するローパスフィルタと、
     を備えることを特徴とする請求項2~10のいずれか1項に記載の電力増幅器。
  13.  前記スイッチングアンプモジュールは、
     前記リニアアンプモジュールから供給される前記DCレベル情報に基づいて決まる利得に基づいて、前記信号分配手段から出力される前記第1の信号を増幅する可変利得増幅器と、
     前記可変利得増幅器の出力信号を1ビット変調信号に変換する1ビット変調器と、
     前記1ビット変調器の出力信号を電力増幅するスイッチングアンプと、
     前記スイッチングアンプの出力信号から高周波のノイズを除去した信号を出力するローパスフィルタと、
     を備えることを特徴とする請求項2~10のいずれか1項に記載の電力増幅器。
  14.  前記信号分配手段は、前記第1の信号の帯域を調整することを特徴とする請求項2~13のいずれか1項に記載の電力増幅器。
  15.  前記帯域調整は、ローパスフィルタにより、特定の閾値よりも高い周波数信号を除去する調整であることを特徴とする請求項14記載の電力増幅器。
  16.  高周波変調信号と振幅変調信号とを生成するベースバンド信号変換回路と、
     前記高周波変調信号を増幅する高周波電力増幅器と、
     前記振幅変調信号を入力信号として入力し、出力信号を前記高周波電力増幅器の電源として供給する電源変調器と
     を備え、
     前記電源変調器は、信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成する信号変換手段と、
     前記デジタル信号を増幅するスイッチングアンプと、
     前記アナログ信号を増幅するリニアアンプと、
     前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のDCレベルを検出し、検出結果を前記信号変換手段へ出力するDCレベル検出手段と、
     を備え、
     前記信号変換手段は、前記DCレベル検出手段から入力した前記DCレベルが実質的にゼロとなるように前記信号生成パラメータを調整することを特徴とする高周波電力増幅器。
  17.  信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成し、
     スイッチングアンプにより前記デジタル信号を増幅し、
     リニアアンプにより前記アナログ信号を増幅し、
     前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のDCレベルを検出し、
     前記DCレベルが実質的にゼロとなるように前記信号生成パラメータを調整する
     ことを特徴とする増幅制御方法。
PCT/JP2011/072687 2010-10-05 2011-09-26 電力増幅器、高周波電力増幅装置、および増幅制御方法 WO2012046668A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/824,458 US9065393B2 (en) 2010-10-05 2011-09-26 Power amplifier, radio-frequency power amplification device, and amplification control method
JP2012537686A JPWO2012046668A1 (ja) 2010-10-05 2011-09-26 電力増幅器、高周波電力増幅装置、および増幅制御方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010225567 2010-10-05
JP2010-225567 2010-10-05

Publications (1)

Publication Number Publication Date
WO2012046668A1 true WO2012046668A1 (ja) 2012-04-12

Family

ID=45927664

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/072687 WO2012046668A1 (ja) 2010-10-05 2011-09-26 電力増幅器、高周波電力増幅装置、および増幅制御方法

Country Status (3)

Country Link
US (1) US9065393B2 (ja)
JP (1) JPWO2012046668A1 (ja)
WO (1) WO2012046668A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013115039A1 (ja) * 2012-02-03 2013-08-08 日本電気株式会社 電源装置及びこれを用いた送信装置
KR20150036451A (ko) * 2012-07-10 2015-04-07 누지라 리미티드 오류 정정을 갖는 스위치 모드 파워 서플라이에 대한 간섭 억제
WO2021039037A1 (ja) * 2019-08-27 2021-03-04 パナソニックIpマネジメント株式会社 信号処理装置及び調整方法
JPWO2021205614A1 (ja) * 2020-04-09 2021-10-14
WO2021241474A1 (ja) * 2020-05-25 2021-12-02 株式会社村田製作所 トラッカモジュール、電力増幅モジュール、高周波モジュール及び通信装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479953B (zh) * 2013-02-26 2015-04-01 Wistron Corp 預防靜電放電干擾的主機板
KR101467230B1 (ko) * 2014-02-14 2014-12-01 성균관대학교산학협력단 멀티 모드 바이어스 변조기 및 이를 이용한 포락선 추적 전력 증폭 장치
KR101467231B1 (ko) * 2014-02-19 2014-12-01 성균관대학교산학협력단 포락선 추적 모드 또는 평균 전력 추적 모드로 동작하는 멀티 모드 바이어스 변조기 및 이를 이용한 포락선 추적 전력 증폭 장치
KR102000759B1 (ko) * 2014-02-24 2019-07-17 삼성전기주식회사 적응적 바이어스 회로 및 전력 증폭기
US9831834B2 (en) * 2014-07-29 2017-11-28 Skyworks Solutions, Inc. Envelope tracking with low frequency loss correction
US20160057255A1 (en) * 2014-08-22 2016-02-25 Mediatek Inc. Unified communications receiver and associated method
US9742360B2 (en) * 2015-03-22 2017-08-22 Dsp Group Ltd. Efficient smart wideband linear hybrid CMOS RF power amplifier
US9819335B2 (en) * 2015-06-15 2017-11-14 Qorvo Us, Inc. Switching supply delay compensation
KR102140191B1 (ko) * 2015-07-14 2020-08-03 삼성전기주식회사 전력 증폭기용 전력 공급 장치
US10284400B2 (en) * 2015-09-01 2019-05-07 Nec Corporation Delta-sigma modulator, transmitter, and integrator
TWI661660B (zh) * 2018-10-25 2019-06-01 廣達電腦股份有限公司 電源控制電路及電源控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6339216A (ja) * 1986-08-04 1988-02-19 Oki Electric Ind Co Ltd デルタ・シグマ形a/d変換器
JP2003500873A (ja) * 1999-05-17 2003-01-07 エリクソン インコーポレイテッド 振幅波形の高低周波数部分を別々に増幅する電力変調装置及び方法
JP2003243994A (ja) * 2001-12-12 2003-08-29 Hitachi Ltd 高周波電力増幅回路および無線通信用電子部品
JP2009100197A (ja) * 2007-10-16 2009-05-07 Renesas Technology Corp Rf電力増幅装置およびrf電力増幅器の電源電圧を制御する電源供給回路
WO2010089971A1 (ja) * 2009-02-05 2010-08-12 日本電気株式会社 電力増幅器及び電力増幅方法
JP2010213227A (ja) * 2009-03-12 2010-09-24 Fujitsu Ltd 電源回路及びこれを用いた無線通信回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905407A (en) * 1997-07-30 1999-05-18 Motorola, Inc. High efficiency power amplifier using combined linear and switching techniques with novel feedback system
JP5003134B2 (ja) 2006-01-10 2012-08-15 日本電気株式会社 増幅装置
FI20065865A0 (fi) * 2006-12-29 2006-12-29 Nokia Corp Usean toimitilan amplitudimodulaattorin ohjausmenetelmä

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6339216A (ja) * 1986-08-04 1988-02-19 Oki Electric Ind Co Ltd デルタ・シグマ形a/d変換器
JP2003500873A (ja) * 1999-05-17 2003-01-07 エリクソン インコーポレイテッド 振幅波形の高低周波数部分を別々に増幅する電力変調装置及び方法
JP2003243994A (ja) * 2001-12-12 2003-08-29 Hitachi Ltd 高周波電力増幅回路および無線通信用電子部品
JP2009100197A (ja) * 2007-10-16 2009-05-07 Renesas Technology Corp Rf電力増幅装置およびrf電力増幅器の電源電圧を制御する電源供給回路
WO2010089971A1 (ja) * 2009-02-05 2010-08-12 日本電気株式会社 電力増幅器及び電力増幅方法
JP2010213227A (ja) * 2009-03-12 2010-09-24 Fujitsu Ltd 電源回路及びこれを用いた無線通信回路

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013115039A1 (ja) * 2012-02-03 2013-08-08 日本電気株式会社 電源装置及びこれを用いた送信装置
KR20150036451A (ko) * 2012-07-10 2015-04-07 누지라 리미티드 오류 정정을 갖는 스위치 모드 파워 서플라이에 대한 간섭 억제
JP2015523812A (ja) * 2012-07-10 2015-08-13 ヌジラ リミテッド 誤差修正を有するスイッチング電源のための干渉抑制
KR102090466B1 (ko) 2012-07-10 2020-03-18 스냅트랙, 인코포레이티드 오류 정정을 갖는 스위치드 모드 파워 서플라이에 대한 간섭 억제
WO2021039037A1 (ja) * 2019-08-27 2021-03-04 パナソニックIpマネジメント株式会社 信号処理装置及び調整方法
JPWO2021039037A1 (ja) * 2019-08-27 2021-09-13 パナソニックIpマネジメント株式会社 信号処理装置及び調整方法
JP6994656B2 (ja) 2019-08-27 2022-01-14 パナソニックIpマネジメント株式会社 信号処理装置及び調整方法
JPWO2021205614A1 (ja) * 2020-04-09 2021-10-14
WO2021205614A1 (ja) * 2020-04-09 2021-10-14 三菱電機株式会社 電源変調器及び電源変調型増幅器
JP7118309B2 (ja) 2020-04-09 2022-08-15 三菱電機株式会社 電源変調器及び電源変調型増幅器
WO2021241474A1 (ja) * 2020-05-25 2021-12-02 株式会社村田製作所 トラッカモジュール、電力増幅モジュール、高周波モジュール及び通信装置

Also Published As

Publication number Publication date
US9065393B2 (en) 2015-06-23
JPWO2012046668A1 (ja) 2014-02-24
US20130194037A1 (en) 2013-08-01

Similar Documents

Publication Publication Date Title
WO2012046668A1 (ja) 電力増幅器、高周波電力増幅装置、および増幅制御方法
EP1685646B1 (en) Variable supply amplifier system
US6982593B2 (en) Switching amplifier architecture
US7043213B2 (en) Multi-mode amplifier system
US7965140B2 (en) Power amplifier
EP1794877B1 (en) High efficiency variable voltage supply
US8254496B2 (en) Power amplifier and radio wave transmitter having the same
JP2019110590A (ja) マルチレベル電力増幅器システムのための線形化回路および方法
JP4960449B2 (ja) スイッチモード電力増幅
US9270241B2 (en) Power supply device, transmission device using same, and method for operating power supply device
JP2005020693A (ja) 極および線形増幅器システム
US10284412B2 (en) Voltage memory digital pre-distortion circuit
JP2009260658A (ja) 電力増幅器
CA2720162C (en) Feedforward linearization of rf power amplifiers
US8975958B2 (en) Power supply circuit and power supply control method
JP6098508B2 (ja) 電源回路
KR20090077615A (ko) 통신 시스템에서 신호 전력 증폭 장치 및 방법
JP5795218B2 (ja) Et電力増幅装置
JP5355496B2 (ja) バイアス制御増幅器
JP2004266398A (ja) D級増幅器
US20160254786A1 (en) Power supply circuit, high-frequency power amplification circuit, and power supply control method
US20160182099A1 (en) Systems and methods for efficient multi-channel satcom with dynamic power supply and digital pre-distortion
GB2491186A (en) A combined analogue and digital interface for the envelope path of an envelope-tracking amplifier
JP2014110575A (ja) 歪み補償回路および増幅器モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11830600

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012537686

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13824458

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11830600

Country of ref document: EP

Kind code of ref document: A1