JP7118309B2 - 電源変調器及び電源変調型増幅器 - Google Patents

電源変調器及び電源変調型増幅器 Download PDF

Info

Publication number
JP7118309B2
JP7118309B2 JP2022513811A JP2022513811A JP7118309B2 JP 7118309 B2 JP7118309 B2 JP 7118309B2 JP 2022513811 A JP2022513811 A JP 2022513811A JP 2022513811 A JP2022513811 A JP 2022513811A JP 7118309 B2 JP7118309 B2 JP 7118309B2
Authority
JP
Japan
Prior art keywords
terminal
transistor
voltage
drain
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022513811A
Other languages
English (en)
Other versions
JPWO2021205614A1 (ja
JPWO2021205614A5 (ja
Inventor
研人 齋木
修一 坂田
優治 小松崎
真太郎 新庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021205614A1 publication Critical patent/JPWO2021205614A1/ja
Publication of JPWO2021205614A5 publication Critical patent/JPWO2021205614A5/ja
Application granted granted Critical
Publication of JP7118309B2 publication Critical patent/JP7118309B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Description

本開示は、電源変調器と、電源変調器を備える電源変調型増幅器とに関するものである。
電源変調型増幅器は、高周波信号の信号レベルに応じて、電力増幅器のバイアス電圧を切り換える電源変調器を備えていることがある。
以下の非特許文献１に開示されている電源変調器は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ及び第４のトランジスタを備えている。
第１のトランジスタのドレイン端子には、正の電圧である第１の電圧が印加されている。第１のトランジスタのソース端子は、出力端子と接続されている。第２のトランジスタのドレイン端子は、第１のトランジスタのソース端子及び出力端子のそれぞれと接続されている。第２のトランジスタのソース端子は、接地されている。
第３のトランジスタのドレイン端子には、正の電圧である第２の電圧が、抵抗を介して、印加されている。また、第３のトランジスタのドレイン端子は、第１のトランジスタのゲート端子と接続されている。第３のトランジスタのソース端子には、負の電圧である第５の電圧が印加されている。第４のトランジスタのドレイン端子には、正の電圧である第４の電圧が、抵抗を介して、印加されている。また、第４のトランジスタのドレイン端子は、第２のトランジスタのゲート端子と接続されている。第４のトランジスタのソース端子には、負の電圧である第５の電圧が印加されている。
S.Shinjo, et. al. "High Speed High Analog Bandwidth Buck Converter Using GaN HEMTs for Envelope Tracking Power Amplifier Applications," 2013 IEEE Topical Conference on Wireless Sensors and Sensor Networks
非特許文献１に開示されている電源変調器を駆動するには、外部の電源回路が、５つの電源を備え、第１の電圧、第２の電圧、第３の電圧、第４の電圧及び第５の電圧のそれぞれを当該電源変調器に与えなければならないという課題があった。
本開示は、上記のような課題を解決するためになされたもので、外部の電源回路が備える電源の個数を５つよりも減らすことができる電源変調器を得ることを目的とする。
本開示に係る電源変調器は、第１の端子及び第２の端子を有し、第１の電圧が第１の端子に印加され、第２の端子が出力端子と接続されている第１のスイッチング素子と、第３の端子及び第４の端子を有し、第３の端子が出力端子及び第２の端子のそれぞれと接続され、第１の電圧よりも低い第２の電圧が第４の端子に印加されている第２のスイッチング素子と、第５の端子及び第６の端子を有し、第１の電圧が第５の端子に印加され、第６の端子が接地されており、パルス幅変調信号の信号レベルに応じて、第５の端子と第６の端子との間の抵抗値が変化することによって、第１のスイッチング素子の開閉を制御する第１のドライバ回路と、第７の端子及び第８の端子を有し、第７の端子が接地され、第２の電圧が第８の端子に印加されており、パルス幅変調信号の反転信号の信号レベルに応じて、第７の端子と第８の端子との間の抵抗値が変化することによって、第２のスイッチング素子の開閉を制御する第２のドライバ回路とを備えている。
第１のスイッチング素子は、第１のトランジスタであり、第１の端子は、第１のトランジスタのドレイン端子であり、第２の端子は、第１のトランジスタのソース端子であり、第２のスイッチング素子は、第２のトランジスタであり、第３の端子は、第２のトランジスタのドレイン端子であり、第４の端子は、第２のトランジスタのソース端子であり、
第１のドライバ回路は、第３のトランジスタであり、第３のトランジスタのゲート端子には、パルス幅変調信号が与えられ、第５の端子は、第３のトランジスタのドレイン端子であり、第３のトランジスタのドレイン端子は、第１のトランジスタのゲート端子と接続されており、第６の端子は、第３のトランジスタのソース端子であり、第２のドライバ回路は、第４のトランジスタであり、第４のトランジスタのゲート端子には、パルス幅変調信号の反転信号が与えられ、第７の端子は、第４のトランジスタのソース端子であり、第８の端子は、第４のトランジスタのドレイン端子であり、第４のトランジスタのドレイン端子は、第２のトランジスタのゲート端子と接続されており、第１のトランジスタのゲート端子及び第３のトランジスタのドレイン端子のそれぞれと一端が接続されている第１の抵抗と、第１の抵抗の他端とカソード端子が接続され、第３の電圧がアノード端子に印加されているダイオードと、第１の抵抗の他端及びダイオードのカソード端子のそれぞれと一端が接続され、第１のトランジスタのソース端子と他端が接続されているコンデンサと、第２のトランジスタのゲート端子及び第４のトランジスタのドレイン端子のそれぞれと一端が接続され、第２のトランジスタのソース端子と他端が接続されている第２の抵抗とを備えている。
本開示によれば、外部の電源回路が備える電源の個数を５つよりも減らすことができる。
実施の形態１に係る電源変調器１を備える電源変調型増幅器を示す構成図である。 実施の形態１に係る電源変調器１を示す構成図である。 実施の形態１に係る他の電源変調器１を示す構成図である。 実施の形態２に係る電源変調器１を示す構成図である。 実施の形態３に係る電源変調器１を示す構成図である。 図６Ａは、第３のトランジスタ１６がオフ状態であるときの電源変調器１の一部を示す説明図、図６Ｂは、第３のトランジスタ１６がオフ状態からオン状態に変化している状態遷移時の電源変調器１の一部を示す説明図、図６Ｃは、第３のトランジスタ１６がオン状態であるときの電源変調器１の一部を示す説明図である。 第１の抵抗１９及び第５のトランジスタ２３を含む電流制御回路の電流電圧特性を示す説明図である。 実施の形態３に係る他の電源変調器１を示す構成図である。 実施の形態４に係る電源変調器１を示す構成図である。 実施の形態５に係る電源変調器１を示す構成図である。
以下、本開示をより詳細に説明するために、本開示を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、実施の形態１に係る電源変調器１を備える電源変調型増幅器を示す構成図である。
図１に示す電源変調型増幅器は、電源変調器１、低域通過フィルタ（以下、「ＬＰＦ」と称する）２及び電力増幅器３を備えている。
入力端子１ａには、外部から、増幅対象の高周波信号に係る第１のパルス幅変調信号（以下、「ＰＷＭ信号」と称する）が与えられる。
入力端子１ｂには、外部から、増幅対象の高周波信号に係る第２のＰＷＭ信号が与えられる。
第１のパルス幅変調信号は、高周波信号の振幅が高い程、デューティ比が大きくなる信号である。
第２のＰＷＭ信号は、第１のパルス幅変調信号の反転信号である。
電源変調器１は、第１のＰＷＭ信号の信号レベル及び第２のＰＷＭ信号の信号レベルのそれぞれに応じて、電力増幅器３のバイアス電圧を切り換えるための装置である。
出力端子１ｃは、電源変調器１の出力電圧をＬＰＦ２に出力するための端子である。
ＬＰＦ２は、電源変調器１の出力端子１ｃより出力された電圧に含まれている高調波等を除去することによってバイアス電圧を生成し、バイアス電圧を電力増幅器３に与える。
電力増幅器３は、ＬＰＦ２から出力されたバイアス電圧を用いて、増幅対象の高周波信号を増幅する。
図２は、実施の形態１に係る電源変調器１を示す構成図である。
電源変調器１は、第１のスイッチング素子１１、第２のスイッチング素子１３、第１のドライバ回路１５、第２のドライバ回路１７、第１の抵抗１９及び第２の抵抗２０を備えている。
第１のスイッチング素子１１は、第１の端子及び第２の端子を有している。
第１のスイッチング素子１１の第１の端子には、第１の電圧Ｖ１が印加されている。第１のスイッチング素子１１の第２の端子は、出力端子１ｃ及び第２のスイッチング素子１３の第３の端子のそれぞれと接続されている。第１の電圧Ｖ１は、図示せぬ外部の電源回路から与えられている。
図２に示す電源変調器１では、第１のスイッチング素子１１が、第１のトランジスタ１２によって実現されている。
第１のスイッチング素子１１の第１の端子は、第１のトランジスタ１２のドレイン端子である。第１のスイッチング素子１１の第２の端子は、第１のトランジスタ１２のソース端子である。
第１のトランジスタ１２のドレイン端子には、第１の電圧Ｖ１が印加されている。第１のトランジスタ１２のソース端子は、後述する第２のトランジスタ１４のドレイン端子及び出力端子１ｃのそれぞれと接続されている。
第１のトランジスタ１２のゲート端子は、後述する第３のトランジスタ１６のドレイン端子及び第１の抵抗１９の一端のそれぞれと接続されている。
図２に示す電源変調器１では、第１のスイッチング素子１１が、第１のトランジスタ１２によって実現されている。しかし、これは一例に過ぎず、第１のスイッチング素子１１が、例えば、開閉スイッチによって実現されているものであってもよい。
第２のスイッチング素子１３は、第３の端子及び第４の端子を有している。
第２のスイッチング素子１３の第３の端子は、出力端子１ｃ及び第１のスイッチング素子１１の第２の端子のそれぞれと接続されている。第２のスイッチング素子１３の第４の端子には、第１の電圧Ｖ１よりも低い第２の電圧Ｖ２が印加されている。第２の電圧Ｖ２は、図示せぬ外部の電源回路から与えられている。
図２に示す電源変調器１では、第２のスイッチング素子１３が、第２のトランジスタ１４によって実現されている。
第２のスイッチング素子１３の第３の端子は、第２のトランジスタ１４のドレイン端子である。第２のスイッチング素子１３の第４の端子は、第２のトランジスタ１４のソース端子である。
第２のトランジスタ１４のドレイン端子は、第１のトランジスタ１２のソース端子及び出力端子１ｃのそれぞれと接続されている。
第２のトランジスタ１４のソース端子には、第２の電圧Ｖ２が印加されている。
第２のトランジスタ１４のゲート端子は、図示せぬ第４のトランジスタ１８のドレイン端子及び第２の抵抗２０の一端のそれぞれと接続されている。
図２に示す電源変調器１では、第２のスイッチング素子１３が、第２のトランジスタ１４によって実現されている。しかし、これは一例に過ぎず、第２のスイッチング素子１３が、例えば、開閉スイッチによって実現されているものであってもよい。
第１のドライバ回路１５は、第５の端子及び第６の端子を有している。
第１のドライバ回路１５の第５の端子には、第１の抵抗１９を介して、第１の電圧Ｖ１が印加されている。第１のドライバ回路１５の第６の端子は、接地されている。
第１のドライバ回路１５は、入力端子１ａに与えられた第１のＰＷＭ信号の信号レベルに応じて、第５の端子と第６の端子との間の抵抗値が変化することによって、第１のスイッチング素子１１の開閉を制御する。
具体的には、第１のドライバ回路１５は、第１のＰＷＭ信号の信号レベルがＨレベルであれば、第５の端子と第６の端子との間の抵抗値が概ね０Ωになることによって、第１のスイッチング素子１１を開状態にする。
第１のドライバ回路１５は、第１のＰＷＭ信号の信号レベルがＬレベルであれば、第５の端子と第６の端子との間の抵抗値が、第５の端子と第６の端子との間を電流がほとんど流れない程度の値になることによって、第１のスイッチング素子１１を閉状態にする。
図２に示す電源変調器１では、第１のドライバ回路１５が第３のトランジスタ１６によって実現されている。
第１のドライバ回路１５の第５の端子は、第３のトランジスタ１６のドレイン端子である。第１のドライバ回路１５の第６の端子は、第３のトランジスタ１６のソース端子である。
第３のトランジスタ１６のドレイン端子は、第１のトランジスタ１２のゲート端子及び第１の抵抗１９の一端のそれぞれと接続されている。
第３のトランジスタ１６のソース端子は、接地されている。
第３のトランジスタ１６のゲート端子は、入力端子１ａと接続されている。
図２に示す電源変調器１では、第１のドライバ回路１５が、第３のトランジスタ１６によって実現されている。しかし、これは一例に過ぎず、第１のドライバ回路１５が、例えば、開閉スイッチによって実現されているものであってもよい。
また、図２に示す電源変調器１では、第１のドライバ回路１５が、第３のトランジスタ１６によって実現されている。しかし、これは一例に過ぎず、第１のドライバ回路１５が、第３のトランジスタ１６と第１の抵抗１９とを含むものであってもよい。
第２のドライバ回路１７は、第７の端子及び第８の端子を有している。
第２のドライバ回路１７の第７の端子は、接地されている。第２のドライバ回路１７の第８の端子には、第２の抵抗２０を介して、第２の電圧Ｖ２が印加されている。
第２のドライバ回路１７は、入力端子１ｂに与えられた第２のＰＷＭ信号の信号レベルに応じて、第７の端子と第８の端子との間の抵抗値が変化することによって、第２のスイッチング素子１３の開閉を制御する。
具体的には、第２のドライバ回路１７は、第２のＰＷＭ信号の信号レベルがＨレベルであれば、第７の端子と第８の端子との間の抵抗値が概ね０Ωになることによって、第２のスイッチング素子１３を開状態にする。
第２のドライバ回路１７は、第２のＰＷＭ信号の信号レベルがＬレベルであれば、第７の端子と第８の端子との間の抵抗値が、第７の端子と第８の端子との間を電流がほとんど流れない程度の値になることによって、第２のスイッチング素子１３を閉状態にする。
図２に示す電源変調器１では、第２のドライバ回路１７が第４のトランジスタ１８によって実現されている。
第２のドライバ回路１７の第７の端子は、第４のトランジスタ１８のソース端子である。第２のドライバ回路１７の第８の端子は、第４のトランジスタ１８のドレイン端子である。
第４のトランジスタ１８のソース端子は、接地されている。
第４のトランジスタ１８のドレイン端子は、第２のトランジスタ１４のゲート端子及び第２の抵抗２０の一端のそれぞれと接続されている。
第４のトランジスタ１８のゲート端子は、入力端子１ｂと接続されている。
図２に示す電源変調器１では、第２のドライバ回路１７が第４のトランジスタ１８によって実現されている。しかし、これは一例に過ぎず、第２のドライバ回路１７が、例えば、開閉スイッチによって実現されているものであってもよい。
また、図２に示す電源変調器１では、第２のドライバ回路１７が、第４のトランジスタ１８によって実現されている。しかし、これは一例に過ぎず、第２のドライバ回路１７が、第４のトランジスタ１８と第２の抵抗２０とを含むものであってもよい。
次に、図１に示す電源変調型増幅器の動作について説明する。
電源変調器１は、第１のＰＷＭ信号及び第２のＰＷＭ信号が与えられると、第１のＰＷＭ信号の信号レベル及び第２のＰＷＭ信号の信号レベルのそれぞれに応じて、出力端子１ｃからＬＰＦ２に出力する電圧の切り換えを行う。
電源変調器１は、例えば、第１のＰＷＭ信号の信号レベルがＨレベルであり、かつ、第２のＰＷＭ信号の信号レベルがＬレベルであれば、出力端子１ｃから第２の電圧Ｖ２をＬＰＦ２に出力する。
電源変調器１は、例えば、第１のＰＷＭ信号の信号レベルがＬレベルであり、かつ、第２のＰＷＭ信号の信号レベルがＨレベルであれば、出力端子１ｃから第１の電圧Ｖ１をＬＰＦ２に出力する。
以下、電源変調器１の動作を具体的に説明する。
第１のＰＷＭ信号が第３のトランジスタ１６のゲート端子に与えられ、第２のＰＷＭ信号が第４のトランジスタ１８のゲート端子に与えられる。
第１のＰＷＭ信号の信号レベルがＨレベルであれば、第２のＰＷＭ信号の信号レベルがＬレベルであり、第１のＰＷＭ信号の信号レベルがＬレベルであれば、第２のＰＷＭ信号の信号レベルがＨレベルである。
第１のＰＷＭ信号の信号レベルがＨレベルであれば、第３のトランジスタ１６のゲート端子に印加される電圧が、第３のトランジスタ１６の閾値電圧よりも高くなる。このため、第３のトランジスタ１６が、オン状態になる。第３のトランジスタ１６におけるオン状態は、第３のトランジスタ１６におけるドレイン端子とソース端子との間の抵抗値が、概ね０Ωである状態である。
第３のトランジスタ１６が、オン状態になると、第１のトランジスタ１２のゲート端子に印加される電圧が、概ねグランド電位になる。このため、第１のトランジスタ１２のゲート電圧が、第１のトランジスタ１２の閾値電圧よりも低くなるため、第１のトランジスタ１２が、オフ状態（開状態）になる。
第２のＰＷＭ信号の信号レベルがＬレベルであれば、第４のトランジスタ１８のゲート端子に印加される電圧が、第４のトランジスタ１８の閾値電圧よりも低くなる。このため、第４のトランジスタ１８が、オフ状態になる。第４のトランジスタ１８におけるオフ状態は、第４のトランジスタ１８におけるドレイン端子とソース端子との間の抵抗値が、ドレイン端子からソース端子に向かって電流がほとんど流れなくなる程度の値になる状態である。
第４のトランジスタ１８が、オフ状態になると、第２のトランジスタ１４のゲート端子に印加される電圧には、第２の電圧Ｖ２が、第２の抵抗２０を介して、印加される。このため、第２のトランジスタ１４のゲート電圧が、第２のトランジスタ１４の閾値電圧よりも高くなるため、第２のトランジスタ１４が、オン状態（閉状態）になる。
第１のトランジスタ１２が、オフ状態であり、第２のトランジスタ１４が、オン状態であれば、出力端子１ｃから、第２の電圧Ｖ２が、ＬＰＦ２に出力される。
次に、第１のＰＷＭ信号の信号レベルがＬレベルであれば、第３のトランジスタ１６のゲート端子に印加される電圧が、第３のトランジスタ１６の閾値電圧よりも低くなる。このため、第３のトランジスタ１６が、オフ状態になる。第３のトランジスタ１６におけるオフ状態は、第３のトランジスタ１６におけるドレイン端子とソース端子との間の抵抗値が、ドレイン端子からソース端子に向かって電流がほとんど流れなくなる程度の値になる状態である。
第３のトランジスタ１６が、オフ状態になると、第１のトランジスタ１２のゲート端子に印加される電圧には、第１の電圧Ｖ１が、第１の抵抗１９を介して、印加される。このため、第１のトランジスタ１２のゲート電圧が、第１のトランジスタ１２の閾値電圧よりも高くなるため、第１のトランジスタ１２が、オン状態（閉状態）になる。
第２のＰＷＭ信号の信号レベルがＨレベルであれば、第４のトランジスタ１８のゲート端子に印加される電圧が、第４のトランジスタ１８の閾値電圧よりも高くなる。このため、第４のトランジスタ１８が、オン状態になる。第４のトランジスタ１８におけるオン状態は、第４のトランジスタ１８におけるドレイン端子とソース端子との間の抵抗値が、概ね０Ωである状態である。
第４のトランジスタ１８が、オン状態になると、第２のトランジスタ１４のゲート端子に印加される電圧が、概ねグランド電位になる。このため、第２のトランジスタ１４のゲート電圧が、第２のトランジスタ１４の閾値電圧よりも低くなるため、第２のトランジスタ１４が、オフ状態（開状態）になる。
第１のトランジスタ１２が、オン状態であり、第２のトランジスタ１４が、オフ状態であれば、出力端子１ｃから、第１の電圧Ｖ１が、ＬＰＦ２に出力される。
第１のＰＷＭ信号の信号レベル及び第２のＰＷＭ信号の信号レベルのそれぞれが変化することによって、出力端子１ｃから、第１の電圧Ｖ１、又は、第２の電圧Ｖ２が、ＬＰＦ２に出力される。
ＬＰＦ２は、電源変調器１の出力端子１ｃより出力された電圧、即ち、第１の電圧Ｖ１、又は、第２の電圧Ｖ２に含まれている高調波等を除去することによってバイアス電圧を生成し、バイアス電圧を電力増幅器３に与える。
電力増幅器３は、ＬＰＦ２から出力されたバイアス電圧を用いて、増幅対象の高周波信号を増幅し、増幅後の高周波信号を外部に出力する。
以上の実施の形態１では、電源変調器１が、第１の端子及び第２の端子を有し、第１の電圧が第１の端子に印加され、第２の端子が出力端子と接続されている第１のスイッチング素子１１と、第３の端子及び第４の端子を有し、第３の端子が出力端子及び第２の端子のそれぞれと接続され、第１の電圧よりも低い第２の電圧が第４の端子に印加されている第２のスイッチング素子１３とを備えている。また、電源変調器１が、第５の端子及び第６の端子を有し、第１の電圧が第５の端子に印加され、第６の端子が接地されており、パルス幅変調信号の信号レベルに応じて、第５の端子と第６の端子との間の抵抗値が変化することによって、第１のスイッチング素子１１の開閉を制御する第１のドライバ回路１５と、第７の端子及び第８の端子を有し、第７の端子が接地され、第２の電圧が第８の端子に印加されており、パルス幅変調信号の反転信号の信号レベルに応じて、第７の端子と第８の端子との間の抵抗値が変化することによって、第２のスイッチング素子１３の開閉を制御する第２のドライバ回路１７とを備えている。したがって、電源変調器１は、外部の電源回路が備える電源の個数を５つよりも減らすことができる。
図２に示す電源変調器１では、第３のトランジスタ１６のドレイン端子が、第１の抵抗１９を介して、第１のトランジスタ１２のドレイン端子と接続されている。しかし、これは一例に過ぎず、図３に示すように、第３のトランジスタ１６のドレイン端子が、第１の抵抗１９を介して、第１のトランジスタ１２のソース端子と接続されていてもよい。
図３に示す電源変調器１においても、図２に示す電源変調器１と同様に、第３のトランジスタ１６が、オン状態であるとき、第１のトランジスタ１２及び第４のトランジスタ１８のそれぞれがオフ状態であり、第２のトランジスタ１４が、オン状態である。
また、第３のトランジスタ１６が、オフ状態であるとき、第１のトランジスタ１２及び第４のトランジスタ１８のそれぞれがオン状態であり、第２のトランジスタ１４が、オフ状態である。
図３は、実施の形態１に係る他の電源変調器１を示す構成図である。
ただし、図３に示す電源変調器１の第１のトランジスタ１２が、オフ状態からオン状態に変化するタイミングは、図２に示す電源変調器１の第１のトランジスタ１２が、オフ状態からオン状態に変化するタイミングと異なる。
即ち、図２に示す電源変調器１の第１のトランジスタ１２は、第３のトランジスタ１６がオフ状態になると、オン状態になる。
図３に示す電源変調器１の第１のトランジスタ１２は、以下に示すタイミングで、オン状態に変化する。
まず、第１のトランジスタ１２が、オフ状態であり、第２のトランジスタ１４が、オン状態であり、第３のトランジスタ１６が、オン状態であるときは、第２の電圧Ｖ２が第１の抵抗１９に印加されている。第２のトランジスタ１４が、オフ状態に変化し、第３のトランジスタ１６が、オフ状態に変化すると、第１の抵抗１９に印加されている電圧が、０Ｖに向かって減少する。第１の抵抗１９に印加されている電圧が減少している過程で、第１のトランジスタ１２のドレイン電圧とソース電圧が等しくなったとき、第１のトランジスタ１２がオン状態になる。
実施の形態２．
実施の形態２では、ダイオード２１及びコンデンサ２２を備える電源変調器１について説明する。
図４は、実施の形態２に係る電源変調器１を示す構成図である。図４において、図２及び図３と同一符号は同一又は相当部分を示すので説明を省略する。
ダイオード２１のアノード端子には、第３の電圧Ｖ３が印加されている。第３の電圧Ｖ３は、図示せぬ外部の電源回路から与えられている。
ダイオード２１のカソード端子は、第１の抵抗１９の他端及びコンデンサ２２の一端のそれぞれと接続されている。
コンデンサ２２の一端は、第１の抵抗１９の他端及びダイオード２１のカソード端子のそれぞれと接続されている。
コンデンサ２２の他端は、第１のトランジスタ１２のソース端子、第２のトランジスタ１４のドレイン端子及び出力端子１ｃのそれぞれと接続されている。
次に、図４に示す電源変調器１の動作について説明する。
ダイオード２１及びコンデンサ２２以外は、図３に示す電源変調器１と同様であるため、ここでは、ダイオード２１及びコンデンサ２２の動作のみを説明する。
第３の電圧Ｖ３がダイオード２１のアノード端子に印加されているため、第１のトランジスタ１２がオフ状態であり、第２のトランジスタ１４がオン状態であるときは、ダイオード２１及びコンデンサ２２を介して、第２のトランジスタ１４に電流が流れる。このとき、コンデンサ２２には、電荷がチャージされる。
その後、第２のトランジスタ１４がオフ状態に変化すると、コンデンサ２２にチャージされていた電荷が放電されて、第１のトランジスタ１２のゲート容量がチャージされる。第１のトランジスタ１２のゲート容量がチャージされることによって、第１のトランジスタ１２がオフ状態からオン状態に変化するために必要な電圧が低く抑えられる。
即ち、図４に示す第１のトランジスタ１２は、図３に示す第１のトランジスタ１２と比べて、ゲート電圧が低い電圧であっても、オフ状態からオン状態に変化する。このため、図４に示す電源変調器１は、図３に示す電源変調器１よりも、消費電力が少なくなる。
実施の形態３．
実施の形態３では、第５のトランジスタ２３及び第６のトランジスタ２４を備える電源変調器１について説明する。
図５は、実施の形態３に係る電源変調器１を示す構成図である。図５において、図２と同一符号は同一又は相当部分を示すので説明を省略する。
第５のトランジスタ２３のソース端子は、第１の抵抗１９の他端と接続されている。
第５のトランジスタ２３のドレイン端子は、第１のトランジスタ１２のドレイン端子と接続されている。
第５のトランジスタ２３のゲート端子は、第１の抵抗１９の一端、第３のトランジスタ１６のドレイン端子及び第１のトランジスタ１２のゲート端子のそれぞれと接続されている。
第６のトランジスタ２４のソース端子は、第２の抵抗２０の他端と接続されている。
第６のトランジスタ２４のドレイン端子は、第２のトランジスタ１４のソース端子と接続されている。
第６のトランジスタ２４のゲート端子は、第２の抵抗２０の一端、第４のトランジスタ１８のドレイン端子及び第２のトランジスタ１４のゲート端子のそれぞれと接続されている。
次に、図５に示す電源変調器１の動作について説明する。
第５のトランジスタ２３及び第６のトランジスタ２４以外は、図２に示す電源変調器１と同様であるため、ここでは、第５のトランジスタ２３及び第６のトランジスタ２４の動作のみを説明する。
第５のトランジスタ２３及び第６のトランジスタ２４のそれぞれは、ノーマリーオンのトランジスタである。
第５のトランジスタ２３及び第６のトランジスタ２４のそれぞれは、ドレイン端子とソース端子との間に印加される電圧に応じて、ドレイン端子とソース端子との間の抵抗値が変化する。このため、図５に示す電源変調器１では、図２に示す電源変調器１と比べて、第１のトランジスタ１２及び第２のトランジスタ１４におけるそれぞれの開閉状態の変化に要する時間が短くなる。
図６Ａは、第３のトランジスタ１６がオフ状態であるときの電源変調器１の一部を示す説明図である。
図６Ｂは、第３のトランジスタ１６がオフ状態からオン状態に変化している状態遷移時の電源変調器１の一部を示す説明図である。
図６Ｃは、第３のトランジスタ１６がオン状態であるときの電源変調器１の一部を示す説明図である。
図６Ａでは、オフ状態であるときの第３のトランジスタ１６を、開状態のスイッチとして表記している。図６Ｂでは、状態遷移時の第３のトランジスタ１６を、抵抗として表記している。図６Ｃでは、オン状態であるときの第３のトランジスタ１６を、閉状態のスイッチとして表記している。
図７は、第１の抵抗１９及び第５のトランジスタ２３を含む電流制御回路の電流電圧特性を示す説明図である。
図７において、（ａ）は、第３のトランジスタ１６がオフ状態（図６Ａ）であるときの電流電圧を示している。（ｂ）は、第３のトランジスタ１６が状態遷移時（図６Ｂ）であるときの電流電圧を示している。（ｃ）は、第３のトランジスタ１６がオン状態（図６Ｃ）であるときの電流電圧を示している。
第３のトランジスタ１６がオフ状態であるときは、電流制御回路の電流電圧が、図７の（ａ）に示すようになり、第１の抵抗１９及び第５のトランジスタ２３には、ほとんど電流が流れない。
第３のトランジスタ１６が状態遷移時であるときは、電流制御回路の電流電圧が、図７の（ｂ）に示すようになり、第１の抵抗１９及び第５のトランジスタ２３に流れる電流が、電圧の上昇に伴って増加する。
第３のトランジスタ１６がオン状態であるときは、電流制御回路の電流電圧が、図７の（ｃ）に示すようになり、第１の抵抗１９及び第５のトランジスタ２３に流れる電流が飽和状態になる。
したがって、第３のトランジスタ１６がオフ状態からオン状態に変化するとき、第１の抵抗１９及び第５のトランジスタ２３を含む電流制御回路が有する抵抗値が小さな値から大きな値に変化する。
一方、第３のトランジスタ１６がオン状態からオフ状態に変化するとき、第１の抵抗１９及び第５のトランジスタ２３を含む電流制御回路が有する抵抗値が大きな値から小さな値に変化する。
当該電流制御回路が有する抵抗値が大きな値から小さな値に変化すると、第１のトランジスタ１２のゲート端子への電流が増大するため、第１のトランジスタ１２におけるオフ状態からオン状態への変化が速くなる。
当該電流制御回路が有する抵抗値が小さな値から大きな値に変化すると、第１のトランジスタ１２のゲート端子への電流が減少するため、第１のトランジスタ１２におけるオン状態からオフ状態への変化が速くなる。
図７は、第１の抵抗１９及び第５のトランジスタ２３を含む電流制御回路の電流電圧特性を示している。第２の抵抗２０及び第６のトランジスタ２４を含む電流制御回路の電流電圧特性についても、第１の抵抗１９及び第５のトランジスタ２３を含む電流制御回路の電流電圧特性と同様である。
したがって、第４のトランジスタ１８がオフ状態からオン状態に変化するとき、第２の抵抗２０及び第６のトランジスタ２４を含む電流制御回路が有する抵抗値が小さな値から大きな値に変化する。
一方、第４のトランジスタ１８がオン状態からオフ状態に変化するとき、第２の抵抗２０及び第６のトランジスタ２４を含む電流制御回路が有する抵抗値が大きな値から小さな値に変化する。
第２の抵抗２０及び第６のトランジスタ２４を含む電流制御回路が大きな値から小さな値に変化すると、第２のトランジスタ１４のゲート端子への電流が増大するため、第２のトランジスタ１４におけるオフ状態からオン状態への変化が速くなる。
当該電流制御回路が有する抵抗値が小さな値から大きな値に変化すると、第２のトランジスタ１４のゲート端子への電流が減少するため、第２のトランジスタ１４におけるオン状態からオフ状態への変化が速くなる。
以上より、図５に示す電源変調器１では、図２に示す電源変調器１と比べて、第１のトランジスタ１２及び第２のトランジスタ１４におけるそれぞれの開閉状態の変化に要する時間が短くなる。
図５に示す電源変調器１では、第５のトランジスタ２３のドレイン端子が、第１のトランジスタ１２のドレイン端子と接続されている。しかし、これは一例に過ぎず、図８に示すように、第５のトランジスタ２３のドレイン端子が、第１のトランジスタ１２のソース端子と接続されていてもよい。
図８に示す電源変調器１においても、図５に示す電源変調器１と同様に、第３のトランジスタ１６が、オン状態であるとき、第１のトランジスタ１２及び第４のトランジスタ１８のそれぞれがオフ状態であり、第２のトランジスタ１４が、オン状態である。
また、第３のトランジスタ１６が、オフ状態であるとき、第１のトランジスタ１２及び第４のトランジスタ１８のそれぞれがオン状態であり、第２のトランジスタ１４が、オフ状態である。
図８は、実施の形態３に係る他の電源変調器１を示す構成図である。
実施の形態４．
図８に示す電源変調器１では、第３のトランジスタ１６のドレイン端子及び第１の抵抗１９の一端のそれぞれが、第１のトランジスタ１２のゲート端子と接続されている。
実施の形態４では、第５のトランジスタ２３のソース端子及び第１の抵抗１９の他端のそれぞれが、第１のトランジスタ１２のゲート端子と接続されている電源変調器１について説明する。
図９は、実施の形態４に係る電源変調器１を示す構成図である。
図８に示す電源変調器１では、第１のトランジスタ１２のソース端子から、第１のトランジスタ１２のゲート端子に至るまでの抵抗が、第５のトランジスタ２３のオン抵抗及び第１の抵抗１９である。
図９に示す電源変調器１では、第１のトランジスタ１２のソース端子から、第１のトランジスタ１２のゲート端子に至るまでの抵抗が、第５のトランジスタ２３のオン抵抗のみである。
したがって、図９に示す電源変調器１では、図８に示す電源変調器１と比べて、第１のトランジスタ１２のソース端子から、第１のトランジスタ１２のゲート端子に至るまでの抵抗の値の変化が大きくなるため、第１のトランジスタ１２の開閉状態の変化に要する時間が短くなる。
実施の形態５．
実施の形態５では、ダイオード２５及びコンデンサ２６を備える電源変調器１について説明する。
図１０は、実施の形態５に係る電源変調器１を示す構成図である。図１０において、図２及び図９と同一符号は同一又は相当部分を示すので説明を省略する。
ダイオード２５のアノード端子には、第３の電圧Ｖ３が印加されている。
ダイオード２５のカソード端子は、第５のトランジスタ２３のドレイン端子及びコンデンサ２６の一端のそれぞれと接続されている。
コンデンサ２６の一端は、第５のトランジスタ２３のドレイン端子及びダイオード２５のカソード端子のそれぞれと接続されている。
コンデンサ２６の他端は、第１のトランジスタ１２のソース端子、第２のトランジスタ１４のドレイン端子及び出力端子１ｃのそれぞれと接続されている。
次に、図５に示す電源変調器１の動作について説明する。
ダイオード２５及びコンデンサ２６以外は、図９に示す電源変調器１と同様であるため、ここでは、ダイオード２５及びコンデンサ２６の動作のみを説明する。
第３の電圧Ｖ３がダイオード２５のアノード端子に印加されているため、第１のトランジスタ１２がオフ状態であり、第２のトランジスタ１４がオン状態であるときは、ダイオード２５及びコンデンサ２６を介して、第２のトランジスタ１４に電流が流れる。このとき、コンデンサ２６には、電荷がチャージされる。
その後、第２のトランジスタ１４がオフ状態に変化すると、コンデンサ２６にチャージされていた電荷が放電されて、第１のトランジスタ１２のゲート容量がチャージされる。第１のトランジスタ１２のゲート容量がチャージされることによって、第１のトランジスタ１２がオフ状態からオン状態に変化するために必要な電圧が低く抑えられる。
即ち、図１０に示す第１のトランジスタ１２は、図９に示す第１のトランジスタ１２と比べて、ゲート電圧が低い電圧であっても、オフ状態からオン状態に変化する。このため、図１０に示す電源変調器１は、図９に示す電源変調器１よりも、消費電力が少なくなる。
なお、本開示は、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
本開示は、電源変調器に適している。
本開示は、電源変調器を備える電源変調型増幅器に適している。
１ 電源変調器、１ａ，１ｂ 入力端子、１ｃ 出力端子、２ ＬＰＦ、３ 電力増幅器、１１ 第１のスイッチング素子、１２ 第１のトランジスタ、１３ 第２のスイッチング素子、１４ 第２のトランジスタ、１５ 第１のドライバ回路、１６ 第３のトランジスタ、１７ 第２のドライバ回路、１８ 第４のトランジスタ、１９ 第１の抵抗、２０ 第２の抵抗、２１ ダイオード、２２ コンデンサ、２３ 第５のトランジスタ、２４ 第６のトランジスタ、２５ ダイオード、２６ コンデンサ。

Claims (4)

  1. 第１の端子及び第２の端子を有し、第１の電圧が前記第１の端子に印加され、前記第２の端子が出力端子と接続されている第１のスイッチング素子と、
    第３の端子及び第４の端子を有し、前記第３の端子が前記出力端子及び前記第２の端子のそれぞれと接続され、前記第１の電圧よりも低い第２の電圧が前記第４の端子に印加されている第２のスイッチング素子と、
    第５の端子及び第６の端子を有し、前記第１の電圧が前記第５の端子に印加され、前記第６の端子が接地されており、パルス幅変調信号の信号レベルに応じて、前記第５の端子と前記第６の端子との間の抵抗値が変化することによって、前記第１のスイッチング素子の開閉を制御する第１のドライバ回路と、
    第７の端子及び第８の端子を有し、前記第７の端子が接地され、前記第２の電圧が前記第８の端子に印加されており、前記パルス幅変調信号の反転信号の信号レベルに応じて、前記第７の端子と前記第８の端子との間の抵抗値が変化することによって、前記第２のスイッチング素子の開閉を制御する第２のドライバ回路と
    を備え、
    前記第１のスイッチング素子は、第１のトランジスタであり、
    前記第１の端子は、前記第１のトランジスタのドレイン端子であり、前記第２の端子は、前記第１のトランジスタのソース端子であり、
    前記第２のスイッチング素子は、第２のトランジスタであり、
    前記第３の端子は、前記第２のトランジスタのドレイン端子であり、前記第４の端子は、前記第２のトランジスタのソース端子であり、
    前記第１のドライバ回路は、第３のトランジスタであり、
    前記第３のトランジスタのゲート端子には、前記パルス幅変調信号が与えられ、
    前記第５の端子は、前記第３のトランジスタのドレイン端子であり、前記第３のトランジスタのドレイン端子は、前記第１のトランジスタのゲート端子と接続されており、
    前記第６の端子は、前記第３のトランジスタのソース端子であり、
    前記第２のドライバ回路は、第４のトランジスタであり、
    前記第４のトランジスタのゲート端子には、前記パルス幅変調信号の反転信号が与えられ、
    前記第７の端子は、前記第４のトランジスタのソース端子であり、
    前記第８の端子は、前記第４のトランジスタのドレイン端子であり、前記第４のトランジスタのドレイン端子は、前記第２のトランジスタのゲート端子と接続されており、
    前記第１のトランジスタのゲート端子及び前記第３のトランジスタのドレイン端子のそれぞれと一端が接続されている第１の抵抗と、
    前記第１の抵抗の他端とカソード端子が接続され、第３の電圧がアノード端子に印加されているダイオードと、
    前記第１の抵抗の他端及び前記ダイオードのカソード端子のそれぞれと一端が接続され、前記第１のトランジスタのソース端子と他端が接続されているコンデンサと、
    前記第２のトランジスタのゲート端子及び前記第４のトランジスタのドレイン端子のそれぞれと一端が接続され、前記第２のトランジスタのソース端子と他端が接続されている第２の抵抗とを備えていることを特徴とする電源変調器。
  2. 第１の端子及び第２の端子を有し、第１の電圧が前記第１の端子に印加され、前記第２の端子が出力端子と接続されている第１のスイッチング素子と、
    第３の端子及び第４の端子を有し、前記第３の端子が前記出力端子及び前記第２の端子のそれぞれと接続され、前記第１の電圧よりも低い第２の電圧が前記第４の端子に印加されている第２のスイッチング素子と、
    第５の端子及び第６の端子を有し、前記第１の電圧が前記第５の端子に印加され、前記第６の端子が接地されており、パルス幅変調信号の信号レベルに応じて、前記第５の端子と前記第６の端子との間の抵抗値が変化することによって、前記第１のスイッチング素子の開閉を制御する第１のドライバ回路と、
    第７の端子及び第８の端子を有し、前記第７の端子が接地され、前記第２の電圧が前記第８の端子に印加されており、前記パルス幅変調信号の反転信号の信号レベルに応じて、前記第７の端子と前記第８の端子との間の抵抗値が変化することによって、前記第２のスイッチング素子の開閉を制御する第２のドライバ回路と
    を備え、
    前記第１のスイッチング素子は、第１のトランジスタであり、
    前記第１の端子は、前記第１のトランジスタのドレイン端子であり、前記第２の端子は、前記第１のトランジスタのソース端子であり、
    前記第２のスイッチング素子は、第２のトランジスタであり、
    前記第３の端子は、前記第２のトランジスタのドレイン端子であり、前記第４の端子は、前記第２のトランジスタのソース端子であり、
    前記第１のドライバ回路は、第３のトランジスタであり、
    前記第３のトランジスタのゲート端子には、前記パルス幅変調信号が与えられ、
    前記第５の端子は、前記第３のトランジスタのドレイン端子であり、
    前記第６の端子は、前記第３のトランジスタのソース端子であり、
    前記第２のドライバ回路は、第４のトランジスタであり、
    前記第４のトランジスタのゲート端子には、前記パルス幅変調信号の反転信号が与えられ、
    前記第７の端子は、前記第４のトランジスタのソース端子であり、
    前記第８の端子は、前記第４のトランジスタのドレイン端子であり、前記第４のトランジスタのドレイン端子は、前記第２のトランジスタのゲート端子と接続されており、
    前記第３のトランジスタのドレイン端子と一端が接続され、前記第１のトランジスタのゲート端子と他端が接続されている第１の抵抗と、
    前記第１の抵抗の他端及び前記第１のトランジスタのゲート端子のそれぞれとソース端子が接続され、前記第１のトランジスタのソース端子とドレイン端子が接続され、前記第１の抵抗の一端とゲート端子が接続されている第５のトランジスタと、
    前記第２のトランジスタのゲート端子及び前記第４のトランジスタのドレイン端子のそれぞれと一端が接続されている第２の抵抗と、
    前記第２の抵抗の他端とソース端子が接続され、前記第２のトランジスタのソース端子とドレイン端子が接続され、前記第２の抵抗の一端とゲート端子が接続されている第６のトランジスタとを備えていることを特徴とする電源変調器。
  3. 第１の端子及び第２の端子を有し、第１の電圧が前記第１の端子に印加され、前記第２の端子が出力端子と接続されている第１のスイッチング素子と、
    第３の端子及び第４の端子を有し、前記第３の端子が前記出力端子及び前記第２の端子のそれぞれと接続され、前記第１の電圧よりも低い第２の電圧が前記第４の端子に印加されている第２のスイッチング素子と、
    第５の端子及び第６の端子を有し、前記第１の電圧が前記第５の端子に印加され、前記第６の端子が接地されており、パルス幅変調信号の信号レベルに応じて、前記第５の端子と前記第６の端子との間の抵抗値が変化することによって、前記第１のスイッチング素子の開閉を制御する第１のドライバ回路と、
    第７の端子及び第８の端子を有し、前記第７の端子が接地され、前記第２の電圧が前記第８の端子に印加されており、前記パルス幅変調信号の反転信号の信号レベルに応じて、前記第７の端子と前記第８の端子との間の抵抗値が変化することによって、前記第２のスイッチング素子の開閉を制御する第２のドライバ回路と
    を備え、
    前記第１のスイッチング素子は、第１のトランジスタであり、
    前記第１の端子は、前記第１のトランジスタのドレイン端子であり、前記第２の端子は、前記第１のトランジスタのソース端子であり、
    前記第２のスイッチング素子は、第２のトランジスタであり、
    前記第３の端子は、前記第２のトランジスタのドレイン端子であり、前記第４の端子は、前記第２のトランジスタのソース端子であり、
    前記第１のドライバ回路は、第３のトランジスタであり、
    前記第３のトランジスタのゲート端子には、前記パルス幅変調信号が与えられ、
    前記第５の端子は、前記第３のトランジスタのドレイン端子であり、前記第３のトランジスタのドレイン端子は、前記第１のトランジスタのゲート端子と接続されており、
    前記第６の端子は、前記第３のトランジスタのソース端子であり、
    前記第２のドライバ回路は、第４のトランジスタであり、
    前記第４のトランジスタのゲート端子には、前記パルス幅変調信号の反転信号が与えられ、
    前記第７の端子は、前記第４のトランジスタのソース端子であり、
    前記第８の端子は、前記第４のトランジスタのドレイン端子であり、前記第４のトランジスタのドレイン端子は、前記第２のトランジスタのゲート端子と接続されており、
    前記第３のトランジスタのドレイン端子及び前記第１のトランジスタのゲート端子のそれぞれと一端が接続されている第１の抵抗と、
    前記第１の抵抗の他端とソース端子が接続され、前記第１の抵抗の一端とゲート端子が接続されている第５のトランジスタと、
    前記第５のトランジスタのドレイン端子とカソード端子が接続され、第３の電圧がアノード端子に印加されているダイオードと、
    前記第５のトランジスタのドレイン端子及び前記ダイオードのカソード端子のそれぞれと一端が接続され、前記第１のトランジスタのソース端子と他端が接続されているコンデンサと、
    前記第２のトランジスタのゲート端子及び前記第４のトランジスタのドレイン端子のそれぞれと一端が接続されている第２の抵抗と、
    前記第２の抵抗の他端とソース端子が接続され、前記第２のトランジスタのソース端子とドレイン端子が接続され、前記第２の抵抗の一端とゲート端子が接続されている第６のトランジスタとを備えていることを特徴とする電源変調器。
  4. 請求項１から請求項３のうちのいずれか１項記載の電源変調器と、
    前記パルス幅変調信号に係る高周波信号を増幅する電力増幅器と、
    前記電源変調器の出力端子より出力された電圧から、前記電力増幅器に与えるバイアス電圧を生成する低域通過フィルタと
    を備えた電源変調型増幅器。
JP2022513811A 2020-04-09 2020-04-09 電源変調器及び電源変調型増幅器 Active JP7118309B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/016017 WO2021205614A1 (ja) 2020-04-09 2020-04-09 電源変調器及び電源変調型増幅器

Publications (3)

Publication Number Publication Date
JPWO2021205614A1 JPWO2021205614A1 (ja) 2021-10-14
JPWO2021205614A5 JPWO2021205614A5 (ja) 2022-05-11
JP7118309B2 true JP7118309B2 (ja) 2022-08-15

Family

ID=78023263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022513811A Active JP7118309B2 (ja) 2020-04-09 2020-04-09 電源変調器及び電源変調型増幅器

Country Status (5)

Country Link
US (1) US20220407416A1 (ja)
EP (1) EP4113842B1 (ja)
JP (1) JP7118309B2 (ja)
CN (1) CN115380474A (ja)
WO (1) WO2021205614A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005192302A (ja) 2003-12-25 2005-07-14 Nec Kansai Ltd チャージポンプ回路
WO2012046668A1 (ja) 2010-10-05 2012-04-12 日本電気株式会社 電力増幅器、高周波電力増幅装置、および増幅制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11346120A (ja) * 1998-03-31 1999-12-14 Matsushita Electric Ind Co Ltd 高効率電力増幅装置
JP5510564B2 (ja) * 2012-05-25 2014-06-04 日本電気株式会社 スイッチングアンプおよびそれを用いた送信機

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005192302A (ja) 2003-12-25 2005-07-14 Nec Kansai Ltd チャージポンプ回路
WO2012046668A1 (ja) 2010-10-05 2012-04-12 日本電気株式会社 電力増幅器、高周波電力増幅装置、および増幅制御方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHINJO shintaro et al.，High Speed,High Analog Bandwidth Buck Converter Using GaN HEMTs for Envelope Tracking Power Amplifier Applications，2013 IEEE Topical Conference on Wireless Sensors and Sensor Networks(WiSNet)，米国，IEEE，2013年03月28日，pp.13-15

Also Published As

Publication number Publication date
EP4113842A1 (en) 2023-01-04
EP4113842B1 (en) 2024-02-28
JPWO2021205614A1 (ja) 2021-10-14
EP4113842A4 (en) 2023-04-19
CN115380474A (zh) 2022-11-22
WO2021205614A1 (ja) 2021-10-14
US20220407416A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
US7151406B2 (en) Compensation of nonlinearity introduced by dead time in switching output stage
CN109768788A (zh) 开关时间减少的射频开关电路
TWI477064B (zh) A system and method for reducing distortion in an audio amplification system
US11395391B2 (en) Current source circuit and LED driving circuit
US11005372B2 (en) Two-stage multi-phase switching power supply with ramp generator DC offset for enhanced transient response
JP2016119700A (ja) 半導体装置
US8143945B2 (en) Switched mode amplifier
CN112953218A (zh) 用于具有回收能量能力的驱动电路的方法
JP7118309B2 (ja) 電源変調器及び電源変調型増幅器
US10819236B2 (en) Control of a power stage of a switched-mode power supply
US9979294B1 (en) DC-DC converter with gate charge re-use
CN111937300B (zh) 驱动容性负载的放大器
CN112710886A (zh) 一种电流采样电路
US6424208B1 (en) Switched capacitor filter with integrated voltage multiplier
JP5426113B2 (ja) 集積電力変換装置およびゲートドライバ回路
US6867574B2 (en) Switch mode power supply and driving method for efficient RF amplification
US20140368279A1 (en) Direct Biasing A Gate Electrode Of A Radio Frequency Power Amplifier Through a Driver Stage
US10862395B2 (en) Switched-mode power converter
US11641162B2 (en) Circuits and methods for generating a supply voltage for a switching regulator
US9667243B2 (en) High speed tracking current sense system
JP2011067025A (ja) Ｄｃ−ｄｃコンバータ
JP3818216B2 (ja) 遅延回路
CN114467261B (zh) 具有宽带乘积模式控制的极化调制发射机
US20230315136A1 (en) Controllers for programmable power supplies and associated systems and methods
JPH10269309A (ja) 制御型連続ランプ変換機及び変換方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220316

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220802

R150 Certificate of patent or registration of utility model

Ref document number: 7118309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150