JP5510564B2 - スイッチングアンプおよびそれを用いた送信機 - Google Patents

スイッチングアンプおよびそれを用いた送信機 Download PDF

Info

Publication number
JP5510564B2
JP5510564B2 JP2013014214A JP2013014214A JP5510564B2 JP 5510564 B2 JP5510564 B2 JP 5510564B2 JP 2013014214 A JP2013014214 A JP 2013014214A JP 2013014214 A JP2013014214 A JP 2013014214A JP 5510564 B2 JP5510564 B2 JP 5510564B2
Authority
JP
Japan
Prior art keywords
side gate
low
switching amplifier
gate
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013014214A
Other languages
English (en)
Other versions
JP2014003582A (ja
Inventor
真一 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2013014214A priority Critical patent/JP5510564B2/ja
Priority to PCT/JP2013/060496 priority patent/WO2013175876A1/ja
Priority to EP13794743.8A priority patent/EP2858239A4/en
Priority to US14/398,299 priority patent/US9520847B2/en
Publication of JP2014003582A publication Critical patent/JP2014003582A/ja
Application granted granted Critical
Publication of JP5510564B2 publication Critical patent/JP5510564B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244—Stepped control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/324—An amplitude modulator or demodulator being used in the amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、無線通信システムの基地局等の送信機に用いられるスイッチングアンプに関する。
無線通信システムの基地局等の送信機においては、最終段に設けられる電力増幅器の消費電力が、送信機全体の消費電力の５０％以上を占めている。そのため、近年、高い電力効率を持つ電力増幅器として、スイッチングアンプが注目されている。
その一方、送信機においては、周波数の効率的な利用や経済性の観点から、複数の周波数帯域の信号を増幅して送信する複数バンド対応への要求が高まっている。そのため、最近の送信機の中には、周波数特性をフレキシブルに変更可能なデジタル変調器と、上述のスイッチングアンプと、を組み合わせることにより、複数バンドに対応し、かつ、電力効率の向上を図った送信機も存在する。
図１７に、デジタル変調器とスイッチングアンプとを用いた送信機の構成例を示す。なお、図１７を含む以下の図面において、図中に示した電圧値や抵抗値等の数値は一例であって、これに限定されるものではない。
図１７に示す送信機においては、デジタルベースバンド信号生成部３０１にて生成された直交位相ベースバンド信号Ｉ（ｔ），Ｑ（ｔ）は、変換器３０２にて振幅信号ｒ（ｔ）および位相信号θ（ｔ）に変換される。
位相信号θ（ｔ）は、値を１に固定した振幅信号とともに変換器３０３に入力され、直交位相ベースバンド信号Ｉ（ｔ），Ｑ（ｔ）に再度変換された後、ＩＱモジュレータ３０４にてアップコンバートされる。
デルタシグマ変調器３０５は、ＩＱモジュレータ３０４の出力信号をクロック信号として用いて、振幅信号ｒ（ｔ）をデジタルシグマ変調する。ここで、デルタシグマ変調器３０５は、キャリア周波数が低いとき（例えば、８００ＭＨｚ）には多値を出力する動作を行い、図１７では、３値を出力している。
デルタシグマ変調器３０５の出力信号は、乗算器３０６にてＩＱモジュレータ３０４の出力信号と乗算され、スイッチングアンプ３０７に出力される。
スイッチングアンプ３０７は、デルタシグマ変調器３０５の多値出力に対応し、デルタシグマ変調器３０５から出力される値の数と同じ数の電源とスイッチ素子とを有している。図１７では、デルタシグマ変調器３０５が３値出力であるため、スイッチングアンプ３０７は、３つの電源（Ｖｄｄ，Ｖｄｄ／２，ＧＮＤ）と３つのスイッチ素子とを有している。これら３つのスイッチ素子は、いずれか１つのみがＯＮするように制御され、出力端子が互いに接続されている。そのため、ＯＮされたスイッチ素子に接続された電源の電圧がＢＰＦ（Band Pass Filter）３０８に出力される。このように、乗算器３０６の出力信号は３値の電圧値のいずれかに増幅される。
スイッチングアンプ３０７の出力信号は、ＢＰＦ３０８にて所望の周波数成分（例えば、２．１４ＧＨｚ帯）以外の周波数成分が抑圧された後、アンテナ（負荷）３０９から空中に放射される。
以下、図１７に示す送信機において、デルタシグマ変調器３０５が２値出力である場合のスイッチングアンプ３０７として組み込まれるスイッチアンプの詳細構成について説明する。すなわち、以下で説明するスイッチングアンプは、ハイサイド側とローサイド側の２値の電圧値を出力する構成である。
図１８に示すスイッチングアンプは、ハイサイドゲート（第１のハイサイドゲート）１００−１およびローサイドゲート（第１のローサイドゲート）１００−２と、ハイサイドゲート１００−１およびローサイドゲート１００−２をそれぞれ駆動するハイサイドドライバ２００−１およびローサイドドライバ２００−２と、を有している（例えば、特許文献１参照）。
ハイサイドゲート１００−１は、ｎチャネルＦＥＴであり、電源端子としてのドレインに電源１０１−１（電源電圧：３０Ｖ）が接続され、出力端子としてのソースにローサイドゲート１００−２が接続されている。また、ローサイドゲート１００−２は、ｎチャネルＦＥＴであり、電源端子としてのソースにグランドが接続され、出力端子としてのドレインにハイサイドゲート１００−１が接続されている。
ハイサイドドライバ２００−１は、乗算器３０６の出力信号を増幅し、その増幅信号をハイサイドゲート１００−１の入力端子としてのゲートに入力して、ハイサイドゲート１００−１を駆動する。また、ローサイドドライバ２００−２は、乗算器３０６の出力信号を増幅し、その増幅信号をローサイドゲート１００−２の入力端子としてのゲートに入力して、ローサイドゲート１００−２を駆動する。
ハイサイドゲート１００−１およびローサイドゲート１００−２は、ハイサイドドライバ２００−１およびローサイドドライバ２００−２により、一方がＯＮし他方がＯＦＦするように制御される。例えば、ハイサイドゲート１００−１がＯＮであれば、電源１０１−１の電源電圧３０Ｖが出力され、ローサイドゲート１００−２がＯＮであれば、グランドの接地電圧が出力される。
ハイサイドゲート１００−１およびローサイドゲート１００−２は、デプレッション型ＦＥＴであり、ＯＮするにはゲート−ソース間を同電位にし、ＯＦＦするにはゲート−ソース間を−５Ｖにすることを前提としている。そのため、ハイサイドゲート１００−１をＯＮ／ＯＦＦするには、ハイサイドドライバ２００−１の出力電圧をそれぞれ３０Ｖ／−５Ｖにする必要があり、また、ローサイドゲート１００−２をＯＮ／ＯＦＦするには、ローサイドドライバ２００−２の出力電圧をそれぞれ０Ｖ／−５Ｖにする必要がある。
図１９に示すように、ハイサイドドライバ２００−１およびローサイドドライバ２００−２は、２つの電源間に抵抗およびスイッチ素子を挟んだ構成を取ることが多い。
具体的には、ハイサイドドライバ２００−１は、電源２０２−１（電源電圧：−５Ｖ）と電源２０４−１（電源電圧：３０Ｖ）との間に、抵抗２０３−１（２Ω）およびｎチャネルＦＥＴである内部アンプ素子２０１−１を挟んだ構成になっており、内部アンプ素子２０１−１の出力端子としてのドレインが、ハイサイドゲート１００−１の入力端子としてのゲートに接続されている。
一方、ローサイドドライバ２００−２は、電源２０２−２（電源電圧：−５Ｖ）と電源２０４−２（電源電圧：０Ｖ）との間に、抵抗２０３−２（２Ω）およびｎチャネルＦＥＴである内部アンプ素子２０１−２を挟んだ構成になっており、内部アンプ素子２０１−２の出力端子としてのドレインが、ローサイドゲート１００−２の入力端子としてのゲートに接続されている。
以下、図１９に示したスイッチングアンプの動作について図２０を参照して説明する。
（Ａ）ハイサイド側電圧を出力する場合の動作
最初に、ハイサイド側電圧（すなわち、電源１０１−１の電源電圧３０Ｖ）を出力する場合の動作について説明する。
ハイサイド側電圧を出力する場合、ハイサイドゲート１００−１をＯＮし、ローサイドゲート１００−２をＯＦＦすることになる。
そのため、ハイサイドドライバ２００−１においては、内部アンプ素子２０１−１をＯＦＦし、ハイサイドゲート１００−１のゲート−ソース間を同電位にしてハイサイドゲート１００−１をＯＮする。この状態では、抵抗２０３−１には電流は流れないため、ハイサイドドライバ２００−１における消費電力は理想的にはゼロになる。
一方、ローサイドドライバ２００−２においては、内部アンプ素子２０１−２をＯＮし、ローサイドゲート１００−２のゲート−ソース間を−５Ｖにしてローサイドゲート１００−２をＯＦＦする。この状態では、抵抗２０３−２に電流が流れる。このとき、抵抗２０３−２での電圧降下は５Ｖで、電流値は２．５Ａになる。そのため、瞬間的には１２．５Ｗの消費電力が発生する。ただし、マクロ基地局が出力２０Ｗ級であることを考慮すると、ローサイドドライバ２００−２における消費電力は低く抑えられている。
（Ｂ）ローサイド側電圧を出力する場合の動作
次に、ローサイド側電圧（すなわち、グランドの接地電圧）を出力する場合の動作について説明する。
ローサイド側電圧を出力する場合、ローサイドゲート１００−２をＯＮし、ハイサイドゲート１００−１をＯＦＦすることになる。
そのため、ローサイドドライバ２００−２においては、内部アンプ素子２０１−２をＯＦＦし、ローサイドゲート１００−２のゲート−ソース間を同電位にしてローサイドゲート１００−２をＯＮする。この状態では、抵抗２０３−２には電流は流れないため、ローサイドドライバ２００−２における消費電力は理想的にはゼロになる。
一方、ハイサイドドライバ２００−１においては、内部アンプ素子２０１−１をＯＮし、ハイサイドゲート１００−１のゲート−ソース間を−５Ｖにしてハイサイドゲート１００−１をＯＦＦする。この状態では、抵抗２０３−１に電流が流れる。このとき、抵抗２０３−１での電圧降下は３５Ｖで、電流値は１７．５Ａになる。そのため、ハイサイドドライバ２００−１における消費電力は、瞬間的にマクロ基地局の出力電力を大きく超過し、６００Ｗ超と非常に高くなってしまう。
なお、抵抗２０３−１での消費電力を低減する方法としては、抵抗２０３−１の抵抗値を単純に大きくする方法があるが、この方法では、抵抗２０３−１と後段のハイサイドゲート１００−１の容量とによるＲＣ積が大きくなってしまい、高速動作ができなくなる。
そのため、高速動作の維持のためには、抵抗２０３−１の抵抗値は、２Ω程度に小さくする必要がある。
特開２００６−２７０３８２号公報
上述したように、関連するスイッチングアンプにおいては、ハイサイドゲートを駆動するハイサイドドライバの消費電力が瞬間的に増大してしまうという問題がある。
そこで、本発明の目的は、上述した課題を解決し、スイッチングアンプにおいて、ハイサイドゲートを駆動するハイサイドドライバの消費電力を低減することができる技術を提供することにある。
本発明のスイッチングアンプは、
互いに出力端子が接続された第１のハイサイドゲートおよび第１のローサイドゲートと、前記第１のハイサイドゲートおよび前記第１のローサイドゲートをそれぞれ駆動するハイサイドドライバおよびローサイドドライバと、を有してなるスイッチングアンプであって、
前記ハイサイドドライバは、
前記第１のハイサイドゲートの出力端子を電源として利用する入力スイッチングアンプを含むことを特徴とする。
本発明の送信機は、
前記スイッチングアンプを用いることを特徴とする。
本発明のスイッチングアンプによれば、ハイサイドドライバにおいて、入力スイッチングアンプは、第１のハイサイドゲートの出力端子を電源として利用している。
したがって、入力スイッチングアンプのＯＮ時に、抵抗での電圧降下を小さくして消費電力を低減することができるため、ハイサイドドライバにおける消費電力を低減することができるという効果が得られる。
本発明の第１の実施形態のスイッチングアンプの構成例を示す回路図である。 本発明の第１の実施形態のスイッチングアンプの動作例を説明する図である。 本発明の第２の実施形態のスイッチングアンプの構成例を示す回路図である。 本発明の第２の実施形態のスイッチングアンプの動作例を説明する図である。 本発明の第３の実施形態のスイッチングアンプの構成例を示す回路図である。 本発明の第４の実施形態のスイッチングアンプの構成例を示す回路図である。 本発明の第１の実施形態のスイッチングアンプの構成例を示す回路図である。 本発明の第１の実施形態のスイッチングアンプの動作時の波形を説明する図である。 本発明の第５の実施形態のスイッチングアンプの構成例を示す回路図である。 本発明の第５の実施形態のスイッチングアンプの動作時の波形を説明する図である。 本発明の第１の実施形態のスイッチングアンプの構成例を示す回路図である。 本発明の第１の実施形態のスイッチングアンプにおける最終段のハイサイドゲート１００−１のゲート−ソース間電圧ＶGSを説明する図である。 本発明の第６の実施形態のスイッチングアンプの構成例を示す回路図である。 本発明の第６の実施形態のスイッチングアンプにおける最終段のハイサイドゲート６００−１のゲート−ソース間電圧ＶGSを説明する図である。 本発明の第７の実施形態のスイッチングアンプの構成例を示す回路図である。 本発明の第８の実施形態のスイッチングアンプの構成例を示す回路図である。 デジタル変調器とスイッチングアンプとを用いた送信機の構成例を示す回路図である。 スイッチングアンプの概略構成例を示す回路図である。 関連するスイッチングアンプの構成例を示す回路図である。 関連するスイッチングアンプの動作例を説明する図である。
以下に、本発明を実施するための形態について図面を参照して説明する。
なお、以下では、本発明のスイッチングアンプが、図１７に示す送信機において、デルタシグマ変調器３０５が２値出力である場合のスイッチングアンプ３０７として組み込まれるものとして説明する。
（１）第１の実施形態
図１に、本発明の第１の実施形態のスイッチングアンプの構成例を示す。
図１に示すように、本実施形態のスイッチングアンプは、図１９に示したスイッチングアンプに対して、ハイサイドドライバ２００−１の構成を変更したものである。
具体的には、図１９に示したハイサイドドライバ２００−１においては、抵抗２０３−１の一方の端子を内部アンプ素子２０１−１の出力端子としてのドレインに接続し、他方の端子を電源２０４−１に接続していた。
これに対して、本実施形態のハイサイドドライバ２００−１においては、電源２０４−１を削除し、抵抗２０３−１の他方の端子を、ハイサイドゲート１００−１の出力端子としてのソースに接続する。すなわち、本実施形態においては、内部アンプ素子２０１−１と抵抗２０３−１とで構成される入力スイッチングアンプが、ハイサイドゲート１００−１の出力端子を電源として利用する構成にしている。
以下、図１に示した本実施形態のスイッチングアンプの動作について図２を参照して説明する。
（Ａ）ハイサイド側電圧を出力する場合の動作
最初に、ハイサイド側電圧（すなわち、電源１０１−１の電源電圧３０Ｖ）を出力する場合の動作について説明する。
ハイサイド側電圧を出力する場合、ハイサイドゲート１００−１をＯＮし、ローサイドゲート１００−２をＯＦＦすることになる。
そのため、ハイサイドドライバ２００−１においては、内部アンプ素子２０１−１をＯＦＦし、ハイサイドゲート１００−１のゲート−ソース間を同電位にしてハイサイドゲート１００−１をＯＮする。この状態では、抵抗２０３−１には電流は流れないため、ハイサイドドライバ２００−１における消費電力は理想的にはゼロになる。
一方、ローサイドドライバ２００−２においては、内部アンプ素子２０１−２をＯＮし、ローサイドゲート１００−２のゲート−ソース間を−５Ｖにしてローサイドゲート１００−２をＯＦＦする。この状態では、抵抗２０３−２に電流が流れる。このとき、抵抗２０３−２での電圧降下は５Ｖで、電流値は２．５Ａになる。そのため、瞬間的には１２．５Ｗの消費電力が発生する。ただし、マクロ基地局が出力２０Ｗ級であることを考慮すると、ローサイドドライバ２００−２における消費電力は低く抑えられている。
（Ｂ）ローサイド側電圧を出力する場合の動作
次に、ローサイド側電圧（すなわち、グランドの接地電圧）を出力する場合の動作について説明する。
ローサイド側電圧を出力する場合、ローサイドゲート１００−２をＯＮし、ハイサイドゲート１００−１をＯＦＦすることになる。
そのため、ローサイドドライバ２００−２においては、内部アンプ素子２０１−２をＯＦＦし、ローサイドゲート１００−２のゲート−ソース間を同電位にしてローサイドゲート１００−２をＯＮする。この状態では、抵抗２０３−２には電流は流れないため、ローサイドドライバ２００−２における消費電力は理想的にはゼロになる。
一方、ハイサイドドライバ２００−１においては、内部アンプ素子２０１−１をＯＮし、ハイサイドゲート１００−１のゲート−ソース間を−５Ｖにしてハイサイドゲート１００−１をＯＦＦする。この状態では、抵抗２０３−１に電流が流れる。ただし、このとき、抵抗２０３−１は、他方の端子がハイサイドゲート１００−１の出力端子としてのソースに接続されており、この接続点での電圧は０Ｖになっている。そのため、抵抗２０３−１での電圧降下は５Ｖで、電流値は２．５Ａになる。そのため、ハイサイドドライバ２００−１における消費電力を、瞬間的にも１２．５Ｗと低減することができる。
上述したように本実施形態においては、ハイサイドドライバ２００−１において、入力スイッチングアンプは、ハイサイドゲート１００−１の出力端子を電源として利用している。
したがって、内部アンプ素子２０１−１のＯＮ時に、抵抗２０３−１での電圧降下を小さくして消費電力を低減することができるため、ハイサイドドライバ２００−１における消費電力を低減することができるという効果が得られる。
（２）第２の実施形態
図３に、本発明の第２の実施形態のスイッチングアンプの構成例を示す。
図３に示すように、本実施形態のスイッチングアンプは、図１に示した第１の実施形態に対して、ハイサイドドライバ２００−１およびローサイドドライバ２００−２の双方の構成を変更したものである。
具体的には、本実施形態のハイサイドドライバ２００−１は、図１に示した第１の実施形態に対して、複数のインバータがカスケード接続されたインバータ列（中継アンプ）２０５−１と、ダイオード２０６−１と、コンデンサ２０７−１と、を追加した構成になっている。
インバータ列２０５−１は、入力端子が内部アンプ素子２０１−１の出力端子としてのドレインに接続され、出力端子がハイサイドゲート１００−１の入力端子としてのゲートに接続され、電源端子がハイサイドゲート１００−１の出力端子としてのソースに接続され、接地端子がダイオード２０６−１のアノード端子に接続されている。また、ダイオード２０６−１は、アノード端子がインバータ列２０５−１の接地端子に接続され、カソード端子が内部アンプ素子２０１−１の出力端子としてのドレインに接続されている。また、コンデンサ２０７−１は、一方の端子がインバータ列２０５−１の接地端子に接続され、他方の端子がインバータ列２０５−１の電源端子に接続されている。
本実施形態のハイサイドドライバ２００−１においては、インバータ列２０５−１を介してハイサイドゲート１００−１を駆動する。
ここで、インバータ列２０５−１の初段のインバータのサイズを小さくすれば、抵抗２０３−１の抵抗値を大きく設計しても（例えば、１０Ωや、１００Ω）、ＲＣ積を小さく維持することができ、高速動作が可能である。そのため、内部アンプ素子２０１−１がＯＮ時に、抵抗２０３−１での電流量を少なくして消費電力を低減することができるため、ハイサイドドライバ２００−１における消費電力をさらに低減することができる。
また、本実施形態のハイサイドドライバ２００−１においては、ダイオード２０６−１およびコンデンサ２０７−１を設けているため、内部アンプ素子２０１−１がＯＮ時に、ダイオード２０６−１によりコンデンサ２０７−１への充電を行い、内部アンプ素子２０１−１がＯＦＦ時に、コンデンサ２０７−１に蓄電された電荷によりインバータ列２０５−１に電力供給を行うことができる。また、ダイオード２０６−１を設けているため、ハイサイドドライバ２００−１の入力端子（すなわち、内部アンプ素子２０１−１のゲート）の電圧が接地電圧を下回ることを回避することができる。
一方、本実施形態のローサイドドライバ２００−２は、図１に示した第１の実施形態に対して、複数のインバータがカスケード接続されたインバータ列（中継アンプ）２０５−２と、電源２０６−２（電源電圧：−５Ｖ）と、を追加した構成となっている。
インバータ列２０５−２は、入力端子が内部アンプ素子２０１−２の出力端子としてのドレインに接続され、出力端子がローサイドゲート１００−２の入力端子としてのゲートに接続され、電源端子が電源２０６−２に接続され、接地端子が接地されている。
本実施形態のローサイドドライバ２００−２においては、ハイサイドドライバ２００−１と同様に、インバータ列２０５−２を介してローサイドゲート１００−２を駆動する。
そのため、ハイサイドドライバ２００−１と同様に、内部アンプ素子２０１−２がＯＮ時に、抵抗２０３−２での電流量を少なくして消費電力を低減することができるため、ローサイドドライバ２００−２における消費電力をさらに低減することができる。
なお、本実施形態においては、コンデンサ２０７−１の蓄電量を５Ｖと想定している。
以下、図３に示した本実施形態のスイッチングアンプの動作について図４を参照して説明する。
（Ａ）ハイサイド側電圧を出力する場合の動作
最初に、ハイサイド側電圧（すなわち、電源１０１−１の電源電圧３０Ｖ）を出力する場合の動作について説明する。
ハイサイド側電圧を出力する場合、ハイサイドゲート１００−１をＯＮし、ローサイドゲート１００−２をＯＦＦすることになる。
そのため、ハイサイドドライバ２００−１においては、内部アンプ素子２０１−１をＯＦＦし、ハイサイドゲート１００−１をＯＮする。このとき、インバータ列２０５−１には、コンデンサ２０７−１に蓄電された５Ｖの電荷により電力供給が行われる。この状態では、抵抗２０３−１およびダイオード２０６−１には電流は流れず、インバータ列２０５−１で電力を消費するのみであり、その消費電力は、状態遷移損失分（ＣＶ2ｆ）と非常に低い。よって、ハイサイドドライバ２００−１における消費電力は低く抑えられる。
一方、ローサイドドライバ２００−２においては、内部アンプ素子２０１−２をＯＮし、ローサイドゲート１００−２をＯＦＦする。この状態では、第１の実施形態で述べたように、抵抗２０３−２に電流は流れるが、抵抗２０３−２での消費電力は低く、また、本実施形態においては、インバータ列２０５−２の効果により、抵抗２０３−２での消費電力はさらに低減される。また、このとき、インバータ列２０５−２での消費電力は、状態遷移損失分（ＣＶ2ｆ）と非常に低い。よって、ローサイドドライバ２００−２における消費電力を、第１の実施形態と比較して、さらに低減することができる。
（Ｂ）ローサイド側電圧を出力する場合の動作
次に、ローサイド側電圧（すなわち、グランドの接地電圧）を出力する場合の動作について説明する。
ローサイド側電圧を出力する場合、ローサイドゲート１００−２をＯＮし、ハイサイドゲート１００−１をＯＦＦすることになる。
そのため、ローサイドドライバ２００−２においては、内部アンプ素子２０１−２をＯＦＦし、ローサイドゲート１００−２をＯＮする。この状態では、抵抗２０３−２には電流は流れず、インバータ列２０５−２で電力を消費するのみであり、その消費電力は、状態遷移損失分（ＣＶ2ｆ）と非常に低い。そのため、ローサイドドライバ２００−２における消費電力は低く抑えられる。
一方、ハイサイドドライバ２００−１においては、内部アンプ素子２０１−１をＯＮし、ハイサイドゲート１００−１をＯＦＦする。この状態では、第１の実施形態で述べたように、抵抗２０３−１に電流が流れるが、抵抗２０３−１での消費電力は低く、また、本実施形態においては、インバータ列２０５−２の効果により、抵抗２０３−１での消費電力はさらに低減される。また、このとき、インバータ列２０５−１での消費電力は、状態遷移損失分（ＣＶ2ｆ）と非常に低い。また、ダイオード２０６−１がＯＮし、コンデンサ２０７−１への充電が行われるため、ダイオード２０６−１でも電力を消費するが、その消費電力は、抵抗２０３−１の抵抗値が大きいために、低くなる。よって、ハイサイドドライバ２００−１における消費電力を、第１の実施形態と比較して、さらに低減することができる。
上述したように本実施形態においては、ハイサイドドライバ２００−１において、インバータ列２０５−１を介してハイサイドゲート１００−１を駆動する。
ここで、インバータ列２０５−１の初段のインバータのサイズを小さくすれば、ＲＣ積を小さくし高速動作を維持したまま、抵抗２０３−１の抵抗値を大きくすることができる。そのため、内部アンプ素子２０１−１がＯＮ時に、抵抗２０３−１での電流量を少なくして消費電力を低減することができるため、ハイサイドドライバ２００−１における消費電力をさらに低減することができるという効果が得られる。
また、ハイサイドドライバ２００−１において、ダイオード２０６−１およびコンデンサ２０７−１を設けているため、内部アンプ素子２０１−１がＯＮ時に、コンデンサ２０７−１への充電を行い、内部アンプ素子２０１−１がＯＦＦ時に、コンデンサ２０７−１に蓄電された電荷によりインバータ列２０５−１に電力供給を行うことができるという効果が得られる。また、ダイオード２０６−１を設けているため、ハイサイドドライバ２００−１の入力端子（すなわち、内部アンプ素子２０１−１のゲート）の電圧が接地電圧を下回ることを回避することができるという効果が得られる。
また、本実施形態においては、ローサイドドライバ２００−２において、インバータ列２０５−２を介してローサイドゲート１００−２を駆動する。
そのため、ハイサイドドライバ２００−１と同様に、内部アンプ素子２０１−２がＯＮ時に、抵抗２０３−２での電流量を少なくして消費電力を低減することができるため、ローサイドドライバ２００−２における消費電力をさらに低減することができるという効果が得られる。
（３）第３の実施形態
図５に、本発明の第３の実施形態のスイッチングアンプの構成例を示す。
図５に示すように、本実施形態のスイッチングアンプは、図１に示した第１の実施形態に対して、ハイサイドドライバ２００−１およびローサイドドライバ２００−２の双方の構成を変更したものである。
具体的には、本実施形態のハイサイドドライバ２００−１は、図１に示した第１の実施形態に対して、複数のインバータがカスケード接続されたインバータ列（中継アンプ）２０５−１を追加し、インバータ列２０５−１の電源端子および接地端子をＤＣ−ＤＣコンバータ４００（出力電圧：５Ｖ）の２つの出力端子にそれぞれ接続した構成になっている。
より詳細には、インバータ列２０５−１は、入力端子が内部アンプ素子２０１−１の出力端子としてのドレインに接続され、出力端子がハイサイドゲート１００−１の入力端子としてのゲートに接続され、電源端子がハイサイドゲート１００−１の出力端子としてのソースとＤＣ−ＤＣコンバータ４００の一方の出力端子に接続され、接地端子がＤＣ−ＤＣコンバータ４００の他方の出力端子に接続されている。
本実施形態のハイサイドドライバ２００−１においては、ＤＣ−ＤＣコンバータ４００から電力供給を受けるため、電源の安定性が向上する。なお、ＤＣ−ＤＣコンバータ４００は、公知の構成を利用できるため、説明は省略する。
また、本実施形態のハイサイドドライバ２００−１においては、インバータ列２０５−１を介してハイサイドゲート１００−１を駆動する。
ここで、インバータ列２０５−１の初段のインバータのサイズを小さくすれば、抵抗２０３−１の抵抗値を大きく設計しても（例えば、１０Ωや、１００Ω）、ＲＣ積を小さく維持することができ、高速動作が可能である。そのため、内部アンプ素子２０１−１がＯＮ時に、抵抗２０３−１での電流量を少なくして消費電流を低減することができるため、ハイサイドドライバ２００−１における消費電力をさらに低減することができる。
一方、本実施形態のローサイドドライバ２００−２は、図３に示した第２の実施形態と同様であるため、構成についての説明は省略する。
また、本実施形態のスイッチングアンプは、第２の実施形態と比較して、ダイオード２０６−１およびコンデンサ２０７−１を削除し、インバータ列２０５−１の電源端子および接地端子をＤＣ−ＤＣコンバータ４００の２つの出力端子にそれぞれ接続したものに相当し、第２の実施形態と略同様の動作を行うため、動作についての説明も省略する。
（４）第４の実施形態
図６に、本発明の第４の実施形態のスイッチングアンプの構成例を示す。
図６に示すように、本実施形態のスイッチングアンプは、図５に示した第３の実施形態に対して、ハイサイドドライバ２００−１の構成を変更したものである。
具体的には、本実施形態のハイサイドドライバ２００−１は、図５に示した第３の実施形態に対して、ダイオード２０６−１を追加した構成になっている。
ダイオード２０６−１は、アノード端子がインバータ列２０５−１の接地端子に接続され、カソード端子が内部アンプ素子２０１−１の出力端子としてのドレインに接続されている。
本実施形態のハイサイドドライバ２００−１においては、インバータ列２０５−１を介してハイサイドゲート１００−１を駆動する。
ここで、インバータ列２０５−１の初段のインバータのサイズを小さくすれば、抵抗２０３−１の抵抗値を大きく設計しても（例えば、１０Ωや、１００Ω）、ＲＣ積を小さく維持することができ、高速動作が可能である。そのため、内部アンプ素子２０１−１がＯＮ時に、抵抗２０３−１での電流量を少なくして消費電力を低減することができるため、ハイサイドドライバ２００−１における消費電力をさらに低減することができる。
また、本実施形態のハイサイドドライバ２００−１においては、ダイオード２０６−１を設けているため、ハイサイドドライバ２００−１の入力端子（すなわち、内部アンプ素子２０１−１のゲート）の電圧が接地電圧を下回ることを回避することができる。
また、本実施形態のスイッチングアンプは、第２の実施形態と比較して、コンデンサ２０７−１を削除し、インバータ列２０５−１の電源端子および接地端子をＤＣ−ＤＣコンバータ４００の２つの出力端子にそれぞれ接続したものに相当し、第２の実施形態と略同様の動作を行うため、動作についての説明も省略する。
（５）第５の実施形態
上述したように、第１〜第４の実施形態においては、ハイサイドドライバ２００−１は、ハイサイドゲート１００−１の出力端子を電源として利用していた。
しかし、ハイサイドドライバ２００−１は、ハイサイドゲート１００−１の出力端子からの電源電圧が抵抗２０３−１のみを介して内部アンプ素子２０１−１に供給される構成であるため、高速動作時にハイサイドゲート１００−１をＯＮする場合、ハイサイドゲート１００−１のゲート容量への電荷の出し入れに起因して、スイッチングアンプの出力電圧のパルスが所望の高さに到達せず、スイッチングアンプの線形性および効率が大幅に低下してしまうという課題がある。
また、ローサイドドライバ２００−２も、電源２０４−２からの電源電圧が抵抗２０３−２のみを介して内部アンプ素子２０１−２に供給される構成であるため、高速動作時にローサイドゲート１００−２をＯＮする場合に、ハイサイド側と同様の課題がある。
以下、上記の課題について、第１の実施形態の構成でハイサイドゲート１００−１をＯＮする場合を例に挙げて、図７および図８を参照して詳細に説明する。
図７は、第１の実施形態のスイッチングアンプを示している。なお、図７においては、内部アンプ素子２０１−１の入力端子に入力される信号をＣＫｉｎ、ハイサイドゲート１００−１のゲート電流をＩGS、ハイサイドゲート１００−１のゲート容量に蓄積される電荷をＱGS、スイッチングアンプの出力電圧をＶｏｕｔ、としている。
図８の上段はＣＫｉｎの波形を示し、中段はＩGSおよびＱGSの波形を示し、下段はＶｏｕｔの波形を示している。なお、図８の上段においては、内部アンプ素子２０１−１を「Ａ」で表しており、「Ａ：ＯＮ」、「Ａ：ＯＦＦ」は、それぞれ、内部アンプ素子２０１−１がＯＮ、ＯＦＦすることを示している。
図７および図８に示すように、ハイサイドゲート１００−１をＯＮする場合、ＣＫｉｎによって内部アンプ素子２０１−１をＯＦＦし、ハイサイドゲート１００−１をＯＮする。このとき、ローサイドゲート１００−２はＯＦＦする。よって、内部アンプ素子２０１−１の入力端子に入力される信号とローサイドゲート１００−２の入力端子に入力される信号の位相は同相となる。
内部アンプ素子２０１−１をＯＦＦすると、ＩGSは、瞬間的に大きくなり、その後に減衰していく。このＩGSによってハイサイドゲート１００−１のゲート容量へのＱGSの蓄積が開始され、その後、ゲート容量は飽和する。
このようなハイサイドゲート１００−１のゲート容量へのＱGSの出し入れに起因して、Ｖｏｕｔのパルスの立ち上がりエッジには、所謂なまりが発生している。
ただし、低速動作時には、ＣＫｉｎのパルス幅が大きいため、Ｖｏｕｔのパルスは、立ち上がりエッジになまりが発生するものの、内部アンプ素子２０１−１がＯＦＦしている期間内に、所望の高さに到達する。
一方、高速動作時には、ＣＫｉｎのパルス幅が小さいため、Ｖｏｕｔのパルスは、内部アンプ素子２０１−１がＯＦＦしている期間内に、所望の高さに到達しない。このことから、スイッチングアンプの線形性および効率が大幅に低下することになる。
そこで、図９に示すように、本実施形態のスイッチングアンプは、図１に示した第１の実施形態に対して、ハイサイドドライバ２００−１において、抵抗２０３−１に直列にインダクタ２０８−１を接続している。詳細には、本実施形態においては、内部アンプ素子２０１−１と抵抗２０３−１とインダクタ２０８−１とで入力スイッチングアンプを構成し、インダクタ２０８−１の一方の端子をハイサイドゲート１００−１の出力端子としてのソースに接続し、他方の端子を抵抗２０３−１に接続している。なお、抵抗２０３−１とインダクタ２０８−１の位置は入れ替わっていても良い。
また、ローサイドドライバ２００−２において、抵抗２０３−２に直列にインダクタ２０８−２を接続している。詳細には、本実施形態においては、インダクタ２０８−２の一方の端子を電源２０４−２に接続し、他方の端子を抵抗２０３−２に接続している。なお、抵抗２０３−２とインダクタ２０８−２の位置は入れ替わっていても良い。
以下、本実施形態のスイッチングアンプの動作について、ハイサイドゲート１００−１をＯＮする場合を例に挙げて、図９および図１０を参照して説明する。
図９においては、インダクタ２０８−１に流れる電流をＩLとしている。その他のＣＫｉｎ、ＩGS、ＱGS、Ｖｏｕｔは、図７および図８と同様である。
また、図１０の中段は、ＩGSおよびＱGSに加えて、ＩLの波形を示している。図１０の上段および下段は、図８と同様である。ただし、図１０は、高速動作時の波形のみを示している。また、図８と図１０とで高速動作時のＣＫｉｎのパルス幅は実際には同じであるが、本発明の理解を容易にするため、図１０のパルス幅を大きく図示している。
図９および図１０に示すように、ハイサイドゲート１００−１をＯＮする場合、ＣＫｉｎによって内部アンプ素子２０１−１をＯＦＦする。すると、ＩGSは、瞬間的に大きくなる。
このとき、インダクタ２０８−１を接続していない図７の第１の実施形態の構成の場合、ハイサイドゲート１００−１のゲート容量に流れ込むＩGSは、すぐに減衰し始める（図１０の中段のＩGSの破線の波形を参照）。
その一方、インダクタ２０８−１を接続した図９の本実施形態の構成の場合、インダクタ２０８−１のピーキング特性により、ＩLは一定値を維持しようと作用し、このＩLによって、ＩGSの減衰が一定期間回避される（図１０の中段のＩGSの実線の波形を参照）。
そのため、高速動作時でも、ＩGSの減衰が開始されるまでに、ハイサイドゲート１００−１のゲート容量が飽和し、Ｖｏｕｔのパルスは、内部アンプ素子２０１−１がＯＦＦしている期間内に、所望の高さに到達する。
なお、ローサイドゲート１００−２をＯＮする場合のゲート容量への電荷の出し入れに関する動作は、ハイサイドゲート１００−１をＯＮする場合と略同様であるため、説明を省略する。
また、その他の動作も、第１の実施形態と略同様であるため、説明を省略する。
上述したように、本実施形態においては、ハイサイドドライバ２００−１において、抵抗２０３−１に直列にインダクタ２０８−１を接続している。
したがって、高速動作時にハイサイドゲート１００−１をＯＮする場合にも、Ｖｏｕｔのパルスが所望の高さに到達するため、スイッチングアンプの線形性および効率の向上を図ることができるという効果が得られる。
また、ローサイドドライバ２００−２においても、抵抗２０３−２に直列にインダクタ２０８−２を接続している。
したがって、高速動作時にローサイドゲート１００−２をＯＮする場合にも、Ｖｏｕｔのパルスが所望の高さに到達するため、スイッチングアンプの線形性および効率の向上を図ることができるという効果が得られる。
その他の効果は、第１の実施形態と同様である。
なお、本実施形態のスイッチングアンプは、上記のように第１の実施形態の構成に適用することに限らず、第２〜第４の実施形態の構成に適用することも可能である。
（６）第６の実施形態
まず、第１の実施形態の構成を例に挙げて、ハイサイドゲート１００−１をＯＮ／ＯＦＦする場合のハイサイドゲート１００−１のゲート−ソース間電圧ＶGSについて、図１１および図１２を参照して説明する。
図１１は、第１の実施形態のスイッチングアンプを示している。なお、図１１においては、内部アンプ素子２０１−１の入力端子に入力される信号をＣＫｉｎ、電源２０２−１の電源電圧を−Ｖａ、電源１０１−１の電源電圧をＶｄｄ、スイッチングアンプの出力電圧をＶｏｕｔとしている。
図１２は、ハイサイドゲート１００−１のゲート−ソース間電圧ＶGSを示している。なお、図１２においては、ハイサイドゲート１００−１を「Ｂ」で表しており、「Ｂ：ＯＮ」、「Ｂ：ＯＦＦ」は、それぞれ、ハイサイドゲート１００−１がＯＮ、ＯＦＦすることを示している。
図１１および図１２に示すように、ハイサイドゲート１００−１をＯＦＦする場合、ハイサイドゲート１００−１のＶGSは、電源２０２−１の電源電圧である−Ｖａになる。よって、ハイサイドゲート１００−１をＯＦＦするＶGSは、Ｖａの設定によって設定することが可能になる。
一方、ハイサイドゲート１００−１をＯＮする場合、ハイサイドゲート１００−１のＶGSは０Ｖになる。
ここで、ＶGSが０Ｖであったとしても、例えば、ハイサイドゲート１００−１をＧａＮ（窒化ガリウム）系ＦＥＴで構成する場合は、ＧａＮ系ＦＥＴはＯＮ抵抗が小さいという特性を有するため、ＯＮ抵抗が増大するという問題は生じない。
しかし、ハイサイドゲート１００−１を構成するデバイス（例えば、ＧａＡｓ（砒化ガリウム）系ＦＥＴ等）によっては、ハイサイドゲート１００−１のＯＮ抵抗が増大してしまい、それにより、スイッチングアンプの効率が大幅に低下してしまう。
そこで、図１３に示すように、本実施形態のスイッチングアンプは、図１に示した第１の実施形態の構成でバッファ回路（第１のバッファ回路）５００−１を形成し、また、ハイサイドゲート（第２のハイサイドゲート）６００−１、電源６０１−１、ローサイドゲート（第２のローサイドゲート）６００−２、およびローサイドドライバ７００−２を新たに追加し、また、ハイサイドゲート６００−１の前段にバッファ回路５００−１を挿入している。すなわち、本実施形態においては、バッファ回路５００−１の出力端子をハイサイドゲート６００−１の入力端子としてのゲートに接続している。ただし、バッファ回路５００−１においては、ハイサイドゲート６００−１をＯＦＦするＶGSを制御するため、ローサイドゲート１００−２の電源端子としてのドレインに、グランドではなく、電源電圧が−Ｖａの電源１０１−２を接続している。
なお、ハイサイドゲート６００−１、ローサイドゲート６００−２、およびローサイドドライバ７００−２は、それぞれ、第１の実施形態におけるハイサイドゲート１００−１、ローサイドゲート１００−２、およびローサイドドライバ２００−２と同様の構成でかつ同様の動作を行うものであり、説明は省略する。
以下、本実施形態のスイッチングアンプにおいて、ハイサイドゲート６００−１をＯＮ／ＯＦＦする場合のハイサイドゲート６００−１のゲート−ソース間電圧ＶGSについて、図１３および図１４を参照して説明する。
図１３においては、電源１０１−１の電源電圧をＶｂ、電源１０１−２の電源電圧を−Ｖａ、電源６０１−１の電源電圧をＶｄｄとしている。
図１４は、ハイサイドゲート６００−１のゲート−ソース間電圧ＶGSを示している。なお、図１４においては、ハイサイドゲート６００−１を「Ｂ」で表しており、「Ｂ：ＯＮ」、「Ｂ：ＯＦＦ」は、それぞれ、ハイサイドゲート６００−１がＯＮ、ＯＦＦすることを示している。
図１３および図１４に示すように、ハイサイドゲート６００−１をＯＦＦする場合、ハイサイドゲート６００−１のＶGSは、電源１０１−２の電源電圧である−Ｖａになる。この点は、図１１および図１２におけるハイサイドゲート１００−１のＶGSと同様である。
一方、ハイサイドゲート６００−１をＯＮする場合、ハイサイドゲート６００−１のＶGSは、電源１０１−１の電源電圧Ｖｂと電源６０１−１の電源電圧Ｖｄｄとの差分であるＶｂ−Ｖｄｄになる。
そのため、ＶｂをＶｄｄよりも大きくすることで（すなわち、Ｖｂ＝Ｖｄｄ＋α）、ハイサイドゲート６００−１のＶGSを０Ｖよりも大きくすることができるため、ハイサイドゲート６００−１のＯＮ抵抗を低減することができる。なお、αの値は、例えば、０Ｖ〜１Ｖの範囲内に設定することができるが、特に限定はない。
上述したように、本実施形態においては、図１に示した第１の実施形態の構成でバッファ回路５００−１を形成し、ハイサイドゲート６００−１の前段にバッファ回路５００−１を挿入している。
したがって、ハイサイドゲート６００−１をＯＮする場合、ハイサイドゲート６００−１のＶGSはＶｂ−Ｖｄｄになり、ハイサイドゲート６００−１のＯＮ抵抗を低減することができるため、スイッチングアンプの効率の向上を図ることができるという効果が得られる。
その他の効果は、第１の実施形態と同様である。
なお、本実施形態のスイッチングアンプは、図１に示した第１の実施形態でバッファ回路５００−１を構成するため、バッファ回路５００−１自体の効率は低下する。しかし、スイッチングアンプ全体としての全体効率は、最終段のハイサイドゲート６００−１の効率が支配的であるため、バッファ回路５００−１自体の効率が低下したとしても、このことが全体効率に与える影響は無視することができる。
また、本実施形態のスイッチングアンプは、上記のように第１の実施形態の構成でバッファ回路５００−１を形成することに限らず、第２〜第４の実施形態の構成でバッファ回路５００−１を形成することも可能である。
（７）第７の実施形態
図１５に、本発明の第７の実施形態のスイッチングアンプの構成例を示す。
図１５に示すように、本実施形態のスイッチングアンプは、図１３に示した第６の実施形態と比較して、ローサイドドライバ２００−２を、バッファ回路５００−１と同様の構成のバッファ回路（第２のバッファ回路）５００−２に置き換えたものである。
すなわち、本実施形態のスイッチングアンプは、図１に示した第１の実施形態の構成を２組設け、一方の組でバッファ回路５００−１を形成し、他方の組でバッファ回路５００−２を形成している。そして、バッファ回路５００−１をハイサイドゲート６００−１の前段に挿入し、バッファ回路５００−２をローサイドゲート６００−２の前段に挿入している。
したがって、ローサイドゲート６００−２をＯＮする場合にも、ローサイドゲート６００−２のＯＮ抵抗を低減することができるため、スイッチングアンプの効率のさらなる向上を図ることができるという効果が得られる。
その他の効果は、第６の実施形態と同様である。
（８）第８の実施形態
図１６に、本発明の第８の実施形態のスイッチングアンプの構成例を示す。
図１６に示すように、本実施形態のスイッチングアンプは、図１５に示した第７の実施形態と比較して、バッファ回路５００−１，５００−２の各々に、図９に示した第５の実施形態のインダクタ２０８−１，２０８−２を追加したものである。
すなわち、本実施形態のスイッチングアンプは、図９に示した第５の実施形態の構成でバッファ回路５００−１，５００−２を形成したものに相当する。
したがって、高速動作時に、ハイサイドゲート１００−１やローサイドゲート１００−２をＯＮする場合にも、出力電圧のパルスが所望の高さに到達するため、スイッチングアンプの線形性の向上を図ることができると共に、スイッチングアンプの効率のさらなる向上を図ることができるという効果が得られる。
その他の効果は、第７の実施形態と同様である。
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。
例えば、第１の実施形態においては、ローサイドドライバ２００−２を、図１９と同様の構成とし、第２〜第４の実施形態においては、ローサイドドライバ２００−２を、図１９の構成にインバータ列２０５−２を追加した構成としたが、ローサイドドライバ２００−２は、いずれの構成でも消費電力が低いため、どちらの構成にしても良い。
また、第２〜第４の実施形態においては、中継アンプとして、インバータ列２０５−１，２０６−１を用いたが、中継アンプは、一般的なアンプであれば良く、インバータ列には限定されない。
また、第１〜第５の実施形態においては、本発明のスイッチングアンプを、２値出力のデルタシグマ変調器に対応して送信機に組み込むことを想定し、ハイサイドゲート１００−１とハイサイドドライバ２００−１との組と、ローサイドゲート１００−２とローサイドドライバ２００−２との組と、をそれぞれ１つずつ有する構成とした。しかし、本発明はこれに限らず、デルタシグマ変調器の出力数に対応して、これらの組をそれぞれ１つ以上有していれば良い。例えば、図１７に示したスイッチングアンプ３０７は、３値出力のデルタシグマ変調器３０５に対応し、３つのスイッチ素子を有している。この場合、電源（Ｖｄｄ，Ｖｄｄ／２）に接続された２つのスイッチ素子をハイサイドゲートとして適用し、ＧＮＤに接続されたスイッチ素子をローサイドゲートとして適用する。そのため、ハイサイドゲート１００−１とハイサイドドライバ２００−１との組を２組有し、ローサイドゲート１００−２とローサイドドライバ２００−２との組を１組有することになる。
また、第６〜第８の実施形態においても、本発明のスイッチングアンプを、２値出力のデルタシグマ変調器に対応して送信機に組み込むことを想定し、ハイサイドゲート６００−１とバッファ回路５００−１との組と、ローサイドゲート６００−２とローサイドドライバ７００−２（または、バッファ回路５００−２）との組と、をそれぞれ１つずつ有する構成とした。しかし、本発明はこれに限らず、デルタシグマ変調器の出力数に対応して、これらの組をそれぞれ１つ以上有していれば良い。例えば、図１７に示したスイッチングアンプ３０７は、３値出力のデルタシグマ変調器３０５に対応し、３つのスイッチ素子を有している。この場合、電源（Ｖｄｄ，Ｖｄｄ／２）に接続された２つのスイッチ素子をハイサイドゲートとして適用し、ＧＮＤに接続されたスイッチ素子をローサイドゲートとして適用する。そのため、ハイサイドゲート６００−１とバッファ回路５００−１との組を２組有し、ローサイドゲート６００−２とローサイドドライバ７００−２（または、バッファ回路５００−２）との組を１組有することになる。
１００−１ ハイサイドゲート
１０１−１ 電源
１００−２ ローサイドゲート
２００−１ ハイサイドドライバ
２０１−１ 内部アンプ素子
２０２−１ 電源
２０３−１ 抵抗
２０５−１ インバータ列
２０６−１ ダイオード
２０７−１ コンデンサ
２０８−１ インダクタ
２００−２ ローサイドドライバ
２０１−２ 内部アンプ素子
２０２−２ 電源
２０３−２ 抵抗
２０４−２ 電源
２０５−２ インバータ列
２０８−２ インダクタ
３０１ デジタルベースバンド信号生成部
３０２ 変換器
３０３ 変換器
３０４ ＩＱモジュレータ
３０５ デルタシグマ変調器
３０６ 乗算器
３０７ スイッチングアンプ
３０８ ＢＰＦ
３０９ アンテナ（負荷）
４００ ＤＣ−ＤＣコンバータ
５００−１，５００−２ バッファ回路
６００−１ ハイサイドゲート
６０１−１ 電源
６００−２ ローサイドゲート
７００−２ ローサイドドライバ

Claims (13)

  1. 互いに出力端子が接続された第１のハイサイドゲートおよび第１のローサイドゲートと、前記第１のハイサイドゲートおよび前記第１のローサイドゲートをそれぞれ駆動するハイサイドドライバおよびローサイドドライバと、を有してなるスイッチングアンプであって、
    前記ハイサイドドライバは、前記第１のハイサイドゲートの出力端子をハイサイド側の電源として利用する入力スイッチングアンプを含む、スイッチングアンプ。
  2. 前記ハイサイドドライバは、入力端子が前記入力スイッチングアンプの出力端子に接続され、出力端子が前記第１のハイサイドゲートの入力端子に接続された中継アンプをさらに含む、請求項１に記載のスイッチングアンプ。
  3. 前記中継アンプは、複数のインバータがカスケード接続されたインバータ列である、請求項２に記載のスイッチングアンプ。
  4. 前記ハイサイドドライバは、
    アノード端子が前記中継アンプの接地端子に接続され、カソード端子が前記入力スイッチングアンプの出力端子に接続されたダイオードと、
    一方の端子が前記中継アンプの接地端子に接続され、他方の端子が前記第１のハイサイドゲートの出力端子に接続されたコンデンサと、をさらに含む、請求項２または３に記載のスイッチングアンプ。
  5. 前記中継アンプの電源端子および接地端子は、ＤＣ−ＤＣコンバータの２つの出力端子にそれぞれ接続される、請求項２または３に記載のスイッチングアンプ。
  6. 前記ハイサイドドライバは、アノード端子が前記中継アンプの接地端子に接続され、カソード端子が前記入力スイッチングアンプの出力端子に接続されたダイオードをさらに含む、請求項５に記載のスイッチングアンプ。
  7. 前記入力スイッチングアンプは、抵抗と内部アンプ素子を有し、前記抵抗は、前記第１のハイサイドゲートの出力端子と前記内部アンプ素子の出力端子との間に接続された、請求項１から６のいずれか１項に記載のスイッチングアンプ。
  8. 前記入力スイッチングアンプは、インダクタをさらに有し、前記インダクタは、前記抵抗に直列に接続された、請求項７に記載のスイッチングアンプ。
  9. 前記第１のハイサイドゲートと前記ハイサイドドライバとの組を複数有する、請求項１から８のいずれか１項に記載のスイッチングアンプ。
  10. 前記第１のハイサイドゲートと前記第１のローサイドゲートと前記ハイサイドドライバと前記ローサイドドライバとで第１のバッファ回路を形成し、
    入力端子が前記第１のバッファ回路の出力端子に接続された第２のハイサイドゲートと、
    第２のローサイドゲートと、をさらに有し、
    前記第２のハイサイドゲートおよび前記第２のローサイドゲートは、互いに出力端子が接続された、請求項１から８のいずれか１項に記載のスイッチングアンプ。
  11. 前記第１のハイサイドゲートと前記第１のローサイドゲートと前記ハイサイドドライバと前記ローサイドドライバとの組を２組有し、一方の組で第１のバッファ回路を形成し、他方の組で第２のバッファ回路を形成し、
    入力端子が前記第１のバッファ回路の出力端子に接続された第２のハイサイドゲートと、
    入力端子が前記第２のバッファ回路の出力端子に接続された第２のローサイドゲートと、をさらに有し
    前記第２のハイサイドゲートおよび前記第２のローサイドゲートは、互いに出力端子が接続された、請求項１から８のいずれか１項に記載のスイッチングアンプ。
  12. 前記第２のハイサイドゲートと前記第１のバッファ回路との組を複数有する、請求項１０または１１に記載のスイッチングアンプ。
  13. 請求項１から１２のいずれか１項に記載のスイッチングアンプを用いた送信機。
JP2013014214A 2012-05-25 2013-01-29 スイッチングアンプおよびそれを用いた送信機 Active JP5510564B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013014214A JP5510564B2 (ja) 2012-05-25 2013-01-29 スイッチングアンプおよびそれを用いた送信機
PCT/JP2013/060496 WO2013175876A1 (ja) 2012-05-25 2013-04-05 スイッチングアンプおよびそれを用いた送信機
EP13794743.8A EP2858239A4 (en) 2012-05-25 2013-04-05 SWITCH AMPLIFIERS AND TRANSDUCERS THEREWITH
US14/398,299 US9520847B2 (en) 2012-05-25 2013-04-05 Switching amplifier and transmitter using same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012119891 2012-05-25
JP2012119891 2012-05-25
JP2013014214A JP5510564B2 (ja) 2012-05-25 2013-01-29 スイッチングアンプおよびそれを用いた送信機

Publications (2)

Publication Number Publication Date
JP2014003582A JP2014003582A (ja) 2014-01-09
JP5510564B2 true JP5510564B2 (ja) 2014-06-04

Family

ID=49623580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013014214A Active JP5510564B2 (ja) 2012-05-25 2013-01-29 スイッチングアンプおよびそれを用いた送信機

Country Status (4)

Country Link
US (1) US9520847B2 (ja)
EP (1) EP2858239A4 (ja)
JP (1) JP5510564B2 (ja)
WO (1) WO2013175876A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6229738B2 (ja) * 2014-01-30 2017-11-15 日本電気株式会社 送信装置及びその制御方法
US9806678B2 (en) * 2015-06-29 2017-10-31 Eridan Communications, Inc. Bootstrap class-D wideband RF power amplifier
DE102017108828B3 (de) * 2017-04-25 2018-07-05 Forschungsverbund Berlin E.V. Vorrichtung zur Ansteuerung eines selbstleitenden n-Kanal Endstufenfeldeffekttransistors
US10461699B1 (en) * 2019-01-03 2019-10-29 Dialog Semiconductor B.V. Switch-mode power amplifier for an RF transmitter employing digitally-controlled OOB harmonic attenuation techniques
JP7293718B2 (ja) * 2019-02-27 2023-06-20 セイコーエプソン株式会社 駆動回路および液体吐出装置
WO2021205614A1 (ja) * 2020-04-09 2021-10-14 三菱電機株式会社 電源変調器及び電源変調型増幅器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666280A (en) * 1993-05-07 1997-09-09 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode
GB2324664B (en) * 1997-04-23 2001-06-27 Int Rectifier Corp Resistor in series with bootstrap diode for monolithic gate device
US6091292A (en) 1998-03-31 2000-07-18 Matsushita Electric Industrial Co., Ltd. High efficiency power amplifying apparatus
JPH11346120A (ja) * 1998-03-31 1999-12-14 Matsushita Electric Ind Co Ltd 高効率電力増幅装置
JP3988555B2 (ja) * 2002-07-16 2007-10-10 ヤマハ株式会社 Ｄ級増幅器
EP1544996B1 (en) 2002-07-29 2011-06-29 Sharp Kabushiki Kaisha Volume adjustment device, digital amplifier, and digital signal reproducing device
JP4175193B2 (ja) 2003-06-24 2008-11-05 富士電機デバイステクノロジー株式会社 Ｍｏｓ型半導体集積回路
US7215189B2 (en) * 2003-11-12 2007-05-08 International Rectifier Corporation Bootstrap diode emulator with dynamic back-gate biasing
JP3915815B2 (ja) 2005-03-23 2007-05-16 サンケン電気株式会社 レベルシフト回路および電源装置
US7449947B2 (en) * 2006-09-06 2008-11-11 Texas Instruments Incorporated Reduction of voltage spikes in switching half-bridge stages
JP4710878B2 (ja) 2007-06-25 2011-06-29 ヤマハ株式会社 Ｄ級アンプ装置
US8149027B2 (en) * 2008-07-02 2012-04-03 Motorola Mobility, Inc. Circuit with a voltage dependent resistor for controlling an on/off state of a transistor
JP5347885B2 (ja) * 2009-10-01 2013-11-20 日本電気株式会社 無線通信装置および無線通信方法
CN102668386B (zh) * 2009-12-21 2015-01-21 日本电气株式会社 Rf信号生成电路以及无线发送机
JP2012015708A (ja) 2010-06-30 2012-01-19 Panasonic Corp 電力増幅装置
JP5337120B2 (ja) 2010-09-13 2013-11-06 パナソニック株式会社 Ｄ級増幅器及び無線通信装置
JP2012119891A (ja) 2010-11-30 2012-06-21 Oki Electric Ind Co Ltd 通信制御装置、通信制御プログラム、ノード及び通信システム
JP5884317B2 (ja) 2011-07-04 2016-03-15 横浜ゴム株式会社 プレキュアトレッド、更生タイヤ及びその製造方法

Also Published As

Publication number Publication date
US20150084691A1 (en) 2015-03-26
US9520847B2 (en) 2016-12-13
WO2013175876A1 (ja) 2013-11-28
EP2858239A1 (en) 2015-04-08
EP2858239A4 (en) 2015-12-23
JP2014003582A (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
JP5510564B2 (ja) スイッチングアンプおよびそれを用いた送信機
US9325284B2 (en) Radio frequency composite Class-S power amplifier having discrete power control
US8385468B2 (en) Asynchronous delta-sigma modulator and a method for the delta-sigma modulation of an input signal
EP2602930B1 (en) Transmitter and method for controlling same
EP3255792A1 (en) Low-ripple latch circuit for reducing short-circuit current effect
US9954499B2 (en) Switching amplifier and radio transmitter
Leberer et al. An AlGaN/GaN class-S amplifier for RF-communication signals
JP6342676B2 (ja) 電力増幅装置及び制御方法
JP5423317B2 (ja) 増幅器、送信器および増幅方法
JP2014033404A (ja) 増幅装置
KR101890579B1 (ko) 위상변조 왜곡의 감소가 가능한 전력 증폭기
US10079575B2 (en) Low distortion multiple power amplifier power supply
El Mahalawy et al. An all-GaN differential driver for a 60 V GaN-based power amplifier with 1 GHz switching frequency
CN107196610B (zh) 开关功率放大器
US10277169B2 (en) Amplifier
WO2013094265A1 (ja) 電力増幅器および電力増幅方法
Bieg et al. A CMOS switching mode amplifier with 3 V output swing for continuous-wave frequencies up to 4 GHz
JP6340191B2 (ja) 電力増幅器
US10587151B2 (en) Wireless transmission device and wireless communication device
US20160254786A1 (en) Power supply circuit, high-frequency power amplification circuit, and power supply control method
Heck et al. A SiGe H-bridge switching amplifier for class-S amplifiers with clock frequencies up to 6 GHz
JP2012004822A (ja) 変調電源
KR20150082798A (ko) Class-S 전력 증폭기 및 이를 구비하는 송신기

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5510564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150