JP4710878B2 - Ｄ級アンプ装置 - Google Patents

Description

この発明は、入力信号をＰＷＭ信号やＰＤＭ信号のパルス変調信号に変換して増幅するＤ級アンプ装置に関する。

Ｄ級アンプは、入力（音響）信号をＰＷＭ信号やＰＤＭ信号等のパルス変調信号に変換し、このパルス変調信号に基づいて２つのパワートランジスタをオン／オフスイッチングし、その出力をローパスフィルタを介してスピーカに供給するものである。

図１は、従来の一般的なＤ級アンプの回路構成図を示している。

入力（音響）信号は、入力端子１からコンパレータとコンデンサとから構成される積分器２に入力され、帰還信号と入力信号との差分信号が抽出される。この差分信号はＰＷＭモジュレータ３によりＰＷＭ信号に変換されＦＥＴドライバ４に入力する。ＰＷＭモジュレータ３は、スイッチング周波数ＦｓｗのＰＷＭ信号を形成するための発振回路を備えている。ＰＷＭ信号によりＦＥＴドライバ４は電源端子＋Ｂと−Ｂ間にプッシュプル接続された２つのパワーＦＥＴ５（ハイサイドパワーＦＥＴ）、６（ローサイドパワーＦＥＴ）を交互にオン／オフスイッチングし、Ｄ級で増幅する。パワーＦＥＴ５、６の出力はＬ、Ｃからなるローパスフィルタ７に出力され、さらにスピーカ８に出力される。ローパスフィルタ７に入力する信号は、帰還抵抗９を介して積分器２の反転入力端子に帰還する。

以上の構成のＤ級アンプについては、例えば非特許文献１に示されている。
Ｄ級／デジタルアンプの設計と製作（２００４年初版 発行所 ＣＱ出版株式会社）

図２は、上記Ｄ級アンプの帰還ループゲイン特性を示している。

Ｄ級アンプは、帰還ループ内にＰＷＭモジュレータ３を含むため、その内部で発振する周波数（スイッチング周波数）Ｆｓｗでは、ループゲインβを０ｄＢ以下にすることが要求される。ループゲインβが０ｄＢ以下でないとアンプ動作が安定しないためである。そこで、図２の特性のように、積分器２のコンデンサによって高域のゲインを減衰させている。

ここで、スイッチング周波数Ｆｓｗを低く設定するとＰＷＭ変調精度が低下するのに加えて、ループゲイン特性をＡ→Ｂのようにする必要があるため、高周波領域での帰還を十分にかけられなくなる。このため、性能（歪、ノイズ）を良くすることができない。

また、出力段のハイサイドパワーＦＥＴとローサイドパワーＦＥＴのスイッチングタイミングで貫通電流が流れるのを防ぐために、両サイドともオフする時間（デッドタイム）が必要であるが、この時間が短いと僅かに貫通電流が流れ、損失、輻射ノイズを増大させる。デッドタイムの時間が長いとＰＷＭ変調の精度が悪くなり性能が悪化する。

また、パワーＦＥＴがオン／オフする駆動パルスの立ち上がり及び立ち下がりについては、その時間が遅いと性能を悪化させ、速いと輻射ノイズを増大させる。

すなわち、Ｄ級アンプの損失（発熱）、性能（歪、ノイズ）、輻射ノイズについて、電源電圧、スイッチング周波数、駆動パルスの立ち上がり及び立ち下がり、デッドタイムの各パラメータの大きさの関係は図３のようになる。

図３（Ａ）は、Ｄ級アンプの「損失」についての上記各パラメータの大きさの関係を示し、図３（Ｂ）は、Ｄ級アンプの「性能」についての上記各パラメータの大きさの関係を示し、図３（Ｃ）は、Ｄ級アンプの「輻射ノイズ」についての上記各パラメータの大きさの関係を示している。

そこで、図１のＤ級アンプで大出力設計を行う場合を想定すると、大出力を得るために電源電圧を高くすると損失が悪化し、輻射ノイズも多くなる。電源電圧が高くなると出力段のデバイス（パワーＦＥＴ）の耐圧を必要とし、チップ面積が大きくなって動作スピードが遅くなる。また、出力段の駆動パルスの立ち上がり及び立ち下がりが遅くなるので損失がさらに悪化し、精度が低下するために性能を出しにくい。

また、損失、輻射ノイズを改善するためにスイッチング周波数を下げてデッドタイムを長くすると性能が悪化してしまう。性能改善のために出力段の駆動パルスの立ち上がり及び立ち下がりを速くできたとしても輻射ノイズが多くなってしまう。

すなわち、図１のようなＤ級アンプでは、大出力、高性能、低損失、低輻射ノイズを同時に実現することは困難であった。

この発明の目的は、Ｄ級アンプ装置を２つのＤ級アンプで構成することにより、大出力、高性能、低損失、低輻射ノイズを同時に実現することにある。

この発明のＤ級アンプ装置は、入力信号をパルス変調信号に変換して増幅する第１のＤ級アンプ及び第２のＤ級アンプとで構成している。パルス変調信号とは、パルス幅変調信号（ＰＷＭ信号）又はパルス密度変調信号（ＰＤＭ信号）をいう。

第１のＤ級アンプは、ハイサイドパワートランジスタとローサイドパワートランジスタを駆動する第１のドライブ回路と、第１のドライブ回路に出力するパルス変調信号を形成する第１のパルス変調回路と、を備える。
前記第２のＤ級アンプは、ハイサイドパワートランジスタとローサイドパワートランジスタを駆動する第２のドライブ回路と、第２のドライブ回路に出力するパルス変調信号を形成する第２のパルス変調回路と、を備える。

上記の構成のＤ級アンプ装置において、前記第２のＤ級アンプは、前記第１のＤ級アンプの出力信号を基準として生成したフローティング電源を前記第２のＤ級アンプのパワートランジスタに供給する。

また、前記第１のＤ級アンプを駆動する電源電圧を前記フローティング電源の電圧よりも低く設定し、前記第１のパルス変調回路のスイッチング周波数を前記第２のパルス変調回路のスイッチング周波数よりも高く設定し、
前記第２のＤ級アンプの出力を前記第１のＤ級アンプの入力に帰還させる第１の帰還回路を設けている。

以上の構成のＤ級アンプ装置では、高性能の第１のＤ級アンプの出力が基準となって、フローティング電源が生成され、この電源が大出力の第２のＤ級アンプのパワートランジスタに供給される。

別の実施態様として、大出力の第２のＤ級アンプの出力が基準となって、フローティング電源が生成され、この電源が高性能の第１のＤ級アンプのパワートランジスタに供給するように構成することも可能である。

すなわち、第１のＤ級アンプは、第２のＤ級アンプの出力信号を基準として生成したフローティング電源を前記第１のＤ級アンプのパワートランジスタに供給し、
前記第２のＤ級アンプを駆動する電源電圧を前記フローティング電源の電圧よりも高く設定し、前記第１のパルス変調回路のスイッチング周波数を前記第２のパルス変調回路のスイッチング周波数よりも高く設定し、
前記第１のＤ級アンプの出力を該第１のＤ級アンプの入力に帰還させる第２の帰還回路を設ける。

この発明のＤ級アンプ装置では、前記第２のドライブ回路は、前記第２のＤ級アンプの２つのパワートランジスタが共にオフするデッドタイムを、前記第１のドライブ回路により形成される前記第１のＤ級アンプのデッドタイムよりも長く設定することが望ましい。 また、前記第１のドライブ回路は、前記第１のＤ級アンプのパワートランジスタがオン／オフするパルスの立ち上がり及び立ち下がりを、前記第２のドライブ回路により形成される前記第２のＤ級アンプのパルスの立ち上がり及び立ち下がりよりも速く設定することが望ましい。

この発明のＤ級アンプ装置では、上記第１のＤ級アンプは高性能Ｄ級アンプであり、上記第２のＤ級アンプは大出力Ｄ級アンプである。すなわち、アンプ装置を高性能Ｄ級アンプと大出力Ｄ級アンプとに分けて、それぞれの出力を合成することにより、高性能Ｄ級アンプにより高性能、低損失、低輻射ノイズを実現し、大出力Ｄ級アンプにより大出力を実現する。大出力Ｄ級アンプで問題となる性能や輻射ノイズを高性能Ｄ級アンプで補正することになるため、全体として、大出力、高性能、低損失、低輻射ノイズを実現できる。

性能を重視した第１のＤ級アンプと出力を重視した第２のＤ級アンプを組み合わせ、スピーカが接続された一方のＤ級アンプの電源を他方のＤ級アンプの出力を基準としたフローティング電源で組むことにより、Ｄ級アンプ装置全体として、大出力、高性能、低損失、低輻射ノイズを実現できる。

図４は、この発明の第１の実施形態のＤ級アンプ装置のブロック図である。

このＤ級アンプ装置は、高性能Ｄ級アンプＤ１と大出力Ｄ級アンプＤ２とで構成されている。

高性能Ｄ級アンプＤ１は、後述のように性能、損失、輻射ノイズを低減させるように構成したＤ級アンプであり、大出力Ｄ級アンプＤ２は、後述のように大出力が可能なように構成したＤ級アンプである。

高性能Ｄ級アンプＤ１は、入力端子１に入力される入力（音響）信号が導かれ、オペアンプとコンデンサとから構成される第１の積分器２０と、積分器２０の出力に基づいてＰＷＭ信号を形成する第１のＰＷＭモジュレータ３０と、ＰＷＭ信号によりＦＥＴを駆動するパルスを形成する第１のＦＥＴドライバ４０と、＋Ｂ電源と−Ｂ電源間にプッシュプル接続される第１のパワーＦＥＴと、第１のパワーＦＥＴの出力が導かれる第１のローパスフィルタ７０と、アンプ出力を積分器２０の反転入力端子に帰還する第１の帰還回路９０とを備えている。

前記第１のパワーＦＥＴは、ハイサイド側のＮ型ＭＯＳＦＥＴ５０とローサイド側のＮ型ＭＯＳＦＥＴ６０とで構成される。前記第１のローパスフィルタ７０は、インダクタＬ１とコンデンサＣ１で構成される。前記第１の帰還回路９０は、位相調整のためのコンデンサ、帰還量を決めるための帰還抵抗を含んでいる。前記ＰＷＭモジュレータ３０は、スイッチング周波数Ｆｓｗ１のＰＷＭ信号を形成するための信号の発振回路３０ａを備えている。

高性能Ｄ級アンプＤ１では、次のように動作する。

入力（音響）信号は、入力端子１から積分器２０に入力し、帰還信号と入力信号との差分信号が抽出される。この差分信号はＰＷＭモジュレータ３０によりＰＷＭ信号に変換されＦＥＴドライバ４０に入力する。ＰＷＭ信号によりＦＥＴドライバ４０は＋Ｂ電源と−Ｂ電源間にプッシュプル接続されたハイサイド側のＮ型ＭＯＳＦＥＴ５０とローサイド側のＮ型ＭＯＳＦＥＴ６０とを交互にオン／オフスイッチングし、Ｄ級で増幅する。これらのＭＯＳＦＥＴ５０、６０の出力はローパスフィルタ７０に出力される。

大出力Ｄ級アンプＤ２は、高性能Ｄ級アンプＤ１の出力を基準として生成するフローティング電源＋ＢＦと−ＢＦと、入力端子１に入力される入力（音響）信号が導かれ、この入力信号に基づいてＰＷＭ信号を形成する第２のＰＷＭモジュレータ３１と、ＰＷＭ信号をレベルシフトするレベルシフト回路８１と、レベルシフト回路８１の出力によりＦＥＴを駆動するパルスを形成する第２のＦＥＴドライバ４１と、フローティング電源＋ＢＦと−ＢＦ間にプッシュプル接続される第２のパワーＦＥＴと、第２のパワーＦＥＴの出力が導かれる第２のローパスフィルタ７１と、ローパスフィルタ７１の出力が導かれるスピーカ８と、を備えている。前記ローパスフィルタ７１の出力は、高性能Ｄ級アンプＤ１の帰還回路９０に導かれる。 前記第２のパワーＦＥＴは、ハイサイド側のＮ型ＭＯＳＦＥＴ５１とローサイド側のＮ型ＭＯＳＦＥＴ６１とで構成される。前記第２のローパスフィルタ７１は、インダクタＬ２とコンデンサＣ２で構成される。前記ＰＷＭモジュレータ３１は、スイッチング周波数Ｆｓｗ２のＰＷＭ信号を形成するための発振回路３１ａを備えている。なお、フローティング電源＋ＢＦと−ＢＦは、例えば電源トランスの巻線を分けて生成した電圧を整流するか、または別のトランスにより生成した電圧を整流することで得られる。そして、フローティング電源＋ＢＦの負極と−ＢＦの正極が接続されてローパスフィルタ７０の出力端子に接続され、この接続点（基準レベル）がローパスフィルタ７１のコンデンサＣ２の一方の端子に接続される。そして、フローティング電源＋ＢＦの正極はＮ型ＭＯＳＦＥＴ５１に接続され、フローティング電源＋−ＢＦの負極はＮ型ＭＯＳＦＥＴ６１に接続される。

上記の構成で、高性能Ｄ級アンプＤ１の出力は、直接音響出力としてスピーカ８に導かれるのではなく、フローティング電源＋ＢＦと−ＢＦの基準となる。そして、このフローティング電源＋ＢＦと−ＢＦが第２のパワーＦＥＴに供給される。

したがって、大出力Ｄ級アンプＤ２では、次のように動作する。

入力信号は、ＰＷＭモジュレータ３１に入力し、入力信号に基づいてＰＷＭ信号が形成される。第２のパワーＦＥＴは、フローティング電源＋ＢＦと−ＢＦで駆動されるため、ＰＷＭモジュレータ３１の出力は、レベルシフト回路８１でフローティング電源＋ＢＦと−ＢＦの変動分がレベルシフトされる。ＦＥＴドライバ４１は、レベルシフト回路でレベルシフトされたＰＷＭ信号によって第２のパワーＦＥＴを駆動する。この出力がローパスフィルタ７１を介してスピーカ８に導かれ音響として出力される。

このように、このＤ級アンプ装置では、高性能アンプＤ級アンプＤ１の出力を基準としたフローティング電源を組み、その電源を大出力Ｄ級アンプＤ２に供給することで２つの出力を合成してスピーカ８に出力する。

図５は、出力の合成について説明する図である。

説明を簡単にするために、入力信号が正弦波とすれば、図示のように、高性能Ｄ級アンプＤ１の出力である基準側出力に対して、フローティング電源＋ＢＦと−ＢＦを加算した電源は、図示のようなフローティング電源（＋）とフローティング電源（−）となる。この電源が大出力Ｄ級アンプＤ２に供給されるため、大出力Ｄ級アンプＤ２の出力は、実線で示すような合成出力となる。

次に、高性能Ｄ級アンプＤ１の性能を高性能にするための構成と、大出力Ｄ級アンプＤ２の出力を大出力にするための構成について説明する。

高性能Ｄ級アンプＤ１は、電源＋Ｂと−Ｂが、大出力Ｄ級アンプＤ２の電源電圧の１／２〜１／４（数十Ｖ程度）の低電圧に設定される。また、発振回路３０ａによりスイッチング周波数Ｆｓｗ１は高く設定され、ＦＥＴドライバ４０により、駆動パルスのデッドタイムは短く（５０ｎ以下）、且つ駆動パルスの立ち上がり及び立ち下がりは速く設定されている。スイッチング周波数Ｆｓｗ１は高く、デッドタイムは短いが、電源電圧が低いために、全体として損失は小さく、且つ輻射ノイズも少ない。このようにして、アンプＤ１の高性能化を実現している。本実施形態では、以上の設定により高性能化を実現しているが、最小限の高性能化を実現するためには、少なくとも、電源電圧を低くし、スイッチング周波数Ｆｓｗ１を高く設定することが必要である。

一方、大出力Ｄ級アンプＤ２は、フローティング電源＋ＢＦと−ＢＦが高電圧（例えば、スピーカ８への出力が１ｋＷ／８Ωの場合は＋−１３０Ｖ）に設定される。また、発振回路３１ａによりスイッチング周波数Ｆｓｗ２は低く（１００〜２００ｋＨｚ）設定され、ＦＥＴドライバ４１により、駆動パルスのデッドタイムは長く（１００ｎ以下）設定されている。このように、大出力Ｄ級アンプＤ２は、フローティング電源＋ＢＦと−ＢＦを高電圧に設定することで大出力を実現している。このアンプＤ２では、パワーＦＥＴに供給される電源電圧が高電圧であることから大出力を得ることができるが、高電圧であることから損失が大きく輻射ノイズが多い。この実施形態ではスイッチング周波数Ｆｓｗ２を低く設定し、且つデッドタイムを長く設定しているため損失の増大と輻射ノイズをある程度抑えられるが、スイッチング周波数Ｆｓｗ２を低くすることはＰＷＭモジュレータ３１の精度を悪くするから性能を低下させることになる。さらに、デッドタイムを長くすることも、性能を低下させることになる。

そこで、大出力Ｄ級アンプＤ２の出力を帰還回路９０により高性能Ｄ級アンプＤ１に帰還させている。このように構成することで、大出力Ｄ級アンプＤ２において発生する輻射ノイズと性能低下を、高性能Ｄ級アンプＤ１で補正することができる。すなわち、本実施形態では、大出力Ｄ級アンプＤ２の合成出力を高性能Ｄ級アンプＤ１で補正することができる。

また、図４から明らかなように、帰還回路９０への帰還信号は高性能Ｄ級アンプＤ１のローパスフィルタ７０を通過できないために、帰還ループ内には大出力Ｄ級アンプＤ２内のＰＷＭモジュレータ３１（スイッチング周波数Ｆｓｗ２が低い）が含まれない。このため、帰還回路９０を図２の特性Ａのように設定することで、高周波領域まで十分に帰還をかけることができる。

以上のことから、この第１の実施形態のＤ級アンプ装置においては、大出力、高性能、低損失、低輻射ノイズを同時に実現することができる。なお、高性能Ｄ級アンプＤ１のスイッチング周波数Ｆｓｗ１を大出力Ｄ級アンプＤ２のスイッチング周波数Ｆｓｗ２よりも２倍以上高く設定し、高性能Ｄ級アンプＤ１の帰還領域に大出力Ｄ級アンプＤ２のスイッチング周波数Ｆｓｗ２が含まれるようにすれば（帰還回路９０の帰還量を十分に大きく設定すれば）、大出力Ｄ級アンプＤ２のＰＷＭモジュレータ３１で漏れるキャリア（スイッチング周波数Ｆｓｗ２のフィルタ漏れ信号成分）を高性能Ｄ級アンプＤ１によりキャンセルすることができる。

大出力Ｄ級アンプＤ２に設けられるレベルシフト回路８１は、上記のように、ＰＷＭ信号をフローティング電源の電圧変動分だけレベルシフトする回路であるが、図６に示すように、最大出力時でもフローティング電源の範囲がＧＮＤレベルから外れることはないため、レベルシフト回路８１は図７のように構成可能である。すなわち、トランジスタ１個でＰＷＭ信号を−ＢＦに振らすことができる。なお、ＦＥＴドライバ４１として、入力電源端子に＋ＢＦと−ＢＦが入力可能なドライバＩＣを使用する場合は、レベルシフト回路８１は不要である。

次に、この発明の第２の実施形態について説明する。

図８は、この発明の第２の実施形態のＤ級アンプ装置のブロック図である。

このＤ級アンプ装置は、高性能Ｄ級アンプＤ１と大出力Ｄ級アンプＤ２とで構成されている点で、上記第１の実施形態と同じであるが、フローティング電源＋ＢＦと−ＢＦが高性能Ｄ級アンプＤ１に設けられており、このフローティング電源＋ＢＦと−ＢＦが大出力Ｄ級アンプＤ２の出力に基づいて生成されている点で相違している。第１の実施形態を示す図４では、左側に高性能Ｄ級アンプＤ１が示されているが、第２の実施形態を示す図８では、左側に大出力Ｄ級アンプＤ２が示されている。

図８において、大出力Ｄ級アンプＤ２は、入力端子１に入力される入力（音響）信号が導かれ、オペアンプとコンデンサとから構成される第２の積分器２１と、積分器２１の出力に基づいてＰＷＭ信号を形成する第２のＰＷＭモジュレータ３１と、ＰＷＭ信号によりＦＥＴを駆動するパルスを形成する第２のＦＥＴドライバ４１と、＋Ｂ電源と−Ｂ電源間にプッシュプル接続される第２のパワーＦＥＴと、第２のパワーＦＥＴの出力が導かれる第２のローパスフィルタ７１と、アンプ出力を積分器２１の反転入力端子に帰還する第３の帰還回路９２とを備えている。

また、高性能Ｄ級アンプＤ１は、入力端子１に入力される入力（音響）信号が導かれ、オペアンプとコンデンサとから構成される第１の積分器２０と、積分器２０の出力に基づいてＰＷＭ信号を形成する第１のＰＷＭモジュレータ３０と、ＰＷＭ信号をレベルシフトするレベルシフト回路８０と、レベルシフト回路８０の出力によりＦＥＴを駆動するパルスを形成する第１のＦＥＴドライバ４０と、フローティング電源の＋ＢＦと−ＢＦ間にプッシュプル接続される第１のパワーＦＥＴと、第１のパワーＦＥＴの出力が導かれる第１のローパスフィルタ７０と、ローパスフィルタ７０の出力が導かれるスピーカ８と、アンプ出力を積分器２０の反転入力端子に帰還する第２の帰還回路９１とで構成されている。

上記の構成で、大出力Ｄ級アンプＤ２の出力は、直接音響出力としてスピーカ８に導かれるのではなく、高性能Ｄ級アンプＤ１のフローティング電源＋ＢＦと−ＢＦの基準となる。そして、このフローティング電源＋ＢＦと−ＢＦが高性能Ｄ級アンプＤ１の第１のパワーＦＥＴに供給される。

したがって、高性能Ｄ級アンプＤ１では、次のように動作する。

入力信号は、積分器２０に入力し、出力帰還信号との差分がＰＷＭモジュレータ３１に入力し、この入力信号に基づいてＰＷＭ信号が形成される。第１のパワーＦＥＴは、フローティング電源＋ＢＦと−ＢＦで駆動されるため、ＰＷＭモジュレータ３０の出力は、レベルシフト回路８０でフローティング電源＋ＢＦと−ＢＦの変動分がレベルシフトされる。ＦＥＴドライバ４０は、レベルシフト回路でレベルシフトされたＰＷＭ信号によって第１のパワーＦＥＴを駆動する。この出力がローパスフィルタ７０を介してスピーカ８に導かれ音響として出力される。

このように、このＤ級アンプ装置では、大出力Ｄ級アンプＤ２の出力を基準としたフローティング電源を組み、その電源を高性能Ｄ級アンプＤ１に供給することで２つの出力を合成してスピーカ８に出力する。

なお、このＤ級アンプ装置では、大出力Ｄ級アンプ装置Ｄ２と高性能Ｄ級アンプ装置Ｄ１の各々において、帰還回路（第３の帰還回路９２と第２の帰還回路９１）が設けられている。各帰還回路９２、９１のループは独立しているため、それぞれが相互に影響することなく動作する。第３の帰還回路９２は必須ではないが、あった方が望ましいのはいうまでもない。

高性能Ｄ級アンプＤ１を高性能アンプにするための構成と、大出力Ｄ級アンプＤ２を大出力アンプにするための構成については、第１の実施形態と同様である。

すなわち、高性能Ｄ級アンプＤ１は、フローティング電源＋ＢＦと−ＢＦが、大出力Ｄ級アンプＤ２の電源＋Ｂ、−Ｂの１／２〜１／４（数十Ｖ程度）の低電圧に設定される。また、スイッチング周波数は高く、デッドタイムは短く（５０ｎ以下）、パルスの立ち上がり及び立ち下がりは速く設定されている。スイッチング周波数は高く、デッドタイムは短いが、電源電圧が低いために、全体として損失は小さく、且つ輻射ノイズも少ない。このようにして、アンプＤ１の高性能化を実現している。

一方、大出力Ｄ級アンプＤ２は、電源＋Ｂ、−Ｂが高電圧（例えば、＋−１３０Ｖ）に設定される。また、スイッチング周波数は低く（１００〜２００ｋＨｚ）、デッドタイムは長く（１００ｎ以下）設定されている。このように、大出力Ｄ級アンプＤ２は、電源＋Ｂ、−Ｂを高電圧に設定することで大出力を実現している。なお、このアンプＤ２では、パワーＦＥＴに供給される電源電圧が高電圧であることから大出力を得ることができるが、スイッチング周波数は低く設定され、且つデッドタイムは長く設定されているため損失と輻射ノイズがある程度抑えられている。

上記大出力Ｄ級アンプＤ２は、ある程度の輻射ノイズがあるとともに、スイッチング周波数が低いために、ＰＷＭモジュレータ３１の精度は低く性能はあまり良くない。

そこで、高性能Ｄ級アンプＤ１において、その出力を帰還回路９１により同アンプＤ２の入力側に帰還させている。このように構成することで、大出力Ｄ級アンプＤ２において発生する輻射ノイズと性能低下を、主に、高性能Ｄ級アンプＤ１で補正することができる。すなわち、本実施形態においても、大出力Ｄ級アンプＤ２の合成出力を高性能Ｄ級アンプＤ１で補正することができる。また、この実施形態では、さらに大出力Ｄ級アンプＤ２においても、その出力を帰還回路９２により同アンプＤ２の入力側に帰還させている。このため、アンプ装置全体としての性能がさらに向上する。なお、図４に示す実施形態では、大出力Ｄ級アンプＤ２において独立に帰還回路を設けることは、二重帰還となるためにできない。

以上のことから、この第２の実施形態のＤ級アンプ装置においても、大出力、高性能、低損失、低輻射ノイズを同時に実現することができる。この装置では、高性能Ｄ級アンプＤ１のスイッチング周波数Ｆｓｗ１を大出力Ｄ級アンプＤ２のスイッチング周波数Ｆｓｗ２よりも２倍以上高く設定し、高性能Ｄ級アンプＤ１の帰還領域に大出力Ｄ級アンプＤ２のスイッチング周波数Ｆｓｗ２が含まれるようにすれば（帰還回路９１の帰還量を十分に大きく設定すれば）、大出力Ｄ級アンプＤ２のＰＷＭモジュレータ３１で漏れるキャリア（スイッチング周波数Ｆｓｗ２のフィルタ漏れ信号成分）を高性能Ｄ級アンプＤ１によりキャンセルすることができる。

高性能Ｄ級アンプＤ１に設けられるレベルシフト回路８０は、ＰＷＭ信号をフローティング電源の電圧変動分だけレベルシフトする回路であるが、図９に示すように、出力が大きくなるとフローティング電源の範囲がＧＮＤレベルから外れるため、レベルシフト回路８０は図７のように構成することができない。そこで、図１０のようにフォトカプラ回路によりレベルシフト回路が構成される。

図１１（Ａ）、（Ｂ）は、このＤ級アンプ装置のゲイン設定を説明する図である。

両方のアンプの入力感度を同じとし、帰還をかけないときの高性能Ｄ級アンプＤ１のゲインをＧ１、大出力Ｄ級アンプＤ２のゲインをＧ２とすれば、全体のアンプゲイン（高性能側の帰還量設定により決まる）は、（Ｇ２−Ｇ１）から（Ｇ２＋Ｇ１）の間に設定することにより、出力を上げていって高性能側Ｄ級アンプが先にクリップすることはない。

図１２は、それぞれのゲイン設定での各アンプ出力の波形を示す図である。ゲイン設定が（Ｇ２−Ｇ１）の時は、高性能Ｄ級アンプＤ１の出力は大出力Ｄ級アンプＤ２を補正しつつ、位相が大出力Ｄ級アンプＤ２の位相と逆になり、ゲイン設定をＧ１にすると、高性能Ｄ級アンプＤ１の出力は大出力Ｄ級アンプＤ２を補正する分だけとなる。ゲイン設定を（Ｇ２＋Ｇ１）にすれば、高性能Ｄ級アンプＤ１の出力は大出力Ｄ級アンプＤ２を補正しつつ、位相が大出力Ｄ級アンプＤ２の位相と同じになる。

図１２より、アンプ全体の効率を考えると、ゲインはＧ２から（Ｇ２＋Ｇ１）までの間に設定するのが良いと言える。

上記の第１及び第２の実施形態では、発振器３０ａ、３１ａが別々に設けているが、両方で発振するスイッチング周波数Ｆｓｗ１、Ｆｓｗ２のビート周波数が可聴域帯域であると、スピーカ８からノイズが聞こえてくる。これを防ぐために、低い方の発振周波数の高調波と高い方の発振周波数の差が可聴帯域に入らないようにそれらの発振周波数を適当に設定する。

別の実施例として、図１３のように、一つの発振器３００からそれぞれ分周してスイッチング周波数Ｆｓｗ１、Ｆｓｗ２を形成するようにしても良い。このように構成すれば、ビートは生じないから上記の問題は考えなくて良い。

なお、図４、図８においては、ローパスフィルタの出力側から帰還をかけているが、ローパスフィルタの入力側から帰還をかけることも可能である。また、パワーＦＥＴとしてハイサイド側ローサイド側ともＮ型ＭＯＳＦＥＴを使用したが、Ｐ型ＭＯＳＦＥＴを使用することもできるし、ハイサイド側をＰ型ＭＯＳＦＥＴ、ローサイド側をＮ型ＭＯＳＦＥＴとすることもできる。また、図４のコンデンサＣ２、図８のコンデンサＣ１はフローティング電源の基準に接続されているが、ＧＮＤに接続するこもできる。

また、この発明は、通常出力Ｄ級アンプと超高性能Ｄ級アンプの組み合わせにも適用できる。すなわち、図４又は図８において、アンプＤ１を超高性能Ｄ級アンプ（出力が低い）とし、アンプＤ２を通常出力Ｄ級アンプとすることも可能である。この場合は、通常出力で性能が極めて高いＤ級アンプ装置を構成できる。

従来のＤ級アンプのブロック部 Ｄ級アンプの帰還ループゲイン特性 Ｄ級アンプの損失、性能、輻射ノイズについて、各パラメータの大きさの関係を示す図 この発明の第１の実施形態のＤ級アンプ装置のブロック図 出力の合成について説明する図 第１の実施形態のフローティング電源とＰＷＭ信号との関係を示す図 レベルシフト回路の一例を示す図 この発明の第２の実施形態のＤ級アンプ装置のブロック図 第２の実施形態のフローティング電源とＰＷＭ信号との関係を示す図 レベルシフト回路の一例を示す図 Ｄ級アンプ装置のゲイン設定を説明する図 複数のゲイン設定時の各アンプ出力の波形を示す図 発振器の別の実施例

符号の説明

Ｄ１−−高性能Ｄ級アンプ
Ｄ２−−大出力Ｄ級アンプ
２０−−積分器
３０−−第１のＰＷＭモジュレータ
４０−−第１のＦＥＴドライバ
３１−−第２のＰＷＭモジュレータ
４１−−第２のＦＥＴドライバ
９０−−第１の帰還回路
＋ＢＦ、−ＢＦ−−フローティング電源

Claims (6)

1. 入力信号をパルス変調信号に変換する第１のパルス変調回路、該第１のパルス変調回路の出力に基づいてハイサイドパワートランジスタとローサイドパワートランジスタを駆動する第１のドライブ回路、を備える第１のＤ級アンプと、
   入力信号をパルス変調信号に変換する第２のパルス変調回路、該第２のパルス変調回路の出力に基づいてハイサイドパワートランジスタとローサイドパワートランジスタを駆動する第２のドライブ回路、を備える第２のＤ級アンプと、で構成されるＤ級アンプ装置であって、
   前記第２のＤ級アンプは、前記第１のＤ級アンプの出力信号を基準として生成したフローティング電源を前記第２のＤ級アンプのパワートランジスタに供給し、
   前記第１のＤ級アンプを駆動する電源電圧を前記フローティング電源の電圧よりも低く設定し、前記第１のパルス変調回路のスイッチング周波数を前記第２のパルス変調回路のスイッチング周波数よりも高く設定し、
   前記第２のＤ級アンプの出力を前記第１のＤ級アンプの入力に帰還させる第１の帰還回路を設けたことを特徴とするＤ級アンプ装置。
2. 入力信号をパルス変調信号に変換する第１のパルス変調回路、該第１のパルス変調回路の出力に基づいてハイサイドパワートランジスタとローサイドパワートランジスタを駆動する第１のドライブ回路、を備える第１のＤ級アンプと、
   入力信号をパルス変調信号に変換する第２のパルス変調回路、該第２のパルス変調回路の出力に基づいてハイサイドパワートランジスタとローサイドパワートランジスタを駆動する第２のドライブ回路、を備える第２のＤ級アンプと、で構成されるＤ級アンプ装置であって、
   前記第１のＤ級アンプは、前記第２のＤ級アンプの出力信号を基準として生成したフローティング電源を前記第１のＤ級アンプのパワートランジスタに供給し、
   前記第２のＤ級アンプを駆動する電源電圧を前記フローティング電源の電圧よりも高く設定し、前記第１のパルス変調回路のスイッチング周波数を前記第２のパルス変調回路のスイッチング周波数よりも高く設定し、
   前記第１のＤ級アンプの出力を該第１のＤ級アンプの入力に帰還させる第２の帰還回路を設けたことを特徴とするＤ級アンプ装置。
3. 前記第２のドライブ回路は、前記第２のＤ級アンプの２つのパワートランジスタが共にオフするデッドタイムを、前記第１のドライブ回路により形成される前記第１のＤ級アンプのデッドタイムよりも長く設定したことを特徴とする請求項１又は２記載のＤ級アンプ装置。
4. 前記第１のドライブ回路は、前記第１のＤ級アンプのパワートランジスタを駆動するパルスの立ち上がり及び立ち下がりを、前記第２のドライブ回路により形成される前記第２のＤ級アンプのパルスの立ち上がり及び立ち下がりよりも速く設定したことを特徴とする請求項１〜３のいずれかに記載のＤ級アンプ装置。
5. 前記フローティング電源が供給されるＤ級アンプのドライブ回路前段に、パルス変調信号をフローティング電源電圧に応じてレベルシフトするレベルシフト回路を設けた、請求項１〜４のいずれかに記載のＤ級アンプ装置。
6. 前記第１のパルス変調回路のスイッチング周波数を形成する第１の発振器と、前記第２のパルス変調回路のスイッチング周波数を形成する第２の発振器とを備え、
   前記第１の発振器と前記第２の発振器でそれぞれ形成するスイッチング周波数は、それらのスイッチングの差が可聴周波数帯域にならない大きさに設定されていることを特徴とする請求項１〜５のいずれかに記載のＤ級アンプ装置。

Images