JP2004312606A - D級増幅回路 - Google Patents

D級増幅回路 Download PDF

Info

Publication number
JP2004312606A
JP2004312606A JP2003106493A JP2003106493A JP2004312606A JP 2004312606 A JP2004312606 A JP 2004312606A JP 2003106493 A JP2003106493 A JP 2003106493A JP 2003106493 A JP2003106493 A JP 2003106493A JP 2004312606 A JP2004312606 A JP 2004312606A
Authority
JP
Japan
Prior art keywords
signal
circuit
distortion correction
input
class
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003106493A
Other languages
English (en)
Inventor
Katsutaka Ikeda
雄貴 池田
Hiroshi Torii
広志 鳥井
Naoshi Furukawa
直志 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2003106493A priority Critical patent/JP2004312606A/ja
Publication of JP2004312606A publication Critical patent/JP2004312606A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】D級音声増幅回路において、微小入力時における音声出力の停止を回避するとともに、無信号入力時における消費電力増加を抑制する。
【解決手段】入力音声信号S1に歪補正信号Scを混合した入力音声信号S1aを用いる。微小入力時においても、この歪補正信号ScによりPWM信号S5、S6が発生することとなり、微小入力信号に対して出力音声信号S8を発生することができる。また、無入力時において、歪補正信号Scの周期でPWM信号S5、S6が発生するが間欠的であるため、回路電力の消費の増加を抑制することができる。
【選択図】図3

Description

【0001】
【発明の属する技術分野】
この発明は、トランジスタをスイッチとして使用し、大振幅信号である3値パルス信号を出力する3値パルス増幅回路を利用したD級増幅回路に関し、特に、微小入力信号時に発生する、いわゆるクロスオーバー歪を低減するD級増幅回路に関する。
【0002】
【従来の技術】
従来から、正電源電圧、負電源電圧および0[V]基準電圧からなる3値パルス信号を出力する3値スイッチング方式のD級増幅器(3値パルス増幅回路ともいう。)は、電力効率が優れていることからD級音声増幅回路として利用されている(非特許文献1参照)。
【0003】
D級音声増幅回路には、ΔΣ変調方式が使用される場合もあるが、コスト低減のために、このΔΣ変調方式を使用しない、より簡単な構成で動作周波数の低いPWM(Pulse Width Modulation)方式を使用した3値スイッチングD級音声増幅回路も利用されている。
【0004】
図4は、PWM方式を利用した3値スイッチングD級音声増幅回路2の構成例を示している。
【0005】
この3値スイッチングD級音声増幅回路2は、入力音声信号S1を増幅した出力音声信号S8を出力する回路であり、基本的に、PWM回路4と3値パルス増幅回路6とローパスフィルタ回路8とから構成されている。
【0006】
ここで、PWM回路4は、電源電圧+Vcc(たとえば5−12[V]内の一定電圧)が供給される能動素子として、三角波S2を発生する三角波発生回路12と2つのコンパレータ14、16とを有している。
【0007】
この場合、三角波S2は、コンデンサC3と抵抗器R3、R4とでレベル変換されるとともに、コンデンサC5と抵抗器R5、R6とでレベル変換され、それぞれPWM用キャリア信号である正側の三角波S3と負側の三角波S4にされて、コンパレータ14、16の負入力端子に供給される。
【0008】
また、コンパレータ14、16の正入力端子には、入力音声信号S1がコンデンサC1と抵抗器R1、R2とでレベル変換されて供給される。
【0009】
ここで、PWM回路4は、コンパレータ14、16により入力音声信号S1を、それぞれ正のPWM信号S5と負のPWM信号S6に変換する。
【0010】
3値パルス増幅回路6は、正のPWM信号S5を0[V]と正の電源電圧+VDD(たとえば、12−48[V]内の一定電圧)との間のスイッチング信号に増幅するとともに、負のPWM信号S6を0[V]と負の電源電圧−VDDとの間のスイッチング信号に増幅した3値パルス信号S7を発生する。
【0011】
ローパスフィルタ回路8は、3値パルス信号S7を平滑して出力音声信号S8とする。この出力音声信号S8は、スピーカ10から音声として出力される。
【0012】
【非特許文献1】
「ラジオ技術」(2001年10月号p89−p96 株式会社アイエー出版)
【0013】
【発明が解決しようとする課題】
ところで、図4に示した従来技術に係る3値スイッチングD級音声増幅回路2を構成するPWM回路4は、入力音声信号S1の正側のPWM変調と負側のPWM変調をそれぞれ異なるコンパレータ14、16で行うために0レベル付近で、いわゆるクロスオーバー歪が発生し易い。
【0014】
特に、図5の(a)に示すような微小な入力音声信号S1が連続してコンパレータ14、16に供給される場合には、図5の(b)に示すように、0レベル付近(音声信号基準電位V0の付近)の微小信号時にPWM変調がなされず、言い換えれば、PWM信号変換の分解能が悪くなり、PWM信号S5、S6が発生しないPWM信号休止状態が発生する。
【0015】
このとき、図5の(c)に示すように、PWM信号休止期間には、3値パルス信号S7も発生せず、図5の(d)に示すように、ローパスフィルタ回路8の出力音声信号S8において音声停止期間が発生し、スピーカ10から何も聞こえない不具合が発生する。
【0016】
この不具合は、PWM回路4を構成するコンパレータ14、16の微小入力に対する感度の限界を原因とする。
【0017】
微小入力時においても、コンパレータ14、16を正しく動作させるためには、コンパレータ14、16の、一般に数mV程度である入力オフセット電圧を考慮しなければならない。
【0018】
そこで、入力オフセット電圧を考慮して抵抗器R3−R6の抵抗値を変更してコンパレータ14、16の負入力端子に直流バイアスを与え、図6の(a)に示すように、正側の三角波S3の下側レベルと、負側の三角波S4の上側レベルとを交差させる方法が考えられる。
【0019】
このように変更すれば、図6の(a)と(b)に示すように、入力音声信号S1のレベルが0の無信号入力時においても、正のPWM信号S5と負のPWM信号S6とが発生し、この正のPWM信号S5と負のPWM信号S6に対応して、図6の(c)に示す3値パルス信号S7が発生する。したがって、PWM信号休止状態の発生を回避することができる。
【0020】
しかしながら、コンパレータ14、16に直流バイアスを与えると、無信号入力時において、三角波S3、S4の周期で3値パルス増幅回路6が図6の(c)に示したようにスイッチングするために、3値パルス増幅回路6の電力消費が増大し、結果として3値スイッチングD級音声増幅回路2全体の回路電力消費が増大する。
【0021】
この発明はこのような課題を考慮してなされたものであり、微小入力信号に対しても出力信号が発生し、かつ無信号入力時における回路電力消費の増加を抑制することを可能とするD級増幅回路を提供することを目的とする。
【0022】
【課題を解決するための手段】
この発明のD級増幅回路は、三角波と入力信号とを比較し、前記入力信号の正側と負側にそれぞれ対応する第1および第2のPWM信号を出力するPWM回路と、前記第1および第2のPWM信号を受けて、正、負およびゼロ値からなる3値パルス信号を出力する3値パルス増幅回路と、前記3値パルス信号を平滑化して出力信号とするフィルタ回路と、原入力信号が小振幅であっても、間欠的に前記PWM信号が出力されるように、歪補正信号を混合し、前記入力信号として出力する歪補正信号発生回路とを備えることを特徴とする(請求項1記載の発明)。
【0023】
この発明によれば、原入力信号に歪補正信号を混合しているので、微小入力時においても、この歪補正信号によりPWM信号が発生することとなり、微小入力信号に対して出力信号を発生することができる。また、無入力時において、歪補正信号の周期でPWM信号が発生するが間欠的であるため、回路電力消費の増加を抑制することができる。
【0024】
なお、歪補正信号発生回路は、三角波に同期した方形波を分周する分周回路と、分周した方形波を平滑化して前記の歪補正信号を発生するフィルタ回路とにより構成することで、簡易に所望の歪補正信号を発生することができる(請求項2記載の発明)。
【0025】
ここで、歪補正信号の周波数を、三角波の周波数の1/2より低く、かつ原入力信号の上限周波数の2倍より高い一定周波数とすることがサンプリング定理の観点から望ましい(請求項3記載の発明)。
【0026】
なお、この発明は、音声信号に適用することで、3値スイッチングD級音声増幅回路を実現できる(請求項4記載の発明)。入力が音声信号であるとき、歪補正信号の周波数を、音声再生帯域の2倍以上の周波数とすることで、出力音声信号として、歪補正信号が再生されることがない。
【0027】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。なお、以下に参照する図面において、上記図4−図6に示したものと対応するものには同一の符号を付けてその詳細な説明は省略する。
【0028】
図1は、この発明の一実施の形態に係る3値スイッチングD級音声増幅回路22の構成を示している。
【0029】
この3値スイッチングD級音声増幅回路22は、原入力信号である入力音声信号S1を増幅した出力音声信号S8による音声をスピーカ10から出力する回路であり、基本的には、PWM回路24と3値パルス増幅回路6とローパスフィルタ回路8とから構成されている。
【0030】
この図1例の3値スイッチングD級音声増幅回路22は、図4に示した従来技術の3値スイッチングD級音声増幅回路2に比較して、PWM回路24の構成のみが変更されており、そのPWM回路24が歪補正信号発生回路26を備える点で異なる。
【0031】
PWM回路24は、基本的には、三角波S2を発生する三角波発生回路12と、コンパレータ14、16と、歪補正信号発生回路26とから構成される。
【0032】
この場合、三角波S2が結合コンデンサC3と分圧抵抗器R3、R4とでレベル変換され、一方のコンパレータ14の負入力端子にPWM用キャリア信号としての正側の三角波S3として供給される。
【0033】
また、同時に、三角波S2が結合コンデンサC5と分圧抵抗器R5、R6とでレベル変換され、他方のコンパレータ16の負入力端子にPWM用キャリア信号としての負側の三角波S4として供給される。
【0034】
歪補正信号発生回路26には、三角波発生回路12の内部でミラー積分器等を利用して三角波S2を発生するために使用している方形波S9が供給される。したがって、この方形波S9は、三角波S2に同期し、かつ同一周波数を有する信号である。
【0035】
この方形波S9は、分周回路32により分周されて低周波の方形波とされる。低周波の方形波は、LC回路等からなるローパスフィルタ回路28により平滑され正弦波状の歪補正信号Scとされる。
【0036】
この歪補正信号Scは、三角波S2の周波数の1/2より低く、かつ入力音声信号S1の上限周波数、この場合、音声再生帯域の2倍以上の一定周波数とされている。なお、歪補正信号Scの振幅は、コンパレータ14、16の入力オフセット電圧の仕様上の最大値より大きくて、入力音声信号S1の振幅の1/2と歪補正信号Scの振幅の合計が三角波S3または三角波S4の振幅を超えない値に設定し、3値スイッチングD級音声増幅回路22の消費電力が許容範囲内となるように調整すればよい。
【0037】
このように構成される歪補正信号Scは、入力音声信号S1とのアイソレーションのための抵抗器R8を介してコンパレータ14、16の正入力端子に供給されるが、このコンパレータ14、16の正入力端子には、原入力信号である入力音声信号S1が結合コンデンサC1と抵抗器R1、R2とでレベル変換され、かつ歪補正信号Scとのアイソレーションのための抵抗器R7を介して供給されているので、コンパレータ14、16の正入力端子には、歪補正信号Scが混合された入力音声信号S1aが供給される。なお、歪補正信号Scと入力音声信号S1は、演算増幅器を利用した加算器により合成してもよい。
【0038】
このように構成されるPWM回路24は、コンパレータ14、16により入力音声信号S1aを正のPWM信号S5と負のPWM信号S6に変換する。
【0039】
3値パルス増幅回路6は、正のPWM信号S5を0[V]と正の電源電圧+VDDとの間のスイッチング信号に増幅するとともに、負のPWM信号S6を0[V]と負の電源電圧−VDDとの間のスイッチング信号に増幅した3値パルス信号S7を発生する。
【0040】
ローパスフィルタ回路8は、3値パルス信号S7を平滑して出力音声信号S8とする。この出力音声信号S8は、スピーカ10から音声として出力される。
【0041】
次に、上述の実施の形態の動作について詳しく説明する。
【0042】
入力音声信号S1が無信号(S1=0)で、歪補正信号Scが混合された入力音声信号S1aが歪補正信号Scに等しい場合(S1a=Sc)のPWM回路24の動作を図2の(a)と(b)に示す。
【0043】
入力音声信号S1が無信号時においても、歪補正信号Scが入力されているために、正側のPWM信号S5と負側のPWM信号S5が間欠的に発生し、図5の微小信号入力時に示すPWM信号休止期間の頻度が少なくなり、出力の音声停止状態の頻度が少なくなる。
【0044】
図3の(a)−(d)は、入力音声信号S1が微小入力レベルであり、歪補正信号Scが混合された入力音声信号S1aを使用した場合の各信号の波形を示している。
【0045】
図3の(b)に示すように、微小入力時においてもPWM信号S5、S6が発生し、図3の(c)に示すように、対応して3値パルス信号S7が発生し、出力音声信号S8が、図3の(d)に示すように、入力音声信号S1に追随した波形になることが分かる。
【0046】
すなわち、正弦波状の歪補正信号Scが入力音声信号S1に対して加えられていることから、図5の(b)−(d)に示したPWM信号休止に伴い微小入力レベル時にのみ発生していた音声歪が、図3の(b)、(c)では、入力レベルに対して分散され、冗長性を有することになり、微小入力信号に対しても出力信号が発生する。そして、無補正時に比べ、出力音声信号S8が入力音声信号S1に追随した波形となることから、スピーカ10から出力される音声に対し、聴感上では無音状態から大音量出力状態までの繋がりがスムーズになることが確認された。
【0047】
また、無入力時における直流バイアス印加時(図6の(a)−(c))と歪補正信号Sc印加時(図2の(a)と(b))のPWM信号S5、S6を比べると、歪補正信号Scの印加時は、正負パルスが交互に発生する頻度が少ない。さらに、図2より歪補正信号Scの印加時は音声が正から負、または負から正に遷移する場合にのみ正負パルスが交互に発生することが分かる。したがって、直流バイアス印加時に比べて効率を良くすることができ、回路電力の増加を抑制することができる。
【0048】
歪補正信号Scを混合するこの実施の形態の方式は、見方を変えれば、歪補正信号Scによる入力音声信号S1のサンプリングとPWMキャリア信号である三角波S3、S4による入力音声信号S1aのサンプリングの2回サンプリングを行う方式といえる。したがって、歪補正信号Scは、サンプリング定理により入力音声信号S1の音声再生帯域上限周波数の2倍以上とし、かつPWM回路24のPWMキャリア信号である三角波S3、S4の周波数の1/2以下で、かつ可聴帯域外という周波数条件を設定する。
【0049】
たとえば、入力音声信号S1の帯域がDC−10[kHz]程度であるとするとき、三角波S2の周波数は、この周波数の10倍程度以上の値、たとえば100−200[kHz]に設定されるので、歪補正信号Scの周波数は20−50[kHz]程度の値に設定すればよい。
【0050】
なお、歪補正信号ScとPWMキャリア信号としての三角波S3、S4に位相ずれがあると、出力音声信号S8にうねりによる雑音が発生することがあるので、これらは同期している必要がある。この実施の形態では、三角波S2に同期した方形波S9を分周回路32で分周した後、ローパスフィルタ回路28により平滑した信号を歪補正信号Scとしているので、簡易に三角波S3、S4に同期した所望の歪補正信号Scを発生することができる。
【0051】
また、この発明は、上述の実施の形態に限らず、この明細書の記載内容に基づき、種々の構成を採り得ることはもちろんである。
【0052】
【発明の効果】
以上説明したように、この発明によれば、原入力信号に歪補正信号を混合しているので、微小入力時においても、この歪補正信号によりPWM信号を発生させることができ、微小入力信号に対して出力信号を発生することができる。
【0053】
そして、原入力信号が音声信号である場合、微小音声入力時の音質が安定化される。
【0054】
また、無入力時において、歪補正信号の周期でPWM信号が発生するが、直流バイアス印加方式に比較して間欠的であり、回路電力消費の増加を抑制することができる。
【図面の簡単な説明】
【図1】この発明の一実施の形態が適用された3値スイッチングD級音声増幅回路のブロック図である。
【図2】歪補正信号が印加されている場合の無信号入力時における動作説明に供される波形図である。
【図3】歪補正信号が印加されている場合の信号入力時における動作説明に供される波形図である。
【図4】従来技術に係る3値スイッチングD級音声増幅回路のブロック図である。
【図5】微小信号の入力時における図4例の動作説明に供される波形図である。
【図6】無信号入力時における直流バイアス印加時の図4例の動作説明に供される波形図である。
【符号の説明】
2、22…3値スイッチングD級音声増幅回路
4、24……PWM回路 6…3値パルス増幅回路
8、28…ローパスフィルタ回路 12…三角波発生回路
14、16…コンパレータ 10…スピーカ
26…歪補正信号発生回路 32…分周回路

Claims (4)

  1. 三角波と入力信号とを比較し、前記入力信号の正側と負側にそれぞれ対応する第1および第2のPWM信号を出力するPWM回路と、
    前記第1および第2のPWM信号を受けて、正、負およびゼロ値からなる3値パルス信号を出力する3値パルス増幅回路と、
    前記3値パルス信号を平滑化して出力信号とするフィルタ回路と、
    原入力信号が小振幅であっても、間欠的に前記PWM信号が出力されるように、歪補正信号を混合し、前記入力信号として出力する歪補正信号発生回路と
    を備えることを特徴とするD級増幅回路。
  2. 請求項1記載のD級増幅回路において、
    前記歪補正信号発生回路は、
    前記三角波に同期した方形波を分周する分周回路と、分周した方形波を平滑化して前記歪補正信号を発生するフィルタ回路と
    を備えることを特徴とするD級増幅回路。
  3. 請求項1または2記載のD級増幅回路において、
    前記歪補正信号の周波数は、前記三角波の周波数の1/2より低く、かつ前記原入力信号の上限周波数の2倍より高い一定周波数とする
    ことを特徴とするD級増幅回路。
  4. 請求項1−3のいずれか1項に記載のD級増幅回路において、
    前記原入力信号が音声信号である
    ことを特徴とするD級増幅回路。
JP2003106493A 2003-04-10 2003-04-10 D級増幅回路 Pending JP2004312606A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003106493A JP2004312606A (ja) 2003-04-10 2003-04-10 D級増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003106493A JP2004312606A (ja) 2003-04-10 2003-04-10 D級増幅回路

Publications (1)

Publication Number Publication Date
JP2004312606A true JP2004312606A (ja) 2004-11-04

Family

ID=33468665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003106493A Pending JP2004312606A (ja) 2003-04-10 2003-04-10 D級増幅回路

Country Status (1)

Country Link
JP (1) JP2004312606A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727409B1 (ko) 2006-02-02 2007-06-13 삼성전자주식회사 펄스폭 변조 방법 및 이를 이용한 디지털 파워앰프
JP2009005302A (ja) * 2007-06-25 2009-01-08 Yamaha Corp デジタルアンプ装置
JP2009005301A (ja) * 2007-06-25 2009-01-08 Yamaha Corp D級アンプ装置
JP2009524951A (ja) * 2006-01-24 2009-07-02 ディー2オーディオ コーポレイション 入力音声信号に超音波信号を加えることによってデジタルアンプの性能を改善するためのシステム及び方法
JP2009250628A (ja) * 2008-04-01 2009-10-29 Mitsubishi Electric Corp ピークホールド回路
JP2011004328A (ja) * 2009-06-22 2011-01-06 Renesas Electronics Corp パルス幅変調回路および電圧帰還型d級増幅回路
CN103151995A (zh) * 2013-03-27 2013-06-12 青岛鼎信通讯股份有限公司 数字三态d类放大器
WO2013094172A1 (ja) * 2011-12-23 2013-06-27 国立大学法人北海道大学 信号再生装置及び信号再生方法
JP2016127483A (ja) * 2015-01-06 2016-07-11 新日本無線株式会社 D級増幅回路

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009524951A (ja) * 2006-01-24 2009-07-02 ディー2オーディオ コーポレイション 入力音声信号に超音波信号を加えることによってデジタルアンプの性能を改善するためのシステム及び方法
KR100727409B1 (ko) 2006-02-02 2007-06-13 삼성전자주식회사 펄스폭 변조 방법 및 이를 이용한 디지털 파워앰프
JP4710879B2 (ja) * 2007-06-25 2011-06-29 ヤマハ株式会社 デジタルアンプ装置
JP2009005302A (ja) * 2007-06-25 2009-01-08 Yamaha Corp デジタルアンプ装置
JP2009005301A (ja) * 2007-06-25 2009-01-08 Yamaha Corp D級アンプ装置
JP4710878B2 (ja) * 2007-06-25 2011-06-29 ヤマハ株式会社 D級アンプ装置
JP2009250628A (ja) * 2008-04-01 2009-10-29 Mitsubishi Electric Corp ピークホールド回路
US8115563B2 (en) 2009-06-22 2012-02-14 Renesas Electronics Corporation Pulse width modulation circuit and voltage-feedback class-D amplifier circuit
JP2011004328A (ja) * 2009-06-22 2011-01-06 Renesas Electronics Corp パルス幅変調回路および電圧帰還型d級増幅回路
US8860523B2 (en) 2009-06-22 2014-10-14 Renesas Electronics Corporation Pulse width modulation circuit and voltage-feedback class-D amplifier circuit
US9124255B2 (en) 2009-06-22 2015-09-01 Renesas Electronics Corporation Pulse width modulation circuit and voltage-feedback class-D amplifier circuit
WO2013094172A1 (ja) * 2011-12-23 2013-06-27 国立大学法人北海道大学 信号再生装置及び信号再生方法
JP2013135244A (ja) * 2011-12-23 2013-07-08 Toyota Central R&D Labs Inc 信号再生装置及び信号再生方法
US9287962B2 (en) 2011-12-23 2016-03-15 National University Corporation Hokkaido University Signal reproduction apparatus and signal reproduction method
CN103151995A (zh) * 2013-03-27 2013-06-12 青岛鼎信通讯股份有限公司 数字三态d类放大器
CN103151995B (zh) * 2013-03-27 2016-04-20 青岛鼎信通讯股份有限公司 数字三态d类放大器
JP2016127483A (ja) * 2015-01-06 2016-07-11 新日本無線株式会社 D級増幅回路

Similar Documents

Publication Publication Date Title
US7109789B2 (en) Modulator—amplifier
US7482870B2 (en) Class D amplifier
JP4710298B2 (ja) D級増幅器
US7459968B2 (en) Audio power amplifier IC and audio system provided with the same
JPH02177607A (ja) パルス幅変調増幅回路
JP4882353B2 (ja) パルス幅変調増幅器
JP2006222852A (ja) デジタルアンプ
US11296685B2 (en) PWM modulator having quantizer calibratable for multi-non-ideal gain-affecting characteristics
JP3820947B2 (ja) D級増幅器
US20120223747A1 (en) Method and Apparatus for Producing Triangular Waveform with Low Audio Band Content
JP2004312606A (ja) D級増幅回路
JP2004048333A (ja) Pwm変調方式d級アンプ
JP2005269580A (ja) 注入同期した自励発振型pwmモジュレータ方式
ES2319423T3 (es) Modulador de oscilacion controlado por ancho de impulso digital.
JP2007259456A (ja) 低歪のd級増幅器
US6943623B2 (en) Amplification circuitry
EP1530288B1 (en) Power amplification circuit
US9203359B2 (en) Amplifier and audio device provided with amplifier
JP2003318666A (ja) デジタルオーディオアンプ
WO2021132375A1 (ja) D級増幅器
KR20010095927A (ko) 펄스변조 신호의 효과적인 스위칭 파워 증폭을 위한 에러보정 방법
JP2007243530A (ja) 音声増幅方法及び音声増幅装置
GB2389724A (en) Class D amplification circuitry with improved noise performance
KR100952176B1 (ko) 디지털 오디오 증폭장치의 구조
JP3150933U (ja) オーディオfm変調アンプ