JP6340191B2 - 電力増幅器 - Google Patents

Description

本発明は、電力増幅器に関し、特に、ＭＯＳＦＥＴを用いたデジタル制御電力増幅器に関する。また、本発明は、かかる電力増幅器を用いた無線通信装置に関する。

ＲＦ通信可能なモバイル通信端末装置の送信モジュールに用いられるデジタル制御増幅器（パワーアンプ）は、デジタルの入力信号に基づいて増幅出力されるパルス信号の電流値を多段の薄膜スイッチングトランジスタ素子に対するオン／オフの切り替え制御により離散的に制御することができる回路である。このように制御されたパルス電流は、所定のフィルタ回路により正弦波信号に変換され、アンテナを介して送信される。

例えば、下記特許文献１は、ワイヤレス通信デバイス用の駆動増幅器を開示する。具体的には、特許文献１は、入力信号電圧を複数の入力信号電流に変換するための複数の電圧−電流トランスデューサと、カスコード段と、を備える装置を開示する。カスコード段は、増幅器利得制御を実現するように電圧−電流トランスデューサに結合され、薄ゲート酸化膜トランジスタと厚ゲート酸化膜トランジスタとを備える。

また、下記特許文献２は、無線インターフェースを備えた情報処理装置用の高周波電力増幅装置を開示する。具体的には、特許文献２は、高周波の入力信号を増幅する電力増幅器と、電力増幅器とこれに電源電圧を供給する電源部との間に設けられ、電源部からの電源電圧を制御する制御回路とを含む高周波増幅装置を開示する。ここで、制御回路は、電力増幅器への入力信号から得られる信号を電力増幅器に応じて定まる歪特性に基づいて補正することにより制御信号を生成し、生成した制御信号により電源電圧を制御することにより供給電源電圧を生成し、生成した供給電源電圧を電力増幅器に供給するように構成される。これにより、高周波増幅装置は、エネルギー効率の優れた歪みの少ない高周波電力の増幅を実現している。

また、下記非特許文献１は、ワイヤレス通信デバイス用の高周波電力増幅装置に関し、入力信号電圧を複数の入力信号電流に変換するための複数のトランジスタと、カスコード段とを備える装置を開示する（同文献図４参照）。図示されるように、カスコード段は、増幅器利得制御を実現するように該トランジスタに結合され、厚ゲート酸化膜トランジスタによって構成される。

ところで、ＲＦ通信に用いられる変調方式として、ポーラ変調（Polar Modulation）方式が知られている。ポーラ変調方式は、アンテナから送信すべきＲＦ信号のポーラ（即ち、位相および振幅）の歪みを補償する変調方式である。一般に、デジタル制御電力増幅器は、ポーラ変調方式に適した回路構成となるため、ポーラ変調方式を用いたモバイル通信端末装置の送信モジュールへの利用が進んでいる。

特表２０１２-５３２５１１号公報 特開２０１３-０７４５６８号公報 Amirpouya Kavousian, and David K. Su, and Mohammad Hekmat, and Alireza Shirvani, and Senior Member, and Bruce A. Wooley, "A Digitally Modulated Polar CMOS Power Amplifier With a 20-MHz Channel Bandwidth" IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 43, NO. 10, OCTOBER 2008

一般に、電子デバイスは、低消費電力であることが求められるが、特に、モバイル通信端末装置は、その性格上、搭載されたバッテリによる駆動時間ができる限り長くなるよう、一層の低消費電力化が求められる。このような電子デバイスの低消費電力化の実現のためには、典型的には、内部のＩＣチップに使用されるパワーアンプの出力変換効率ηを改善することが極めて有効である。

パワーアンプの出力変換効率ηは、パワーアンプに関わる全ての消費電力と出力電力との比であり、該パワーアンプに関わる全電流に起因する。出力変換効率ηを改善するため、とりわけ、薄膜スイッチングトランジスタ素子を流れるスイッチング電流の電流量を削減するいくつかのアプローチが検討されている。

例えば、薄膜スイッチングトランジスタ素子のサイズや配線幅のダウンサイジングはスイッチング電流の削減に有効であるが、かかる物理的なダウンサイジングには製造プロセス上の制約があり、容易なことではない。また、スイッチング駆動電圧を低く設定することもスイッチング電流の削減に同じく有効であるが、このためには出力電流を制御するためのレギュレータ及びキャパシタを含む追加的な回路が必要となる。従って、該追加回路による電力消費も考慮しなければならず、また、該回路に対するレイアウト領域も必要となる。加えて、薄膜スイッチングトランジスタ素子の切り替え速度は非常に高速であるため、レギュレータ回路がＲＦ信号帯域の高周波に追随できないという懸念がある。

また、上述した特許文献１は、ＲＦ駆動増幅器送信機における利得制御の直線性を改善しようとするものであるが、駆動増幅器自体のスイッチング電流の削減を考慮するものではなかった。具体的には、特許文献１の駆動増幅器において、スイッチに供給される電流は、従前通り、駆動回路の電源から供給されるものであった。

さらに、上述した特許文献２は、エネルギー効率の優れた歪みの少ない高周波電力の増幅を実現しようとするものである。しかしながら、そもそも特許文献２は、最も良いエネルギー効率を得られるようにシミュレーション又は実測により電力増幅器における入出力関係から供給電源電圧を求めておき、該電力増幅器の出力パワーに応じて供給電源電圧を切り替えることで、エネルギー効率を改善するものであり、スイッチング電流の削減を考慮するものでなかった。

また、上述した非特許文献１は、高周波電力増幅器における利得制御の直線性を改善しようとするものであるが、電力増幅器自体のスイッチング電流の削減を考慮するものではなかった。非特許文献１の電力増幅器においては、スイッチに供給される電流は、従前通り、高周波電力増幅器の電源から供給されていた。

また、デジタル制御電力増幅器が、出力信号線に電流短形信号を出力する度に、そこに電流高調波が発生する。電流高調波は、出力信号の周波数の整数倍の周波数に、高調波信号を発生させる。従来、このような高調波信号を減衰させるために、例えば、次数の大きなバタワースフィルタ等が必要となり、送信モジュールの部品コスト増大の原因となっている。

さらに、近年では、無線通信端末装置へのデジタル制御電力増幅器の利用が進んでいることから、かかるデジタル制御電力増幅器の低消費電力化が強く望まれている。

そこで、本発明は、低い消費電力で動作し、かつ、高い出力変換効率ηを有する、デジタル制御電力増幅器を提供することを目的とする。

また、本発明は、デジタル制御電力増幅器が出力信号として電流短形信号を出力する際に発生する電流高調波の発生を抑制し、高調波抑制に関わるコストを低く抑えたデジタル制御電力増幅器を提供することを目的とする。

上記課題を解決するための本発明は、以下の技術的特徴乃至は発明特定事項を含んで構成される。

即ち、ある観点に従う本発明は、出力線に接続された少なくとも１つの電力増幅器（スイッチ部）を備えるデジタル制御電力増幅器であって、前記少なくとも一つの電力増幅器は、前記出力線にスイッチング電流を供給するための第１のトランジスタと、前記第１のトランジスタのオン／オフ動作を制御する駆動回路と、を備え、前記駆動回路は、前記出力線を流れる前記スイッチング電流の少なくとも一部に基づいて前記第１のトランジスタを駆動する、デジタル制御電力増幅器である。

かかるデジタル制御電力増幅器によれば、スイッチング電流の少なくとも一部を第１のトランジスタのオン／オフ動作の駆動に用いているので、消費電流の削減を行うことができるようになる。

ここで、前記第１のトランジスタは薄膜トランジスタであっても良いし、また、厚膜トランジスタであっても良い。

また、前記駆動回路は、前記第１のトランジスタのゲートに接続されるインバータ回路を備え得る。前記インバータ回路は、前記スイッチング電流の少なくとも一部に基づいて動作して、前記第１のトランジスタのゲートにスイッチ制御信号を供給するように構成される。

また、前記インバータ回路は、前記第１のトランジスタのドレインとソースとの間の電位差によって動作するように構成される。なお、第１のトランジスタが厚膜トランジスタである場合、前記インバータ回路は厚膜トランジスタであり得る。

さらに、前記少なくとも１つの電力増幅器は、前記第１のトランジスタにカスコード接続された第２のトランジスタを含み得る。

ここで、前記第２のトランジスタは厚膜トランジスタであり得る。

さらにまた、前記デジタル制御電力増幅器は、一対の差動入力端子及び出力端子を有し、該一対の差動入力端子の一方が所定の基準電位に接続され、他方が前記少なくとも１つの電力増幅器の前記第２のトランジスタのソースに接続され、該出力端子が前記少なくとも１つの電力増幅器の前記第２のトランジスタのゲートに接続されるオペアンプをさらに備えても良い。

また、前記少なくとも１つの電力増幅器は、前記第１のトランジスタにカスコード接続された第３のトランジスタを含み得る。

また、前記第１のトランジスタと前記インバータ回路との間に設けられた少なくとも１つの遅延回路をさらに含み得る。

また、前記デジタル制御電力増幅器は、前記出力線のノードに並列的に接続された複数の前記電力増幅器を含むように構成される。

また、別の観点に従う本発明は、上記のように構成されたデジタル制御電力増幅器を含む送信モジュールを備えた無線通信装置である。

さらに、別の観点に従う本発明は、所定の電位の参照電圧信号及び電流制御電圧信号を生成し出力するバイアス回路と、前記バイアス回路から出力される前記参照電圧信号を所定の利得に従って増幅するオペアンプと、前記オペアンプに接続されるとともに、出力線のノードに並列的に接続され、前記オペアンプから出力される増幅された前記参照電圧信号及び前記バイアス回路から出力される前記電流制御電圧信号に基づいて、スイッチング電流を前記出力線に出力する複数の電力増幅器と、を備え、前記複数の電力増幅器のそれぞれは、スイッチ制御信号によってオン／オフ動作を行うトランジスタと、前記トランジスタのオン／オフ動作を制御するためのスイッチ制御信号を出力する駆動回路と、を備え、前記駆動回路は、前記出力線を流れる前記スイッチング電流の少なくとも一部に基づいて前記スイッチ制御信号を生成し、前記トランジスタを駆動する、デジタル制御電力増幅器である。

本発明によれば、デジタル制御電力増幅器は、低い消費電力で動作し、かつ、高い出力変換効率ηを有することができるようになる。

また、本発明によれば、デジタル制御電力増幅器が出力信号として電流短形信号を出力する際に発生する高調波の発生を抑制し、高調波抑制コストを抑えることができるようになる。

本発明の他の技術的特徴、目的、及び作用効果乃至は利点は、添付した図面を参照して説明される以下の実施形態により明らかにされる。

本発明の一実施形態に係るデジタル制御電力増幅器を含む無線通信装置の構成の一例を説明するためのブロックダイアグラムである。 本発明の一実施形態に係るデジタル制御電力増幅器の構成の一例を示す概略回路図である。 本発明の一実施形態に係るデジタル制御電力増幅器における電力増幅器の構成の一例を示す概略回路図である。 図３に示した第１の電力増幅器の構成の概略回路図を示す図である。 図３に示した第２乃至第Ｎの電力増幅器の構成の概略回路図を示す図である。 本発明の一実施形態に係るデジタル制御電力増幅器における出力電圧と消費電流との関係を数値計算シミュレーションにより示した図である。 本発明の一実施形態に係るデジタル制御電力増幅器における電力増幅器の概略回路構成の他の例を示す図である。 本発明の一実施形態に係るデジタル制御電力増幅器における電力増幅器の概略回路構成のさらなる他の例を示す図である。 本発明の実施形態に係るデジタル制御電力増幅器における電力増幅器の概略回路構成の他の例を示す図である。 本発明の一実施形態に係るデジタル制御電力増幅器における、出力電流と経過時間との関係を数値計算シミュレーションにより示した図である。

次に、本発明の実施の形態について、図面を参照しつつ説明する。

図１は、本発明の一実施形態に係るデジタル制御電力増幅器を含む無線通信装置の構成の一例を説明するためのブロックダイアグラムである。同図に示すように、無線通信装置１は、例えば、制御回路１０と、送信モジュール２０と、送受分波器３０と、アンテナ４０と、受信モジュール５０と、電源装置６０とを含んで構成される。

制御回路１０は、例えばデータプロセッサ及びメモリ（図示せず）を含んで構成され、送信モジュール２０及び受信モジュール５０を統括的に制御して、無線通信を実現する回路である。即ち、制御回路１０は、送信すべきデジタル信号に基づいて信号生成を行い、これを送信モジュール２０に出力するとともに、受信信号を受信モジュール５０から受け取る。また、制御回路１０は、送信時、送信モジュール２０の電力増幅率を制御するための振幅変調信号ＳＡＭＰと、周波数・位相の変調を制御するための周波数・位相変調信号ＳＦＲＱＰＨＺとを、送信モジュール２０に出力する。

送信モジュール２０は、例えば、振幅変調器２２と、周波数・位相変調器２４と、デジタル制御電力増幅器２６と、信号変換器２８とを含んで構成される。送信モジュール２０は、制御回路１０から入力される送信すべきデジタル信号、振幅変調信号ＳＡＭＰ及び周波数・位相変調信号ＳＦＲＱＰＨＺに基づいて、アナログの正弦波信号を生成し、送受分波器３０に出力する。送信モジュール２０で生成されたアナログの正弦波信号は、無線信号として、アンテナ４０を介して送信される。

より具体的には、送信モジュール２０では、デジタル制御電力増幅器２６が、制御回路１０から周波数・位相変調器２４を介して入力される周波数位相制御信号ＤＩＮに対して、同じく制御回路１０から振幅変調器２２を介して入力される振幅制御信号ＳＥＬに従って、その電流を調整し、出力端子ＴＸ＿ＯＵＴを介して該調整したデジタルの電流短形信号を出力する。つまり、デジタル制御電力増幅器２６は、典型的には、出力すべき信号電流量をデジタル的に制御する機能を有する。本実施形態のデジタル制御電力増幅器２６は、後述するように、出力線を介して出力すべき信号電流量をデジタル的に制御するために必要な電力の少なくとも一部を、該出力線から供給することで、低消費電力での動作を可能としている（図２乃至図４参照）。デジタル制御電力増幅器２６により増幅された信号は、信号変換器２８に入力される。

振幅変調器２２は、制御回路１０から入力される、送信すべきデジタル信号及び振幅変調信号ＳＡＭＰに基づいて、振幅制御信号ＳＥＬを生成し、デジタル制御電力増幅器２６に出力する。

周波数・位相変調器２４は、制御回路１０から入力される、送信すべきデジタル信号及び周波数・位相変調信号ＳＦＲＱＰＨＺに基づいて、周波数・位相制御信号ＤＩＮを生成し、デジタル制御電力増幅器２６に出力する。

信号変換器２８は、例えばローパスフィルタ等のフィルタ回路である。信号変換器２８は、デジタル制御電力増幅器２６から入力される送信すべきデジタルの電流矩形信号を所望のアナログの正弦波信号に変換する。

送受分波器３０は、例えばデュプレクサ乃至はダイプレクサであり、送信モジュール２０から出力される送信信号とアンテナ４０を介して受信した受信信号とを、電気的に分離する。即ち、送受分波器３０は、送受信信号を正しくルーティングし、送信信号が受信モジュールに入り込むことを防止する。なお、代替例として、送受分波器３０は、例えば送受切替器に置き換えられても良い。

アンテナ４０は、送信モジュール２０から送受分波器３０を介して受け取った送信信号を無線信号として発信するとともに、無線信号として受け取った受信信号を、送受分波器３０を介して受信モジュール５０に出力する。

受信モジュール５０は、例えば、信号増幅器５２と、周波数変換器５４と、中間周波増幅器５６と、復調器５８とを含んで構成される。受信モジュール５０は、アンテナ４０により受信した受信信号を増幅し、該受信信号に対して、ノイズを除去した後、デジタル信号に変換し、制御回路１０に該デジタル信号を出力する。

信号増幅器５２は、例えば低雑音増幅器であり、アンテナ４０を介して送受分波器３０より入力される受信用信号を増幅し、受信信号の不要な周波数成分を除去し、周波数変換器５４に出力する。

周波数変換器５４は、例えば混合器であり、信号増幅器５２から入力される受信信号の周波数を、一定の低い周波数に変換し、中間周波増幅器５６へ出力する。

中間周波増幅器５６は、周波数変換器５４から入力される受信信号を、復調可能なまでに増幅し、受信信号の不要な周波数成分を除去し、復調器５８へ出力する。

復調器５８は、中間周波増幅器５６から入力される受信信号を、正弦波からデジタル信号に変換し、制御回路１０へ出力する。

電源装置６０は、送信モジュール２０や受信モジュール５０、あるいは制御回路１０といった無線通信装置１内の電子回路要素に必要な電力を供給する。

図２は、本発明の一実施形態に係るデジタル制御電力増幅器の構成の一例を示す概略回路図である。同図に示すように、本実施形態のデジタル制御電力増幅器２６は、例えば、バイアス回路２６１と、オペアンプ２６２と、多段構成の複数の電力増幅器２６３と、キャパシタ２６４及び２６５とを含んで構成される。デジタル制御電力増幅器２６は、典型的には、振幅制御信号ＳＥＬによる制御の下、出力線ＴＸ＿ＯＵＴに供給される電流量を調整する回路である。つまり、出力線ＴＸ＿ＯＵＴに接続されたアンテナ４０（図１参照）に供給される電流量は、デジタル制御電力増幅器２６によって制御される。

バイアス回路２６１は、オペアンプ２６２及び複数の電力増幅器２６３に、必要な電圧を供給する回路である。即ち、バイアス回路２６１は、所定の電位を持つ基準入力電圧信号ＶＲＥＦ及び電流制御電圧信号ＶＢを生成する。基準入力電圧信号ＶＲＥＦは、オペアンプ２６２の非反転入力端子＋に入力され、電流制御電圧信号ＶＢは、電力増幅器２６３のＶＢ端子に入力される。

オペアンプ２６２は、バイアス回路２６１と例えば一段目の電力増幅器２６３(1)との間に設けられ、バイアス回路２６１より出力される基準入力電圧信号ＶＲＥＦの電位を所定の利得に従って増幅する差動増幅器である。オペアンプ２６２は、かかる増幅機能を、後述する電力増幅器２６３(1)に含まれるトランジスタＴＲ１（図４参照）との負帰還回路を構成することで実現する。即ち、オペアンプ２６２は、非反転入力端子＋で基準入力電圧信号ＶＲＥＦを、反転入力端子−で帰還入力信号ＯＰＦＥＤを受け取り、出力端子Ｙより出力信号ＶＣＡＳを出力する。

複数の電力増幅器２６３のそれぞれは、典型的には、電源線ＶＤＤと、接地線ＧＮＤの間に設けられる。複数の電力増幅器２６３は、振幅制御信号ＳＥＬの制御の下、出力線ＴＸ＿ＯＵＴのオン（導通状態）／オフ（非導通状態）を切り替えて、出力線ＴＸ＿ＯＵＴの電流量をデジタル的に制御する回路である。本例では、複数の電力増幅器２６３のそれぞれは、出力線ＴＸ＿ＯＵＴに接続されたアンテナ４０に対する電流の供給／遮断を行う。本実施形態の複数の電力増幅器２６３は、出力線ＴＸ＿ＯＵＴのスイッチングを行う電源スイッチドライバＩＮＶ（図４参照）の動作に必要な電力を、電源線ＶＤＤからではなく出力線ＴＸ＿ＯＵＴから供給する電流回生機能を有し、低消費電力で動作する機能を有する。

キャパシタ２６４及び２６５は、バイパスコンデンサとして用いられる、例えば、セラミックコンデンサ、或いは容量セルである。キャパシタ２６４は、オペアンプ２６２の出力線ＶＣＡＳと接地線ＧＮＤとの間に設けられ、キャパシタ２６５は、電流制御電圧信号ＶＢと接地線ＧＮＤとの間に設けられる。キャパシタ２６４及び２６５は、これらに接続されている信号線を介する信号に含まれるノイズ成分の除去と、電位の急峻な変動の緩和とを行う。

図３、図４Ａ及び図４Ｂは、本発明の一実施形態に係るデジタル制御電力増幅器における電力増幅器の構成の一例を示す概略回路図であって、特に、図３は、図２に示したデジタル制御電力増幅器２６における電力増幅器２６３の構成を詳細に示す。また、図４Ａは図３に示した第１の電力増幅器の概略回路図を示しており、図４Ｂは図３に示した第２乃至第Ｎの電力増幅器の概略回路図を示している。

図４Ａを参照して、電力増幅器２６３(１)は、トランジスタＴＲ１と、トランジスタＴＲ２と、トランジスタＴＲ３と、選択回路ＭＵＸと、電源スイッチドライバＩＮＶとを含んで構成される。

トランジスタＴＲ１は、電源スイッチとして機能し、例えば薄膜Ｎ型ＭＯＳＦＥＴを含んで構成される。即ち、トランジスタＴＲ１のドレインＤ１はトランジスタＴＲ２のソースＳ２に接続され、ソースＳ１はトランジスタＴＲ３のドレインＤ３に接続される。また、トランジスタＴＲ１のゲートＧ１は、後述する電源スイッチドライバＩＮＶの出力端子に接続される。これによって、トランジスタＴＲ１は、出力線ＴＸ＿ＯＵＴへの電流供給のオン／オフを切り替える。なお、本例では、トランジスタＴＲ１は、薄膜Ｎ型ＭＯＳＦＥＴにより構成されているが、これに限られるものでなく、例えば、薄膜Ｐ型ＭＯＳＦＥＴであっても良いし、或いは、厚膜トランジスタ等であっても良い。

トランジスタＴＲ２は、例えば厚膜Ｎ型ＭＯＳＦＥＴを含んで構成される。トランジスタＴＲ２のドレインＤ２は出力線ＴＸ＿ＯＵＴに接続され、ソースＳ２はトランジスタＴＲ１のドレインＤ１及びオペアンプ２６２（図２参照）の反転入力端子−に接続され、ゲートＧ２は電源線ＶＣＡＳに接続される。これによって、トランジスタＴＲ２は、オペアンプ２６２（図２参照）と負帰還を構成し、基準入力電圧信号ＶＲＥＦ（図２参照）の電位を増幅し、出力線ＴＸ＿ＯＵＴに出力する。また、トランジスタＴＲ２は、オペアンプ２６２（図２参照）と負帰還回路を構成することで、カスコード回路としての機能を有する。トランジスタＴＲ２とオペアンプ２６２とで構成されるカスコード回路は、トランジスタＴＲ２のソースＤ２の電位を一定範囲の値に保つことにより、トランジスタＴＲ１のドレインＤ１とソースＳ１の間、及びトランジスタＴＲ２のドレインＤ２とソースＳ２の間に印加される電圧の変化によって生じるチャネル長変調効果による、出力電流の変調効果を抑制する。これにより、デジタル制御電力増幅器２６の出力電圧は、振幅制御信号ＳＥＬにより、比例的に制御されることになる。なお、本例では、トランジスタＴＲ２は、厚膜Ｎ型ＭＯＳＦＥＴにより構成されているが、これに限られるものでなく、例えば、厚膜Ｐ型ＭＯＳＦＥＴ等であっても良い。

トランジスタＴＲ３は、例えば薄膜Ｎ型ＭＯＳＦＥＴを含んで構成される。即ち、トランジスタＴＲ３のドレインＤ３はトランジスタＴＲ１のソースＳ１に接続され、ソースＳ３は接地線ＧＮＤに接続される。また、トランジスタＴＲ３のゲートＧ３は、バイアス回路２６１（図２参照）の電流制御電圧信号ＶＢが入力される。これによって、トランジスタＴＲ３は、ドレインＤ３に接続される出力線ＴＸ＿ＯＵＴに流れる電流を制御する。なお、本例では、トランジスタＴＲ３は、薄膜Ｎ型ＭＯＳＦＥＴにより構成されているが、これに限られるものでなく、例えば、薄膜Ｐ型ＭＯＳＦＥＴであっても良いし、或いは、厚膜トランジスタ等であっても良い。

選択回路ＭＵＸは、例えばマルチプレクサであり、トランジスタＴＲ１のオン／オフを切り替える。選択回路ＭＵＸの電源端子には、電源線ＶＤＤが接続され、接地端子には接地線ＧＮＤが接続される。従って、選択回路ＭＵＸは、データ入力端子Ａ１及びＡ０を介して周波数位相制御信号ＤＩＮ及び接地信号ＧＮＤをそれぞれ受け、選択端子ＳＬを介して受ける振幅制御信号ＳＥＬに従って、周波数位相制御信号ＤＩＮ又は接地信号ＧＮＤを選択し、論理否定を介して出力端子Ｙより出力する。

振幅制御信号ＳＥＬの電位が電源線ＶＤＤ、即ち“Ｈ”の場合、選択回路ＭＵＸは、データ入力端子Ａ１に入力される周波数位相制御信号ＤＩＮを入力信号として選択する。この場合、選択回路ＭＵＸは、周波数位相制御信号ＤＩＮに論理否定を介させて、出力信号として出力する。即ち、周波数位相制御信号ＤＩＮの電位が“Ｈ”の場合、選択回路ＭＵＸは、出力端子Ｙより“Ｌ”を出力し、周波数位相制御信号ＤＩＮの電位が接地線ＧＮＤの電位、即ち“Ｌ”の場合、出力端子Ｙより“Ｈ”を出力する。

これに対して、振幅制御信号ＳＥＬの電位が“Ｌ”の場合、選択回路ＭＵＸは、データ入力端子Ａ０に入力される接地信号ＧＮＤを入力信号として選択する。この場合、選択回路ＭＵＸは、接地信号ＧＮＤに論理否定を介させて、出力信号として出力するため、出力信号の電位は常に“Ｈ”となる。

電源スイッチドライバＩＮＶは、例えばインバータ回路である。電源スイッチドライバＩＮＶは、選択回路ＭＵＸとトランジスタＴＲ１との間に設けられる。電源スイッチドライバＩＮＶは、入力端子で選択回路ＭＵＸより送信されるスイッチ制御入力信号ＳＷＩＮを受け、出力端子からスイッチ制御信号ＳＷＯＵＴを出力し、トランジスタＴＲ１のオン／オフを切り替える。また、電源スイッチドライバＩＮＶにおいて、電源端子はトランジスタＴＲ１のドレインＤ１に接続され、接地端子はトランジスタＴＲ１のソースＳ１に接続される。即ち、本実施形態では、電源スイッチドライバＩＮＶは、自身の動作に必要な電力を、自身が駆動するトランジスタＴＲ１の出力線ＴＸ＿ＯＵＴから得ることができるように構成されている。

このように、電源スイッチドライバＩＮＶの出力端子は、トランジスタＴＲ１のゲートＧ１に接続されているため、トランジスタＴＲ１は、自身を駆動するための電力を電源線ＶＤＤからではなく、出力線ＴＸ＿ＯＵＴから得る。従って、トランジスタＴＲ１における電源線ＶＤＤから供給されるスイッチング電流は削減される。

また、トランジスタＴＲ１のスイッチング電流が出力電流に加わるため、出力線ＴＸ＿ＯＵＴに流れる出力電流は増加することになる。

上述したように、出力変換効率ηは、デジタル制御電力増幅器２６の全消費電力と出力電力との比である。従来のデジタル制御電力増幅器は、電源スイッチドライバＩＮＶの動作に必要な電力を電源線ＶＤＤから供給されるように構成される。これに対して、本実施形態は、電源スイッチドライバＩＮＶの動作に必要な電力を出力線ＴＸ＿ＯＵＴから供給されるように構成される。従って、本実施形態によれば、デジタル制御電力増幅器２６における消費電力の削減と出力線ＴＸ＿ＯＵＴに流れる出力電流の増加とを実現することで、出力変換効率ηの改善を実現する。また、本実施形態によれば、トランジスタＴＲ１に薄膜トランジスタを使用することが可能であるため、出力線ＴＸ＿ＯＵＴに流れる電流量を制御するトランジスタＴＲ１の高速スイッチング動作を可能とする。

図４Ｂに示す電力増幅器２６３(２)〜(ｎ)は、図４Ａに示した電力増幅器２６３(１)の構成から、帰還入力信号ＯＰＦＥＤを伝送する出力線を取り除くことにより得られる。電力増幅器２６３(２)〜(ｎ)におけるトランジスタＴＲ２のドレインＤ２は、出力線ＴＸ＿ＯＵＴに接続され、ソースＳ２はトランジスタＴＲ１のドレインＤ１に接続され、ゲートＧ２は電源線ＶＣＡＳに接続される。即ち、電力増幅器２６３(２)〜(ｎ)におけるトランジスタＴＲ２は、オペアンプ２６２と負帰還回路とを構成していない。トランジスタＴＲ２は、電力増幅器２６３(１)におけるトランジスタＴＲ２とオペアンプ２６２とで構成される負帰還回路が生成するオペアンプ２６２の出力信号ＶＣＡＳをゲートＧ２で受けることで、トランジスタＴＲ２のソースＤ２の電位を一定範囲の値に保ち、トランジスタＴＲ１のドレインＤ１とソースＳ１の間、及びトランジスタＴＲ２のドレインＤ２とソースＳ２の間に印加される電圧の変化によって生じるチャネル長変調効果による、出力電流の変調効果を抑制する。

電力増幅器２６３(２)〜(ｎ)におけるトランジスタＴＲ１及びＴＲ３、選択回路ＭＵＸ、並びに電源スイッチドライバＩＮＶの機能及び構成に関しては、電力増幅器２６３(１)における該回路素子と同じであるため、説明を省略する。

図５は、本発明の一実施形態に係るデジタル制御電力増幅器２６における出力電圧と消費電流との関係を数値計算シミュレーションにより示した図である。図中、比較のため、従来構成のデジタル制御電力増幅器における出力電圧と消費電流との関係も示している（点線）。同図に示すように、トランジスタＴＲ１を駆動する電力をトランジスタＴＲ１の出力線ＴＸ＿ＯＵＴから供給するように構成したデジタル制御電力増幅器２６における全消費電流は、従来の構成を使用したデジタル制御電力増幅器における全消費電流よりも削減される。

本実施形態の電力増幅器２６３は、図３等に示した構成に限られず、種々変形が可能である。図６Ａは、本発明の一実施形態に係るデジタル制御電力増幅器における電力増幅器２６３の概略回路構成の他の例を示す図である。即ち、本変形例は、上記実施形態の構成からトランジスタＴＲ２（即ち、厚膜Ｎ型ＭＯＳＦＥＴ）が取り除かれた構成を示している。また、上記実施形態のトランジスタＴＲ１及びＴＲ３はそれぞれ、例えば厚膜トランジスタのトランジスタＴＲ１Ａ及びＴＲ３Ａとして構成されている。

即ち、本変形例でも同様に、電源スイッチドライバＩＮＶは、自身の動作に必要な電力を、自身が駆動するトランジスタＴＲ１Ａの出力線ＴＸ＿ＯＵＴから得ることができるように、構成されている。

また、本変形例のデジタル制御電力増幅器２６では、電力増幅器２６３のトランジスタＴＲ２は取り除かれているため、オペアンプ２６２及びキャパシタ２６４は取り除かれるか、或いは電気的に分離されるように構成されることになる。

図６Ｂは、本発明の一実施形態に係るデジタル制御電力増幅器における電力増幅器２６３の概略回路構成のさらなる他の例を示す図である。即ち、本変形例は、上記実施形態の構成からトランジスタＴＲ２が取り除かれ、また、トランジスタＴＲ１及びＴＲ３の配置が入れ替えられた構成を示している。また、上記実施形態のトランジスタＴＲ１及びＴＲ３はそれぞれ、例えば厚膜トランジスタのトランジスタＴＲ１Ｂ及びＴＲ３Ｂとして構成されている。

即ち、本変形例でも同様に、電源スイッチドライバＩＮＶは、自身の動作に必要な電力を、自身が駆動するトランジスタＴＲ１Ｂの出力線ＴＸ＿ＯＵＴから得ることができるように、構成されている。

また、本変形例のデジタル制御電力増幅器２６では、電力増幅器２６３のトランジスタＴＲ２が省略されているため、オペアンプ２６２及びキャパシタ２６４もまた取り除かれる、或いは電気的に分離されるように構成されることになる。

図６Ａ及び図６Ｂで示した電力増幅器２６３の構成において、出力線ＴＸ＿ＯＵＴに接続されている全てのトランジスタは厚膜トランジスタであるが、薄膜トランジスタを使用できない場合においても、同様に、上述した全消費電力の削減及び出力変換効率ηの向上を達成することができる。

図７は、本発明の実施形態に係るデジタル制御電力増幅器２６における電力増幅器２６３の概略回路構成の他の例を示す図である。即ち、本実施形態においては、上記実施形態のトランジスタＴＲ１が、出力線ＴＸ＿ＯＵＴに対して並列的に複数個接続されるように構成される。また、本実施形態においては、電源スイッチドライバＩＮＶの出力信号は、複数のトランジスタＴＲ１のそれぞれのゲートＧ１に対して、例えば信号遅延器２６３１を介することによって、段階的に遅れて到達する。

より具体的には、電源スイッチドライバＩＮＶは、例えばインバータ回路である。電源スイッチドライバＩＮＶは、選択回路ＭＵＸとトランジスタＴＲ１(1)との間に設けられる。電源スイッチドライバＩＮＶは、入力端子で選択回路ＭＵＸより送信されるスイッチ制御入力信号ＳＷＩＮを受け、出力端子からスイッチ制御信号ＳＷＯＵＴ(1)を、トランジスタＴＲ１(1)のゲート及び信号遅延器２６３１(1)に対して出力する。

信号遅延器２６３１は、例えば信号配線やバッファ回路であり、自身に入力された信号を所定の時間が経過した後に出力する機能を有する。信号遅延器２６３１(1)は、電源スイッチドライバＩＮＶより出力されるスイッチ制御信号ＳＷＯＵＴ(1)を受け、所定の時間が経過した後、トランジスタＴＲ１(2)及び信号遅延器２６３１(2)に対して出力する。信号遅延器２６３１(2)は、信号遅延器２６３１(1)より出力されるスイッチ制御信号ＳＷＯＵＴ(2)を受け、所定の時間が経過した後、トランジスタＴＲ１(3)及び信号遅延器２６３１(3)に対して出力する。このように、本実施形態において、信号遅延器(n)は、信号遅延器(n-1)の出力信号を受け、所定の時間が経過した後、トランジスタＴＲ１(n+1)及び信号遅延器(n+1)に出力するように構成される。

トランジスタＴＲ１は、電源スイッチとして機能し、例えば薄膜Ｎ型ＭＯＳＦＥＴを含んで構成される。即ち、トランジスタＴＲ１のドレインＤ１はトランジスタＴＲ２のソースＳ２に接続され、ソースＳ１はトランジスタＴＲ３のドレインＤ３に接続される。また、トランジスタＴＲ１(1)のゲートＧ１(1)は、スイッチ駆動回路ＩＮＶの出力端子に接続される。トランジスタＴＲ１(2)のゲートＧ１(2)は、信号遅延器２６３１(1)の出力端子に接続され、トランジスタＴＲ１(3)のゲートＧ１(3)は、信号遅延器２６３１(2)の出力端子に接続される。このように、本実施形態において、トランジスタＴＲ１(n)は、ドレインＤ１(n)はトランジスタＴＲ２のソースＳ２に接続され、ソースＳ１(n)はトランジスタＴＲ３のドレインＤ３に接続され、ゲートＧ１(n)は信号遅延器(n-1)の出力端子に接続される。なお、本例では、トランジスタＴＲ１は、薄膜Ｎ型ＭＯＳＦＥＴにより構成されているが、これに限られるものでなく、例えば、薄膜Ｐ型ＭＯＳＦＥＴであっても良いし、或いは、厚膜トランジスタ等であっても良い。

トランジスタＴＲ２、トランジスタＴＲ３、及び選択回路ＭＵＸの機能及び構成に関しては、上記実施形態と同じであるため、説明を省略する。

本実施形態は、デジタル制御電力増幅器２６が出力信号として電流短形信号を出力する度に発生する出力線ＴＸ＿ＯＵＴにおける電流高調波を抑制する機能を有する。即ち、本実施形態においては、電源スイッチドライバＩＮＶから出力される信号が、幾つかの信号遅延器２６３１(1)〜(n-1)を介して、複数のトランジスタＴＲ１(1)〜(n)のそれぞれのゲートＧ１(1)〜(n)に段階的に遅れて到達することで、複数のトランジスタＴＲ１(1)〜(n)は、それぞれ信号遅延器２６３１が有する遅延量の時間分ずつ遅れたタイミングで駆動する。

これにより、出力線ＴＸ＿ＯＵＴから見た場合の、複数のトランジスタＴＲ１(1)〜(n)の相互コンダクタンスの合計値は段階的に変化し、出力線ＴＸ＿ＯＵＴに流れる出力電流の急峻な変化は緩和される。従って、出力線ＴＸ＿ＯＵＴに流れる電流の急峻な変化が緩和されるため、出力線ＴＸ＿ＯＵＴに注入されるパルス状電流高調波の発生は抑制される。

図８は、本発明の一実施形態に係るデジタル制御電力増幅器における、出力電流と経過時間との関係を数値計算シミュレーションにより示した図である。同図に示すように、出力線ＴＸ＿ＯＵＴに対して、トランジスタＴＲ１を並列的に複数個接続し、それぞれのトランジスタＴＲ１(1)〜(n)を段階的に駆動させることで、デジタル制御電力増幅器２６が出力線ＴＸ＿ＯＵＴに、出力信号として電流短形信号を出力する際に発生する電流高調波の発生は、抑制されることがわかる。

上記各実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。

例えば、本明細書に開示される方法においては、その結果に矛盾が生じない限り、ステップ、動作又は機能を並行して又は異なる順に実施しても良い。説明されたステップ、動作及び機能は、単なる例として提供されており、ステップ、動作及び機能のうちのいくつかは、発明の要旨を逸脱しない範囲で、省略でき、また、互いに結合させることで一つのものとしてもよく、また、他のステップ、動作又は機能を追加してもよい。

また、本明細書では、さまざまな実施形態が開示されているが、一の実施形態における特定のフィーチャ（技術的事項）を、適宜改良しながら、他の実施形態に追加し、又は該他の実施形態における特定のフィーチャと置換することができ、そのような形態も本発明の要旨に含まれる。

本発明は、ＭＯＳＦＥＴを用いた増幅器を含む半導体集積回路の分野に広く利用することができる。

１…無線通信装置
１０…制御回路
２０…送信モジュール
２２…振幅変調器
２４…周波数・位相変調器
２６…デジタル制御電力増幅器
２８…信号変換器
３０…送受分波器
４０…アンテナ
５０…受信モジュール
５２…信号増幅器
５４…周波数変換器
５６…中間周波変換器
５８…復調器
６０…電源装置
２６１…バイアス回路
２６２…オペアンプ
２６３…電力増幅器
２６４…キャパシタ
２６５…キャパシタ
２６３１…信号遅延器

Claims (11)

1. 出力線に接続された少なくとも一つの電力増幅器を備えるデジタル制御電力増幅器であって、
   前記少なくとも一つの電力増幅器は、
   前記出力線にスイッチング電流を供給するための第１のトランジスタと、
   前記第１のトランジスタのオン／オフ動作を制御する駆動回路と、を備え、
   前記駆動回路は、前記第１のトランジスタのゲートにスイッチ制御信号を供給するためのインバータ回路を備え、
   前記インバータ回路は、前記スイッチ制御信号を供給するために必要な駆動電力が前記出力線を流れる前記スイッチング電流によって供給されるように、前記第１のトランジスタのドレインとソースとに接続される、
   デジタル制御電力増幅器。
2. 前記第１のトランジスタは薄膜トランジスタである、請求項１記載のデジタル制御電力増幅器。
3. 前記インバータ回路は、前記第１のトランジスタのドレインとソースとの間の電位差によって動作する、請求項１記載のデジタル制御電力増幅器。
4. 前記少なくとも１つの電力増幅器は、前記第１のトランジスタにカスコード接続された第２のトランジスタを含む、請求項１記載のデジタル制御電力増幅器。
5. 前記第２のトランジスタは厚膜トランジスタである、請求項４記載のデジタル制御電力増幅器。
6. 一対の差動入力端子及び出力端子を有し、該一対の差動入力端子の一方が所定の基準電位に接続され、他方が前記少なくとも１つの電力増幅器の前記第２のトランジスタのソースに接続され、該出力端子が前記少なくとも１つの電力増幅器の前記第２のトランジスタのゲートに接続されるオペアンプをさらに備える、
   請求項４記載のデジタル制御電力増幅器。
7. 前記少なくとも１つの電力増幅器は、前記第１のトランジスタにカスコード接続された第３のトランジスタを含む、請求項５記載のデジタル制御電力増幅器。
8. 前記第１のトランジスタに並列的に接続された少なくとも１つの別の第１のトランジスタをさらに含み、前記第１のトランジスタ及び前記別の第１のトランジスタのそれぞれのゲートと前記インバータ回路の出力端子との間に設けられた複数段の遅延回路をさらに含む、請求項１乃至７のいずれか一項に記載のデジタル制御電力増幅器。
9. 前記電力増幅器は、前記出力線のノードに並列的に接続された複数の前記電力増幅器を含む、請求項１記載のデジタル制御電力増幅器。
10. 請求項１乃至９のいずれか一項に記載された電力増幅器を含む送信モジュールを備えた無線通信装置。
11. 所定の電位の基準入力信号及び電流制御信号を生成し出力するバイアス回路と、
    前記バイアス回路から出力される前記基準入力信号を所定の利得に従って増幅するオペアンプと、
    前記オペアンプに接続されるとともに、出力線のノードに並列的に接続され、前記オペアンプから出力される増幅された前記基準入力信号及び前記バイアス回路から出力される前記電流制御信号に基づいて、スイッチング電流を前記出力線に出力する複数の電力増幅器と、を備え
    前記複数の電力増幅器のそれぞれは、
    スイッチ制御信号によってオン／オフ動作を行うトランジスタと、
    前記トランジスタのオン／オフ動作を制御するためのスイッチ制御信号を前記トランジスタのゲートに出力する駆動回路と、を備え、
    前記駆動回路は、前記スイッチ制御信号を供給するために必要な駆動電力が前記出力線を流れる前記スイッチング電流によって供給されるように、前記トランジスタのドレインとソースとに接続される、
    デジタル制御電力増幅器。