JP5114226B2 - 半導体スイッチ回路 - Google Patents
半導体スイッチ回路 Download PDFInfo
- Publication number
- JP5114226B2 JP5114226B2 JP2008013917A JP2008013917A JP5114226B2 JP 5114226 B2 JP5114226 B2 JP 5114226B2 JP 2008013917 A JP2008013917 A JP 2008013917A JP 2008013917 A JP2008013917 A JP 2008013917A JP 5114226 B2 JP5114226 B2 JP 5114226B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- output
- power signal
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
特に、近年、携帯電話においては、GSM方式、WCDMA方式、CDMA方式などの多モード、多バンド化が進み、これに対応して、複数の経路間の切替をより低損失で行うことができる半導体スイッチが必要となってきている。
このような半導体スイッチに要求される重要な特性として、送信動作時における高調波ひずみ特性がある。ここで、高調波ひずみ特性とは、半導体スイッチに大電力の送信信号を入力した際に、送信入力信号周波数の整数倍の周波数において発生する歪み成分を示すものである。
ところで、高調波歪み電力は、一般に、入力電力の増加に対して2倍高調波では入力電力の2乗、3倍高調波では入力電力の3乗に比例して増大する。このため、特に、GSM方式のように最大で35dBmもの大電力信号を半導体スイッチに入力する場合に、歪み成分を抑圧することは、難易度の高い技術が要求される。
図4には、アンテナスイッチとして機能する半導体スイッチ回路の構成例が示されており、以下、同図を参照しつつ従来のアンテナスイッチについて説明する。
このアンテナスイッチとしての半導体スイッチ回路は、一つのアンテナ端子に対して、送信端子と受信端子のいずれかを、外部からの制御信号によって択一的に選択、接続するための最も簡単な構成例であり、SPDT(Single Pole Double Throw:単極双投)と称される構成を有するものである。なお、送信端子には送信機が、受信端子には受信機が、それぞれ接続される。
この構成例において、アンテナ端子13Aと送信端子11Aとの間には、ディプレッション型FET(以下「DFET」と称する)31Aが設けられ、アンテナ端子13Aと送信端子11A間の通過、非通過を切り替えるスイッチ素子として機能するものとなっている。
また、アンテナ端子13Aと受信端子12Aとの間には、DFET32Aが設けられ、アンテナ端子13Aと受信端子12A間の通過、非通過を切り替えるスイッチ素子として機能するものとなっている。
そして、これらスイッチ素子であるDFET31A〜33Aを動作せしめる電源として、電源電圧供給端子14Aから電源電圧VDDが供給されると共に、スイッチ経路切替信号入力端子15Aには、送信経路と受信経路切り替えのための外部制御信号が供給されるものとなっている。
したがって、図4に示された回路構成におけるスイッチ素子であるDFET31A、DFET32A,DFET33Aのそれぞれのソース、ドレインは、全てVTにバイアスされる。
なお、このような半導体スイッチ回路は、例えば、特許文献1等に開示されている。
上述の従来回路の場合、電源電圧VDDより高い昇圧電圧V1によってスイッチ素子を駆動しているため、ゲートリーク電流は比較的多く、温度が高温になるとより顕著になる。このゲートリーク電流の増加は、先に説明したように、ゲート・ドレイン間、ゲート・ソース間での電圧降下を招き、バイアス電圧VTは、その電圧降下分だけ低下した電圧となるため、大電力送信時の歪み特性の悪化を招くという問題がある。
1又は複数の大電力信号端子と、1又は複数の小電力信号端子のいずれか一方と、1又は複数の出力信号端子との接続を選択的に切り替えて、所望する通過経路を形成可能に構成されてなる半導体スイッチ回路であって、
外部からの制御信号に応じて通過経路を選択するデコーダ回路と、
前記デコーダ回路の出力に応じて、前記1又は複数の大電力信号端子の一つと前記1又は複数の出力端子の一つ、又は、前記1又は複数の小電力信号端子の一つと前記1又は複数の出力端子の一つとを接続状態とする複数のスイッチ素子を有してなるスイッチ回路と、を具備してなり、
前記スイッチ回路は、前記大電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、電界効果トランジスタがスイッチ素子としてそれぞれ直列に設けられてなる一方、前記小電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、直列接続された電界効果トランジスタとダイオードが、それぞれ直列に、かつ、前記ダイオードが前記小電力信号端子から前記出力端子へ順方向となるようにして前記出力端子側に設けられてなることで受信動作時には前記直列接続された電界効果トランジスタを通じて前記ダイオードに順方向電圧が印加されるよう構成されてなるものである。
かかる構成において、外部から供給される電源電圧を昇圧する昇圧回路を具備し、前記デコーダ回路は、電源電圧と前記昇圧回路の出力電圧で駆動され、スイッチ素子を導通状態とする場合にはスイッチ素子に対して前記昇圧回路の出力電圧を供給し、当該スイッチ素子を駆動するよう構成されてなるものが好適である。
さらに、1又は複数の大電力信号端子と、1又は複数の小電力信号端子のいずれか一方と、1又は複数の出力信号端子との接続を選択的に切り替えて、所望する通過経路を形成可能に構成されてなる半導体スイッチ回路であって、
外部からの制御信号に応じて通過経路を選択するデコーダ回路と、
前記デコーダ回路の出力に応じて、前記1又は複数の大電力信号端子の一つと前記1又は複数の出力端子の一つ、又は、前記1又は複数の小電力信号端子の一つと前記1又は複数の出力端子の一つとを接続状態とする複数のスイッチ素子を有してなるスイッチ回路と、
外部から供給される電源電圧を昇圧する昇圧回路と、を具備してなり、
前記スイッチ回路は、前記大電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、電界効果トランジスタがスイッチ素子としてそれぞれ直列に設けられてなる一方、前記小電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、直列接続された電界効果トランジスタとダイオードが、それぞれ直列に、かつ、前記ダイオードが前記小電力信号端子から前記出力端子へ順方向となるようにして前記出力端子側に設けられ、
前記デコーダ回路は、導通状態とするスイッチ素子に対して前記昇圧回路の出力電圧を供給し、当該スイッチ素子を駆動するよう構成されてなり、
前記スイッチ回路は、前記小電力信号端子に対して並列に設けられたスイッチ素子としての電界効果トランジスタを有し、当該電界効果トランジスタは、そのゲートに外部から供給される電源電圧が印加されてなるものも好適である。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における半導体スイッチ回路の構成例について、図1を参照しつつ説明する。
本発明の実施の形態における半導体スイッチ回路は、送信端子11、受信端子12及びアンテナ端子13を有するスイッチ回路23と、デコーダ回路(図1においては「DEC」と表記)22と、昇圧回路(図1においては「BOOST」と表記)21とを主たる構成要素として構成されてなるものである。
なお、図1においては、スイッチ回路23の内、特に、半導体基板(図示せず)上に設けられる部分を点線で囲んである。
一方、第2のスイッチ素子32のドレイン(又はソース)は、第2のDCカットキャパシタ35を介して受信端子12に接続される一方、ソース(又はドレイン)は、ダイオード39のアノードに接続されている。
このようにダイオード39は、受信端子12から出力端子13へ順方向となるようにして出力端子13側に設けられてたものとなっている。
また、第3のスイッチ素子33のゲートは、第3のゲート抵抗器53を介して電源電圧供給端子14に接続されており、電源電圧がゲート電圧として印加されるようになっている。なお、第3のスイッチ素子33のドレインとソースの間には、第3のドレイン・ソース間抵抗器57が接続されている。
このように第3のスイッチ素子33は、受信端子12に対して並列に設けられたものとなっている。
この昇圧回路21の出力電圧は、デコーダ回路22の入力段に印加されるものとなっている。
最初に、送信状態、すなわち、送信端子11とアンテナ端子13間を通過経路とするべく、スイッチ経路切替信号入力端子15に、所定の制御信号が入力された場合について説明する。
この場合、デコーダ回路22により第1のスイッチ素子31のゲートに、昇圧回路21から入力された昇圧電圧V1が印加される一方、第2のスイッチ素子32のゲートには、論理値Lowに相当する電圧として0Vが印加される。
また、第3のスイッチ素子33のゲートには、電源電圧VDDが印加される。
結局、第3のスイッチ素子33は、導通状態となるため、受信端子12とアンテナ端子13が非通過状態となる際に、シャントスイッチとして機能するものとなっている。
この場合、デコーダ回路22により第2のスイッチ素子32のゲートに、昇圧回路21から入力された昇圧電圧V1が印加される一方、第1のスイッチ素子31のゲートには、論理値Lowに相当する電圧として0Vが印加される。
また、第3のスイッチ素子33ゲートには、電源電圧VDDが印加される。
第2のスイッチ素子32は、送信状態における第1のスイッチ素子31同様、ソース、ドレインが、ゲートよりも低い電圧VT=V1−Vfにバイアスされることとなる。このため、第2のスイッチ素子32のドレイン(又はソース)、第2のDCカットキャパシタ35及び第3のスイッチ素子33のドレイン(又はソース)の相互の接続点は、電圧VTにバイアスされることとなる。
一方、第1のスイッチ素子31は、そのゲート電圧が、0Vであるため、第2のスイッチ素子32のドレイン、ソースにおける電圧VTは、ダイオード39に対して順方向電圧として加わることとなり、ダイオード39は導通状態となる。
したがって、第1のスイッチ素子31のソース、ドレイン電圧は、VT−Vfとなり、第1のスイッチ素子31は、非導通状態となる。
結局、受信端子12とアンテナ端子13間が、第2のスイッチ素子32及びダイオード39を介して通過経路とされ、アンテナ端子13から入力された受信信号が受信端子12に得られ、図示されない受信機へ入力されることとなる。
まず、同図において、温度変化を表す軸を横軸としてこれを正面に見て、左側の縦軸は、アンテナ端子13における高調波のレベルを、右側の縦軸は、接続点A(図1参照)、又は、接続点A´(図4参照)の端子電圧を、それぞれ示している。
これらを比較すると、従来回路の場合、雰囲気温度が上昇するに従い端子電圧が徐々に低下してゆくのに対して、本発明の実施の形態における半導体スイッチ回路にあっては、一定となっており、格段の特性改善がなされていることが確認できるものとなっている。
これらを比較すると、従来回路の場合、雰囲気温度の上昇に伴う上述の端子電圧の低下によって、高調波レベルは比例的に増大し、最大時には、大凡−67dBc付近に至っているのに対して、本発明の実施の形態における半導体スイッチ回路の場合、雰囲気温度の上昇に伴う高調波の若干のレベル上昇はあるものの、最大でも大凡−72dBc強であり、確実に高調波特性の改善がなされたものであることが確認できるものとなっている。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この構成例は、受信経路におけるスイッチ素子を省略したものである。
すなわち、この構成例においては、図1に示された第2のスイッチ素子32を省き、第2のゲート抵抗器52の一端を、第2のスイッチ素子32のゲートに接続するのに代えて、第2のDCカットキャパシタ35とダイオード39のアノードの相互の接続点に接続したものである。
この構成例の場合、第2のスイッチ素子32(図1参照)が省略されているため、その分、送信時のアイソレーション特性が、図1に示された構成例に比して悪化するが、要求されるアイソレーション特性を満たす場合には、回路構成が図1に比して簡素になる利点があるので、かかる構成を用いるようにしても好適である。
また、第1のスイッチ素子31や第2のスイッチ素子32、さらには、第3のスイッチ素子33は、それぞれ複数直列接続するものとしても好適である。
12…受信端子
13…アンテナ端子
14…電源電圧供給端子
15…スイッチ経路切替信号入力端子
22…デコーダ回路
23…スイッチ回路
31…第1のスイッチ素子
32…第2のスイッチ素子
33…第3のスイッチ素子
39…ダイオード
Claims (3)
- 1又は複数の大電力信号端子と、1又は複数の小電力信号端子のいずれか一方と、1又は複数の出力信号端子との接続を選択的に切り替えて、所望する通過経路を形成可能に構成されてなる半導体スイッチ回路であって、
外部からの制御信号に応じて通過経路を選択するデコーダ回路と、
前記デコーダ回路の出力に応じて、前記1又は複数の大電力信号端子の一つと前記1又は複数の出力端子の一つ、又は、前記1又は複数の小電力信号端子の一つと前記1又は複数の出力端子の一つとを接続状態とする複数のスイッチ素子を有してなるスイッチ回路と、を具備してなり、
前記スイッチ回路は、前記大電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、電界効果トランジスタがスイッチ素子としてそれぞれ直列に設けられてなる一方、前記小電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、直列接続された電界効果トランジスタとダイオードが、それぞれ直列に、かつ、前記ダイオードが前記小電力信号端子から前記出力端子へ順方向となるようにして前記出力端子側に設けられてなることで受信動作時には前記直列接続された電界効果トランジスタを通じて前記ダイオードに順方向電圧が印加されることを特徴とする半導体スイッチ回路。 - 外部から供給される電源電圧を昇圧する昇圧回路を具備し、
前記デコーダ回路は、電源電圧と前記昇圧回路の出力電圧で駆動され、スイッチ素子を導通状態とする場合にはスイッチ素子に対して前記昇圧回路の出力電圧を供給し、当該スイッチ素子を駆動するよう構成されてなることを特徴とする請求項1記載の半導体スイッチ回路。 - 1又は複数の大電力信号端子と、1又は複数の小電力信号端子のいずれか一方と、1又は複数の出力信号端子との接続を選択的に切り替えて、所望する通過経路を形成可能に構成されてなる半導体スイッチ回路であって、
外部からの制御信号に応じて通過経路を選択するデコーダ回路と、
前記デコーダ回路の出力に応じて、前記1又は複数の大電力信号端子の一つと前記1又は複数の出力端子の一つ、又は、前記1又は複数の小電力信号端子の一つと前記1又は複数の出力端子の一つとを接続状態とする複数のスイッチ素子を有してなるスイッチ回路と、
外部から供給される電源電圧を昇圧する昇圧回路と、を具備してなり、
前記スイッチ回路は、前記大電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、電界効果トランジスタがスイッチ素子としてそれぞれ直列に設けられてなる一方、前記小電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、直列接続された電界効果トランジスタとダイオードが、それぞれ直列に、かつ、前記ダイオードが前記小電力信号端子から前記出力端子へ順方向となるようにして前記出力端子側に設けられ、
前記デコーダ回路は、導通状態とするスイッチ素子に対して前記昇圧回路の出力電圧を供給し、当該スイッチ素子を駆動するよう構成されてなり、
前記スイッチ回路は、前記小電力信号端子に対して並列に設けられたスイッチ素子としての電界効果トランジスタを有し、当該電界効果トランジスタは、そのゲートに外部から供給される電源電圧が印加されてなることを特徴とする半導体スイッチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008013917A JP5114226B2 (ja) | 2008-01-24 | 2008-01-24 | 半導体スイッチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008013917A JP5114226B2 (ja) | 2008-01-24 | 2008-01-24 | 半導体スイッチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009177488A JP2009177488A (ja) | 2009-08-06 |
JP5114226B2 true JP5114226B2 (ja) | 2013-01-09 |
Family
ID=41032126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008013917A Expired - Fee Related JP5114226B2 (ja) | 2008-01-24 | 2008-01-24 | 半導体スイッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5114226B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4903845B2 (ja) * | 2009-08-31 | 2012-03-28 | 株式会社東芝 | 半導体スイッチ |
US8901989B2 (en) * | 2012-07-26 | 2014-12-02 | Qualcomm Incorporated | Adaptive gate drive circuit with temperature compensation |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114950A (ja) * | 1998-10-07 | 2000-04-21 | Murata Mfg Co Ltd | Spstスイッチおよびspdtスイッチおよびそれを用いた通信機 |
JP2005354279A (ja) * | 2004-06-09 | 2005-12-22 | New Japan Radio Co Ltd | 半導体スイッチ回路 |
JP2006033539A (ja) * | 2004-07-20 | 2006-02-02 | Toshiba Corp | 高周波信号スイッチ回路 |
-
2008
- 2008-01-24 JP JP2008013917A patent/JP5114226B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009177488A (ja) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9876501B2 (en) | Switching power amplifier and method for controlling the switching power amplifier | |
US8054126B2 (en) | Dynamic bias supply devices | |
US9525415B2 (en) | Radio frequency semiconductor switch | |
US20070013432A1 (en) | Semiconductor device and method of controlling the same | |
US9020448B2 (en) | Switch control circuit, semiconductor device, and radio communication device | |
US9917579B2 (en) | Low power consumption diode switch | |
KR101901693B1 (ko) | 스위칭 회로 및 이를 포함하는 고주파 스위치 | |
US20120068757A1 (en) | Semiconductor switch | |
JP2006025062A (ja) | 高周波スイッチ回路 | |
KR101952857B1 (ko) | 스위칭 회로 및 이를 포함하는 고주파 스위치 | |
JP5114226B2 (ja) | 半導体スイッチ回路 | |
US8476956B2 (en) | Semiconductor switch | |
US10523197B2 (en) | Switch circuit, corresponding device and method | |
US9520838B2 (en) | Inverter type power amplifier | |
JP5524754B2 (ja) | 正負電圧論理出力回路及びこれを用いた高周波スイッチ回路 | |
JP2012186618A (ja) | 半導体スイッチ及び無線機器 | |
JP6910548B2 (ja) | 切替可能なbias回路を有する増幅器 | |
JP2010050769A (ja) | 半導体スイッチ回路 | |
KR101298800B1 (ko) | 주파수 혼합기 | |
JP4928882B2 (ja) | 半導体スイッチ回路 | |
JP2008283277A (ja) | 半導体スイッチ回路 | |
JP5192900B2 (ja) | スイッチ半導体集積回路 | |
US20130005279A1 (en) | Semiconductor switch and wireless device | |
JP2007336425A (ja) | スタンバイ機能付き増幅器 | |
US20190386645A1 (en) | Switching circuit with improved linearity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5114226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |