JP2010050769A - 半導体スイッチ回路 - Google Patents
半導体スイッチ回路 Download PDFInfo
- Publication number
- JP2010050769A JP2010050769A JP2008213527A JP2008213527A JP2010050769A JP 2010050769 A JP2010050769 A JP 2010050769A JP 2008213527 A JP2008213527 A JP 2008213527A JP 2008213527 A JP2008213527 A JP 2008213527A JP 2010050769 A JP2010050769 A JP 2010050769A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- terminal
- level shift
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transceivers (AREA)
Abstract
【解決手段】
第1及び第2のスイッチ素子31,32と、第1のDCカットキャパシタ41を介してのアンテナ端子11との接続点Aは、高周波信号通過経路のバイアス電圧供給点であって、かかる接続点Aには、昇圧回路21の昇圧電圧を降圧して出力するレベルシフト回路23から電圧供給が行われるため、雰囲気温度が高温状態の際に大電力送信が行われても、従来と異なり、非導通状態にある電界効果トランジスタにおけるリーク電流増加に起因する通過経路のバイアス電圧の低下が最小限に抑制され、それと共に高調波歪み特性の悪化が抑圧されるようになっている。
【選択図】図1
Description
特に、最近、携帯電話において、GSM方式、WCDMA方式、CDMA方式などの多モード、多バンド化が促進され、これに対応するよう多数の経路間の切替を低損失で行うことができるスイッチが必要となってきている。
このような用途に用いられる半導体スイッチに要求される重要な特性の1つとして、送信動作時における高調波ひずみ特性がある。かかる高調波ひずみ特性は、半導体スイッチに大電力の送信信号を入力した際に、送信入力信号周波数の整数倍の周波数において発生する歪み成分を示すものである。
ところで、高調波歪み電力は、一般に、入力電力の増加に対して2倍高調波では入力電力の2乗、3倍高調波では入力電力の3乗に比例して増大する。このため、特に、GSM方式のように最大で35dBmもの大電力信号を半導体スイッチに入力する場合に、歪み成分を抑圧することは、難易度の高い技術が要求される。
図4には、アンテナスイッチとして機能する半導体スイッチ回路の構成例が示されており、以下、同図を参照しつつ従来のアンテナスイッチについて説明する。
このアンテナスイッチとしての半導体スイッチ回路は、一つのアンテナ端子に対して、送信端子と受信端子のいずれかを、外部からの制御信号によって択一的に選択、接続するための最も簡単な構成例であり、SPDT(Single Pole Double Through:単極双投)と称される構成を有するものである。なお、送信端子には送信機が、受信端子には受信機が、それぞれ接続される。
この構成例において、アンテナ端子11Aと送信端子12Aとの間には、ディプレッション型FET(以下「DFET」と称する)31Aが設けられ、アンテナ端子11Aと送信端子12A間の通過、非通過を切り替えるスイッチ素子として機能するものとなっている。
また、アンテナ端子11Aと受信端子13Aとの間には、DFET32Aが設けられ、アンテナ端子11Aと受信端子13A間の通過、非通過を切り替えるスイッチ素子として機能するものとなっている。
また、この半導体スイッチ回路には、昇圧回路21Aが組み込まれており、電源電圧VDDよりも高い電圧V1(V1>VDD)が発生、出力されるようになっている。この高い電圧V1によって、スイッチ素子を駆動する。
したがって、図4に示された回路構成におけるスイッチ素子であるDFET31A、DFET32Aのそれぞれのソース、ドレインは、全てVTにバイアスされる。
なお、このような半導体スイッチ回路は、例えば、特許文献1等に開示されている。
ところで、通常、ゲートリーク電流が微少な電流となるよう素子設計されるものとなっているが、一般論として、半導体におけるリーク電流は、電圧、温度の増大に対して指数関数的に増加する。
上述の従来回路の場合、電源電圧VDDより高い昇圧電圧V1によってスイッチ素子を駆動しているため、ゲートリーク電流は比較的多く、温度が高温になるとより顕著になる。
端子電圧VTは、ON状態のDFET31Aのゲートから供給されるので、昇圧電圧に対して、ゲート抵抗器33A、DFET31Aのゲート・ドレイン、及び、ゲート・ソース間電位差だけ低下した電圧として現れる。
上述のようにOFF状態のDFET32Aのゲートリーク電流が増加すると、特に、ゲート抵抗器33Aでの電圧降下が増大するため、端子電圧VTは低下してしまう。したがって、従来の回路にあっては、OFF状態のDFET32Aのゲートリーク電流が増加する高温では端子電圧VTが低下し、それに伴ってひずみ特性が悪化するという問題があった。
複数の個別高周波入出力端子と、少なくとも1つの共通高周波入出力端子とを有し、前記複数の個別高周波入出力端子のいずれか1つと、前記共通高周波入出力端子との接続を選択的に切り替えて、所望する通過経路が形成可能に構成されてなる半導体スイッチ回路であって、
回路外部から入力された電圧をレベルシフトして前記通過経路に対するバイアス電圧として出力するよう構成されてなるレベルシフト回路を具備してなるものである。
かかる構成において、前記複数の個別高周波入出力端子と前記共通高周波入出力端子との間に、それぞれ配されてその導通・非導通が外部から制御可能な複数のスイッチ素子を有してなるスイッチ回路と、
外部からの制御信号に応じて、所望する通過経路の形成に必要な前記スイッチ素子を導通状態とするデコーダ回路と、
外部から供給される電源電圧を昇圧し、前記デコーダ回路へ供給する昇圧回路とを有し、
前記レベルシフト回路は、前記昇圧回路の昇圧電圧を降圧して前記通過経路のバイアス電圧として出力するよう構成されてなるものが好適である。
さらに、上述の構成において、前記レベルシフト回路は、前記通過経路のバイアス電圧供給点と前記昇圧回路との間において直列接続されたダイオードあるいは電界効果トランジスタ及び抵抗器と、前記ダイオードあるいは電界効果トランジスタと抵抗器の接続点とグランドとの間に接続されたキャパシタとを有してなり、前記ダイオードは、前記昇圧回路から前記通過経路のバイアス電圧供給点へ順方向となるように設けられてなるものが好適である。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における半導体スイッチ回路の構成例について、図1を参照しつつ説明する。
本発明の実施の形態における半導体スイッチ回路は、共通高周波入出力端子としてのアンテナ端子11、個別高周波入出力端子としての送信端子12、及び、受信端子13を有するスイッチ回路20と、デコーダ回路(図1においては「DEC」と表記)22と、昇圧回路(図1においては「BOOST」と表記)21と、レベルシフト回路23とを主たる構成要素として構成されてなるものである。
この構成例においては、第1及び第2のスイッチ素子31,32は、具体的には、ディプレッション型電界効果トランジスタ(DFET)を用いたものとなっている。
そして、第1のスイッチ素子31のゲートは、第1のゲート抵抗器33を介してデコーダ回路22の第1の出力段24に接続されており、後述するように選択される高周波信号の通過経路に応じて、所定のスイッチ制御電圧が印加されるようになっている。
なお、第1のスイッチ素子31のドレインとソースの間には、第1のドレイン・ソース間抵抗器35が接続されている。
そして、第2のスイッチ素子32のゲートは、第2のゲート抵抗器34を介してデコーダ回路22の第2の出力段25に接続されており、後述するように選択される高周波信号の通過経路に応じて、所定のスイッチ制御電圧が印加されるようになっている。なお、第2のスイッチ素子32のドレインとソースの間には、第2のドレイン・ソース間抵抗器36が接続されている。
また、第1のスイッチ素子31のソース(又はドレイン)と第2のスイッチ素子32のソース(又はドレイン)との接続点Aと、グランドとの間には抵抗器44が接続されている。
なお、デコーダ回路22には、電源電圧供給端子14及び逆電圧防止用ダイオード48を介して外部から印加される電源電圧VDDが供給されるようになっていると共に、次述する昇圧回路21からの昇圧電圧も供給されるようになっている。
この昇圧回路21の出力電圧は、デコーダ回路22の駆動電源として用いられると共に、後述するレベルシフト回路23にも印加されるものとなっっている。
なお、この昇圧回路21には、デコーダ回路22と共にスイッチ経路切替信号入力端子15へ印加される制御信号が入力されて、昇圧動作の制御に供されるようになっている。
本発明の実施の形態におけるレベルシフト回路23は、レベルシフト用ダイオード46と抵抗器45とバイパスキャパシタ47とを有して構成されたものとなっている。
そして、抵抗器45とレベルシフト用ダイオード46のカソードとの接続点とグランドとの間には、バイパスキャパシタ47が直列接続されて設けられている。
最初に、送信状態、すなわち、送信端子12とアンテナ端子11間を通過経路とすべく、スイッチ経路切替信号入力端子15に、所定の制御電圧が入力された場合について説明する。
この場合、デコーダ回路22により第1のスイッチ素子31のゲートに、スイッチ制御電圧として論理値Highに相当する電圧VC1が印加される一方、第2のスイッチ素子32のゲートには、スイッチ制御電圧として論理値Lowに相当する電圧0Vが印加される。
さらに、第1のスイッチ素子31のゲート・ソース間は、ショットキー接合の順方向バイアスとなるため、順方向電位Vfの電位差が生ずる。したがって、高周波信号が伝達される信号経路の直流電位である端子電圧VT、すなわち、第1のスイッチ素子31のドレイン、ソース電位は、下記する式で表されるものとなる。
一方、本発明の実施の形態におけるレベルシフト回路23も、通常動作において、電流供給を制限するように設計することにより、結局、端子電圧VTは、従来回路同様に、第1のスイッチ素子31を経由するルートと、抵抗器44を経由するルートによって決定される。
レベルシフト回路23は、かかる状態において、主たる電流供給源となるよう設計されるものとなっている。
なお、図2においては、本発明の実施の形態の半導体スイッチ回路における端子電圧VTが、雰囲気温度が室温時と高温時のそれぞれについて示されると共に、従来回路(図4参照)についても同様に示されている。
まず、同図において、温度変化を表す軸を横軸としてこれを正面に見て、左側の縦軸はアンテナ端子11における高調波のレベルを、右側の縦軸は図1に示された回路構成における接続点A、又は、図4に示された従来回路における接続点A´の端子電圧をそれぞれ示している。
同図において、符号aが付された実線の特性線は、本発明の実施の形態における半導体スイッチ回路の雰囲気温度変化に対する接続点Aにおける端子電圧の変化を示し、符号cが付された点線の特性線は、従来回路(図4参照)の雰囲気温度変化に対する接続点A´における端子電圧の変化を示している。
これらを比較すると、従来回路の場合、雰囲気温度の上昇に伴う上述の端子電圧の低下によって、高周波レベルは比例的に増大し、最大時には、約−67dBc付近に至っているのに対して、本発明の実施の形態における半導体スイッチ回路にあっては、35℃以上において雰囲気温度の上昇に伴う高調波レベルの若干の上昇はあるものの、最大でも約−71dBcであり、確実に高調波特性の改善がなされたものであることが確認できるものとなっている。
特に、高周波入出力端子が多い場合には、OFF状態のスイッチ数が多くなるため、スイッチ数に比例して増加するゲートリーク電流に対して本発明の効果はより顕著になる。
またさらに、本発明の実施の形態におけるレベルシフト回路23においては、レベルシフト用ダイオード46を単独で用いるようにしたが、複数直列接続して用いるようにしても良い。また、ダイオードに代えて、電界効果トランジスタを用いるようにしても良い。
さらに、本発明は、昇圧回路21、デコーダ回路22,スイッチ回路20、及び、レベルシフト回路23を集積回路化して、1チップ集積回路で実現する場合のみならず、それぞれ別個に集積回路化し、マルチチップ集積回路で構成するなど、いずれの場合にも同様に適用できるものである。
12…送信端子
13…受信端子
20…スイッチ回路
21…昇圧回路
22…デコーダ回路
23…レベルシフト回路
Claims (3)
- 複数の個別高周波入出力端子と、少なくとも1つの共通高周波入出力端子とを有し、前記複数の個別高周波入出力端子のいずれか1つと、前記共通高周波入出力端子との接続を選択的に切り替えて、所望する通過経路が形成可能に構成されてなる半導体スイッチ回路であって、
回路外部から入力された電圧をレベルシフトして前記通過経路に対するバイアス電圧として出力するよう構成されてなるレベルシフト回路を具備してなることを特徴とする半導体スイッチ回路。 - 前記複数の個別高周波入出力端子と前記共通高周波入出力端子との間に、それぞれ配されてその導通・非導通が外部から制御可能な複数のスイッチ素子を有してなるスイッチ回路と、
外部からの制御信号に応じて、所望する通過経路の形成に必要な前記スイッチ素子を導通状態とするデコーダ回路と、
外部から供給される電源電圧を昇圧し、前記デコーダ回路へ供給する昇圧回路とを有し、
前記レベルシフト回路は、前記昇圧回路の昇圧電圧を降圧して前記通過経路のバイアス電圧として出力するよう構成されてなることを特徴とする請求項1記載の半導体スイッチ回路。 - 前記レベルシフト回路は、前記通過経路のバイアス電圧供給点と前記昇圧回路との間において直列接続されたダイオードあるいは電界効果トランジスタ及び抵抗器と、前記ダイオードあるいは電界効果トランジスタと抵抗器の接続点とグランドとの間に接続されたキャパシタとを有してなり、前記ダイオードは、前記昇圧回路から前記通過経路のバイアス電圧供給点へ順方向となるように設けられてなることを特徴とする請求項2記載の半導体スイッチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008213527A JP2010050769A (ja) | 2008-08-22 | 2008-08-22 | 半導体スイッチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008213527A JP2010050769A (ja) | 2008-08-22 | 2008-08-22 | 半導体スイッチ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010050769A true JP2010050769A (ja) | 2010-03-04 |
Family
ID=42067485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008213527A Pending JP2010050769A (ja) | 2008-08-22 | 2008-08-22 | 半導体スイッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010050769A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013084740A1 (ja) * | 2011-12-09 | 2013-06-13 | 株式会社村田製作所 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204757A (ja) * | 1993-01-08 | 1994-07-22 | Sony Corp | モノリシックマイクロウエーブ半導体集積回路 |
JPH08293816A (ja) * | 1994-12-29 | 1996-11-05 | Philips Electron Nv | 電気通信用移動端末装置 |
JP2004096441A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Quantum Devices Ltd | スイッチング回路、スイッチングモジュール及びその制御方法 |
-
2008
- 2008-08-22 JP JP2008213527A patent/JP2010050769A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204757A (ja) * | 1993-01-08 | 1994-07-22 | Sony Corp | モノリシックマイクロウエーブ半導体集積回路 |
JPH08293816A (ja) * | 1994-12-29 | 1996-11-05 | Philips Electron Nv | 電気通信用移動端末装置 |
JP2004096441A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Quantum Devices Ltd | スイッチング回路、スイッチングモジュール及びその制御方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013084740A1 (ja) * | 2011-12-09 | 2013-06-13 | 株式会社村田製作所 | 半導体装置 |
US9014654B2 (en) | 2011-12-09 | 2015-04-21 | Murata Manufacturing Co., Ltd. | Semiconductor apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9876501B2 (en) | Switching power amplifier and method for controlling the switching power amplifier | |
US9525415B2 (en) | Radio frequency semiconductor switch | |
US20070013432A1 (en) | Semiconductor device and method of controlling the same | |
US20120068757A1 (en) | Semiconductor switch | |
US8655287B2 (en) | Switch control circuit, semiconductor device, and radio communication device | |
JP2006025062A (ja) | 高周波スイッチ回路 | |
JP2007096609A (ja) | 半導体スイッチ回路装置 | |
US10361669B2 (en) | Output circuit | |
KR101952857B1 (ko) | 스위칭 회로 및 이를 포함하는 고주파 스위치 | |
US8688061B2 (en) | System and method for biasing a power amplifier | |
US20200328742A1 (en) | Power switch circuit capable of reducing leakage currents | |
US9917579B2 (en) | Low power consumption diode switch | |
JP2008124805A (ja) | 半導体スイッチ集積回路 | |
US9520838B2 (en) | Inverter type power amplifier | |
JP5114226B2 (ja) | 半導体スイッチ回路 | |
JP2010050769A (ja) | 半導体スイッチ回路 | |
US11258445B2 (en) | Radio frequency apparatus and voltage generating device thereof | |
JP5524754B2 (ja) | 正負電圧論理出力回路及びこれを用いた高周波スイッチ回路 | |
CN111247738B (zh) | 具有可切换电流偏置电路的放大器 | |
JP4928882B2 (ja) | 半導体スイッチ回路 | |
US20070080737A1 (en) | Switch | |
JP2008283277A (ja) | 半導体スイッチ回路 | |
JP5192900B2 (ja) | スイッチ半導体集積回路 | |
US20130005279A1 (en) | Semiconductor switch and wireless device | |
US10164580B2 (en) | Multiplexed multi-stage low noise amplifier uses gallium arsenide and CMOS dies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130326 |