CN115380474A - 电源调制器和电源调制型放大器 - Google Patents

电源调制器和电源调制型放大器 Download PDF

Info

Publication number
CN115380474A
CN115380474A CN202080099241.XA CN202080099241A CN115380474A CN 115380474 A CN115380474 A CN 115380474A CN 202080099241 A CN202080099241 A CN 202080099241A CN 115380474 A CN115380474 A CN 115380474A
Authority
CN
China
Prior art keywords
terminal
transistor
drain
resistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080099241.XA
Other languages
English (en)
Inventor
斋木研人
坂田修一
小松崎优治
新庄真太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN115380474A publication Critical patent/CN115380474A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

电源调制器(1)具备：第1开关元件(11)，其具有第1端子和第2端子，第1端子被施加第1电压，第2端子与输出端子连接；以及第2开关元件(13)，其具有第3端子和第4端子，第3端子与输出端子及第2端子分别连接，第4端子被施加比第1电压低的第2电压。此外，电源调制器(1)具备：第1驱动电路(15)，其具有第5端子和第6端子，第5端子被施加第1电压，第6端子接地，第5端子与第6端子之间的电阻值根据脉宽调制信号的信号电平而变化，由此对第1开关元件(11)的开闭进行控制；以及第2驱动电路(17)，其具有第7端子和第8端子，第7端子接地，第8端子被施加第2电压，第7端子与第8端子之间的电阻值根据脉宽调制信号的反转信号的信号电平而变化，由此对第2开关元件(13)的开闭进行控制。

Description

电源调制器和电源调制型放大器
技术领域
本公开涉及电源调制器和具备电源调制器的电源调制型放大器。
背景技术
电源调制型放大器有时具备电源调制器，该电源调制器根据高频信号的信号电平来切换功率放大器的偏置电压。
在以下的非专利文献1中公开的电源调制器具备第1晶体管、第2晶体管、第3晶体管以及第4晶体管。
对第1晶体管的漏极端子施加有作为正电压的第1电压。第1晶体管的源极端子与输出端子连接。第2晶体管的漏极端子与第1晶体管的源极端子及输出端子分别连接。第2晶体管的源极端子接地。
对第3晶体管的漏极端子经由电阻而施加有作为正电压的第2电压。此外，第3晶体管的漏极端子与第1晶体管的栅极端子连接。对第3晶体管的源极端子施加有作为负电压的第5电压。对第4晶体管的漏极端子经由电阻而施加有作为正电压的第4电压。此外，第4晶体管的漏极端子与第2晶体管的栅极端子连接。在第4晶体管的源极端子施加有作为负电压的第5电压。
现有技术文献
非专利文献
非专利文献1：S.Shinjo，et.al.“High Speed High Analog Bandwidth BuckConverter Using GaN HEMTs for Envelope Tracking Power AmplifierApplications，”2013IEEE Topical Conference on Wireless Sensors and SensorNetworks
发明内容
发明要解决的问题
在驱动非专利文献1所公开的电源调制器时，存在以下问题：外部的电源电路具备5个电源，必须向该电源调制器分别提供第1电压、第2电压、第3电压、第4电压以及第5电压。
本公开是为了解决如上的问题而完成的，其目的在于得到一种电源调制器，能够使外部的电源电路具备的电源的个数少于5个。
用于解决问题的手段
本公开的电源调制器具备：第1开关元件，其具有第1端子和第2端子，第1端子被施加第1电压，第2端子与输出端子连接；第2开关元件，其具有第3端子和第4端子，第3端子与输出端子及第2端子分别连接，第4端子被施加比第1电压低的第2电压；第1驱动电路，其具有第5端子和第6端子，第5端子被施加第1电压，第6端子接地，第5端子与第6端子之间的电阻值根据脉宽调制信号的信号电平而变化，由此对第1开关元件的开闭进行控制；以及第2驱动电路，其具有第7端子和第8端子，第7端子接地，第8端子被施加第2电压，第7端子与第8端子之间的电阻值根据脉宽调制信号的反转信号的信号电平而变化，由此对第2开关元件的开闭进行控制。
发明的效果
根据本公开，能够使外部的电源电路具备的电源的个数少于5个。
附图说明
图1是示出具备实施方式1的电源调制器1的电源调制型放大器的结构图。
图2是示出实施方式1的电源调制器1的结构图。
图3是示出实施方式1的另一电源调制器1的结构图。
图4是示出实施方式2的电源调制器1的结构图。
图5是示出实施方式3的电源调制器1的结构图。
图6A是示出第3晶体管16为截止状态时的电源调制器1的一部分的说明图，图6B是示出第3晶体管16从截止状态变化为导通状态的状态转变时的电源调制器1的一部分的说明图，图6C是示出第3晶体管16为导通状态时的电源调制器1的一部分的说明图。
图7是示出包括第1电阻19和第5晶体管23的电流控制电路的电流电压特性的说明图。
图8是示出实施方式3的另一电源调制器1的结构图。
图9是示出实施方式4的电源调制器1的结构图。
图10是示出实施方式5的电源调制器1的结构图。
具体实施方式
以下，为了更加详细地说明本公开，按照附图对用于实施本公开的方式进行说明。
实施方式1.
图1是示出具备实施方式1的电源调制器1的电源调制型放大器的结构图。
图1所示的电源调制型放大器具备电源调制器1、低通滤波器(以下称为“LPF”)2以及功率放大器3。
从外部向输入端子1a提供与作为放大对象的高频信号相关的第1脉宽调制信号(以下称为“PWM信号”)。
从外部向输入端子1b提供与作为放大对象的高频信号相关的第2PWM信号。
第1脉宽调制信号是高频信号的振幅越高则占空比越大的信号。
第2PWM信号是第1脉宽调制信号的反转信号。
电源调制器1是用于分别根据第1PWM信号的信号电平和第2PWM信号的信号电平来切换功率放大器3的偏置电压的装置。
输出端子1c是用于向LPF2输出电源调制器1的输出电压的端子。
LPF2通过去除从电源调制器1的输出端子1c输出的电压所包含的高次谐波等而生成偏置电压，将偏置电压提供到功率放大器3。
功率放大器3使用从LPF2输出的偏置电压，将作为放大对象的高频信号放大。
图2是示出实施方式1的电源调制器1的结构图。
电源调制器1具备第1开关元件11、第2开关元件13、第1驱动电路15、第2驱动电路17、第1电阻19以及第2电阻20。
第1开关元件11具有第1端子和第2端子。
在第1开关元件11的第1端子施加有第1电压V1。第1开关元件11的第2端子与输出端子1c及第2开关元件13的第3端子分别连接。第1电压V1从未图示的外部的电源电路被提供。
在图2所示的电源调制器1中，第1开关元件11由第1晶体管12实现。
第1开关元件11的第1端子是第1晶体管12的漏极端子。第1开关元件11的第2端子是第1晶体管12的源极端子。
对第1晶体管12的漏极端子施加有第1电压V1。第1晶体管12的源极端子与后述的第2晶体管14的漏极端子及输出端子1c分别连接。
第1晶体管12的栅极端子与后述的第3晶体管16的漏极端子及第1电阻19的一端分别连接。
在图2所示的电源调制器1中，第1开关元件11由第1晶体管12实现。但是，这只不过是一例，第1开关元件11例如也可以通过开闭开关来实现。
第2开关元件13具有第3端子和第4端子。
第2开关元件13的第3端子与输出端子1c及第1开关元件11的第2端子分别连接。对第2开关元件13的第4端子施加有比第1电压V1低的第2电压V2。第2电压V2从未图示的外部的电源电路被提供。
在图2所示的电源调制器1中，第2开关元件13由第2晶体管14实现。
第2开关元件13的第3端子是第2晶体管14的漏极端子。第2开关元件13的第4端子是第2晶体管14的源极端子。
第2晶体管14的漏极端子与第1晶体管12的源极端子及输出端子1c分别连接。
对第2晶体管14的源极端子施加有第2电压V2。
第2晶体管14的栅极端子与未图示的第4晶体管18的漏极端子及第2电阻20的一端分别连接。
在图2所示的电源调制器1中，第2开关元件13由第2晶体管14实现。但是，这只不过是一例，第2开关元件13例如也可以通过开闭开关来实现。
第1驱动电路15具有第5端子和第6端子。
对第1驱动电路15的第5端子经由第1电阻19而施加有第1电压V1。第1驱动电路15的第6端子接地。
在第1驱动电路15中，第5端子与第6端子之间的电阻值根据提供到输入端子1a的第1PWM信号的信号电平而变化，由此对第1开关元件11的开闭进行控制。
具体而言，在第1驱动电路15中，如果第1PWM信号的信号电平为H电平，则第5端子与第6端子之间的电阻值大致成为0Ω，由此使第1开关元件11成为开状态。
在第1驱动电路15中，如果第1PWM信号的信号电平为L电平，则第5端子与第6端子之间的电阻值成为电流几乎不在第5端子与第6端子之间流动的程度的值，由此使第1开关元件11成为闭状态。
在图2所示的电源调制器1中，第1驱动电路15由第3晶体管16实现。
第1驱动电路15的第5端子是第3晶体管16的漏极端子。第1驱动电路15的第6端子是第3晶体管16的源极端子。
第3晶体管16的漏极端子与第1晶体管12的栅极端子及第1电阻19的一端分别连接。
第3晶体管16的源极端子接地。
第3晶体管16的栅极端子与输入端子1a连接。
在图2所示的电源调制器1中，第1驱动电路15由第3晶体管16实现。但是，这只不过是一例，第1驱动电路15例如也可以通过开闭开关来实现。
此外，在图2所示的电源调制器1中，第1驱动电路15由第3晶体管16实现。但是，这只不过是一例，第1驱动电路15也可以包含第3晶体管16和第1电阻19。
第2驱动电路17具有第7端子和第8端子。
第2驱动电路17的第7端子接地。对第2驱动电路17的第8端子经由第2电阻20而施加有第2电压V2。
在第2驱动电路17中，第7端子与第8端子之间的电阻值根据提供到输入端子1b的第2PWM信号的信号电平而变化，由此对第2开关元件13的开闭进行控制。
具体而言，在第2驱动电路17中，如果第2PWM信号的信号电平为H电平，则第7端子与第8端子之间的电阻值大致成为0Ω，由此使第2开关元件13成为开状态。
在第2驱动电路17中，如果第2PWM信号的信号电平为L电平，则第7端子与第8端子之间的电阻值成为电流几乎不在第7端子与第8端子之间流过的程度的值，由此使第2开关元件13成为闭状态。
在图2所示的电源调制器1中，第2驱动电路17由第4晶体管18实现。
第2驱动电路17的第7端子是第4晶体管18的源极端子。第2驱动电路17的第8端子是第4晶体管18的漏极端子。
第4晶体管18的源极端子接地。
第4晶体管18的漏极端子与第2晶体管14的栅极端子及第2电阻20的一端分别连接。
第4晶体管18的栅极端子与输入端子1b连接。
在图2所示的电源调制器1中，第2驱动电路17由第4晶体管18实现。但是，这只不过是一例，第2驱动电路17例如也可以通过开闭开关来实现。
此外，在图2所示的电源调制器1中，第2驱动电路17由第4晶体管18实现。但是，这只不过是一例，第2驱动电路17也可以包含第4晶体管18和第2电阻20。
接着，对图1所示的电源调制型放大器的动作进行说明。
电源调制器1在被提供第1PWM信号和第2PWM信号时，根据第1PWM信号的信号电平和第2PWM信号的信号电平中的各个信号电平，进行从输出端子1c向LPF2输出的电压的切换。
例如，如果第1PWM信号的信号电平是H电平且第2PWM信号的信号电平是L电平，则电源调制器1从输出端子1c向LPF2输出第2电压V2。
例如，如果第1PWM信号的信号电平是L电平且第2PWM信号的信号电平是H电平，则电源调制器1从输出端子1c向LPF2输出第1电压V1。
以下，对电源调制器1的动作具体进行说明。
第1PWM信号被提供到第3晶体管16的栅极端子，第2PWM信号被提供到第4晶体管18的栅极端子。
如果第1PWM信号的信号电平是H电平，则第2PWM信号的信号电平是L电平，如果第1PWM信号的信号电平是L电平，则第2PWM信号的信号电平是H电平。
如果第1PWM信号的信号电平是H电平，则向第3晶体管16的栅极端子施加的电压比第3晶体管16的阈值电压高。因此，第3晶体管16成为导通状态。第3晶体管16中的导通状态是第3晶体管16中的漏极端子与源极端子之间的电阻值大致为0Ω的状态。
当第3晶体管16成为导通状态时，向第1晶体管12的栅极端子施加的电压大致成为接地电位。因此，第1晶体管12的栅极电压比第1晶体管12的阈值电压低，因此，第1晶体管12成为截止状态(开状态)。
如果第2PWM信号的信号电平是L电平，向第4晶体管18的栅极端子施加的电压比第4晶体管18的阈值电压低。因此，第4晶体管18成为截止状态。第4晶体管18中的截止状态是第4晶体管18中的漏极端子与源极端子之间的电阻值成为电流几乎不从漏极端子朝向源极端子流动的程度的值的状态。
当第4晶体管18成为截止状态时，对于向第2晶体管14的栅极端子施加的电压，经由第2电阻20而施加第2电压V2。因此，第2晶体管14的栅极电压比第2晶体管14的阈值电压高，因此，第2晶体管14成为导通状态(闭状态)。
如果第1晶体管12为截止状态且第2晶体管14为导通状态，则从输出端子1c向LPF2输出第2电压V2。
接着，如果第1PWM信号的信号电平是L电平，则向第3晶体管16的栅极端子施加的电压比第3晶体管16的阈值电压低。因此，第3晶体管16成为截止状态。第3晶体管16中的截止状态是第3晶体管16中的漏极端子与源极端子之间的电阻值成为电流几乎不从漏极端子朝向源极端子流动的程度的值的状态。
当第3晶体管16成为截止状态时，对于向第1晶体管12的栅极端子施加的电压，经由第1电阻19而施加第1电压V1。因此，第1晶体管12的栅极电压比第1晶体管12的阈值电压高，因此，第1晶体管12成为导通状态(闭状态)。
如果第2PWM信号的信号电平为H电平，则向第4晶体管18的栅极端子施加的电压比第4晶体管18的阈值电压高。因此，第4晶体管18成为导通状态。第4晶体管18中的导通状态是第4晶体管18中的漏极端子与源极端子之间的电阻值大致为0Ω的状态。
当第4晶体管18成为导通状态时，向第2晶体管14的栅极端子施加的电压大致成为接地电位。因此，第2晶体管14的栅极电压比第2晶体管14的阈值电压低，因此，第2晶体管14成为截止状态(开状态)。
如果第1晶体管12为导通状态且第2晶体管14为截止状态，则从输出端子1c向LPF2输出第1电压V1。
通过第1PWM信号的信号电平和第2PWM信号的信号电平各自进行变化，从输出端子1c向LPF2输出第1电压V1或第2电压V2。
LPF2通过去除从电源调制器1的输出端子1c输出的电压即第1电压V1或第2电压V2所包含的高次谐波等而生成偏置电压，将偏置电压提供到功率放大器3。
功率放大器3使用从LPF2输出的偏置电压，将放大对象的高频信号放大，向外部输出放大后的高频信号。
在以上的实施方式1中，电源调制器1具备：第1开关元件11，其具有第1端子和第2端子，第1端子被施加第1电压，第2端子与输出端子连接；以及第2开关元件13，其具有第3端子和第4端子，第3端子与输出端子及第2端子分别连接，第4端子被施加比第1电压低的第2电压。此外，电源调制器1具备：第1驱动电路15，其具有第5端子和第6端子，第5端子被施加第1电压，第6端子接地，第5端子与第6端子之间的电阻值根据脉宽调制信号的信号电平而变化，由此对第1开关元件11的开闭进行控制；以及第2驱动电路17，其具有第7端子和第8端子，第7端子接地，第8端子被施加第2电压，第7端子与第8端子之间的电阻值根据脉宽调制信号的反转信号的信号电平而变化，由此对第2开关元件13的开闭进行控制。
因此，电源调制器1能够使外部的电源电路具备的电源的个数少于5个。
在图2所示的电源调制器1中，第3晶体管16的漏极端子经由第1电阻19而与第1晶体管12的漏极端子连接。但是，这只不过是一例，如图3所示，第3晶体管16的漏极端子也可以经由第1电阻19而与第1晶体管12的源极端子连接。
在图3所示的电源调制器1中也与图2所示的电源调制器1同样，当第3晶体管16为导通状态时，第1晶体管12和第4晶体管18分别为截止状态，第2晶体管14为导通状态。
此外，当第3晶体管16为截止状态时，第1晶体管12和第4晶体管18分别为导通状态，第2晶体管14为截止状态。
图3是示出实施方式1的另一电源调制器1的结构图。
但是，图3所示的电源调制器1的第1晶体管12从截止状态变化为导通状态的定时与图2所示的电源调制器1的第1晶体管12从截止状态变化为导通状态的定时不同。
即，当第3晶体管16成为截止状态时，图2所示的电源调制器1的第1晶体管12成为导通状态。
图3所示的电源调制器1的第1晶体管12在以下所示的定时变化为导通状态。
首先，当第1晶体管12为截止状态、第2晶体管14为导通状态、第3晶体管16为导通状态时，对第1电阻19施加有第2电压V2。当第2晶体管14变化为截止状态、第3晶体管16变化为截止状态时，施加于第1电阻19的电压朝向0V而减小。在施加于第1电阻19的电压减小的过程中，当第1晶体管12的漏极电压与源极电压变得相等时，第1晶体管12成为导通状态。
实施方式2.
在实施方式2中，针对具备二极管21和电容器22的电源调制器1进行说明。
图4是示出实施方式2的电源调制器1的结构图。在图4中，与图2及图3相同的标号表示相同或相当的部分，因此省略说明。
对二极管21的阳极端子施加有第3电压V3。第3电压V3从未图示的外部的电源电路被提供。
二极管21的阴极端子与第1电阻19的另一端及电容器22的一端分别连接。
电容器22的一端与第1电阻19的另一端及二极管21的阴极端子分别连接。
电容器22的另一端与第1晶体管12的源极端子、第2晶体管14的漏极端子及输出端子1c分别连接。
接着，对图4所示的电源调制器1的动作进行说明。
除了二极管21和电容器22之外，与图3所示的电源调制器1是同样的，因此，这里仅对二极管21和电容器22的动作进行说明。
由于对二极管21的阳极端子施加有第3电压V3，因此，当第1晶体管12为截止状态且第2晶体管14为导通状态时，电流经由二极管21和电容器22而流向第2晶体管14。此时，向电容器22充电。
之后，当第2晶体管14变化为截止状态时，充入到电容器22的电荷被放电，对第1晶体管12的栅极电容进行充电。通过对第1晶体管12的栅极电容进行充电，能够将第1晶体管12从截止状态变化为导通状态所需的电压抑制得较低。
即，图4所示的第1晶体管12与图3所示的第1晶体管12相比，即便栅极电压为低电压，也从截止状态变化为导通状态。因此，图4所示的电源调制器1与图3所示的电源调制器1相比，消耗功率变小。
实施方式3.
在实施方式3中，针对具备第5晶体管23和第6晶体管24的电源调制器1进行说明。
图5是示出实施方式3的电源调制器1的结构图。在图5中，与图2相同的标号表示相同或相当的部分，因此省略说明。
第5晶体管23的源极端子与第1电阻19的另一端连接。
第5晶体管23的漏极端子与第1晶体管12的漏极端子连接。
第5晶体管23的栅极端子与第1电阻19的一端、第3晶体管16的漏极端子及第1晶体管12的栅极端子分别连接。
第6晶体管24的源极端子与第2电阻20的另一端连接。
第6晶体管24的漏极端子与第2晶体管14的源极端子连接。
第6晶体管24的栅极端子与第2电阻20的一端、第4晶体管18的漏极端子及第2晶体管14的栅极端子分别连接。
接着，对图5所示的电源调制器1的动作进行说明。
除了第5晶体管23和第6晶体管24之外，与图2所示的电源调制器1是同样的，因此，这里仅对第5晶体管23和第6晶体管24的动作进行说明。
第5晶体管23和第6晶体管24分别是常开的晶体管。
在第5晶体管23和第6晶体管24中，漏极端子与源极端子之间的电阻值根据向漏极端子与源极端子之间施加的电压而变化。因此，在图5所示的电源调制器1中，与图2所示的电源调制器1相比，第1晶体管12和第2晶体管14各自的开闭状态的变化所需的时间变短。
图6A是示出第3晶体管16为截止状态时的电源调制器1的一部分的说明图。
图6B是示出第3晶体管16从截止状态变化为导通状态的状态转变时的电源调制器1的一部分的说明图。
图6C是示出第3晶体管16为导通状态时的电源调制器1的一部分的说明图。
在图6A中，将为截止状态时的第3晶体管16表示为开状态的开关。在图6B中，将状态转变时的第3晶体管16表示为电阻。在图6C中，将为导通状态时的第3晶体管16表示为闭状态的开关。
图7是示出包含第1电阻19和第5晶体管23的电流控制电路的电流电压特性的说明图。
在图7中，(a)示出第3晶体管16为截止状态(图6A)时的电流电压。(b)示出第3晶体管16为状态转变时(图6B)时的电流电压。(c)示出第3晶体管16为导通状态(图6C)时的电流电压。
当第3晶体管16为截止状态时，电流控制电路的电流电压成为图7的(a)所示，电流几乎不流向第1电阻19和第5晶体管23。
当第3晶体管16为状态转变时，电流控制电路的电流电压成为图7的(b)所示，流向第1电阻19和第5晶体管23的电流伴随着电压的上升而增加。
当第3晶体管16为导通状态时，电流控制电路的电流电压成为图7的(c)所示，流向第1电阻19和第5晶体管23的电流成为饱和状态。
因此，当第3晶体管16从截止状态变化为导通状态时，包含第1电阻19和第5晶体管23的电流控制电路所具有的电阻值从较小的值变化为较大的值。
另一方面，当第3晶体管16从导通状态变化为截止状态时，包含第1电阻19和第5晶体管23的电流控制电路所具有的电阻值从较大的值变化为较小的值。
当该电流控制电路所具有的电阻值从较大的值变化为较小的值时，流向第1晶体管12的栅极端子的电流增大，因此，第1晶体管12中的从截止状态向导通状态的变化变快。
当该电流控制电路所具有的电阻值从较小的值变化为较大的值时，流向第1晶体管12的栅极端子的电流减少，因此，第1晶体管12中的从导通状态向截止状态的变化变快。
图7示出包含第1电阻19和第5晶体管23的电流控制电路的电流电压特性。关于包含第2电阻20和第6晶体管24的电流控制电路的电流电压特性，与包含第1电阻19和第5晶体管23的电流控制电路的电流电压特性是同样的。
因此，当第4晶体管18从截止状态变化为导通状态时，包含第2电阻20和第6晶体管24的电流控制电路所具有的电阻值从较小的值变化为较大的值。
另一方面，当第4晶体管18从导通状态变化为截止状态时，包含第2电阻20和第6晶体管24的电流控制电路所具有的电阻值从较大的值变化为较小的值。
当包含第2电阻20和第6晶体管24的电流控制电路从较大的值变化为较小的值时，流向第2晶体管14的栅极端子的电流增大，因此，第2晶体管14中的从截止状态向导通状态的变化变快。
当该电流控制电路所具有的电阻值从较小的值变化为较大的值时，流向第2晶体管14的栅极端子的电流减少，因此，第2晶体管14中的从导通状态向截止状态的变化变快。
根据以上内容，在图5所示的电源调制器1中，与图2所示的电源调制器1相比，第1晶体管12和第2晶体管14各自的开闭状态的变化所需的时间变短。
在图5所示的电源调制器1中，第5晶体管23的漏极端子与第1晶体管12的漏极端子连接。但是，这只不过是一例，如图8所示，第5晶体管23的漏极端子也可以与第1晶体管12的源极端子连接。
在图8所示的电源调制器1中，也与图5所示的电源调制器1同样，当第3晶体管16为导通状态时，第1晶体管12和第4晶体管18分别为截止状态，第2晶体管14为导通状态。
此外，当第3晶体管16为截止状态时，第1晶体管12和第4晶体管18分别为导通状态，第2晶体管14为截止状态。
图8是示出实施方式3的另一电源调制器1的结构图。
实施方式4.
在图8所示的电源调制器1中，第3晶体管16的漏极端子和第1电阻19的一端分别与第1晶体管12的栅极端子连接。
在实施方式4中，针对第5晶体管23的源极端子和第1电阻19的另一端分别与第1晶体管12的栅极端子连接的电源调制器1进行说明。
图9是示出实施方式4的电源调制器1的结构图。
在图8所示的电源调制器1中，从第1晶体管12的源极端子到第1晶体管12的栅极端子为止的电阻是第5晶体管23的导通电阻和第1电阻19。
在图9所示的电源调制器1中，从第1晶体管12的源极端子到第1晶体管12的栅极端子为止的电阻仅是第5晶体管23的导通电阻。
因此，在图9所示的电源调制器1中，与图8所示的电源调制器1相比，从第1晶体管12的源极端子到第1晶体管12的栅极端子为止的电阻的值的变化变大，因此，第1晶体管12的开闭状态的变化所需的时间变短。
实施方式5.
在实施方式5中，针对具备二极管25和电容器26的电源调制器1进行说明。
图10是示出实施方式5的电源调制器1的结构图。在图10中，与图2及图9相同的标号表示相同或相当的部分，因此省略说明。
对二极管25的阳极端子施加有第3电压V3。
二极管25的阴极端子与第5晶体管23的漏极端子及电容器26的一端分别连接。
电容器26的一端与第5晶体管23的漏极端子及二极管25的阴极端子分别连接。
电容器26的另一端与第1晶体管12的源极端子、第2晶体管14的漏极端子及输出端子1c分别连接。
接着，对图5所示的电源调制器1的动作进行说明。
除了二极管25和电容器26之外，与图9所示的电源调制器1是同样的，因此，这里仅对二极管25和电容器26的动作进行说明。
由于对二极管25的阳极端子施加有第3电压V3，因此，当第1晶体管12为截止状态且第2晶体管14为导通状态时，电流经由二极管25和电容器26流向第2晶体管14。此时，向电容器26充电。
之后，当第2晶体管14变化为截止状态时，充入到电容器26的电荷被放电，对第1晶体管12的栅极电容进行充电。通过对第1晶体管12的栅极电容进行充电，能够将第1晶体管12从截止状态变化为导通状态所需的电压抑制得较低。
即，图10所示的第1晶体管12与图9所示的第1晶体管12相比，即便栅极电压为低电压，也从截止状态变化为导通状态。因此，图10所示的电源调制器1与图9所示的电源调制器1相比，消耗功率变小。
另外，本公开能够进行各实施方式的自由组合或者各实施方式的任意结构要素的变形、或者在各实施方式中能够省略任意结构要素。
产业利用性
本公开适于电源调制器。
本公开适于具备电源调制器的电源调制型放大器。
附图标记说明
1电源调制器，1a，1b输入端子，1c输出端子，2LPF，3功率放大器，11第1开关元件，12第1晶体管，13第2开关元件，14第2晶体管，15第1驱动电路，16第3晶体管，17第2驱动电路，18第4晶体管，19第1电阻，20第2电阻，21二极管，22电容器，23第5晶体管，24第6晶体管，25二极管，26电容器。

Claims (7)

1.一种电源调制器，其中，
所述电源调制器具备：
第1开关元件，其具有第1端子和第2端子，所述第1端子被施加第1电压，所述第2端子与输出端子连接；
第2开关元件，其具有第3端子和第4端子，所述第3端子与所述输出端子及所述第2端子分别连接，所述第4端子被施加比所述第1电压低的第2电压；
第1驱动电路，其具有第5端子和第6端子，所述第5端子被施加所述第1电压，所述第6端子接地，所述第5端子与所述第6端子之间的电阻值根据脉宽调制信号的信号电平而变化，由此对所述第1开关元件的开闭进行控制；以及
第2驱动电路，其具有第7端子和第8端子，所述第7端子接地，所述第8端子被施加所述第2电压，所述第7端子与所述第8端子之间的电阻值根据所述脉宽调制信号的反转信号的信号电平而变化，由此对所述第2开关元件的开闭进行控制。
2.根据权利要求1所述的电源调制器，其特征在于，
所述第1开关元件是第1晶体管，
所述第1端子是所述第1晶体管的漏极端子，所述第2端子是所述第1晶体管的源极端子，
所述第2开关元件是第2晶体管，
所述第3端子是所述第2晶体管的漏极端子，所述第4端子是所述第2晶体管的源极端子，
所述第1驱动电路是第3晶体管，
所述第3晶体管的栅极端子被提供所述脉宽调制信号，
所述第5端子是所述第3晶体管的漏极端子，所述第3晶体管的漏极端子与所述第1晶体管的栅极端子连接，
所述第6端子是所述第3晶体管的源极端子，
所述第2驱动电路是第4晶体管，
所述第4晶体管的栅极端子被提供所述脉宽调制信号的反转信号，
所述第7端子是所述第4晶体管的源极端子，
所述第8端子是所述第4晶体管的漏极端子，所述第4晶体管的漏极端子与所述第2晶体管的栅极端子连接，
所述电源调制器具备：
第1电阻，其一端与所述第1晶体管的栅极端子及所述第3晶体管的漏极端子分别连接，另一端与所述第1晶体管的漏极端子或者所述第1晶体管的源极端子连接；以及
第2电阻，其一端与所述第2晶体管的栅极端子及所述第4晶体管的漏极端子分别连接，另一端与所述第2晶体管的源极端子连接。
3.根据权利要求1所述的电源调制器，其特征在于，
所述第1开关元件是第1晶体管，
所述第1端子是所述第1晶体管的漏极端子，所述第2端子是所述第1晶体管的源极端子，
所述第2开关元件是第2晶体管，
所述第3端子是所述第2晶体管的漏极端子，所述第4端子是所述第2晶体管的源极端子，
所述第1驱动电路是第3晶体管，
所述第3晶体管的栅极端子被提供所述脉宽调制信号，
所述第5端子是所述第3晶体管的漏极端子，所述第3晶体管的漏极端子与所述第1晶体管的栅极端子连接，
所述第6端子是所述第3晶体管的源极端子，
所述第2驱动电路是第4晶体管，
所述第4晶体管的栅极端子被提供所述脉宽调制信号的反转信号，
所述第7端子是所述第4晶体管的源极端子，
所述第8端子是所述第4晶体管的漏极端子，所述第4晶体管的漏极端子与所述第2晶体管的栅极端子连接，
所述电源调制器具备：
第1电阻，其一端与所述第1晶体管的栅极端子及所述第3晶体管的漏极端子分别连接；
二极管，其阴极端子与所述第1电阻的另一端连接，阳极端子被施加第3电压；
电容器，其一端与所述第1电阻的另一端及所述二极管的阴极端子分别连接，另一端与所述第1晶体管的源极端子连接；以及
第2电阻，其一端与所述第2晶体管的栅极端子及所述第4晶体管的漏极端子分别连接，另一端与所述第2晶体管的源极端子连接。
4.根据权利要求1所述的电源调制器，其特征在于，
所述第1开关元件是第1晶体管，
所述第1端子是所述第1晶体管的漏极端子，所述第2端子是所述第1晶体管的源极端子，
所述第2开关元件是第2晶体管，
所述第3端子是所述第2晶体管的漏极端子，所述第4端子是所述第2晶体管的源极端子，
所述第1驱动电路是第3晶体管，
所述第3晶体管的栅极端子被提供所述脉宽调制信号，
所述第5端子是所述第3晶体管的漏极端子，所述第3晶体管的漏极端子与所述第1晶体管的栅极端子连接，
所述第6端子是所述第3晶体管的源极端子，
所述第2驱动电路是第4晶体管，
所述第4晶体管的栅极端子被提供所述脉宽调制信号的反转信号，
所述第7端子是所述第4晶体管的源极端子，
所述第8端子是所述第4晶体管的漏极端子，所述第4晶体管的漏极端子与所述第2晶体管的栅极端子连接，
所述电源调制器具备：
第1电阻，其一端与所述第1晶体管的栅极端子及所述第3晶体管的漏极端子分别连接；
第5晶体管，其源极端子与所述第1电阻的另一端连接，漏极端子与所述第1晶体管的漏极端子或者所述第1晶体管的源极端子连接，栅极端子与所述第1电阻的一端连接；
第2电阻，其一端与所述第2晶体管的栅极端子及所述第4晶体管的漏极端子分别连接；以及
第6晶体管，其源极端子与所述第2电阻的另一端连接，漏极端子与所述第2晶体管的源极端子连接，栅极端子与所述第2电阻的一端连接。
5.根据权利要求1所述的电源调制器，其特征在于，
所述第1开关元件是第1晶体管，
所述第1端子是所述第1晶体管的漏极端子，所述第2端子是所述第1晶体管的源极端子，
所述第2开关元件是第2晶体管，
所述第3端子是所述第2晶体管的漏极端子，所述第4端子是所述第2晶体管的源极端子，
所述第1驱动电路是第3晶体管，
所述第3晶体管的栅极端子被提供所述脉宽调制信号，
所述第5端子是所述第3晶体管的漏极端子，
所述第6端子是所述第3晶体管的源极端子，
所述第2驱动电路是第4晶体管，
所述第4晶体管的栅极端子被提供所述脉宽调制信号的反转信号，
所述第7端子是所述第4晶体管的源极端子，
所述第8端子是所述第4晶体管的漏极端子，所述第4晶体管的漏极端子与所述第2晶体管的栅极端子连接，
所述电源调制器具备：
第1电阻，其一端与所述第3晶体管的漏极端子连接，另一端与所述第1晶体管的栅极端子连接；
第5晶体管，其源极端子与所述第1电阻的另一端及所述第1晶体管的栅极端子分别连接，漏极端子与所述第1晶体管的源极端子连接，栅极端子与所述第1电阻的一端连接；
第2电阻，其一端与所述第2晶体管的栅极端子及所述第4晶体管的漏极端子分别连接；以及
第6晶体管，其源极端子与所述第2电阻的另一端连接，漏极端子与所述第2晶体管的源极端子连接，栅极端子与所述第2电阻的一端连接。
6.根据权利要求1所述的电源调制器，其特征在于，
所述第1开关元件是第1晶体管，
所述第1端子是所述第1晶体管的漏极端子，所述第2端子是所述第1晶体管的源极端子，
所述第2开关元件是第2晶体管，
所述第3端子是所述第2晶体管的漏极端子，所述第4端子是所述第2晶体管的源极端子，
所述第1驱动电路是第3晶体管，
所述第3晶体管的栅极端子被提供所述脉宽调制信号，
所述第5端子是所述第3晶体管的漏极端子，所述第3晶体管的漏极端子与所述第1晶体管的栅极端子连接，
所述第6端子是所述第3晶体管的源极端子，
所述第2驱动电路是第4晶体管，
所述第4晶体管的栅极端子被提供所述脉宽调制信号的反转信号，
所述第7端子是所述第4晶体管的源极端子，
所述第8端子是所述第4晶体管的漏极端子，所述第4晶体管的漏极端子与所述第2晶体管的栅极端子连接，
所述电源调制器具备：
第1电阻，其一端与所述第3晶体管的漏极端子及所述第1晶体管的栅极端子分别连接；
第5晶体管，其源极端子与所述第1电阻的另一端连接，栅极端子与所述第1电阻的一端连接；
二极管，其阴极端子与所述第5晶体管的漏极端子连接，阳极端子被施加第3电压；
电容器，其一端与所述第5晶体管的漏极端子及所述二极管的阴极端子分别连接，另一端与所述第1晶体管的源极端子连接；
第2电阻，其一端与所述第2晶体管的栅极端子及所述第4晶体管的漏极端子分别连接；以及
第6晶体管，其源极端子与所述第2电阻的另一端连接，漏极端子与所述第2晶体管的源极端子连接，栅极端子与所述第2电阻的一端连接。
7.一种电源调制型放大器，其中，
所述电源调制型放大器具备：
权利要求1至6中的任意一项所述的电源调制器；
功率放大器，其将与所述脉宽调制信号相关的高频信号放大；以及
低通滤波器，其根据从所述电源调制器的输出端子输出的电压，生成向所述功率放大器提供的偏置电压。
CN202080099241.XA 2020-04-09 2020-04-09 电源调制器和电源调制型放大器 Pending CN115380474A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/016017 WO2021205614A1 (ja) 2020-04-09 2020-04-09 電源変調器及び電源変調型増幅器

Publications (1)

Publication Number Publication Date
CN115380474A true CN115380474A (zh) 2022-11-22

Family

ID=78023263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080099241.XA Pending CN115380474A (zh) 2020-04-09 2020-04-09 电源调制器和电源调制型放大器

Country Status (5)

Country Link
US (1) US20220407416A1 (zh)
EP (1) EP4113842B1 (zh)
JP (1) JP7118309B2 (zh)
CN (1) CN115380474A (zh)
WO (1) WO2021205614A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11346120A (ja) * 1998-03-31 1999-12-14 Matsushita Electric Ind Co Ltd 高効率電力増幅装置
JP4383159B2 (ja) * 2003-12-25 2009-12-16 Ｎｅｃエレクトロニクス株式会社 チャージポンプ回路
JPWO2012046668A1 (ja) * 2010-10-05 2014-02-24 日本電気株式会社 電力増幅器、高周波電力増幅装置、および増幅制御方法
JP5510564B2 (ja) * 2012-05-25 2014-06-04 日本電気株式会社 スイッチングアンプおよびそれを用いた送信機

Also Published As

Publication number Publication date
EP4113842B1 (en) 2024-02-28
US20220407416A1 (en) 2022-12-22
EP4113842A1 (en) 2023-01-04
JP7118309B2 (ja) 2022-08-15
EP4113842A4 (en) 2023-04-19
WO2021205614A1 (ja) 2021-10-14
JPWO2021205614A1 (zh) 2021-10-14

Similar Documents

Publication Publication Date Title
US10869372B2 (en) Current source circuit and LED driving circuit
US7151406B2 (en) Compensation of nonlinearity introduced by dead time in switching output stage
KR100604967B1 (ko) 전력 증폭기 회로
CN109768788A (zh) 开关时间减少的射频开关电路
WO2007136050A1 (ja) 高周波スイッチ回路
US8283968B2 (en) Analog switch
JP2016119700A (ja) 半導体装置
JP2024014878A (ja) 半導体装置
US20070164805A1 (en) Level shift circuit
US10819236B2 (en) Control of a power stage of a switched-mode power supply
CN115380474A (zh) 电源调制器和电源调制型放大器
US6424208B1 (en) Switched capacitor filter with integrated voltage multiplier
WO2008101548A1 (en) Level shift circuit
US20140368279A1 (en) Direct Biasing A Gate Electrode Of A Radio Frequency Power Amplifier Through a Driver Stage
EP1394945A2 (en) Driver circuit
JP2006238058A (ja) 高周波用スイッチ回路
CN111937300B (zh) 驱动容性负载的放大器
US9667243B2 (en) High speed tracking current sense system
US6903577B2 (en) Delay circuit
JP4118204B2 (ja) 電子スイッチ
JP5322269B2 (ja) 半導体スイッチング装置
US20160065047A1 (en) Switching scheme to extend maximum input voltage range of a dc-to-dc voltage converter
JP2006311171A (ja) 電子スイッチ
KR20050026870A (ko) 반도체 집적 회로 장치
US10735034B1 (en) Polar modulation transmitter with wideband product mode control

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination