KR100760523B1 - 전치왜곡 선형화기 - Google Patents

전치왜곡 선형화기 Download PDF

Info

Publication number
KR100760523B1
KR100760523B1 KR1020060071802A KR20060071802A KR100760523B1 KR 100760523 B1 KR100760523 B1 KR 100760523B1 KR 1020060071802 A KR1020060071802 A KR 1020060071802A KR 20060071802 A KR20060071802 A KR 20060071802A KR 100760523 B1 KR100760523 B1 KR 100760523B1
Authority
KR
South Korea
Prior art keywords
signal
delay unit
time
combiner
generator
Prior art date
Application number
KR1020060071802A
Other languages
English (en)
Inventor
홍의석
민준기
Original Assignee
홍의석
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍의석, 광운대학교 산학협력단 filed Critical 홍의석
Priority to KR1020060071802A priority Critical patent/KR100760523B1/ko
Application granted granted Critical
Publication of KR100760523B1 publication Critical patent/KR100760523B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/132—Hybrid coupler placed in a feedback circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit

Abstract

본 발명은 전치왜곡 선형화기에 관한 것으로서, 더욱 상세하게는 2체배 및 3체배 신호 생성부에서 2체배 및 3체배된 신호를 생성하여 3차, 5차 혼변조 왜곡신호를 억압시킴으로써 효과적인 선형화 특성을 획득하고자 회로구성을 단순화 한 전치왜곡 선형화기에 관한 것이다.
본 발명은 3차, 5차 혼변조 신호의 제거를 위한 회로를 간단하게 구성함으로써, 전체적인 회로의 크기를 줄일 수 있는 효과가 있고 2체배 및 3체배 생성부를 개별적으로 조정하여 혼변조 왜곡신호를 억압시킴으로써 효과적인 선형화 특성을 획득할 수 있다.
전치왜곡, 선형화기, 2체배, 3체배, 전력 증폭기,

Description

전치왜곡 선형화기 {Pre-distortion linealizer}
도 1은 종래의 전치왜곡 선형화기 회로구성을 도시한 도면
도 2는 상기 도 1의 전치왜곡 선형화기 회로에서 혼변조 신호특성을 나타낸 도면
도 3은 본 발명에 따른 전치왜곡 선형화기 회로 구성을 도시한 도면
도 4는 상기 도 1의 전치왜곡 선형화기 회로에서 발생되는 혼변조 신호 특성을 나타낸 도면
* 도면의 주요부분에 대한 부호의 설명 *
100 : 자동레벨 조절기 200 : 분배기
300 : 2체배 신호 생성부 310 : 2체배기
320 : 제 1 가변 감쇄기 330 : 제 1 가변 위상 변위기
400 : 3체배 신호 생성부 410 : 3체배기
420 : 제 2 가변 감쇄기 430 : 제 2 가변 위상 변위기
500 : 시간 지연부 510 : 제 2 지연기
520 : 제 3 가변 감쇄기 530 : 제 3 가변 위상 변위기
600 : 제 1 결합기 700 : 제 2 결합기
800 : 필터 900 : 제 1 지연기
1000 : 제 3 결합기 1100 : 전력 증폭기
본 발명은 전치왜곡 선형화기에 관한 것으로서, 더욱 상세하게는 2체배 및 3체배 신호 생성부에서 2체배 및 3체배된 신호를 생성하여 3차, 5차 혼변조 왜곡신호를 억압시킴으로써 효과적인 선형화 특성을 획득하고자 회로구성을 단순화 한 전치왜곡 선형화기에 관한 것이다.
종래의 무선통신분야의 기술발전 추세는 개인화 및 멀티미디어화로 집약되며, 궁극적으로 IMT-2000으로의 통합을 지향하고 있다. 무선 통신이 폭 넓게 사용되기 위해서는 안정된 운영체제, 고성능의 통신 기지국 시스템 및 소형화, 경량화, 저가격화가 이루어져야 하며, 이의 안정성 및 경쟁력 강화를 위해서는 전력 증폭기와 같은 RF 핵심 부품의 연구 및 원천기술 확보가 필수적이다.
디지털방식에서 중요한 것은 선형 변조로 신호의 선형성을 유지하여 전송을 하여야만 데이터 오류가 발생하지 않는다. 이러한 신호의 선형성을 유지해서 전송하게 되는 역할을 담당하는 것이 고출력 증폭기이다. 일반적으로 RF 및 마이크로파 회로에 사용된 능동소자의 비선형 특성에 의해 비선형 회로 특성을 갖는 것이 보통 이다.
특히, 대전력 증폭기는 최대 전력을 추출하기 위해 주 능동소자인 트랜지스터를 비선형 특성이 강한 포화영역에서 동작시키게 되며 상기 포화영역 부근의 비선형 특성으로 인하여 혼변조 신호들이 발생하게 된다.
상기와 같은 혼변조 신호들은 혼신 또는 잡음으로 작용하여 전송품질을 저하시키는 요인이 된다. 따라서, 대전력 증폭기의 비선형 특성을 보상하는 선형화기술을 접목시켜 전력 증폭기와 함께 사용하게 되면 포화영역에서도 다수 반송파의 공동 증폭시 발생하는 혼변조 신호들을 대폭 감소시키면서도 원하는 출력 전력을 획득할 수 있다.
종래의 선형화 방식으로는 백오프(Back-off) 방식, 부궤환(Negative feedback) 방식, 전치왜곡(Predistortion) 방식, 피드포워드(Feedforward) 방식으로 분류할 수 있다.
도 1은 종래의 전치왜곡 선형화기 구성도로서, 자동레벨 조정기(1)와, 제 1 분배기(2)와, 제 1 가변 위상 변위기(3)와, 제 1 증폭기(4)와, 혼변조 신호 발생기(5)와, 제 1 합성기(6)와, 제 1 가변 감쇄기(7)와, 제 2 증폭기(8)와, 제 2 분배기(9)와, 제 2 가변 위상 변위기(10)와, 3차 혼변조 신호조절기(11)와, 제 2 가변 감쇄기(12)와, 제 2 합성기(13)와, 5차 혼변조 신호조절기(14)와, 제 3 증폭기(15)와, 제 3 합성기(16)와, 제 4 합성기(17) 및 전력 증폭기(18)로 구성된다.
특히, 상기 자동레벨 조정기(1)와, 제 1 분배기(2)와, 제 1 가변 위상 변위기(3)와, 제 1 증폭기(4)와, 제 1 가변 감쇄기(7)와, 제 1 합성기(6) 및 제 2 증폭 기(8)로 구성되어 3차 혼변조 신호를 발생하고 혼변조 신호 발생기(5)와, 제 2 가변 감쇄기(12)와, 제 2 합성기(13)와, 제 2 가변 위상 변위기(10)와, 제 2 분배기(9)로 구성되어 3차, 5차 혼변조 신호를 발생한다.
따라서, 상기와 같은 구성요소에 의한 종래기술의 동작원리는 다음과 같다.
상기 자동레벨 조절기(1)는 보조경로에 인가된 신호(이하, f1, f2라 함.) 레벨을 일정하게 유지시키고 상기 일정하게 유지되는 f1, f2를 분배기(2)를 통하여 제 1 가변 위상 변위기(3)와, 제 1 증폭기(4)와, 혼변조 신호 발생기(5)로 인가한다. 즉 A1, A2, A3 지점에서 도 2의 (a)와 같은 신호가 인가된다.
상기 제 1 가변 위상 변위기(3)는 자동레벨 조절기(1)로부터 제 1 분배기(2)를 통하여 인가된 신호인 f1, f2의 크기를 유지하고 위상을 역으로 하여 제 1 합성기(6)에 인가한다.
상기 제 1 증폭기(4)는 자동레벨 조절기(1)로부터 제 1 분배기(2)를 통하여 f1, f2 신호를 인가받고 3차 혼변조 신호를 생성하며 상기 f1, f2 신호와, 3차 혼변조 신호를 제 1 가변 감쇄기(7)에 인가한다. 즉, A4 지점에서 인가되는 신호는 도 2의 (b)와 같다.
따라서, 상기 제 1 증폭기(4)로부터 인가된 f1, f2 신호와 3차 혼변조 신호 및 제 1 가변 위상 변위기(3)로부터 인가된 역위상된 f1, f2 신호를 제 1 합성기(6)에서 합성함에 따라 f1, f2 신호는 상쇄되고 3차 혼변조 신호만 존재하게 되며 상기 3차 혼변조 신호는 제 2 증폭기(8)로 인가되어 증폭된다. 상기 제 2 증폭기(8)에 인가되는 신호는 A5 지점에서 도 2의 (c)와 같다.
또한, 제 2 증폭기(8)에서 증폭된 3차 혼변조 신호는 제 2 분배기(9)에 인가되고 상기 제 2 분배기(9)는 제 2 가변 위상 변위기(10)와, 3차 혼변조 신호조절기(11)로 인가된다.
또한, 상기 혼변조 신호 발생기(5)는 자동레벨 조절기(1)로부터 제 1 분배기(2)를 통하여 f1, f2 신호를 인가받고 3차 혼변조 신호와, 5차 혼변조 신호를 생성하며 제 2 가변 감쇄기(12)로 인가한다. 즉, A6 지점에서 인가되는 신호는 도 2의 (d)와 같다.
또한, 상기 혼변조 신호 발생기(5)는 자동레벨 조정기(1)와, 제 1 분배기(2)와, 제 1 가변 위상 변위기(3)와, 제 1 증폭기(4)와, 제 1 가변 감쇄기(7)와, 제 1 합성기(6) 및 제 2 증폭기(8)로 구성된 동일한 회로구성으로 이루어짐으로 또 다른 루프가 존재함으로 회로구성이 복잡하고 그 크기가 커진다.
상기 제 2 가변 감쇄기(12)는 혼변조 신호 발생기(5)에서 생성된 3차 혼변조 신호가 제 2 합성기(13)에서 상쇄되어 5차 혼변조 신호만 존재하도록 하기 위하여 위상 변화없이 크기만을 변화시킨다.
따라서, 제 2 합성기(13)는 제 2 가변 위상 변위기(10)에 의해서 역위상된 3차 혼변조 신호와, 제 2 가변 감쇄기에 의해서 크기가 변환된 3차, 5차 혼변조 신호를 합성함으로써 5차 혼변조 신호만이 존재하게 되고 상기 5차 혼변조 신호를 5차 혼변조 신호조절기(14)에 인가된다. A7 지점에서 인가되는 신호는 도2의 (e)와 같다.
상기 5차 혼변조 신호조절기(14)에 인가된 5차 혼변조 신호는 전력 증폭 기(18)에서 생성된 5차 혼변조의 크기와 동일하게 맞추기 위하여 제 3 증폭기(15)에서 증폭된 후에 제 3 합성기(16)에 인가된다.
상기 제 3 합성기(16)는 3차 혼변조 조절기(11)에 인가된 3차 혼변조 신호와, 제 3 증폭기(15)에서 증폭된 5차 혼변조 신호를 합성되어 제 4 합성기(17)에 인가된다. 인가되는 A8 지점에서 신호는 도 2의 (f)와 같다.
상기 제 4 합성기(17)는 주경로로 입력된 RF 입력 신호 f1, f2와 제 3 합성기(16)에서 합성된 신호를 합성하여 전력 증폭기(18)에 인가된다. 인가되는 신호는 A9 지점에서 도 2의 (g)와 같다.
상기 전력 증폭기(18)는 3차 혼변조 신호와, 5차 혼변조 신호를 억압하고 억압된 신호는 A10 지점에서 도 2의 (h)와 같이 출력된다.
이와 같은 종래의 전치왜곡 선형화기는 입력된 2개의 반송파를 제거하기 위하여 또 다른 루프를 형성해야 함으로 전체적인 회로의 크기가 커지며, 회로구성이 복잡해지는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로 본 발명은 회로구성을 단순화하고 크기를 최소화하며, 혼변조 왜곡신호가 억압된 전치왜곡 선형화기를 제공하는데 그 목적이 있다
상기한 문제점을 해결하기 위하여 안출된 것으로 본 발명의 일실시예에 따르면 전치왜곡 선형화기는 보조경로에 입력된 RF 신호에 대하여 신호레벨을 일정하게 유지시키는 자동레벨 조절기와, 상기 자동레벨 조정기에서 일정하게 유지된 신호를 분배하는 분배기와, 상기 분배기로부터 분배된 신호를 인가받고 3차 혼변조 왜곡 신호를 제거하기 위한 2체배 신호를 생성하는 2체배 신호 생성부와, 상기 분배기로부터 분배된 신호를 인가받고 5차 혼변조 왜곡 신호를 제거하기 위한 3체배 신호를 생성하는 3체배 신호 생성부와, 상기 분배기로부터 신호를 인가받고 상기 인가받는 신호의 시간과 2체배 신호 생성부 및 3체배 신호 생성부에 의하여 발생된 신호의 지연된 시간을 일치시키기 위한 시간 지연부와, 상기 2체배 신호 생성부에서 생성된 2체배 신호와 3체배 신호 생성부에서 생성된 3체배 신호를 결합하는 제 1 결합기와, 상기 제 1 결합기에서 출력된 신호와 상기 시간 지연부에서 출력된 신호를 결합하여 상기 RF 입력 신호를 억압하는 제 2 결합기와, 상기 제 2 결합기에서 출력된 신호 중에서 RF 입력신호를 재 억압하기 위해서 필터링하는 필터와, 상기 보조경로상의 2체배 신호 생성부, 3체배 신호 생성부 및 시간 지연부에 의하여 발생된 신호의 지연된 시간과 주경로를 통과한 신호의 시간을 일치시키기 위한 제 1 지연기와, 상기 제 1 지연기에서 출력된 신호와 상기 필터에서 출력된 신호를 결합하는 제 3 결합기, 및 상기 제 3 결합기에 결합되어 체배된 신호에 의해서 3차, 5차 혼변조 신호를 억압하는 전력 증폭기로 이루어진 것을 특징으로 한다.
본 발명의 일실시예에 따르면 상기 2체배 신호 생성부는 상기 분배기에서 분배된 신호를 인가받으며 2체배된 신호를 생성하는 2체배기와, 상기 2체배된 신호의 크기 레벨을 조정하는 제 1 가변 감쇄기, 및 상기 크기 레벨이 조정된 2체배 신호를 위상 조정하는 제 1 가변 위상 변위기로 이루어진 것을 특징으로 한다.
본 발명의 일실시예에 따르면 상기 3체배 신호 생성부는 상기 분배기에서 분배된 신호를 인가받으며 3체배된 신호를 생성하는 3체배기와, 상기 3체배된 신호의 크기 레벨을 조정하는 제 2 가변 감쇄기, 및 상기 크기 레벨이 조정된 3체배 신호를 위상 조정하는 제 2 가변 위상 변위기로 이루어진 것을 특징으로 한다.
본 발명의 일실시예에 따르면 상기 시간 지연부는 상기 분배기로부터 인가받은 신호의 시간과 상기 제 2 체배기 신호 생성부 및 상기 제 3 체배기 신호 생성부에서 발생된 신호의 지연된 시간을 일치시키는 제 2 지연기와, 상기 제 2 지연기를 통과한 신호 크기 레벨을 조정하는 제 3 가변 감쇄기, 및 상기 크기 레벨이 조정된 3체배 주파수를 위상 조정하는 제 3 가변 위상 변위기로 이루어진 것을 특징으로 한다.
본 발명의 일실시예에 따르면 상기 2체배 신호생성부와 3체배 신호생성부는 각각 개별적으로 조정 가능한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명한다.
도 3은 본 발명에 따른 전치왜곡 선형화기는 블록도로서, 상기 전치왜곡 선형화기는 자동레벨 조정기(100)와, 분배기(200)와, 2체배 신호 생성부(300)와, 3체배 신호 생성부(400)와, 시간 지연부(500)와, 제 1 결합기(600)와, 제 2 결합기(700)와, 필터(800)와, 제 1 지연기(900)와, 제 3 결합기(1000)와, 전력 증폭 기(1100)로 구성되어 3차, 5차 혼변조 왜곡 신호를 제거하기 위한 기본 주파수의 2체배, 3체배된 신호들을 발생한 후에 각각의 신호에 따른 크기와 위상을 조정하며, 상기 2체배기, 3체배기를 통하여 각각 체배된 신호들과 상기 입력 RF 신호를 합성하여 전력 증폭기(1100)에 인가함으로써, 상기 전력 증폭기(1100) 비선형에 의한 혼변조 왜곡 신호들을 개별적으로 억압한다.
보다 상세하게, 상기 자동레벨 조절기(100)는 보조경로로 RF 입력 신호(이하 f1, f2 신호라 함)가 입력되면 f1, f2 신호레벨의 변화에 관계없이 상기 f1, f2 신호레벨을 일정하게 유지시킨다. 예컨대, 입력신호값이 0값으로 입력되는 도중에 10값으로 입력되면 이를 0값으로 신호를 유지시켜주는 것이다.
또한, P1에 입력된 f1, f2는 자동레벨 조절기(100)를 통하여 일정하게 유지되어 도 4의 (a)와 같은 형태로 분배기(200)에 인가된다.
상기 분배기(200)는 자동레벨 조정기(100)로부터 받은 f1, f2 신호를 2체배 신호 생성부(300), 3체배 신호 생성부(400) 및 시간 지연부(500)에 분배하고 P2, P3, P4 지점에서 분배되는 신호는 도 4의 (a)와 같다.
상기 2체배 신호 생성부(300)는 제 2 체배기(310), 제 1 가변 감쇄기(320), 제 1 가변 위상 변위기(330)로 구성되며, 분배기(200)로부터 f1, f2 신호를 인가받고 2체배된 신호를 생성하며 상기 2체배된 신호는 3차 혼변조 왜곡성분을 제거하기 위한 것으로서, 상기 제 2 체배기(310), 제 1 가변 감쇄기(320), 제 1 가변 위상 변위기(330)를 통과한 신호는 P5 지점에서 도 4의 (c)와 같이 된다.
더욱이, 상기 생성된 2체배된 신호는 제 1 가변 감쇄기(320)에 의해서 크기 레벨만 낮추어지고, 상기 제 1 가변 감쇄기(320)에서 낮추어진 2체배된 신호는 제 1 가변 위상 변위기(330)에 의해서 크기 변화없이 위상만 조정되어 제 1 결합기(600)로 전달된다.
상기 3체배 신호 생성부(400)는 제 3 체배기(410), 제 2 가변 감쇄기(420), 제 2 가변 위상 변위기(430)로 구성되며, 분배기(300)로부터 받은 f1, f2 신호를 인가받고 3체배된 신호를 생성하며 상기 3체배된 신호는 5차 혼변조 왜곡성분을 제거하기 위한 것으로서, 상기 제 3 체배기(410), 제 2 가변 감쇄기(420), 제 2 가변 위상 변위기(430)를 통과한 신호는 P6 지점에서 도 4의 (d)와 같이 된다.
더욱이, 상기 생성된 2체배된 신호는 제 2 가변 감쇄기(420)에 의해서 크기 레벨만 낮추어지고, 상기 제 2 가변 감쇄기(420)에서 낮추어진 3체배된 신호는 제 2 가변 위상 변위기(430)에 의해서 크기 변화없이 위상만 조정되어 제 1 결합기(600)로 전달된다.
상기 시간 지연부(500)는 제 2 지연기(510), 제 3 가변 감쇄기(520), 제 3 가변 위상 변위기(530)로 구성되며, 분배기(200)로부터 인가받은 신호의 시간과 2체배 신호 생성부(300) 및 3체배 신호 생성부(400)에 의하여 발생된 신호의 지연된 시간을 일치시킨다.
즉, 상기 제 2 지연기(510)는 P4와 P7 사이의 시간지연과 P3와 P5사이의 제 2 체배기(310), 제 1 가변 감쇄기(320), 제 1 가변 위상 변위기(330) 및 P4과 P6사이의 제 3 체배기(410), 제 2 가변 감쇄기(420), 제 2 가변 위상 변위기(430)의 시간지연이 일치되도록 하고, 상기 제 3 가변 감쇄기(520)는 제 2 지연기(510)를 통 과한 f1, f2 신호의 크기 레벨만 낮춰주고 상기 제 3 가변 위상 변위기(530)는 제 3 가변 감쇄기(520)에서 낮춰진 f1, f2 신호를 크기 변화없이 위상만 조정하여 제 2 결합기(700)로 전달한다.
상기 제 1 결합기(600)는 도 4의 (c)와 같은 2체배된 신호(2f1, 2f2)와, 도 4의 (d)와 같은 3체배된 신호(3f1, 3f2)를 결합하게 되면 P8 지점에서 도 4의 (e)와 같이 된다.
상기 제 2 결합기(700)는 제 1 결합기(600)에 의해서 2체배된 신호와, 3체배된 신호가 결합된 신호와 시간 지연부(500)의 제 3 가변 위상 변위기(530)를 통과한 신호를 결합한다. 즉 도 4의 (e)와, 도 4의 (b)를 결합하게 됨으로써 P9 지점에서 f1, f2가 억압된 도 4의 (f)와 같이 된다.
상기 필터(800)는 제 2 결합기(700)에 의해서 결합된 신호를 주경로의 입력된 RF 신호 f1, f2에 영향을 주지 않게 하기 위하여 추가적으로 더 억압한다. 즉 제 2 결합기(700)에서 결합되면 도 4의 (f)와 같은 형태가 P10 지점에서 f1, f2가 더 억압된 도 4의 (g)와 같이 필터링 된다.
상기 제 1 지연기(900)는 상기 보조경로상의 2체배 신호 생성부(300), 3체배 신호 생성부(400) 및 시간 지연부(500)에 의하여 발생된 신호의 지연된 시간과 주경로를 통과한 신호의 시간을 일치시킨다. 이와 같이 시간이 지연된 RF 입력 신호 f1, f2가 제 3 결합기(1000)에 인가된다.
상기 제 3 결합기(1000)는 주경로에서 제 1 지연기(900)를 통과한 f1, f2 신호와 필터(800)에서 필터링된 신호를 결합한다. 즉, 도 4의 (a)와, 도 4의 (g)가 결합된 신호는 P11 지점에서 도 4의 (h)와 같이 된다.
상기 전력 증폭기(1100)는 비선형 특성에 의해 발생되는 3차, 5차 혼변조 신호가 제 3 결합기(1000)에서 결합된 체배된 신호에 의해서 P12 지점에서 도 4의 (i)와 같이 억압된다.
따라서, 상기 혼변조 신호를 전력 증폭기(1100)에서 발생되는 혼변조 왜곡신호와 동일한 진폭과 역위상이 되는 2체배, 3체배 신호 발생부(300, 400)에서 개별적으로 조정하여 본 발명에서 추구하는 선형화 특성을 획득할 수 있다. 즉, 도 4의 (h)가 전력 증폭기(1100)에 입력되면 도 4의 (i)와 같이 선형화 특성이 획득된다.
지금까지 본 발명에 대해서 상세히 설명하였으나, 그 과정에서 언급한 실시예는 예시적인 것일 뿐, 한정적인 것이 아님을 분명히 하며, 본 발명은 이하의 특허청구범위에 의해 제공되는 본 발명의 기술적 사상이나 분야를 벗어나지 않는 범위내에서, 균등하게 대처될 수 있는 정도의 구성요소 변경은 본 발명의 범위에 속한다 할 것이다.
이상에서 설명한 바와 같이, 본 발명은 3차, 5차 혼변조 신호의 제거를 위한 회로를 간단하게 구성함으로써, 전체적인 회로의 크기를 줄일 수 있는 효과가 있고 2체배 및 3체배 생성부를 개별적으로 조정하여 혼변조 왜곡신호를 억압시킴으로써, 효과적인 선형화 특성을 획득할 수 있다.

Claims (5)

  1. 보조경로에 입력된 RF 신호에 대하여 신호레벨을 일정하게 유지시키는 자동레벨 조절기와;
    상기 자동레벨 조정기에서 일정하게 유지된 신호를 분배하는 분배기와;
    상기 분배기로부터 분배된 신호를 인가받고 3차 혼변조 왜곡 신호를 제거하기 위한 2체배 신호를 생성하는 2체배 신호 생성부와;
    상기 분배기로부터 분배된 신호를 인가받고 5차 혼변조 왜곡 신호를 제거하기 위한 3체배 신호를 생성하는 3체배 신호 생성부와;
    상기 분배기로부터 신호를 인가받고 상기 인가받는 신호의 시간과 2체배 신호 생성부 및 3체배 신호 생성부에 의하여 발생된 신호의 지연된 시간을 일치시키기 위한 시간 지연부와;
    상기 2체배 신호 생성부에서 생성된 2체배 신호와 3체배 신호 생성부에서 생성된 3체배 신호를 결합하는 제 1 결합기와;
    상기 제 1 결합기에서 출력된 신호와 상기 시간 지연부에서 출력된 신호를 결합하여 상기 RF 입력 신호를 억압하는 제 2 결합기와;
    상기 제 2 결합기에서 출력된 신호 중에서 RF 입력신호를 재 억압하기 위해서 필터링하는 필터와;
    상기 보조경로상의 2체배 신호 생성부, 3체배 신호 생성부 및 시간 지연부에 의하여 발생된 신호의 지연된 시간과 주경로를 통과한 신호의 시간을 일치시키기 위한 제 1 지연기와;
    상기 제 1 지연기에서 출력된 신호와 상기 필터에서 출력된 신호를 결합하는 제 3 결합기; 및
    상기 제 3 결합기에 결합되어 체배된 신호에 의해서 3차, 5차 혼변조 신호를 억압하는 전력 증폭기로 이루어진 것을 특징으로 하는 전치왜곡 선형화기.
  2. 청구항 1에 있어서, 상기 2체배 신호 생성부는
    상기 분배기에서 분배된 신호를 인가받으며 2체배된 신호를 생성하는 2체배기와;
    상기 2체배된 신호의 크기 레벨을 조정하는 제 1 가변 감쇄기; 및
    상기 크기 레벨이 조정된 2체배 신호를 위상 조정하는 제 1 가변 위상 변위기로 이루어진 것을 특징으로 하는 전치왜곡 선형화기.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 3체배 신호 생성부는
    상기 분배기에서 분배된 신호를 인가받으며 3체배된 신호를 생성하는 3체배기와;
    상기 3체배된 신호의 크기 레벨을 조정하는 제 2 가변 감쇄기; 및
    상기 크기 레벨이 조정된 3체배 신호를 위상 조정하는 제 2 가변 위상 변위 기로 이루어진 것을 특징으로 하는 전치왜곡 선형화기.
  4. 청구항 3에 있어서, 상기 시간 지연부는
    상기 분배기로부터 인가받은 신호의 시간과 상기 제 2 체배기 신호 생성부 및 상기 제 3 체배기 신호 생성부에서 발생된 신호의 지연된 시간을 일치시키는 제 2 지연기와;
    상기 제 2 지연기를 통과한 신호 크기 레벨을 조정하는 제 3 가변 감쇄기; 및
    상기 크기 레벨이 조정된 3체배 주파수를 위상 조정하는 제 3 가변 위상 변위기로 이루어진 것을 특징으로 하는 전치왜곡 선형화기.
  5. 청구항 4에 있어서, 상기 2체배 신호생성부와 3체배 신호생성부는 각각 개별적으로 조정 가능한 것을 특징으로 하는 전치왜곡 선형화기.
KR1020060071802A 2006-07-29 2006-07-29 전치왜곡 선형화기 KR100760523B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060071802A KR100760523B1 (ko) 2006-07-29 2006-07-29 전치왜곡 선형화기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060071802A KR100760523B1 (ko) 2006-07-29 2006-07-29 전치왜곡 선형화기

Publications (1)

Publication Number Publication Date
KR100760523B1 true KR100760523B1 (ko) 2007-09-20

Family

ID=38738397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060071802A KR100760523B1 (ko) 2006-07-29 2006-07-29 전치왜곡 선형화기

Country Status (1)

Country Link
KR (1) KR100760523B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064681B1 (ko) * 2009-08-25 2011-09-15 성균관대학교산학협력단 전치왜곡 선형화 장치
KR101064682B1 (ko) * 2009-08-25 2011-09-15 성균관대학교산학협력단 전치왜곡 선형화 장치
KR101071312B1 (ko) * 2009-08-25 2011-10-07 성균관대학교산학협력단 전치왜곡 선형화 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990060622A (ko) * 1997-12-31 1999-07-26 윤종용 혼변조신호의 개별차수 조정 전치왜곡 선형화장치 및 방법
KR20010106911A (ko) * 2000-05-24 2001-12-07 정명식 전치왜곡 선형화장치
KR20020068735A (ko) * 2001-02-22 2002-08-28 세원텔레텍 주식회사 전력증폭기의 선형화 장치 및 방법 그리고 그에 따른선형전력증폭기
KR20060042263A (ko) * 2004-02-27 2006-05-12 가부시키가이샤 엔.티.티.도코모 멱급수형 프리디스토터의 제어 방법 및 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990060622A (ko) * 1997-12-31 1999-07-26 윤종용 혼변조신호의 개별차수 조정 전치왜곡 선형화장치 및 방법
KR20010106911A (ko) * 2000-05-24 2001-12-07 정명식 전치왜곡 선형화장치
KR20020068735A (ko) * 2001-02-22 2002-08-28 세원텔레텍 주식회사 전력증폭기의 선형화 장치 및 방법 그리고 그에 따른선형전력증폭기
KR20060042263A (ko) * 2004-02-27 2006-05-12 가부시키가이샤 엔.티.티.도코모 멱급수형 프리디스토터의 제어 방법 및 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064681B1 (ko) * 2009-08-25 2011-09-15 성균관대학교산학협력단 전치왜곡 선형화 장치
KR101064682B1 (ko) * 2009-08-25 2011-09-15 성균관대학교산학협력단 전치왜곡 선형화 장치
KR101071312B1 (ko) * 2009-08-25 2011-10-07 성균관대학교산학협력단 전치왜곡 선형화 장치

Similar Documents

Publication Publication Date Title
US8064851B2 (en) RF transmitter with bias-signal-induced distortion compensation and method therefor
US7702301B2 (en) Method and apparatus for distortion correction of RF amplifiers
JP2002506307A (ja) 前置補償器
JP5273056B2 (ja) 電力増幅器
US7680468B2 (en) Method and apparatus for distortion correction of RF amplifiers
WO2011108057A1 (ja) ポーラ変調方式を用いた送信回路及び通信機器
KR20080006466A (ko) 왜곡 보상 장치 및 무선통신 장치
KR100801578B1 (ko) 전력증폭기의 혼변조 신호발생기 및 이를 구비한 전치왜곡선형화 장치
KR20000013314A (ko) 자동 이득 조절 회로를 구비한 전치 보상기 및 이를 이용한 전치 보상 방법
KR100760523B1 (ko) 전치왜곡 선형화기
KR100429956B1 (ko) 피드포워드 증폭기
US6400223B1 (en) Double carrier cancellation in wide band multi-carrier feed forward linearized power amplifier
US4016497A (en) Feedbackward distortion compensating circuit
AU2737099A (en) Predistorter
US20080290939A1 (en) Method and apparatus for distortion correction of RF amplifiers
JP2008048032A (ja) 歪補償装置
JP5452283B2 (ja) 歪み補償装置
JP2008028746A (ja) 歪み補償装置
KR100309720B1 (ko) 지연보상을 위한 증폭기를 가지는 피드포워드 방식의 선형 전력증폭기
WO2002050997A1 (fr) Amplificateur a correction precursive, appareil de communication, procede d'amplification a correction precursive, programme et procede
JP2003332852A (ja) プリディストーション回路
WO2019146549A1 (ja) 電力増幅回路
KR950003278B1 (ko) 전력증폭기의 피드 포워드 선형화 회로
JP3764088B2 (ja) フィードフォワード増幅器及びその制御回路
JP2002158545A (ja) 帯域分割形歪み補償回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee