KR20000013314A - 자동 이득 조절 회로를 구비한 전치 보상기 및 이를 이용한 전치 보상 방법 - Google Patents

자동 이득 조절 회로를 구비한 전치 보상기 및 이를 이용한 전치 보상 방법 Download PDF

Info

Publication number
KR20000013314A
KR20000013314A KR1019980027209A KR19980027209A KR20000013314A KR 20000013314 A KR20000013314 A KR 20000013314A KR 1019980027209 A KR1019980027209 A KR 1019980027209A KR 19980027209 A KR19980027209 A KR 19980027209A KR 20000013314 A KR20000013314 A KR 20000013314A
Authority
KR
South Korea
Prior art keywords
signal
variable attenuator
gain
variable
automatic gain
Prior art date
Application number
KR1019980027209A
Other languages
English (en)
Other versions
KR100318919B1 (ko
Inventor
권기백
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980027209A priority Critical patent/KR100318919B1/ko
Priority to US09/346,031 priority patent/US6194964B1/en
Publication of KR20000013314A publication Critical patent/KR20000013314A/ko
Application granted granted Critical
Publication of KR100318919B1 publication Critical patent/KR100318919B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3252—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

자동 이득 조절 회로를 구비한 전치 보상기 및 이를 이용한 전치 보상 방법에 관하여 개시한다. 본 보상기는, 분배기, 고조파 발생기, 제 1 가변 감쇄기, 가변 위상 변환기, 합성기, 및 감쇄기와 위상 지연기로 이루어진 빼기 회로를 포함하는 전치 보상기 회로에 있어서, 전체 증폭기의 이득을 일정하게 유지하기 위해 제 2 감쇄기를 제어하는 자동 이득 조절기, 및 이 자동 이득 조절기에 의해 제어되어져 전체 이득을 일정하게 유지되도록 하는 제 2 가변 감쇄기를 포함한다. 그리고 본 방법은 고조파 발생기, 제 1 가변 감쇄기와 가변 위상 변환기, 합성기, 자동 이득 조절기, 그리고 제 2 가변 감쇄기로 구성된 전치 보상기 회로에 있어서, 고조파 발생기가 고조파 신호를 발생시키는 단계, 고조파 신호가 제 1 가변 감쇄기와 가변 위상기를 거치면서 크기와 위상이 변화되는 단계, 합성기에서 크기와 위상이 변화된 신호를 주경로를 진행하는 신호와 합성하는 단계, 및 합성된 신호가 제 2 가변 감쇄기를 거쳐 주 증폭기의 입력으로 들어가 주 증폭기의 상호 변조 왜곡을 억제하는 단계를 포함한다.

Description

자동 이득 조절 회로를 구비한 전치 보상기 및 이를 이용한 전치 보상 방법
본 발명은 자동 이득 조절(Automatic Gain Control : AGC) 회로를 구비한 전치 보상기(Predistorter) 및 이를 이용한 전치 보상(Predistortion) 방법에 관한 것으로서, 특히 기존의 전치 보상기에서 빼기 회로(Subtraction Circuit)를 제거하고 자동 이득 조절기(Automatic Gain Controller : AGC)를 포함하여 단순화시킨 전치 보상기 회로 및 이를 이용한 전치 보상 방법에 관한 것이다.
전치 보상기는 주 증폭기에서 발생하는 상호 변조(Intermodulation) 왜곡을 예상하여 미리 주 증폭기의 입력에 이미 왜곡된 신호를 인가해줌으로써 주 증폭기의 상호 변조 왜곡을 최소화하는 회로이다.
종래의 전치 보상기에서는 전치 보상을 위해 고조파 발생기(Harmonic Generator)(10)를 사용하고, 고조파 발생기(10)에서 발생되는 신호 중 주 증폭기의 선형화에 기여하는 스퓨리어스(Spurious) 성분만을 남기기 위해 빼기 회로(40)를 사용한다. 이 빼기 회로(40)는 고조파 발생기(10)에서 증폭되는 주 반송파(Main carrier) 성분을 상쇄시켜 주는 역할을 한다.
빼기 회로(40)는 도 1의 고조파 발생기(10)의 이득과 위상을 고려하여 이득은 동일하게, 위상은 역위상이 되도록 감쇄기(50)와 위상 지연기(60)를 만들어 주어야 한다.
이렇게 주 반송파 성분이 제거된 신호는 제 1 가변 감쇄기(20)와 가변 위상 변환기(30)에 의해 주 증폭기(80)의 상호 변조 왜곡이 최소화 되도록 최적화 된다.
그러나, 빼기 회로(40)는 실제적으로 완벽하게 주 반송파를 상쇄시켜 주지 못한다. 그리고, 주파수 대역폭이 좁아 주파수가 변경되어질 때에는 빼기가 되지 않는다.
이로 인해, 주 증폭기의 상호 변조 왜곡을 최소화하기 위해 제 1 가변 감쇄기(20)와 가변 위상 변환기(30)를 조작할 때, 전체 증폭기의 이득이 흔들리는 문제를 유발시키게 된다. 여기서, 전체 증폭기의 이득이란 전치 보상기와 주 증폭기를 거쳐서 나온 이득을 말한다.
또한, 스퓨리어스 성분도 전체 신호에 대해 일정 비율의 전력을 차지하고 있으므로 제 1 가변 감쇄기(20)와 가변 위상 변환기(30)를 조작할 때 전체 증폭기의 이득이 흔들리는 문제를 유발시키게 된다.
따라서, 본 발명은 상기된 바와 같은 문제점을 해결하기 위하여 창안된 것으로, 빼기 회로를 제거하므로 전치 보상기를 간단히 하는, 자동 이득 조절 회로를 구비한 전치 보상기를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 자동 이득 조절기를 이용함으로써 가변 감쇄기와 가변 위상 변환기가 변화할 때, 전체 이득이 변화하지 않도록 하는, 자동 이득 조절 회로를 구비한 전치 보상기 및 이를 감쇄기 전치 보상 방법을 제공하는 것을 목적으로 한다.
본 발명의 상기 및 그 밖의 다른 목적과 새로운 특징에 대해서는 아래의 발명의 상세한 설명을 읽고 아래의 도면을 참조하면 보다 명백해질 것이다.
도 1 은 종래의 전치 보상기의 회로도.
도 2 는 본 발명에 따른 전치 보상기의 회로도.
<도면의 주요부분에 대한 부호의 설명>
10, 110 : 고조파 발생기 20, 120 : 제 1 가변 감쇄기
30, 130 : 가변 위상 변환기 40 : 빼기 회로
50 : 감쇄기 60 : 위상 지연기
70, 170 : 합성기 80, 180 : 주 증폭기
140 : 자동 이득 조절기 150 : 제 2 가변 감쇄기
160 : 분배기
상기와 같은 목적을 달성하기 위하여 창안된 본 발명에 따른 자동 이득 조절 회로를 구비한 전치 보상기의 바람직한 실시예는, 분배기, 고조파 발생기, 제 1 가변 감쇄기, 가변 위상 변환기, 합성기, 및 감쇄기와 위상 지연기로 이루어진 빼기 회로를 포함하는 전치 보상기 회로에 있어서, 전체 증폭기의 이득을 일정하게 유지하기 위해 제 2 감쇄기를 제어하는 자동 이득 조절기, 및 상기 자동 이득 조절기에 의해 제어되어져 전체 이득을 일정하게 유지되도록 하는 제 2 가변 감쇄기를 포함한다.
본 실시예에 있어서, 상기 자동 이득 조절기는, 상기 제 1 가변 감쇄기와 가변 위상 변환기가 변화시켜 가장 좋은 상호 변조 특성을 얻고자할 때, 전체 이득이 변화되지 않고 일정하게 유지하도록 하기 위해 입력신호와 출력신호를 검출하여 출력신호의 크기가 변화할 경우, 제 2 가변 감쇄기를 조절하는 기능을 하는 것이 바람직하다.
본 발명에 따른 자동 이득 조절 회로를 구비한 전치 보상기를 이용한 전치 보상 방법의 바람직한 실시예는, 고조파 발생기, 제 1 가변 감쇄기와 가변 위상 변환기, 합성기, 자동 이득 조절기, 그리고 제 2 가변 감쇄기로 구성된 전치 보상기 회로에 있어서, 상기 고조파 발생기가 고조파 신호를 발생시키는 단계, 상기 고조파 신호가 상기 제 1 가변 감쇄기와 가변 위상기를 거치면서 크기와 위상이 변화되는 단계, 상기 합성기에서 상기 크기와 위상이 변화된 신호를 주경로를 진행하는 신호와 합성하는 단계, 및 상기 합성된 신호가 제 2 가변 감쇄기를 거쳐 주 증폭기의 입력으로 들어가 주 증폭기의 상호 변조 왜곡을 억제하는 단계를 포함한다.
본 실시예에 있어서, 상기 가장 좋은 상호 변조 특성을 얻기 위해 제 1 가변 감쇄기와 가변 위상기를 변화시키는 단계를 더 포함하는 것이 바람직하다.
또한 본 실시예에 있어서, 상기 전체 이득이 변화되면, 주 증폭기의 출력이 변화되어 상기 자동 이득 조절기의 출력 감시 신호가 변화되는 단계, 상기 변화된 출력 감시신호에 의해 상기 제 2 가변 감쇄기를 조정하는 단계, 및 상기 제 2 가변 감쇄기의 조정에 의해 원래의 이득이 복원되어 전체 이득이 변화하지 않도록 하는 단계를 더 포함하는 것이 바람직하다.
본 발명에서는 자동 이득 조절기를 채택하므로 전치 보상기를 간단히 하고, 가변 감쇄기와 가변 위상 변환기가 변화할 때 전체 이득이 변화하지 않게 하였다.
본 발명에서 사용되는 자동 이득 조절기는 입력과 출력신호를 검출하여 출력 신호의 크기가 변화할 경우, 가변 감쇄기를 조절하는 기능을 하는 회로이다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명의 구성을 도 2를 참조하여 설명하면 다음과 같다.
도 2는 본 발명에 따른 전치 보상기의 회로도이다.
전치 보상을 위해 고조파를 발생시켜 주는 고조파 발생기(110)와 전체 증폭기의 상호 변조 왜곡을 억제하기 위한 최적의 고조파 상태를 얻게 하여 주는 제 1 가변 감쇄기(120) 및 가변 위상 변환기(130)와 전체 증폭기의 이득을 일정하게 유지하는 자동 이득 조절기(140)와 상기 자동 이득 조절기(140)에 의해 제어되어지는 제 2 가변 감쇄기(150), 그리고 고조파 발생기(110)에서 발생한 신호와 주경로를 진행하는 신호를 합성하여 주는 합성기(170)로 구성되어진다. 여기서, 주경로란 입력된 신호가 위상 지연기만을 거쳐 출력되는 경로를 말한다.
상기와 같이 구성되는 회로의 동작은 다음과 같다.
먼저, 신호의 일부가 분리기(160)에 의해 분리된 후, 고조파 발생기(110)에 의해 스퓨리어스 성분의 발생과 주 반송파 성분의 증폭이 일어난다.
발생한 신호들은 제 1 가변 감쇄기(120)와 가변 위상 변환기(130)에 의하여 주 증폭기(180)의 상호 변조 왜곡이 최소화 되도록 신호의 크기와 위상이 변화되어진다. 이 신호는 합성기(170)에 의하여 주 신호와 합성되어진다.
이중에서 스퓨리어스 신호는 주 증폭기(180)의 상호 변조 왜곡을 제거하여 주는 성분으로 사용되어지고, 주 반송파 성분은 전체 증폭기의 이득에 영향을 미치게 된다.
즉, 이로 인해 전체 증폭기의 이득이 변하여져 주 증폭기(180)의 출력이 변하게 된다. 이렇게 출력이 변화하면 자동 이득 조절기의 출력 감시(monitor) 신호가 변화되게 되고, 동시에 제 2 가변 감쇄기(150)를 조정하여 원래의 이득으로 복원시켜준다.
이런 작동에 의해 주 증폭기(180)의 상호 변조 왜곡을 최소화하기 위해 제 1 가변 감쇄기(120)와 가변 위상 변환기(130)를 조절하여도 전체 증폭기의 이득에는 영향이 없으면서, 간단한 회로로써 상호 변조 왜곡을 기존과 같이 제거시켜줄 수 있다.
본 발명은 다양하게 변형될 수 있고, 여러 가지 형태를 취할 수 있지만, 상기 발명의 상세한 설명에서는 그에 따라 특별한 실시예에 대해서만 기술하였다.
하지만, 본 발명은 명세서에서 언급된 특별한 형태로 한정되는 것이 아닌 것으로 이해되어야 하며, 오히려 본 발명은 첨부된 청구범위에 의해 정의된, 본 발명의 사상과 범위 내에 있는 모든 변형물, 균등물 및 대체물을 포함하는 것으로 이해되어야 한다.
상기와 같이 동작하는 본 출원에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
빼기 회로를 제거함으로써, 전치 보상기 회로를 간단히 하여 제작을 용이하게 한다.
또한, 자동 이득 조절 회로를 이용함으로써 가변 감쇄기와 가변 위상 변환기를 조작할 때도 전체 증폭기의 이득 변화가 없다.

Claims (5)

  1. 분배기, 고조파 발생기, 제 1 가변 감쇄기, 가변 위상 변환기, 합성기, 및 감쇄기와 위상 지연기로 이루어진 빼기 회로를 포함하는 전치 보상기 회로에 있어서,
    전체 증폭기의 이득을 일정하게 유지하기 위해 제 2 감쇄기를 제어하는 자동 이득 조절기; 및
    상기 자동 이득 조절기에 의해 제어되어져 전체 이득을 일정하게 유지되도록 하는 제 2 가변 감쇄기를 포함하는, 자동 이득 조절 회로를 구비한 전치 보상기.
  2. 제 1 항에 있어서, 상기 자동 이득 조절기는, 상기 제 1 가변 감쇄기와 가변 위상 변환기가 변화시켜 가장 좋은 상호 변조 특성을 얻고자할 때, 전체 이득이 변화되지 않고 일정하게 유지하도록 하기 위해 입력신호와 출력신호를 검출하여 출력신호의 크기가 변화할 경우, 제 2 가변 감쇄기를 조절하는 기능을 하는, 자동 이득 조절 회로를 구비한 전치 보상기.
  3. 상기 고조파 발생기가 고조파 신호를 발생시키는 단계;
    상기 고조파 신호가 상기 제 1 가변 감쇄기와 가변 위상기를 거치면서 크기와 위상이 변화되는 단계;
    상기 합성기에서 상기 크기와 위상이 변화된 신호를 주경로를 진행하는 신호와 합성하는 단계; 및
    상기 합성된 신호가 제 2 가변 감쇄기를 거쳐 주 증폭기의 입력으로 들어가 주 증폭기의 상호 변조 왜곡을 억제하는 단계를 포함하는, 자동 이득 조절 회로를 구비한 전치 보상기를 이용한 전치 보상 방법.
  4. 제 3 항에 있어서, 상기 가장 좋은 상호 변조 특성을 얻기 위해 제 1 가변 감쇄기와 가변 위상기를 변화시키는 단계를 더 포함하는, 자동 이득 조절 회로를 구비한 전치 보상기를 이용한 전치 보상 방법.
  5. 제 3 항에 있어서,
    상기 전체 이득이 변화되면, 주 증폭기의 출력이 변화되어 상기 자동 이득 조절기의 출력 감시신호가 변화되는 단계;
    상기 변화된 출력 감시신호에 의해 상기 제 2 가변 감쇄기를 조정하는 단계; 및
    상기 제 2 가변 감쇄기의 조정에 의해 원래의 이득이 복원되어 전체 이득이 변화하지 않도록 하는 단계를 더 포함하는, 자동 이득 조절 회로를 구비한 전치 보상기를 이용한 전치 보상 방법.
KR1019980027209A 1998-07-07 1998-07-07 자동이득조절회로를구비한전치보상기및이를이용한전치보상방법 KR100318919B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980027209A KR100318919B1 (ko) 1998-07-07 1998-07-07 자동이득조절회로를구비한전치보상기및이를이용한전치보상방법
US09/346,031 US6194964B1 (en) 1998-07-07 1999-07-01 Predistorter having an automatic gain control circuit and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980027209A KR100318919B1 (ko) 1998-07-07 1998-07-07 자동이득조절회로를구비한전치보상기및이를이용한전치보상방법

Publications (2)

Publication Number Publication Date
KR20000013314A true KR20000013314A (ko) 2000-03-06
KR100318919B1 KR100318919B1 (ko) 2002-07-12

Family

ID=19543294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980027209A KR100318919B1 (ko) 1998-07-07 1998-07-07 자동이득조절회로를구비한전치보상기및이를이용한전치보상방법

Country Status (2)

Country Link
US (1) US6194964B1 (ko)
KR (1) KR100318919B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341851B1 (ko) * 1999-08-16 2002-06-26 오길록 적응형 전치보상 선형 증폭기 제어 방법
KR100371174B1 (ko) * 2000-08-25 2003-02-05 엘지전자 주식회사 상호변조왜곡 전력 검출회로
WO2010102441A1 (en) * 2009-03-09 2010-09-16 Zte Wistron Telecom Ab Method and apparatus for linearizing a non-linear power amplifier

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077767A (ja) * 1999-09-01 2001-03-23 Matsushita Electric Ind Co Ltd 受信装置及び基地局装置及び無線通信システム
DE19943957C1 (de) * 1999-09-14 2001-04-12 Bosch Gmbh Robert Verfahren zur Linearisierung eines Hochfrequenz-Verstärkers
US7333557B2 (en) * 2002-12-16 2008-02-19 Nortel Networks Limited Adaptive controller for linearization of transmitter with impairments
US7590190B2 (en) * 2004-11-10 2009-09-15 Powerwave Technologies, Inc. System and method for forward path gain control in a digital predistortion linearized transmitter
US8886341B1 (en) 2006-04-04 2014-11-11 Microsoft Corporation Adaptive sample-by-sample controller for under-determined systems
US8995502B1 (en) 2006-04-04 2015-03-31 Apple Inc. Transceiver with spectral analysis
US8498590B1 (en) 2006-04-04 2013-07-30 Apple Inc. Signal transmitter linearization
US7796960B1 (en) 2006-04-04 2010-09-14 Nortel Networks Limited Signal transmitter linearization
US8498591B1 (en) 2009-08-21 2013-07-30 Marvell International Ltd. Digital Predistortion for nonlinear RF power amplifiers
US8699620B1 (en) 2010-04-16 2014-04-15 Marvell International Ltd. Digital Predistortion for nonlinear RF power amplifiers
US9160586B1 (en) 2013-07-24 2015-10-13 Marvell International Ltd. Method and apparatus for estimating and compensating for in-phase and quadrature (IQ) mismatch in a receiver of a wireless communication device
WO2015164055A1 (en) 2014-04-21 2015-10-29 Arris Enterprises, Inc. Optical and rf techniques for aggregation of photo diode arrays
US9590732B2 (en) 2014-04-21 2017-03-07 Arris Enterprises, Inc. Active optical combiner for CATV network
US9847836B2 (en) 2016-03-01 2017-12-19 Arris Enterprises Llc Agrregator-based cost-optimized communications topology for a point-to-multipoint network

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132735A (ja) * 1992-10-15 1994-05-13 Fujitsu Ltd フィードフォワード増幅器
JPH09139631A (ja) * 1995-11-16 1997-05-27 Fujitsu Ltd フィードフォワード増幅装置及びフィードフォワード増幅装置付き基地局
US5892397A (en) 1996-03-29 1999-04-06 Spectrian Adaptive compensation of RF amplifier distortion by injecting predistortion signal derived from respectively different functions of input signal amplitude
FI106413B (fi) 1996-07-11 2001-01-31 Nokia Mobile Phones Ltd Lineaarisen tehovahvistimen tehonsäätöpiiri
US5770971A (en) 1996-07-26 1998-06-23 Northern Telecom Limited Distortion compensation control for a power amplifier
JPH10145161A (ja) * 1996-11-13 1998-05-29 Nec Corp プリディストーション自動調整回路
DE19736660C1 (de) * 1997-08-22 1999-03-11 Siemens Ag Regelanordnung zur Linearisierung einer Verstärkerschaltung
US5963087A (en) * 1998-05-29 1999-10-05 Motorola, Inc. Gain control circuit and method for providing gain control of a variable amplifier using a pilot signal

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341851B1 (ko) * 1999-08-16 2002-06-26 오길록 적응형 전치보상 선형 증폭기 제어 방법
KR100371174B1 (ko) * 2000-08-25 2003-02-05 엘지전자 주식회사 상호변조왜곡 전력 검출회로
WO2010102441A1 (en) * 2009-03-09 2010-09-16 Zte Wistron Telecom Ab Method and apparatus for linearizing a non-linear power amplifier
US8482349B2 (en) 2009-03-09 2013-07-09 Zte Wistron Telecom Ab Method and apparatus for linearizing a non-linear power amplifier

Also Published As

Publication number Publication date
KR100318919B1 (ko) 2002-07-12
US6194964B1 (en) 2001-02-27

Similar Documents

Publication Publication Date Title
KR20000013314A (ko) 자동 이득 조절 회로를 구비한 전치 보상기 및 이를 이용한 전치 보상 방법
KR960006631B1 (ko) 피드 포워드 일그러짐 최소화 회로
KR100267202B1 (ko) 입력신호주파수에상관없이안정한비선형특성을갖는자동프리디스토션조정회로
JP2002076785A (ja) 歪補償装置
JP2001053552A (ja) フィードフォワード増幅回路、及びフィードフォワード増幅回路における非線形歪の補償方法。
KR970031238A (ko) 선형 증폭 장치 및 방법
JP2002506307A (ja) 前置補償器
KR20020064887A (ko) 전력증폭기에 대한 개량된 전치왜곡 보상
KR100259849B1 (ko) 파일럿 톤 호핑을 이용한 피드 포워드 선형 전력 증폭 방법
JP2001217656A (ja) フィードフォワード線形化増幅器の適合調整方法と装置
JPH10284951A (ja) フィードフォワード増幅回路
KR20040089689A (ko) 피크 대 평균 신호 전력비 감소
KR100390073B1 (ko) 초선형 피드포워드 ｒｆ 전력 증폭기
JP2001077636A (ja) フィードフォワード増幅器
GB2339354A (en) A predistorter for an amplifier in which a pilot signal is supplied to the amplifier via the predistorter
JPH04103207A (ja) リニア変調波自動電力制御装置
KR100760523B1 (ko) 전치왜곡 선형화기
CA2281209A1 (en) Feedforward amplifier and method of amplifying signals
AU755588B2 (en) A set-up method for a linearising circuit
KR950003278B1 (ko) 전력증폭기의 피드 포워드 선형화 회로
JPH07283658A (ja) 歪補償器
JP2002237727A (ja) フィードフォワード増幅器、通信装置、フィードフォワード増幅方法、プログラム、および媒体
JP2004120546A (ja) フィードフォワード型歪補償増幅器の制御方法
JP3374106B2 (ja) フィードフォワード歪補償増幅器及び歪補償増幅方法
JP2000353923A (ja) 二重ループを持つフィードフォワード増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081107

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee