KR20020064887A - 전력증폭기에 대한 개량된 전치왜곡 보상 - Google Patents
전력증폭기에 대한 개량된 전치왜곡 보상 Download PDFInfo
- Publication number
- KR20020064887A KR20020064887A KR1020027005149A KR20027005149A KR20020064887A KR 20020064887 A KR20020064887 A KR 20020064887A KR 1020027005149 A KR1020027005149 A KR 1020027005149A KR 20027005149 A KR20027005149 A KR 20027005149A KR 20020064887 A KR20020064887 A KR 20020064887A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- peak
- amplifier
- output
- error signal
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 16
- 230000004044 response Effects 0.000 claims description 14
- 238000012937 correction Methods 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 3
- 230000003044 adaptive effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3252—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 AB급 증폭기로 동작하는 것과 같은 왜곡 주증폭기(distortion main power amplifier) (14)를 이용하여 입력을 증폭시키는 증폭기 장치(10)에 관한 것이다. 본 발명의 방법 및 장치는 주증폭기(14)에 대한 입력신호에 전치보상 신호를 부가하여 주증폭기(14)에 의해 부가된 왜곡을 보상한다. 본 발명에 따라서, 전치보상 회로(12)에 대한 입력은 주증폭기(14)의 출력에서의 왜곡의 피크-피크 신호 값을 측정함으로써 변경될 수 있다. 피크-피크 값은 주증폭기(14)로부터의 출력과 입력신호로부터의 출력을 비교하여 구한 신호에서 측정될 수 있다. 디지털 제어 프로세서(16)는 반복적으로 여러 가지 위상 및 이득을 조정하여 증폭기의 출력을 조정한다.
Description
고전력, 광대역 전력증폭기들은 잘 알려져 있다. 이러한 증폭기들은 피드포워드 구성에서 동작하거나, 주전력증폭기, 예컨대, AB급 증폭기가 동작할 때 요구되는 다른 형태의 선형화(linearization)를 포함할 수 있다. 일반적으로 A급 증폭기가 AB급 증폭기에 비해 왜곡(distortion)이 적은 것이 사실이나, A급 증폭기는 AB급 증폭기에 비해 덜 효율적이다. 따라서, 효율성의 이점을 유지하면서 왜곡을 최소화하기 위해, 다양한 형태의 오류 또는 왜곡을 정정하는 AB급 증폭기 구성들이 개발되어 왔다.
하나의 형태의 오류 정정(error correction)은 AB급 증폭기의 왜곡을 보상할 수 있도록 하는 방식으로 입력 신호를 왜곡시키는 접근방법을 시도하였다. 따라서, 전치보상 회로(predistortion circuit)를 다양하게 수동으로 조정하여(manual adjustment) 원신호로부터 왜곡 신호(distortion error)가 생성되고 왜곡 신호가 입력 신호와 합해지면, 이렇게 합해진 신호가 증폭기에 입력되어 예컨대, AB급 증폭기로 동작하게 되어, 증폭기 장치에 대한 원래의 입력신호가 실질적으로 선형으로 증폭된다.
이러한 전치보상 회로들은 전형적으로 저전력증폭기를 이용하고, 바람직하게 주증폭기와 동일한 왜곡 특성을 갖기 때문에, 적절하게 처리된 그의 출력은 전치보상회로에 대한 입력신호와 합해져서 주증폭기에 대한 전치보상 입력(predistorted input)을 생성하기 위해서 요구되는 필수 왜곡 성분들을 수득하는데 이용될 수 있다. 이러한 장치는 동작하여 전치보상회로의 여러 소자들이 적절하게 조정될 때 AB급 증폭기에 의해 만들어지는 상호변조 주파수 왜곡(intermodulaltion frequency distortion)을 현저하게 감소시킨다.
그러나, 전치보상을 이용하여 적절하게 조정된 증폭기 장치에서 조차, 일정한 양의 불안정성, 즉 동작점 이득(operating point gain) 및 위상 상의 드리프트가 관찰될 수 있다. 따라서, 왜곡 성분을 최소화하기 위해 마이크로프로세서가 전치보상 회로의 중요한 파라미터들을 조정할 수 있지만, 전치보상회로의 조정에는 한계가 있는데, 그것은 피드-포워드 구성에서 소거 루프(cancellation loop)의 균형을 깨뜨린다. 이것은 마이크로프로세서가 실제로 개선이 된 것인지 판단하기 이전에 신호 소거 루프를 리널(re-null)할 것을 필요로 한다. 이것은 시간이 많이 걸리는 과정이고, 만약 입력신호가 일정한 변화의 상태, 예컨대, 온오프되는 상태(turn on and off)에 있는 유형의 신호라면 루프는 "혼돈(confused)"되어 적응적 개량(adaptive improvement)을 제공하지 못할 것이다. 따라서, 그 전문 내용이 본원에 포함되는 1998년 4월 8일에 출원된 "DYNAMIC PREDISTORTION COMPENSATION FOR A POWER AMPLIFIER"라는 발명의 명칭 하에 출원되었던 미국특허출원 09/057,332호에 개시된 것과 같은 종래의 적응적 전치보상 기술들(adaptive predistortion techiques)은 정상 상태 신호(steady state signals)에 대해서는 잘 동작하지만, 변하기 쉬운 환경(transient environment)에서 동작하는 경우에는 수득하고자 하는 결과를 제공하지 못한다. 그러한 변하기 쉬운 환경은 일정한 유형의 다중채널 동작의 경우에 존재할 수 있는데, 아날로그 통신 시스템이 좋은 예가 될 수 있다. 그러한 시스템에서, 캐리어들은 계속적으로 온오프된다.
[발명의 요약]
본 발명은 왜곡 소거 입력(distortion cancelling input)이 결합될 입력신호를 증폭하는 증폭기 장치에 관계한다. 증폭기 장치는 주증폭기, 주증폭기에 연결된 출력을 갖는 전치보상 회로, 및 피드백 루프를 특징으로 한다. 피드백 루프는 증폭기 장치에 대한 입력 신호의 지연된 파생물(delayed derivative)과 주증폭기의 출력을 나타내는 신호의 차를 구하여 오차 신호(error signal)를 제공하는 비교기(comparator), 오차 신호를 수신하여 검출된 에너지 오차 신호 출력을 생성하는 에너지 검출기(energy detector), 오차 신호를 수신하여 피크-피크 오차 신호 출력을 생성하는 피크-피크 검출기(peak-to[peak detector), 검출된 에너지 신호출력 및 검출된 피크-피크 오차 신호 출력에 반응하여 정정 신호(correction signal)를 생성하는 제어기(controller), 적어도 일부분의 정정 신호들에 반응하여 주증폭기에 대한 자신의 출력을 변경하는 전치보상 회로(predistortion circuit), 입력신호를 수신하여 그것을 전치보상회로로 전달하는 제어 회로(control circuitry)를 특징으로 하며, 상기 제어 회로는 오차 신호중 적어도 피크-피크 값에 반응하여 오차 신호의 피크-피크 신호 값을 감소시킨다.
구체적인 구현예에서, 주증폭기는 AB급 모드로 동작하는 광대역 RF 증폭기이고 피드백 루프 제어기는 에너지 측정값에 반응하여 신호 정정 회로의 진폭 및 위상을 반복적으로 조정한다.
다른 구현예에서, 본 발명은 입력 및 출력을 갖는 증폭기 장치 중 증폭기의 일부가 되는 주증폭기로부터 출력되는 증폭 신호에서 왜곡을 정정하는 방법에 관계한다. 상기 방법은 전치보상 신호를 증폭기 장치의 입력과 합하여 주증폭기에 전달한다. 본 발명의 방법은 전치보상 회로에서 증폭기에 대한 입력으로부터 유래된 전치보상 신호(predistortion signal)를 생성하고, 주증폭기의 출력으로부터 유래된 오차 신호로부터 왜곡 에너지를 나타태는 오차 신호를 생성하며, 오차 신호로부터 피크-피크 신호 값을 나타내는 피크-피크 오차 신호를 생성하며, 적어도 에너지 오차 신호 및 피크-피크 오차 신호에 반응하여 디지털 방식으로 제어되는 프로세서를 이용하여 전치보상 회로에서 그리고 그 전단에서 위상 및 이득을 조정하는 것을 특징으로 한다.
본 발명의 방법은 특수한 구현예에서 주증폭기의 출력으로부터 유래된 신호와 증폭기 장치에 대한 입력으로부터 유래된 신호를 비교하여 차 신호(difference signals)를 생성하는 단계 및 차 신호(difference signal)로부터 유래된 신호의 피크-피크 레벨을 측정하여 피크-피크 오차 신호를 생성하는 단계를 특징으로 한다.
따라서 본 발명은 유리하게 역동적인 방식으로 빠르게 AB급 증폭기 또는 다른 왜곡 주증폭기에 대한 입력신호를 전치보상하여, 단시간 내에 전체 증폭기 장치의 입출력 특성을 현저하게 선형화한다.
본 발명은 일반적으로 전력증폭기에 관한 것으로, 더욱 상세하게는 증폭기, 특히 고전력 AB급 전력 증폭기에서 입/출력 전달함수를 선형화(linearizing)하는 것에 관계한다.
본 발명의 목적, 특징, 및 이점들은 첨부 도면과 이하의 상세한 설명으로부터 자명해질 것이다.
도 1은 본 발명에 따른 전치보상 증폭기 및 제어 회로의 바람직한 구현예의 블럭도이다.
도 2는 본 발명의 바람직한 구현예에 따른 디지털 방식으로 제어되는 프로세서의 동작 과정을 설명한 흐름도이다.
도 1을 참고하면, 증폭기 장치(10)는 전치보상회로(12), 주전력증폭기(14), 및 제어회로(16)를 포함한다. 증폭기(14)는 전형적으로 그 출력이 라인 18을 통해서 직접 이용되거나 전문이 본원의 내용으로 포함된 "Broadband Amplifier with Quadrature Pilot Signal"이라는 명칭 하의 미국특허 제 5,796,304호에 기재된 것과 같은 피드포워드 왜곡 소거 회로에 입력이 될 수 있는 고전력 AB급 증폭기이다.
라인 20 상의 증폭기 장치에 대한 입력은 여러 가지 목적으로 분할(샘플링)된다. 첫 째, 라인 샘플링 커플러 22는 입력의 일부를 지연 소자 24로 유도한다. 지연소자의 출력은 비교 장치 30으로 유도된다.
라인 36 상의 나머지 입력 신호는 조정 이득 회로(38: controlled gain circuitry)에 이어, 조정 위상 회로 40에 의해 수신되고나서, 회로 40의 출력은 다른 커플러 42에 의해 샘플링된다. 커플러 42의 출력은 신호 스플리터 40에 의해 수신되고, 스플리터 40은 신호를 라인 43과 44 상의 출력으로 균등하게 분배한다. 라인 45로부터의 나머지 입력 신호는 전치보상기(12)의 지연소자(46)로 유도된다.
라인 43 상의 스플리터 40의 출력은 지연소자 48로 전달되고, 지연소자의 출력은 비교 회로 50에 의해 수신된다. 라인 44 상의 스플리터 40의 다른 출력은 이득 조정 증폭기(gain controlled amplifier) 52에 의해 수신되고, 그 출력은 보조 증폭기 53 및 54로 유도된다. 증폭기 54의 출력은 조정 이득 회로(controlled gain circuitry) 60에 의해 수신된다. 조정 이득 회로 60의 출력은 조정 위상 회로 62로 전달되고, 조정 위상 회로의 출력은 비교 회로 50에서 지연소자 48로부터의 신호와 비교된다. 주로 증폭기에 의해 도입된 왜곡 성분을 나타내는 두 신호 사이의 차는, 선형 증폭기 64를 거쳐 조정 이득 회로 66에 전달된다. 조정 이득 회로 66의 출력은 조정 위상 회로(controlled phase circuit) 68에 의해 수신된다. 조정 위상 회로 68의 출력은 커플러 70로 전달되고, 커플러는 라인 72 상에위상 회로 68의 출력과 지연소자 48의 출력을 비교하는 주전력증폭기 14에 대한 입력을생성한다.
라인 74 상의 주전력증폭기 14의 출력은 커플러 76에 의해 샘플링되고 샘플링된 출력 신호는 라인 78로부터 들어오는 지연 24의 출력과 비교되어(차이가 구해져서) 라인 80 상에 왜곡 오차 신호(distortion error signal)를 생성한다. 라인 80 상의 왜곡 오차 신호는 커플러 81에 의해 샘플링되고, 서로 직렬로 연결된 증폭기 82와 84에 의해 증폭된다. 이어서 신호의 에너지를 측정하는 쇼트키 다이오드(Schottky diode) 86를 이용함으로써 증폭기 84의 출력이 검출되는데, 이러한 출력은 디지털 제어기 90에 입력된다. 디지털 제어기 90은 디지털 신호를 각각 라인 92a와 라인 92b 상으로 출력하여 D/A 컨버터 100a와 100b를 제어한다. D/A 컨버터들의 아날로그 출력들은 전치보상기 회로 12와 카티션 루프 회로(Cartisian loop circuit)의 여러 가지 위상 및 이득 소자들(gain and phase elements)을 조정하기 위해 전달된다.
적응적 전치보상 회로를 변화하기 쉬운 환경에서 동작시키기 위해서, 본 발명은 전치보상회로의 튜닝이 신속하게 평가될 수 있도록 제어 루프의 제어 과정의 유효 응답 시간(effective response time)을 가속화한다. 이 때문에 본 발명의 적응적 전치보상 회로는 변화하기 쉬운 환경에서도 효율적이다.
본 발명이 속하는 기술 분야에서는 다양한 회로의 이득 및 위상 소자를 제어하기 위해 카티션 루프를 이용하는 것이 잘 알려져 있다. 카티션 루프는 진폭과 위상을 모두 감지하고 매우 빠르게 동작할 수 있다. 카티션 루프는 커플러 120으로 라인 80 상의 왜곡 오차 신호를 그리고 커플러 120으로 지연 24에 의해 공급된지연 입력 신호를 커플링시킨다. 양자의 신호들은 각각 증폭기 124 및 126에 의해 증폭되고, 각각 스플리터 128 및 직교 스플리터(quadrature splitter) 130을 이용하여 분배되고 그 출력은 혼합 소자(mixing element) 132 및 134에 인가된다. 혼합 소자들의 출력은 각각 조정 회로 38과 40의 진폭 및 위상 조정을 위해 전달되고 아울러 피크 검출기 150 및 152로도 전달된다.
이러한 시스템은 매우 빠르게 동작하므로, 약 100 KHz내에 이격되어 있는 신호들의 경우에, 상기 루프는 라인 120으로부터 커플링된 왜곡 성분들의 소거를 수행한다. 이러한 회로에서의 한계는 시스템의 시간 지연인데, 왜냐하면 상기 회로는 피드백 기술을 이용하기 때문이다. 라인 80 상의 소거 포인트에 남아 있는 신호들은 고주파 왜곡 성분들이다. 궁극적으로, 피드포워드 시스템이 미국특허 제 5,796,304호에 기재된 바와 같이 이용되는 경우에 오차 증폭기(error amplifier)에 공급된다.
도 1에 도시된 바와 같은 카티션 루프(Cartisian loop)에서, 절대 캐리어 널(absolute carrier null)은 위상 검출기 소자들의 밸런스의 함수이다. 이것은 위상 검출기 소자들이 다이오드 믹서인지 능동 믹서인지에 관계 없이 항상 그러하다. 마이크로프로세서 또는 제어기 90이 소거 포인트, 라인 80에서 가장 낮은 가능한 전력 레벨로 튜닝하도록 하기 위해 종래의 검출기가 이용될 수 있다. 이러한 프로세스는 매우 낮은 속도로 이루어질 수 있는데, 현재 동시 출원 중인 미국특허출원 제 09/057,332호에 기재되어 있는 바와 같이 모든 드리프트는 온도와 경시변화에 기인할 것이기 때문이다. 앞서 설명한 바와 같이, 전력은 도 1에 도시된바와 같은 소자 82, 84 및 86과 같은 쇼트키 다이오드 장치를 이용하여 검출될 수 있다. 실제 회로에서, 25dB의 널(nul)들은 오프셋 정정 없이 수득가능하고 이러한 값은 주증폭기 14의 톤들 사이의 간격(진폭 및 위상의 선형성)에 따라서 30-40dB까지 증가될 수 있을 것으로 기대된다.
그러나 본 발명에 따라서 라인 80에 남아 있는 것들은 고주파 성분들인데, 이들은 전치보상 회로를 조정하여 이들 왜곡 성분들의 레벨을 최소화하는 마이크로프로세서/제어기 90을 이용함으로써 추가로 제거될 수 있다. 라인 80 상의 왜곡 신호 및 나머지 주 신호들은 주증폭기로부터의 순시 오차 신호(instantaneous error signal)를 나타내는 RF 포락선의 형태이다. 본 발명의 장치는 이러한 오류 포락선을 검출하여 전치보상 회로에 대한 최적의 튜닝 포인트인 전치보상 회로를 최소 레벨로 조정한다.
이러한 양상의 시스템을 구현하기 위해서, 고속으로 동작하는 피크 검출기들 150, 152은 왜곡 신호 피크 값을 측정하여 그러한 정보를 제어기 90에 제공한다. 피크-피크 전압이 낮을수록, 주증폭기에서의 왜곡이 낮아진다. 왜곡 검출기를 혼동시킬 수 있는 저주파 성분들은 루프의 매우 빠른 응답시간에 의해 제거될 수 있다. 피드-포워드 증폭기 시스템 내의 RF 형태일 수 있고, 검출되지 않을 수도 있는 검출된 포락선의 그러한 부분들은 RF 소거를 위해 오류 증폭기로 전송될 것이다. 따라서, 본 발명에 따라서, 피크-피크 검출기는 RMS 장치인 쇼트키 다이오드 86에 더하여(몇몇 시스템에서는 쇼트키 다이오드 대신에) 왜곡 전력(distortion power)을 검출하는데 이용된다. 물론 이러한 시스템은 피드 포워드 및 종래의 전치보상 단일 채널 증폭기 양자 모두에 대해서 적용될 수 있다.
동작시, 마이크로프로세서 90은 먼저 커플러 81에 의해 샘플링된 라인 80 상의 비교 회로 30의 출력내의 에너지(RMS 전력에 해당)를 검출할 수 있고, D/A 컨버터 100a, 100b를 통해서 소자들 38, 40 및 66, 68의 진폭 및 위상을 조정함으로써 그러한 값을 최소화하도록 동작할 수 있다. 이러한 과정은 도 2의 흐름도에 도시된 바와 같이, 반복적인 과정으로 이루어지는데, 먼저 소자 66, 68을 조정하고나서 소자 38과 40을 조정한다. 다른 이득 및 위상 조정 소자들 52, 60, 및 62는 필요하거나 수동으로 설정된 경우에 마이크로프로세서에 의해 제어될 수 있다는 것에 유의할 필요가 있다.
본 발명의 바람직한 구현예에서, 도 2를 참고하면, 제어기는 먼저 진폭 및 위상 소자들 66 및 68이 조정되어야만 하는지 판단한다. 결정 포인트 170에 나타낸 바와 같이, 만약 조정되어야 한다면, 이득과 위상은 172 및 174에서 조정된다. 카티션 루프에 의해 조정된 소자들, 즉 이득 소자 38과 위상 소자 40은 176에서 다음 조정이 검토된다. 만약 소자 38과 40이 조정되어야 한다면, 이득은 190에서 조정되고 위상은 192에서 조정된다. 도 2에서 제어 루프를 매회 반복시마다, 178에서 왜곡 신호의 새로운 값이 읽혀진다. 일단 전치보상기가 조정되면, 전치보상기 내에서의 추가의 조정은 이루어지지 않고 라인 80 상의 신호는 주로 고주파 왜곡 성분들을 포함한다. 이어서 이들은 피크 검출기 150, 152에 의해 피크-피크 검출되고, 그러한 검출기들에 의해 공급된 신호 값에 반응하여 제어기 90은 결정 포인트 176에서 이득 소자 38과 위상 소자 40의 추가의 조정이 필요한지 여부를 판단한다. 이러한 방식으로 고주파 성분들의 피크-피크 값이 최소치로 감소된다.
따라서, 실질적으로 피드백 루프 환경에서 동작하는 제어기 90은 그것에 연결된 변화하는 제어 소자들을 반복적으로 조정하고 라인 80 상의 제 1 루프의 출력과 같은 오류 산물(error product)을 조정이 개선시켰는지, 아무런 효과도 없었는지, 또는 더 나쁘게 만들었는지를 판단한다. 목적은 선형증폭기 14의 출력에 있는 왜곡을 널(null)에 이르기까지 최소화하는 것이다. 전형적인 제어기 프로세서는 매 50 밀리초마다 정정을 가능하게 하는 모토롤라사제의 모델 MC68HC11E9이다.
이러한 방식으로, 카티션 루프는 변화하기 쉬운 환경에서 세팅들이 여전히 적당한 널인지를 판단하기 위해 전치보상기 세팅을 변화시키지 않아도 될 정도로 충분히 빠른 속도로 동작한다.
본 발명의 개시된 바람직한 구현예에 대한 추가, 삭제, 변형이 본 발명이 속하는 기술 분야의 실무자들에게 자명하고 이하의 청구범위의 범위 내에 포함된다.
Claims (8)
- 왜곡 소거 입력(distortion cancelling input)이 결합된 입력 신호를 증폭시키는 증폭기 장치로서, 상기 장치가:주증폭기;상기 주증폭기에 연결된 출력을 갖는 전치보상 회로; 및피드백 루프로서:상기 증폭기 장치에 대한 상기 입력 신호의 지연된 파생신호와 상기 주증폭기의 출력을 나타내는 신호 사이의 차이를 구해서 오차 신호(error signal)를 생성하는 비교기;상기 오차 신호를 수신하여 검출된 에너지 오차 신호 출력을 생성하는 에너지 검출기;상기 오차 신호를 수신하여 피크-피크 오차 신호 출력을 생성하는 피크-피크 검출기;검출된 에너지 신호 출력 및 피크-피크 오차 신호 출력에 반응하여 정정 신호를 생성하는 제어기(controller)로서, 상기 전치보상 회로가 적어도 하나의 상기 정정 신호에 반응하여 주증폭기에 대한 자신의 출력을 변화시키는 제어기; 및입력 신호를 수신하여 그것을 전치보상 회로로 전달하는 제어 회로(control circuitry)를 포함하는 피드백 루프를 포함하고;상기 제어 회로가 오차 신호의 출력 중 적어도 피크-피크 값 부분에 반응하여 상기 오차 신호의 피크-피크 신호 값을 감소시키는 증폭기 장치.
- 제 1항에 있어서, 상기 주증폭기가 AB급으로 동작하는 광대역 무선 주파수 증폭기인 증폭기 장치.
- 제 1항에 있어서, 상기 제어 회로가 상기 피드백 루프 내에 상기 전치보상회로에 대한 상기 입력 신호를 조정하는 위상 및 이득 정정 회로를 추가로 포함하는 증폭기 장치.
- 제 3항에 있어서, 상기 검출기가 상기 오차 신호내의 에너지를 측정하는 에너지 측정 회로를 포함하고;상기 피드백 루프 제어기가 상기 에너지 측정 회로에 반응하여 신호 정정 회로 진폭과 위상을 반복적으로 조정하는 증폭기 장치.
- 제 4항에 있어서, 상기 위상 및 이득 정정 회로가 상기 전치보상 회로에서 위상 및 이득 정정을 제공하는 증폭기 장치.
- 입력과 출력은 갖는 증폭기 장치의 일부분인 주증폭기로부터 출력되는 증폭 신호 중의 왜곡을 정정하는 방법으로서, 상기 방법이 전치보상 신호를 상기 증폭기 장치의 입력에 결합시켜 상기 주증폭기로 전달하고 다음의 단계들을 포함하는 방법:전치보상 회로에서 상기 증폭기 장치에 대한 입력으로부터 유래된 상기 전치보상 신호를 생성하는 단계;주증폭기의 출력으로부터 유래된 오차 신호로부터 왜곡 오류 에너지를 나타내는 에너지 오차 신호를 생성하는 단계;오차 신호로부터 피크-피크 신호 값을 나타내는 피크-피크 오차 신호를 생성하는 단계; 및적어도 상기 에너지 오차 신호 및 피크-피크 오차 신호에 반응하여 디지털 조정 프로세서를 이용하여, 상기 전치보상기내 및 그 전단의 위상 및 이득을 반복적으로 및 연속적으로 조정하는 단계.
- 제 6항에 있어서, 상기 상호작용 정정 단계(interactively correcting step)가 상기 주증폭기로부터의 왜곡 오차 신호에 반응하여 이루어지는 방법.
- 제 7항에 있어서, 상기 방법이주증폭기의 출력으로부터 유래된 신호와 증폭기 장치에 대한 입력 신호로부터 유래된 신호를 비교하여 차 신호(difference signal)를 생성하는 단계; 및상기 차 신호로부터 유래된 신호의 피크-피크 레벨을 측정하여 상기 피크-피크 오차 신호를 생성하는 단계를 추가로 포함하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/425,346 US6211733B1 (en) | 1999-10-22 | 1999-10-22 | Predistortion compensation for a power amplifier |
| US09/425,346 | 1999-10-22 | ||
| PCT/US2000/041292 WO2001031777A1 (en) | 1999-10-22 | 2000-10-19 | Improved predistortion compensation for a power amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020064887A true KR20020064887A (ko) | 2002-08-10 |
Family
ID=23686156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020027005149A KR20020064887A (ko) | 1999-10-22 | 2000-10-19 | 전력증폭기에 대한 개량된 전치왜곡 보상 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6211733B1 (ko) |
| EP (1) | EP1224731B1 (ko) |
| KR (1) | KR20020064887A (ko) |
| AT (1) | ATE319221T1 (ko) |
| CA (1) | CA2388512C (ko) |
| DE (1) | DE60026364T2 (ko) |
| WO (1) | WO2001031777A1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100605826B1 (ko) * | 2002-11-18 | 2006-07-31 | 삼성전자주식회사 | 높은 첨두전력대 평균전력비를 가지는 전력증폭기의 효율개선 장치 및 방법 |
| KR101009778B1 (ko) * | 2003-10-23 | 2011-01-19 | 삼성전자주식회사 | 높은 첨두전력 대 평균전력비를 가지는 전력증폭 장치 및 방법 |
| KR101134072B1 (ko) * | 2010-05-27 | 2012-04-16 | 세원텔레텍 주식회사 | 이동통신 기지국 및 중계기용 고출력 증폭기의 디지털 전치왜곡 또는 아날로그 전치왜곡을 통한 최적화된 출력 송출 방법 및 그 고출력 증폭기 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1313906B1 (it) * | 1999-06-15 | 2002-09-26 | Cit Alcatel | Precorrezione digitale adattiva di non-linearita' introdotte daamplicatori di potenza. |
| US6392480B1 (en) * | 1999-08-19 | 2002-05-21 | Lucent Technologies Inc. | Alternating gain and phase control system and method |
| KR20010064900A (ko) * | 1999-12-20 | 2001-07-11 | 서평원 | 적응성 선왜곡 선형화 장치 |
| EP1124324A1 (en) * | 2000-02-10 | 2001-08-16 | Alcatel | Method for linearizing, over a wide frequency band, a transmission system comprising a power amplifier |
| JP3877937B2 (ja) * | 2000-05-18 | 2007-02-07 | 株式会社エヌ・ティ・ティ・ドコモ | フィードフォワード増幅器 |
| US6897723B2 (en) * | 2000-12-22 | 2005-05-24 | Paradigm Wireless Communications, Llc | Feed-forward amplifier loop control utilizing if signal processing |
| US6864742B2 (en) * | 2001-06-08 | 2005-03-08 | Northrop Grumman Corporation | Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers |
| US6731694B2 (en) * | 2001-08-07 | 2004-05-04 | Motorola, Inc. | Isolator eliminator for a linear transmitter |
| US6931080B2 (en) * | 2001-08-13 | 2005-08-16 | Lucent Technologies Inc. | Multiple stage and/or nested predistortion system and method |
| US7382833B1 (en) * | 2001-08-16 | 2008-06-03 | Rockwell Collins, Inc. | System for phase, gain, and DC offset error correction for a quadrature modulator |
| US6794937B1 (en) * | 2001-11-30 | 2004-09-21 | Alcatel | Predistortion linearizer and method for linearizing a nonlinear device |
| US7038540B2 (en) * | 2003-02-14 | 2006-05-02 | Powerwave Technologies, Inc. | Enhanced efficiency feed forward power amplifier utilizing reduced cancellation bandwidth and small error amplifier |
| US7729668B2 (en) | 2003-04-03 | 2010-06-01 | Andrew Llc | Independence between paths that predistort for memory and memory-less distortion in power amplifiers |
| US6972622B2 (en) * | 2003-05-12 | 2005-12-06 | Andrew Corporation | Optimization of error loops in distributed power amplifiers |
| US6768434B1 (en) * | 2003-05-15 | 2004-07-27 | Tektronix, Inc. | High speed x/sine(x) correction circuit |
| US7026871B2 (en) * | 2003-07-03 | 2006-04-11 | Icefyre Semiconductor, Inc. | Adaptive predistortion for a transmit system |
| US7453952B2 (en) * | 2003-07-03 | 2008-11-18 | Saed Aryan | Predistortion circuit for a transmit system |
| US6975167B2 (en) * | 2003-07-03 | 2005-12-13 | Icefyre Semiconductor Corporation | Adaptive predistortion for a transmit system with gain, phase and delay adjustments |
| US7409193B2 (en) * | 2003-07-03 | 2008-08-05 | Zarbana Digital Fund Llc | Predistortion circuit for a transmit system |
| US7259630B2 (en) * | 2003-07-23 | 2007-08-21 | Andrew Corporation | Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter |
| US7280612B2 (en) * | 2003-07-25 | 2007-10-09 | Zarbana Digital Fund Llc | Digital branch calibrator for an RF transmitter |
| US6963242B2 (en) * | 2003-07-31 | 2005-11-08 | Andrew Corporation | Predistorter for phase modulated signals with low peak to average ratios |
| US7023273B2 (en) * | 2003-10-06 | 2006-04-04 | Andrew Corporation | Architecture and implementation methods of digital predistortion circuitry |
| FR2871291B1 (fr) | 2004-06-02 | 2006-12-08 | Tracit Technologies | Procede de transfert de plaques |
| US20060009185A1 (en) * | 2004-07-08 | 2006-01-12 | Khosro Shamsaifar | Method and apparatus capable of interference cancellation |
| US8463207B2 (en) * | 2008-08-20 | 2013-06-11 | Freescale Semiconductor, Inc. | Wireless communication unit, integrated circuit and method of power control of a power amplifier therefor |
| WO2010035065A1 (en) * | 2008-09-24 | 2010-04-01 | Freescale Semiconductor, Inc. | Wireless communication unit, integrated circuit and method of power control of a power amplifier therefor |
| US8706062B1 (en) | 2008-12-19 | 2014-04-22 | Scintera Networks, Inc. | Self-adaptive power amplification |
| US20100271123A1 (en) * | 2009-04-27 | 2010-10-28 | Qualcomm Incorporated | Adaptive digital predistortion of complex modulated waveform using localized peak feedback from the output of a power amplifier |
| US8737526B2 (en) | 2010-06-30 | 2014-05-27 | Qualcomm Incorporated | Predistortion of complex modulated waveform |
| US8964821B2 (en) | 2011-10-14 | 2015-02-24 | Qualcomm Incorporated | Shared feedback for adaptive transmitter pre-distortion |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4639938A (en) * | 1985-11-06 | 1987-01-27 | E-Systems, Inc. | RF pulse transmitter having incidental phase modulation (IPM) correction |
| IT1256225B (it) * | 1992-12-23 | 1995-11-29 | Sits Soc It Telecom Siemens | Procedimento e circuito per la compensazione adattativa delle distorsioni di guadagno di un amplificatore alle microonde con linearizzatore |
| US5742201A (en) * | 1996-01-30 | 1998-04-21 | Spectrian | Polar envelope correction mechanism for enhancing linearity of RF/microwave power amplifier |
| US5892397A (en) * | 1996-03-29 | 1999-04-06 | Spectrian | Adaptive compensation of RF amplifier distortion by injecting predistortion signal derived from respectively different functions of input signal amplitude |
| US6008698A (en) * | 1998-05-18 | 1999-12-28 | Omnipoint Corporation | Amplifier with dynamically adaptable supply current |
-
1999
- 1999-10-22 US US09/425,346 patent/US6211733B1/en not_active Expired - Lifetime
-
2000
- 2000-10-19 KR KR1020027005149A patent/KR20020064887A/ko not_active Application Discontinuation
- 2000-10-19 CA CA002388512A patent/CA2388512C/en not_active Expired - Fee Related
- 2000-10-19 AT AT00984554T patent/ATE319221T1/de not_active IP Right Cessation
- 2000-10-19 WO PCT/US2000/041292 patent/WO2001031777A1/en active IP Right Grant
- 2000-10-19 EP EP00984554A patent/EP1224731B1/en not_active Expired - Lifetime
- 2000-10-19 DE DE60026364T patent/DE60026364T2/de not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100605826B1 (ko) * | 2002-11-18 | 2006-07-31 | 삼성전자주식회사 | 높은 첨두전력대 평균전력비를 가지는 전력증폭기의 효율개선 장치 및 방법 |
| KR101009778B1 (ko) * | 2003-10-23 | 2011-01-19 | 삼성전자주식회사 | 높은 첨두전력 대 평균전력비를 가지는 전력증폭 장치 및 방법 |
| KR101134072B1 (ko) * | 2010-05-27 | 2012-04-16 | 세원텔레텍 주식회사 | 이동통신 기지국 및 중계기용 고출력 증폭기의 디지털 전치왜곡 또는 아날로그 전치왜곡을 통한 최적화된 출력 송출 방법 및 그 고출력 증폭기 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1224731A1 (en) | 2002-07-24 |
| DE60026364D1 (de) | 2006-04-27 |
| ATE319221T1 (de) | 2006-03-15 |
| CA2388512C (en) | 2004-04-20 |
| EP1224731A4 (en) | 2005-06-22 |
| US6211733B1 (en) | 2001-04-03 |
| WO2001031777A1 (en) | 2001-05-03 |
| DE60026364T2 (de) | 2006-12-07 |
| CA2388512A1 (en) | 2001-05-03 |
| EP1224731B1 (en) | 2006-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020064887A (ko) | 전력증폭기에 대한 개량된 전치왜곡 보상 | |
| US5155448A (en) | Feed-forward amplifier having increased compression point | |
| US6606483B1 (en) | Dual open and closed loop linear transmitter | |
| KR970005293B1 (ko) | 하이 다이나믹 레인지 변조와 무관한 피드 포워드 증폭기 회로망 | |
| US7634240B2 (en) | Method and apparatus for controlling a supply voltage to a power amplifier | |
| JP4101177B2 (ja) | プレディストーション誤差補正を有する広帯域線形増幅器 | |
| CA2293241C (en) | Adaptive biasing in a power amplifier | |
| CA2293337C (en) | Dynamic predistortion compensation for a power amplifier | |
| KR20050089159A (ko) | 제어를 위해 페널티 및 플로어를 사용하는 지연 미스매치된피드 포워드 증폭기 시스템 | |
| KR100259849B1 (ko) | 파일럿 톤 호핑을 이용한 피드 포워드 선형 전력 증폭 방법 | |
| JPH06209218A (ja) | 高周波電力増幅器ひずみ減少回路 | |
| US5598127A (en) | Procedure and circuit for adaptive compensation of the gain distortions of a microwave amplifier with linearizer | |
| EP1001525B1 (en) | Feed forward compensation using phase and time modulation | |
| KR20000013314A (ko) | 자동 이득 조절 회로를 구비한 전치 보상기 및 이를 이용한 전치 보상 방법 | |
| US6531918B1 (en) | Low cost, pilotless, feed forward compensation for a power amplifier | |
| KR20000029378A (ko) | 피드포워드 증폭기 및 신호 증폭 방법 | |
| KR20010010892A (ko) | 통신시스템에서의 개선된 왜곡 신호 보상 장치 | |
| JPH10233627A (ja) | 歪補償増幅器 | |
| JPH01276807A (ja) | 直線性補償増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |