KR100429956B1 - 피드포워드 증폭기 - Google Patents

피드포워드 증폭기 Download PDF

Info

Publication number
KR100429956B1
KR100429956B1 KR10-2002-7000973A KR20027000973A KR100429956B1 KR 100429956 B1 KR100429956 B1 KR 100429956B1 KR 20027000973 A KR20027000973 A KR 20027000973A KR 100429956 B1 KR100429956 B1 KR 100429956B1
Authority
KR
South Korea
Prior art keywords
distortion
signal
pilot signal
input signal
pilot
Prior art date
Application number
KR10-2002-7000973A
Other languages
English (en)
Other versions
KR20020056875A (ko
Inventor
마사또시 나까야마
겐이찌 호리구찌
유지 사까이
유끼오 이께다
가즈유끼 도따니
사또시 구누기
하루야스 센다
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20020056875A publication Critical patent/KR20020056875A/ko
Application granted granted Critical
Publication of KR100429956B1 publication Critical patent/KR100429956B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H03F1/3235—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction using a pilot signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3218—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the main amplifier or error amplifier being a feedforward amplifier

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

제1 왜곡 제거 루프(47)에 의한 합성 후의 입력 신호에, 제2 왜곡 추출 루프 (65)에 의해 추출된 왜곡 성분과 제1 파일럿 신호를 합성하여, 그 입력 신호에 잔존하는 왜곡 성분과 제1 파일럿 신호를 제거하는 것이다.

Description

피드포워드 증폭기{FEEDFORWARD AMPLIFIER}
VHF, UHF대 또는 마이크로파대 등의 고주파에 있어서, 저 왜곡 증폭을 행하는 증폭기로서, 피드포워드 왜곡 보상에 의해 저 왜곡 특성을 실현하는 피드포워드 증폭기가 자주 이용된다.
피드포워드 왜곡 보상 방식은 원리적으로 양호한 왜곡 보상을 실현할 수 있고, 왜곡이 매우 작은 증폭기를 구성할 수 있는 이점이 있다. 그러나, 주위의 온도나 시간의 흐름 변화에 의해 증폭기의 특성이 변화하면, 피드포워드 시스템의 왜곡 보상량이 작아지고, 왜곡 특성이 크게 열화하는 문제가 있었다.
이를 해결하기 위해서, 피드포워드 왜곡 보상 시스템을 구성하는 루프에 파일럿 신호를 주입하고, 그 파일럿 신호를 검출하여 피드포워드 시스템의 증폭기나 루프를 제어하는 방식이 있다.
도 1은 예를 들면 특개평4-70203호 공보에서 개시된 종래의 피드포워드 증폭기를 나타내는 구성도로서, 참조 부호(1)는 피드포워드 증폭기의 입력 단자, 참조 부호(2)는 제1 파일럿 신호(주파수 f1)를 발생하는 파일럿 신호 발생기, 참조 부호(3)는 입력 단자(1)로부터 입력된 입력 신호에 제1 파일럿 신호를 합성하는 합성기, 참조 부호(4)는 피드포워드 시스템, 참조 부호(5)는 제2 파일럿 신호(주파수 f2)를 발생하는 파일럿 신호 발생기, 참조 부호(6)는 합성기(3)가 출력하는 입력 신호를 증폭함과 함께, 그 입력 신호의 증폭에 따라 발생하는 왜곡 성분을 추출하는 왜곡 추출 루프, 참조 부호(7)는 입력 신호에 포함되는 왜곡 성분을 제거하는 왜곡 제거 루프이다.
참조 부호(8)는 합성기(3)에 의해 제1 파일럿 신호가 합성된 입력 신호를 2개의 경로로 분배하는 분배기, 참조 부호(9)는 분배기(8)에 의해 분배된 입력 신호의 통과 진폭 및 위상을 전기적으로 조정하는 벡터 조정기, 참조 부호(10)는 벡터 조정기(9)가 출력하는 입력 신호에 제2 파일럿 신호를 합성하는 합성기, 참조 부호 (11)는 합성기(10)에 의한 합성 후의 입력 신호를 증폭하는 주 증폭기, 참조 부호 (12)는 분배기(8)에 의해 분배된 입력 신호를 지연시키는 지연 회로, 참조 부호 (13)는 주 증폭기(11)에 의한 증폭 후의 입력 신호를 2분배하고, 한쪽의 입력 신호를 지연 회로(14)로 출력함과 함께, 다른 쪽의 입력 신호에 지연 회로(12)에 의해 지연된 입력 신호를 합성함으로써, 다른 쪽의 입력 신호의 입력 신호 성분을 제거하여, 주 증폭기(11)에서 발생하는 왜곡 성분을 추출하는 분배 합성기이다.
참조 부호(14)는 분배 합성기(13)로부터 출력된 입력 신호를 지연시키는 지연 회로, 참조 부호(15)는 분배 합성기(13)에 의해 추출된 왜곡 성분을 2개의 경로로 분배하는 분배기, 참조 부호(16)는 분배기(15)에 의해 분배된 왜곡 성분의 통과 진폭 및 위상을 전기적으로 조정하는 벡터 조정기, 참조 부호(17)는 벡터조정기(16)가 출력하는 왜곡 성분을 증폭하는 부 증폭기, 참조 부호(18)는 지연 회로 (14)에 의해 지연된 입력 신호에 증폭 후의 왜곡 성분을 합성하여, 그 입력 신호에 포함되는 왜곡 성분을 제거하는 합성기이다.
참조 부호(19)는 분배기(15)의 출력 신호로부터 제1 파일럿 신호를 검출하는 파일럿 신호 검출기, 참조 부호(20)는 파일럿 신호 검출기(19)에 의해 검출되는 제1 파일럿 신호의 전력 레벨(신호 레벨)이 가장 작아지도록 벡터 조정기(9)를 제어하는 제어 회로, 참조 부호(21)는 합성기(18)에 의해 왜곡 성분이 제거된 입력 신호를 2개의 경로로 분배하는 분배기, 참조 부호(22)는 분배기(21)에 의해 분배된 입력 신호로부터 제2 파일럿 신호를 검출하는 파일럿 신호 검출기, 참조 부호 (23)는 파일럿 신호 검출기(22)에 의해 검출되는 제2 파일럿 신호의 전력 레벨(신호 레벨)이 가장 작아지도록 벡터 조정기(16)를 제어하는 제어 회로, 참조 부호 (24)는 분배기(21)에 의해 분배된 입력 신호로부터 제1 파일럿 신호를 제거하는 대역 통과 필터(이하, BPF라 함), 참조 부호(25)는 피드포워드 증폭기의 출력 단자이다.
다음으로, 동작에 대해서 설명한다.
우선, 합성기(3)가 입력 단자(1)로부터 입력된 입력 신호에 제1 파일럿 신호를 합성하면, 왜곡 추출 루프(6)는 그 입력 신호를 증폭함과 함께, 그 입력 신호의 증폭에 따라 발생하는 왜곡 성분을 추출한다.
즉, 왜곡 추출 루프(6)의 분배기(8)가 합성기(3)로부터 출력되는 입력 신호를 2개의 경로로 분배하면, 벡터 조정기(9)가 한쪽의 입력 신호의 통과 진폭과 위상을 전기적으로 조정하고, 그 후, 합성기(10)가 해당 입력 신호에 제2 파일럿 신호를 합성하여, 주 증폭기(11)가 합성기(10)에 의한 합성 후의 입력 신호를 증폭한다.
또한, 지연 회로(12)가 분배기(8)에 의해 분배된 다른 쪽의 입력 신호를 소정 시간 지연하여, 그 입력 신호를 분배 합성기(13)로 출력한다.
분배 합성기(13)는 주 증폭기(11)로부터 증폭 후의 입력 신호를 받으면, 그 입력 신호를 2분배하고, 한쪽의 입력 신호를 지연 회로(14)로 출력한다. 또한, 다른 쪽의 입력 신호에 지연 회로(12)가 출력하는 입력 신호를 합성함으로써, 증폭 후의 입력 신호로부터 입력 신호 성분을 제거하여, 주 증폭기(11)에서 발생하는 왜곡 성분을 추출한다.
여기서, 왜곡 추출 루프(6)는 다음과 같이 하여 최적화가 도모되어 있다.
즉, 파일럿 신호 검출기(19)가 분배기(15)의 출력 신호로부터 제1 파일럿 신호를 검출하면, 제어 회로(20)가 제1 파일럿 신호의 전력 레벨이 가장 작아지도록 벡터 조정기(9)를 제어하여, 왜곡 추출 루프(6)를 최적화하고 있다.
왜곡 제거 루프(7)는 왜곡 추출 루프(6)가 입력 신호에 포함되는 왜곡 성분을 추출하면, 그 입력 신호에 포함되는 왜곡 성분을 제거한다.
즉, 왜곡 제거 루프(7)의 벡터 조정기(16)가 분배기(15)에 의해 분배된 왜곡 성분의 통과 진폭 및 위상을 전기적으로 조정한 후, 부 증폭기(17)가 왜곡 성분을 증폭하면, 합성기(18)가 지연 회로(14)에 의해 지연된 입력 신호에 증폭 후의 왜곡 성분을 합성하여, 그 입력 신호에 포함되는 왜곡 성분을 제거한다(증폭 후의 입력 신호에 포함되는 왜곡 성분과 동일한 진폭으로 역 위상의 왜곡 성분을 합성함으로써, 그 입력 신호에 포함되는 왜곡 성분을 제거한다).
여기서, 왜곡 제거 루프(7)는 다음과 같이 하여 최적화가 도모되어 있다.
즉, 파일럿 신호 검출기(22)가 분배기(21)의 출력 신호로부터 제2 파일럿 신호를 검출하면, 제어 회로(23)가 제2 파일럿 신호의 전력 레벨이 가장 작아지도록 벡터 조정기(16)를 제어하여, 왜곡 제거 루프(7)를 최적화하고 있다.
BPF(24)는 분배기(21)가 합성기(18)에 의한 합성 후의 입력 신호를 2개의 경로로 분배하면, 한쪽의 입력 신호에 포함되는 제1 파일럿 신호의 통과를 저지함으로써, 그 입력 신호의 입력 신호 성분만을 출력 단자(25)로 출력한다.
이상에서 분명한 바와 같이 피드포워드 왜곡 보상 시스템을 구성하는 왜곡 추출 루프(6)와 왜곡 제거 루프(7)를 최적으로 조정함으로써, 주위의 온도 변화나 시간의 흐름 변화에 관계없이 최적의 왜곡 보상을 실현할 수 있다.
단, 상기 종래예(이하, 종래예 1이라 함)에는 이하에 도시한 바와 같은 문제가 존재한다.
즉, 종래예 1에 따르면, 왜곡 제거 루프(7)를 최적화하기 위해서 이용되는 제2 파일럿 신호는 피드포워드 시스템(4) 출력측에서 모니터하고 있기 때문에, 원리적으로 왜곡 제거 루프(7)에서 제거할 수 있지만, 왜곡 추출 루프(6)의 최적화를 위해 이용되는 제1 파일럿 신호는 피드포워드 시스템(4) 출력측에서 모니터하지 않기 때문에(분배기(15)의 위치에서 모니터하고 있음), 원리적으로 제거할 수 없다. 그 때문에, 제1 파일럿 신호를 제거하는 BPF(24)를 설치하고 있다.
그러나, BPF(24)는, 일반적으로 대형이며 또한 손실이 크고, 결과적으로 피드포워드 증폭기의 소형화 및 고효율화를 저해하는 문제가 있었다. 즉, 피드포워드 증폭기의 제어를 정확하게 행하기 위해서는 파일럿 신호의 주파수를 증폭하는 입력 신호의 주파수와 가능한 한 근접시킬 필요가 있다.
BPF(24)는 증폭 후의 입력 신호의 통과를 허가하여, 파일럿 신호의 통과를 저지하는 특성을 갖을 필요가 있으며, 양자의 주파수가 근접한다는 것은 BPF(24)가 대형화하고, 손실도 커지는 문제가 발생한다.
상기한 문제를 해결하기 위해서, 왜곡 추출 루프(6)의 최적화에 이용하는 제1 파일럿 신호를 소거하는 방법이 제안되어 있다(이하, 종래예 2라 함). 그 방법은 예를 들면 특개평4-83407호 공보에 개시되어 있다. 도 2는 특개평4-83407호 공보에 개시된 종래의 피드포워드 증폭기를 나타내는 구성도로서, 도 1과 동일 부호는 동일 또는 상당 부분을 나타내기 때문에 설명을 생략한다.
참조 부호(26)는 제1 파일럿 신호의 통과 진폭 및 위상을 전기적으로 조정하는 벡터 조정기, 참조 부호(27)는 제1 파일럿 신호를 증폭하는 파일럿 신호용 증폭기, 참조 부호(28)는 분배기(21)에 의해 분배된 입력 신호에 제1 파일럿 신호를 합성하여, 그 입력 신호에 포함되는 제1 파일럿 신호를 제거하는 합성기, 참조 부호(29)는 합성기(28)에 의한 합성 후의 입력 신호를 분배하는 분배기, 참조 부호(30)는 제1 파일럿 신호를 검출하는 파일럿 신호 검출기, 참조 부호(31)는 파일럿 신호 검출기(30)에 의해 검출되는 제1 파일럿 신호의 전력 레벨(신호 레벨)이 가장 작아지도록 벡터 조정기(26)를 제어하는 제어 회로이다.
종래예 2에 따르면, 상기 종래예 1과 마찬가지로 하여, 분배기(21)가 입력신호를 분배하여 출력하고, 파일럿 신호용 증폭기(27)가 제1 파일럿 신호를 증폭하면, 합성기(28)가 분배기(21)에 의해 분배된 입력 신호에 제1 파일럿 신호를 합성하여, 그 입력 신호에 포함되는 제1 파일럿 신호를 제거한다. 즉, 입력 신호에 포함되는 제1 파일럿 신호와 동일한 진폭으로 역 위상의 제1 파일럿 신호를 합성함으로써, 그 입력 신호에 포함되는 제1 파일럿 신호를 제거한다.
이 때, 제1 파일럿 신호의 제거 정밀도를 높이기 위해서, 파일럿 신호 검출기(30)가 분배기(29)의 출력 신호로부터 제1 파일럿 신호를 검출하면, 제어 회로 (31)가 제1 파일럿 신호의 전력 레벨이 가장 작아지도록 벡터 조정기(26)를 제어하도록 하고 있다.
그러나, 종래예 2에서는 제1 파일럿 신호를 제거하기 위해서, 파일럿 신호용 증폭기(27)를 설치하고 있기 때문에, 파일럿 신호용 증폭기(27)에 의한 소비 전력이 적지 않게 발생한다. 파일럿 신호용 증폭기(27)는 파일럿 신호를 제거하기 위해서만 이용하는 것으로, 피드포워드 증폭기의 왜곡 보상에는 기여하지 않는다. 따라서, 피드포워드 증폭기의 전체로서는 왜곡 성능이 향상하지 않음에도 불구하고, 효율을 저하시키게 되고, 또한 대형화하게 된다. 또한, 마찬가지로 피드포워드 증폭기의 출력측에 합성기(28)를 설치함으로써, 이에 따른 손실도 발생하고, 효율의 저하 및 장치의 대형화라는 문제점을 갖게 된다.
종래예 1, 2와 같이 왜곡 추출 루프(6)의 최적화에 파일럿 신호를 이용한 경우의 문제점을 회피하기 위해서, 왜곡 추출 루프(6)의 최적화에 관하여 파일럿 신호를 이용하지 않고 입력 신호 자체의 레벨을 검출하여, 벡터 조정기의 제어를 행하는 수법도, 예를 들면 특공평7-77330호 공보에 개시되어 있다.
그러나, 입력 신호가 없는 경우나 매우 작은 경우에는 왜곡 추출 루프(6)의 제어가 불가능하기 때문에, 입력 신호가 급격하게 커지는 경우에는(예를 들면, 이동 통신 등에서, 버스트 동작이라 불리는 경우 등이 있음), 루프의 제어가 미치지 않아, 일시적으로 피드포워드 증폭기의 성능이 열화하는 문제가 발생한다.
종래의 피드포워드 증폭기는 이상과 같이 구성되어 있기 때문에, 종래예 1에서는 BPF(24)를 설치함으로써, 제1 파일럿 신호가 출력 단자(25)로부터 출력되는 것을 저지하고 있지만, BPF(24)는 일반적으로 대형이며, 또한 손실이 크기 때문에, 피드포워드 증폭기의 대형화를 초래하고, 효율도 저하하는 과제가 있었다.
종래예 2에서는 BPF(24)를 구성 요소로부터 삭제하기 위해서, 파일럿 신호용 증폭기(27)나 합성기(28)를 이용하여 제1 파일럿 신호를 제거하고 있지만, 파일럿 신호용 증폭기(27)나 합성기(28)에는 소비 전력이나 손실이 존재하기 때문에, 피드포워드 증폭기의 왜곡 특성을 개선하지 않음에도 불구하고, 피드포워드 증폭기의 대형화를 초래하고, 효율도 저하하는 과제가 있었다.
또한, 입력 신호 자체의 레벨을 검출하여, 왜곡 추출 루프의 최적화를 도모하는 방식에서는 입력 신호가 없는 경우나 작은 경우에는 최적화 제어를 실시할 수 없기 때문에, 버스트 동작 시 등에 있어서는 왜곡 특성이 일시적으로 악화하는 과제가 있었다.
본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 소형이며 효율적으로, 왜곡 특성을 보상할 수 있는 피드포워드 증폭기를 얻는 것을 목적으로 한다.
〈발명의 개시〉
본 발명에 따른 피드포워드 증폭기는, 제1 왜곡 제거 수단에 의한 합성 후의 입력 신호에, 제2 왜곡 추출 수단에 의해 추출된 왜곡 성분과 제1 파일럿 신호를 합성하여, 그 입력 신호에 잔존하는 왜곡 성분과 제1 파일럿 신호를 제거하도록 한 것이다.
이에 따라, 소형이며 효율적으로, 왜곡 특성을 보상할 수 있는 효과가 있다.
본 발명에 따른 피드포워드 증폭기는, 제2 왜곡 추출 수단에 의해 추출된 왜곡 성분과 제1 파일럿 신호의 진폭 및 위상을 조정하여, 그 제1 파일럿 신호의 신호 레벨을 최소화하도록 한 것이다.
이에 따라, 제1 파일럿 신호의 외부 출력을 극소화할 수 있는 효과가 있다.
본 발명에 따른 피드포워드 증폭기는, 합성 수단에 의해 제1 파일럿 신호가 합성된 입력 신호의 진폭 및 위상을 조정하여, 그 제1 파일럿 신호의 신호 레벨을 최소화하도록 한 것이다.
이에 따라, 왜곡 특성의 보상 정밀도를 높일 수 있는 효과가 있다.
본 발명에 따른 피드포워드 증폭기는, 제1 왜곡 추출 수단에 의해 제2 파일럿 신호가 입력 신호에 합성되어 있는 경우, 제1 왜곡 추출 수단에 의해 추출되는 왜곡 성분과 제2 파일럿 신호의 진폭 및 위상을 조정하여, 그 제2 파일럿 신호의 신호 레벨을 최소화하도록 한 것이다.
이에 따라, 왜곡 특성의 보상 정밀도를 높일 수 있는 효과가 있다.
본 발명에 따른 피드포워드 증폭기는, 제1 왜곡 추출 수단에 의해 추출된 왜곡 성분의 진폭 및 위상을 조정하여, 그 왜곡 성분의 신호 레벨을 최소화하도록 한 것이다.
이에 따라, 왜곡 특성의 보상 정밀도를 높일 수 있는 효과가 있다.
본 발명에 따른 피드포워드 증폭기는, 합성 수단에 입력되는 입력 신호의 진폭 및 위상을 조정하여, 제1 왜곡 제거 수단에 의한 합성 후의 입력 신호에 포함되는 입력 신호 성분의 신호 레벨을 최소화하도록 한 것이다.
이에 따라, 왜곡 특성의 보상 정밀도를 높일 수 있는 효과가 있다.
본 발명에 따른 피드포워드 증폭기는, 제1 왜곡 추출 수단에 의해 제2 파일럿 신호가 입력 신호에 합성되어 있는 경우, 제2 왜곡 추출 수단에 의해 추출되는 왜곡 성분과 제1 및 제2 파일럿 신호의 진폭 및 위상을 조정하여, 그 제1 및 제2 파일럿 신호의 신호 레벨을 최소화하도록 한 것이다.
이에 따라, 광대역에 걸쳐서 양호한 왜곡 보상을 실현할 수 있는 효과가 있다.
본 발명에 따른 피드포워드 증폭기는, 제1 왜곡 추출 수단, 제1 왜곡 제거 수단 및 제2 왜곡 제거 수단에 있어서, 벡터 조정기를 이용하여 진폭 및 위상의 조정 처리를 실시하는 경우, 각 벡터 조정기를 각각 제어하는 제어 수단을 공통화하도록 한 것이다.
이에 따라, 피드포워드 증폭기의 저비용화 및 소형화를 도모할 수 있는 효과가 있다.
본 발명에 따른 피드포워드 증폭기는, 합성 수단에 의한 합성 후의 입력 신호에 제1 파일럿 신호를 합성하여, 그 입력 신호에 포함되는 제1 파일럿 신호를 제거하고, 그 입력 신호를 이용하여, 왜곡 성분과 제1 파일럿 신호를 추출하도록 한 것이다.
이에 따라, 피드포워드 증폭기를 소형화할 수 있는 효과가 있다.
본 발명에 따른 피드포워드 증폭기는, 제1 및 제2 왜곡 추출 수단과, 제1 및 제2 왜곡 제거 수단 외에, 1 이상의 왜곡 추출 수단 및 왜곡 제거 수단을 추가하고, 왜곡 추출 수단 및 왜곡 제거 수단의 단 수를 3단 이상으로 한 것이다.
이에 따라, 보다 한층 양호한 왜곡 보상을 실현하여, 양호한 왜곡 특성을 얻을 수 있는 효과가 있다.
본 발명은 신호 왜곡의 발생을 억제하면서, 고주파대의 신호 등을 증폭하는 피드포워드 증폭기에 관한 것이다.
도 1은 종래의 피드포워드 증폭기를 나타내는 구성도.
도 2는 종래의 피드포워드 증폭기를 나타내는 구성도.
도 3은 본 발명의 제1 실시예에 의한 피드포워드 증폭기를 나타내는 구성도.
도 4는 본 발명의 제2 실시예에 의한 피드포워드 증폭기를 나타내는 구성도.
도 5는 본 발명의 제3 실시예에 의한 피드포워드 증폭기를 나타내는 구성도.
도 6은 본 발명의 제4 실시예에 의한 피드포워드 증폭기를 나타내는 구성도.
도 7은 본 발명의 제5 실시예에 의한 피드포워드 증폭기를 나타내는 구성도.
도 8은 본 발명의 제6 실시예에 의한 피드포워드 증폭기를 나타내는 구성도.
도 9는 본 발명의 제7 실시예에 의한 피드포워드 증폭기를 나타내는 구성도.
〈발명을 실시하기 위한 최량의 형태〉
이하, 본 발명을 보다 상세하게 설명하기 위해서, 본 발명을 실시하기 위한 최량의 형태에 대해서, 첨부 도면에 따라 이를 설명한다.
〈제1 실시예〉
도 3은 본 발명의 제1 실시예에 의한 피드포워드 증폭기를 나타내는 구성도로서, 참조 부호(41)는 피드포워드 증폭기의 입력 단자, 참조 부호(42)는 입력 신호를 2개의 경로로 분배하는 분배기, 참조 부호(43)는 제1 파일럿 신호(주파수 f1)를 발생하는 파일럿 신호 발생기, 참조 부호(44)는 입력 단자(41)로부터 입력된 입력 신호에 제1 파일럿 신호를 합성하는 합성기이다. 또, 파일럿 신호 발생기(43) 및 합성기(44)로부터 합성 수단이 구성되어 있다.
참조 부호(45)는 피드포워드 시스템, 참조 부호(46)는 합성기(44)가 출력하는 입력 신호를 증폭함과 함께, 그 입력 신호의 증폭에 따라 발생하는 왜곡 성분을 추출하는 제1 왜곡 추출 루프(제1 왜곡 추출 수단), 참조 부호(47)는 증폭 후의 입력 신호에 포함되는 왜곡 성분을 제거하는 제1 왜곡 제거 루프(제1 왜곡 제거 수단), 참조 부호(48)는 제2 파일럿 신호(주파수 f2)를 발생하는 파일럿 신호 발생기이다.
참조 부호(49)는 합성기(44)에 의해 제1 파일럿 신호가 합성된 입력 신호를 2개의 경로로 분배하는 분배기, 참조 부호(50)는 분배기(49)에 의해 분배된 입력 신호의 통과 진폭 및 위상을 전기적으로 조정하는 벡터 조정기, 참조 부호(51)는 벡터 조정기(50)가 출력하는 입력 신호에 제2 파일럿 신호를 합성하는 합성기, 참조 부호(52)는 합성기(51)에 의한 합성 후의 입력 신호를 증폭하는 주 증폭기, 참조 부호(53)는 분배기(49)에 의해 분배된 입력 신호를 지연시키는 지연 회로, 참조 부호(54)는 주 증폭기(52)에 의한 증폭 후의 입력 신호를 2분배하고, 한쪽의 입력 신호를 지연 회로(55)로 출력함과 함께, 다른 쪽의 입력 신호에 지연 회로(53)에 의해 지연된 입력 신호를 합성함으로써, 다른 쪽의 입력 신호의 입력 신호 성분을 제거하여, 주 증폭기(52)에서 발생하는 왜곡 성분을 추출하는 분배 합성기이다.
참조 부호(55)는 분배 합성기(54)로부터 출력된 입력 신호를 지연시키는 지연 회로, 참조 부호(56)는 분배 합성기(54)에 의해 추출된 왜곡 성분을 2개의 경로로 분배하는 분배기, 참조 부호(57)는 분배기(56)에 의해 분배된 왜곡 성분의 통과 진폭 및 위상을 전기적으로 조정하는 벡터 조정기, 참조 부호(58)는 벡터 조정기 (57)가 출력하는 왜곡 성분을 증폭하는 부 증폭기, 참조 부호(59)는 지연 회로(55)에 의해 지연된 입력 신호에 증폭 후의 왜곡 성분을 합성하여, 그 입력 신호에 포함되는 왜곡 성분을 제거하는 합성기이다.
참조 부호(60)는 분배기(56)의 출력 신호로부터 제1 파일럿 신호를 검출하는 파일럿 신호 검출기, 참조 부호(61)는 파일럿 신호 검출기(60)에 의해 검출되는 제1 파일럿 신호의 전력 레벨(신호 레벨)이 가장 작아지도록 벡터 조정기(50)를 제어하는 제어 회로, 참조 부호(62)는 합성기(59)에 의해 왜곡 성분이 제거된 입력 신호를 2개의 경로로 분배하는 분배기, 참조 부호(63)는 분배기(62)에 의해 분배된 입력 신호로부터 제2 파일럿 신호를 검출하는 파일럿 신호 검출기, 참조 부호(64)는 파일럿 신호 검출기(63)에 의해 검출되는 제2 파일럿 신호의 전력 레벨(신호 레벨)이 가장 작아지도록 벡터 조정기(57)를 제어하는 제어 회로이다.
참조 부호(65)는 제1 왜곡 제거 루프(47)에 의한 합성 후의 입력 신호에 잔존하는 왜곡 성분과 제1 파일럿 신호를 추출하는 제2 왜곡 추출 루프(제2 왜곡 추출 수단), 참조 부호(66)는 제1 왜곡 제거 루프(47)에 의한 합성 후의 입력 신호에 제2 왜곡 추출 루프(65)에 의해 추출된 왜곡 성분과 제1 파일럿 신호를 합성하여, 그 입력 신호에 잔존하는 왜곡 성분과 제1 파일럿 신호를 제거하는 제2 왜곡 제거 루프(제2 왜곡 제거 수단)이다.
참조 부호(67)는 분배기(42)에 의해 분배된 입력 신호를 지연시키는 지연 회로, 참조 부호(68)는 분배기(62)에 의해 분배된 입력 신호를 지연 회로(69)로 출력하는 한편, 분배기(62)에 의해 분배된 입력 신호에 지연 후의 입력 신호를 합성하여, 그 입력 신호에 잔존하는 왜곡 성분과 제1 파일럿 신호를 추출하는 분배 합성기, 참조 부호(69)는 분배 합성기(68)로부터 출력된 입력 신호를 지연하는 지연 회로, 참조 부호(70)는 분배 합성기(68)에 의해 추출된 왜곡 성분과 제1 파일럿 신호의 통과 진폭 및 위상을 전기적으로 조정하는 벡터 조정기, 참조 부호(71)는 왜곡 성분과 제1 파일럿 신호를 증폭하는 부 증폭기, 참조 부호(72)는 지연 회로(69)에 의한 지연 후의 입력 신호에 증폭 후의 왜곡 성분과 제1 파일럿 신호를 합성하여, 지연 후의 입력 신호에 포함되는 왜곡 성분과 제1 파일럿 신호를 제거하는 합성기이다.
참조 부호(73)는 합성기(72)에 의해 왜곡 성분과 제1 파일럿 신호가 제거된 입력 신호를 2개의 경로로 분배하는 분배기, 참조 부호(74)는 피드포워드 증폭기의출력 단자, 참조 부호(75)는 분배기(73)의 출력 신호로부터 제1 파일럿 신호를 검출하는 파일럿 신호 검출기, 참조 부호(76)는 파일럿 신호 검출기(75)에 의해 검출되는 제1 파일럿 신호의 전력 레벨(신호 레벨)이 가장 작아지도록 벡터 조정기 (70)를 제어하는 제어 회로이다.
다음으로, 동작에 대해서 설명한다.
우선, 분배기(42)가 입력 단자(41)로부터 입력된 입력 신호를 2개의 경로로 분배하고, 합성기(44)가 한쪽의 입력 신호에 제1 파일럿 신호를 합성하면, 제1 왜곡 추출 루프(46)는 그 입력 신호를 증폭함과 함께, 그 입력 신호의 증폭에 따라 발생하는 왜곡 성분을 추출한다.
즉, 제1 왜곡 추출 루프(46)의 분배기(49)가 합성기(44)로부터 출력되는 입력 신호를 2개의 경로로 분배하면, 벡터 조정기(50)가 한쪽의 입력 신호의 통과 진폭과 위상을 전기적으로 조정하고, 그 후, 합성기(51)가 해당 입력 신호에 제2 파일럿 신호를 합성하여, 주 증폭기(52)가 합성기(51)에 의한 합성 후의 입력 신호를 증폭한다.
또한, 지연 회로(53)가 분배기(49)에 의해 분배된 다른 쪽의 입력 신호를 소정 시간 지연하여, 그 입력 신호를 분배 합성기(54)로 출력한다.
분배 합성기(54)는 주 증폭기(52)로부터 증폭 후의 입력 신호를 받으면, 그 입력 신호를 2분배하여, 한쪽의 입력 신호를 지연 회로(55)로 출력한다. 또한, 다른 쪽의 입력 신호에 지연 회로(53)가 출력하는 입력 신호를 합성함으로써, 증폭 후의 입력 신호로부터 입력 신호 성분을 제거하여, 주 증폭기(52)에서 발생하는 왜곡 성분을 추출한다.
여기서, 제1 왜곡 추출 루프(46)는 다음과 같이 하여 최적화가 도모되어 있다.
즉, 파일럿 신호 검출기(60)가 분배기(56)의 출력 신호로부터 제1 파일럿 신호를 검출하면, 제어 회로(61)가 제1 파일럿 신호의 전력 레벨이 가장 작아지도록 벡터 조정기(50)를 제어하여, 제1 왜곡 추출 루프(46)를 최적화하고 있다.
제1 왜곡 제거 루프(47)는, 제1 왜곡 추출 루프(46)가 입력 신호에 포함되는 왜곡 성분을 추출하면, 그 입력 신호에 포함되는 왜곡 성분을 제거한다.
즉, 제1 왜곡 제거 루프(47)의 벡터 조정기(57)가 분배기(56)에 의해 분배된 왜곡 성분의 통과 진폭 및 위상을 전기적으로 조정한 후, 부 증폭기(58)가 왜곡 성분을 증폭하면, 합성기(59)가 지연 회로(55)에 의해 지연된 입력 신호에 증폭 후의 왜곡 성분을 합성하여, 그 입력 신호에 포함되는 왜곡 성분을 제거한다(증폭 후의 입력 신호에 포함되는 왜곡 성분과 동일한 진폭으로 역 위상의 왜곡 성분을 합성함으로써, 그 입력 신호에 포함되는 왜곡 성분을 제거함).
여기서, 제1 왜곡 제거 루프(47)는 다음과 같이 하여 최적화가 도모되어 있다.
즉, 파일럿 신호 검출기(63)가 분배기(62)의 출력 신호로부터 제2 파일럿 신호를 검출하면, 제어 회로(64)가 제2 파일럿 신호의 전력 레벨이 가장 작아지도록 벡터 조정기(57)를 제어하여, 제1 왜곡 제거 루프(47)를 최적화하고 있다.
제2 왜곡 추출 루프(65)는 제1 왜곡 제거 루프(47)로부터 출력되는 입력 신호에 잔존하는 왜곡 성분(제1 왜곡 제거 루프(47)에 의해 왜곡 성분이 제거되지만, 현실적으로는 약간의 왜곡 성분이 잔존함)과 제1 파일럿 신호(제1 파일럿 신호는 원리적으로 피드포워드 시스템(45)에서는 제거되지 않음)를 추출한다.
즉, 분배 합성기(68)는 분배기(62)로부터 입력 신호를 받으면, 그 입력 신호를 지연 회로(69)로 출력하는 한편, 그 입력 신호에 지연 회로(67)에 의한 지연 후의 입력 신호를 합성하여(분배기(62)에 의해 분배된 입력 신호와 동일한 진폭으로 역 위상의 입력 신호를 합성함), 그 입력 신호의 입력 신호 성분을 제거함으로써, 입력 신호에 잔존하는 왜곡 성분과 제1 파일럿 신호를 추출한다.
제2 왜곡 제거 루프(66)는 제1 왜곡 제거 루프(47)에 의한 합성 후의 입력 신호에 제2 왜곡 추출 루프(65)에 의해 추출된 왜곡 성분과 제1 파일럿 신호를 합성하여, 그 입력 신호에 잔존하는 왜곡 성분과 제1 파일럿 신호를 제거한다.
즉, 합성기(72)는 지연 회로(69)에 의한 지연 후의 입력 신호에, 부 증폭기 (71)에 의한 증폭 후의 왜곡 성분과 제1 파일럿 신호를 합성하여(지연 후의 입력 신호에 잔존하는 왜곡 성분 및 제1 파일럿 신호와, 동일한 진폭으로 역 위상의 왜곡 성분 및 제1 파일럿 신호를 합성함), 지연 후의 입력 신호에 잔존하는 왜곡 성분과 제1 파일럿 신호를 제거하고, 분배기(73)를 통해 그 입력 신호를 출력 단자 (74)로 출력한다.
이 때, 제1 파일럿 신호의 제거 정밀도를 높이기 위해서, 파일럿 신호 검출기(75)가 분배기(73)의 출력 신호로부터 제1 파일럿 신호를 검출하면, 제어 회로 (76)가 제1 파일럿 신호의 전력 레벨이 가장 작아지도록 벡터 조정기(70)를 제어하도록 하고 있다.
이상에서 분명한 바와 같이 제1 실시예에 따르면, 제1 왜곡 제거 루프(47)에 의한 합성 후의 입력 신호에, 제2 왜곡 추출 루프(65)에 의해 추출된 왜곡 성분과 제1 파일럿 신호를 합성하여, 그 입력 신호에 잔존하는 왜곡 성분과 제1 파일럿 신호를 제거하도록 구성했기 때문에, 소형이며 효율적으로, 왜곡 특성을 보상할 수 있는 효과를 발휘한다.
즉, 상기 종래예 1에서는 피드포워드 증폭기의 출력 단자로부터 출력되는 제1 파일럿 신호를 제거함과 동시에, 피드포워드 시스템에 의한 왜곡 보상을 다시 한번 행함으로써, 상당히 저 왜곡인 피드포워드 증폭기를 구축할 수 있다.
또한, 제1 파일럿 신호는 제1 왜곡 추출 루프(46) 및 제2 왜곡 제거 루프 (66)를 최적화하기 위해서 이용되고, 제2 파일럿 신호는 제1 왜곡 제거 루프(47)를 최적화하기 위해서 이용되고 있으며, 피드포워드 증폭기의 주위 온도의 변화나 전원 전압의 변동 등에 의해, 피드포워드 시스템을 구성하는 증폭기 등의 특성이 변화해도, 피드포워드 시스템 전체로서의 왜곡 보상 특성을 양호하게 유지할 수 있게 된다. 나아가서는 저 왜곡이며, 고효율로서, 소형인 증폭기를 구축할 수 있다.
또한, 제1 왜곡 추출 루프(46)는 제1 파일럿 신호로 항상 최적의 상태로 유지되어 있기 때문에, 파일럿 신호를 이용하지 않고, 왜곡 추출 루프를 제어하는 예와는 달리, 입력 신호가 없는 경우라도 항상 피드포워드 증폭기를 최적의 상태로 유지할 수 있게 된다. 따라서, 입력 신호가 급격하게 커지는 경우(버스트 동작 등)에 있어서도, 양호한 증폭기 특성을 유지할 수 있다.
또, 제1 왜곡 추출 루프(46)를 구성하는 벡터 조정기(50), 합성기(51) 및 주 증폭기(52)의 위치 관계는 변해도 된다.
즉, 합성기(51)가 주 증폭기(52)의 출력측에 있는 경우라도 되고, 주 증폭기 (52)가 다단 증폭기인 경우에는 다단 증폭기의 단 사이에 합성기(51)를 설치해도 된다. 또한, 벡터 조정기(50)는 지연 회로(53)의 경로측에 있어도 된다.
마찬가지로, 분배기(56), 벡터 조정기(57) 및 부 증폭기(58)의 순서도 변해도 된다. 예를 들면, 분배기(56)가 부 증폭기(58)의 출력측에 있어도 된다. 각각의 왜곡 추출 루프 및 왜곡 제거 루프와, 파일럿 신호를 가하는 위치의 관계를 유지한 채로 여러가지 변형을 생각할 수 있다. 또한, 각각의 파일럿 신호로서, 변조한 신호를 이용한 경우라도 본 발명은 유효하다.
〈제2 실시예〉
도 4는 본 발명의 제2 실시예에 의한 피드포워드 증폭기를 나타내는 구성도로서, 도 3과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.
참조 부호(81)는 분배기(62)에 의해 분배된 입력 신호로부터 왜곡 성분을 검출하는 왜곡 검출기, 참조 부호(82)는 왜곡 검출기(81)에 의해 검출된 왜곡 성분의 전력 레벨(신호 레벨)이 가장 작아지도록 벡터 조정기(57)를 제어하는 제어 회로이다.
다음으로, 동작에 대해서 설명한다.
상기 제1 실시예에서는 제2 파일럿 신호를 피드포워드 시스템(45)에 주입하여, 그 제2 파일럿 신호를 검출함으로써, 제1 왜곡 제거 루프(47)를 최적화하는 것에 대해서 나타내었지만, 왜곡 검출기(81)가 입력 신호에 포함되는 왜곡 성분을 검출하고, 제어 회로(82)가 그 왜곡 성분의 전력 레벨이 가장 작아지도록 벡터 조정기(57)를 제어하도록 해도 된다.
또, 피드포워드 증폭기의 출력 신호뿐만 아니라, 입력 단자(41)에 있어서 입력 신호의 일부를 분배하여 왜곡 검출기(81)에 입력하도록 해도 된다.
상기 제1 실시예의 효과 외에, 왜곡 성분의 전력을 작게 하도록 제어하기 때문에, 제2 파일럿 신호를 이용하는 구성에 비하여, 주파수 특성 등의 영향을 받기 어렵고, 보다 정밀도하게 왜곡을 저감시킬 수 있다.
〈제3 실시예〉
도 5는 본 발명의 제3 실시예에 의한 피드포워드 증폭기를 나타내는 구성도로서, 도 3과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.
참조 부호(83)는 분배 합성기(68)에 의해 추출된 왜곡 성분과 제1 및 제2 파일럿 신호를 분배하는 분배기, 참조 부호(84)는 분배기(83)의 출력 신호의 전력 레벨(신호 레벨)을 검출하는 전력 레벨 검출기, 참조 부호(85)는 전력 레벨 검출기 (84)에 의해 검출되는 전력 레벨이 가장 작아지도록 벡터 조정기(86)를 제어하는 제어 회로, 참조 부호(86)는 분배기(42)에 의해 분배된 입력 신호의 통과 진폭 및 위상을 전기적으로 조정하는 벡터 조정기이다.
다음으로, 동작에 대해서 설명한다.
상기 제1 실시예에서는 제2 왜곡 추출 루프(65)의 최적화 제어에 대해서는 특별히 언급하지 않고 있지만, 전력 레벨 검출기(84)가 분배 합성기(68)의 출력 신호의 전력 레벨을 검출하고, 제어 회로(85)가 전력 레벨 검출기(84)에 의해 검출되는 전력 레벨이 가장 작아지도록 벡터 조정기(86)를 제어하도록 해도 된다.
즉, 제2 왜곡 제거 루프(66)의 부 증폭기(71)가 있는 경로에는 제2 왜곡 추출 루프(65)에 의해 추출된 피드포워드 시스템(45) 전체에서 발생하는 왜곡이 포함되지만, 제2 왜곡 추출 루프(65)가 최적의 상태로 되어 있지 않는 경우에는 입력 신호 성분이 완전하게 제거되지 않고 약간 잔류하고 있다. 이 잔류한 입력 신호 성분의 전력이 최소가 되는 상태가 제2 왜곡 추출 루프(65)가 최적화된 상태이므로, 분배기(83)의 출력 신호의 전력 레벨을 전력 레벨 검출기(84)로 검출하고, 제어 회로(85)가 전력 레벨에 따라 벡터 조정기(86)를 제어한다.
이에 따라, 제2 왜곡 추출 루프(65)를 최적화할 수 있기 때문에, 충분히 제거되지 않고 잔류한 입력 신호 성분의 전력이 작아져서, 결과적으로 부 증폭기(71)의 소비 전력을 작게 할 수 있다. 따라서, 피드포워드 증폭기 전체로서의 고효율화 및 소형화를 도모할 수 있는 효과를 발휘한다.
〈제4 실시예〉
도 6은 본 발명의 제4 실시예에 의한 피드포워드 증폭기를 나타내는 구성도로서, 도 3과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.
참조 부호(87)는 분배기(73)의 출력 신호로부터 제2 파일럿 신호를 검출하는 파일럿 신호 검출기이다.
다음으로, 동작에 대해서 설명한다.
상기 제1 실시예에서는 제1 파일럿 신호를 검출하여, 제2 왜곡 제거 루프(66)를 최적화 제어하는 것에 대해서 나타내었지만, 또한 제2 파일럿 신호를 검출하여, 제2 왜곡 제거 루프(66)를 최적화 제어하도록 해도 된다.
즉, 제2 파일럿 신호는 이상적으로는 제1 왜곡 제거 루프(47)로 제거되어 피드포워드 시스템(45)으로부터 출력되는 것은 아니지만, 실제 피드포워드 증폭기에 있어서는 제1 왜곡 제거 루프(47)가 이상적이지 않은 경우가 있기 때문에, 제2 파일럿 신호도 약간 출력된다.
그래서, 제4 실시예에서는 제1 파일럿 신호를 검출하는 파일럿 신호 검출기 (75) 외에, 제2 파일럿 신호를 검출하는 파일럿 신호 검출기(87)를 설치하고, 각 파일럿 신호 검출기의 검출 신호를 적절하게 전환하면서 제어 회로(76)에 입력하도록 한다.
이에 따라, 제1 파일럿 신호뿐만 아니라, 제2 파일럿 신호의 신호 레벨도 최소화할 수 있기 때문에, 광대역에 걸쳐서 양호한 왜곡 보상을 실현할 수 있는 효과를 발휘한다.
〈제5 실시예〉
도 7은 본 발명의 제5 실시예에 의한 피드포워드 증폭기를 나타내는 구성도로서, 도 3과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.
참조 부호(88)는 분배기(56), 분배기(62) 또는 분배기(73)의 출력 신호로부터 제1 파일럿 신호를 검출하는 파일럿 신호 검출기, 참조 부호(89)는 파일럿 신호 검출기(88)에 의해 검출되는 제1 파일럿 신호의 전력 레벨(신호 레벨)이 가장 작아지도록 벡터 조정기(50), 벡터 조정기(57) 또는 벡터 조정기(70)를 제어하는 제어회로이다.
다음으로, 동작에 대해서 설명한다.
상기 제1 실시예와는 달리, 제2 파일럿 신호를 발생하는 파일럿 신호 발생기 (48)를 삭제하고, 제1 파일럿 신호를 발생하는 파일럿 신호 발생기(43)의 출력을 스위치로 전환하여, 합성기(44)와 합성기(51)에 가하는 구성으로 한다.
또한, 분배기(56, 62, 73)에 의해 분배된 신호를 스위치로 전환함으로써 단일의 파일럿 신호 검출기(88)로 검출하고, 각각의 경우에 있어서 파일럿 신호의 신호 레벨이 최소가 되도록, 제어 회로(89)가 벡터 조정기(50, 57, 70)를 제어하는 구성으로 한다.
파일럿 신호 발생기(43)가 합성기(51)에 접속되어 있는 경우에는 파일럿 신호 검출기(88)가 분배기(62)의 출력 신호를 검출하고, 그 신호 레벨이 가장 작아지도록, 제어 회로(89)가 벡터 조정기(57)를 제어한다.
또한, 파일럿 신호 발생기(43)가 합성기(44)에 접속되어 있는 경우에는 파일럿 신호 검출기(88)가 분배기(56)의 출력 신호를 검출하고, 그 신호 레벨이 가장 작아지도록, 제어 회로(89)가 벡터 조정기(50)를 제어한다. 또는, 분배기(73)의 출력 신호를 검출하고, 그 신호 레벨이 가장 작아지도록, 제어 회로(89)가 벡터 조정기(70)를 제어한다.
또, 파일럿 신호 발생기(43) 또는 파일럿 신호 검출기(88) 중 어느 한쪽만을 단일로 하고, 다른 쪽은 상기 제1 실시예와 같이 복수개 구비하는 구성이라도 된다.
이러한 구성으로 함으로써, 파일럿 신호 발생기 및 파일럿 신호 검출기의 개수를 삭감할 수 있기 때문에, 피드포워드 증폭기의 저비용화 및 소형화를 도모할 수 있는 효과를 발휘한다.
〈제6 실시예〉
도 8은 본 발명의 제6 실시예에 의한 피드포워드 증폭기를 나타내는 구성도로서, 도 3과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.
참조 부호(90)는 지연 회로(53)에 의한 지연 후의 입력 신호를 분배하는 분배기, 참조 부호(91)는 제1 파일럿 신호의 통과 진폭 및 위상을 전기적으로 조정하는 벡터 조정기, 참조 부호(92)는 분배기(90)에 의해 분배된 입력 신호에 제1 파일럿 신호를 합성하여, 그 입력 신호에 포함되는 제1 파일럿 신호를 제거하는 합성기, 참조 부호(93)는 합성기(92)에 의한 합성 후의 입력 신호를 분배하는 분배기, 참조 부호(94)는 분배기(93)에 의해 분배된 입력 신호로부터 제1 파일럿 신호를 검출하는 파일럿 신호 검출기, 참조 부호(95)는 파일럿 신호 검출기(94)에 의해 검출되는 제1 파일럿 신호의 전력 레벨(신호 레벨)이 가장 작아지도록 벡터 조정기(91)를 제어하는 제어 회로이다.
다음으로, 동작에 대해서 설명한다.
상기 제1 실시예에서는 지연 회로(67)를 설치하여, 지연 후의 입력 신호를 분배 합성기(68)에 제공하는 것에 대해서 나타내었지만, 도 8과 같이 구성하여 지연 회로(67)를 삭제하도록 해도 된다.
즉, 분배기(90)가 지연 회로(53)에 의한 지연 후의 입력 신호를 분배하면,합성기(92)가 분배기(90)에 의해 분배된 입력 신호에 제1 파일럿 신호를 합성하여, 그 입력 신호에 포함되는 제1 파일럿 신호를 제거한다(입력 신호에 포함되어 제1 파일럿 신호와 동일한 진폭으로 역 위상의 제1 파일럿 신호를 합성함으로써, 그 입력 신호에 포함되는 제1 파일럿 신호를 제거한다).
이 때, 제1 파일럿 신호의 제거 정밀도를 높이기 위해서, 파일럿 신호 검출기(94)가 분배기(93)의 출력 신호로부터 제1 파일럿 신호를 검출하면, 제어 회로(95)가 제1 파일럿 신호의 전력 레벨이 가장 작아지도록 벡터 조정기(91)를 제어하도록 하고 있다.
이와 같이 함으로써, 분배기(93)의 출력단에 나타나는 신호는 제1 파일럿 신호가 충분히 작고, 피드포워드 증폭기에 입력된 입력 신호 성분만으로 된다. 이 신호는 분배 합성기(68)에 입력되어, 피드포워드 시스템(45)의 출력 신호와 동일한 진폭, 역 위상으로 합성되고, 피드포워드 시스템(45)의 입력 신호 성분을 제거하여, 왜곡을 추출하기 위해서 이용된다.
이러한 구성으로 함으로써, 상기 제1 실시예에서 필요한 지연 회로(67)를 생략할 수 있기 때문에, 상기 제1 실시예의 효과 외에, 피드포워드 증폭기를 소형화할 수 있는 효과를 발휘한다.
〈제7 실시예〉
도 9는 본 발명의 제7 실시예에 의한 피드포워드 증폭기를 나타내는 구성도로서, 도 3과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.
참조 부호(101)는 제3 왜곡 추출 루프, 참조 부호(102)는 제3 왜곡 제거 루프, 참조 부호(103)는 입력 신호를 분배하는 분배기, 참조 부호(104)는 제3 파일럿 신호(주파수 f3)를 발생하는 파일럿 신호 발생기, 참조 부호(105)는 입력 신호에 제3 파일럿 신호를 합성하는 합성기, 참조 부호(106)는 입력 신호의 통과 진폭 및 위상을 전기적으로 조정하는 벡터 조정기, 참조 부호(107)는 분배기, 참조 부호 (108)는 제3 파일럿 신호를 검출하는 파일럿 신호 검출기, 참조 부호(109)는 파일럿 신호 검출기(108)에 의해 검출되는 제3 파일럿 신호의 전력 레벨(신호 레벨)이 가장 작아지도록 벡터 조정기(106)를 제어하는 제어 회로이다.
참조 부호(110)는 입력 신호를 지연하는 지연 회로, 참조 부호(111)는 분배기(73)에 의해 분배된 입력 신호를 지연 회로(112)로 출력하는 한편, 분배기(73)에 의해 분배된 입력 신호에 지연 후의 입력 신호를 합성하여, 그 입력 신호에 잔존하는 왜곡 성분과 제3 파일럿 신호를 추출하는 분배 합성기, 참조 부호(112)는 분배 합성기(111)로부터 출력된 입력 신호를 지연하는 지연 회로, 참조 부호(113)는 분배 합성기(111)에 의해 추출된 왜곡 성분과 제3 파일럿 신호의 통과 진폭 및 위상을 전기적으로 조정하는 벡터 조정기, 참조 부호(114)는 왜곡 성분과 제3 파일럿 신호를 증폭하는 부 증폭기, 참조 부호(115)는 지연 회로(112)에 의한 지연 후의 입력 신호에 증폭 후의 왜곡 성분과 제3 파일럿 신호를 합성하여, 지연 후의 입력 신호에 포함되는 왜곡 성분과 제3 파일럿 신호를 제거하는 합성기이다.
참조 부호(116)는 합성기(115)에 의해 왜곡 성분과 제3 파일럿 신호가 제거된 입력 신호를 2개의 경로로 분배하는 분배기, 참조 부호(117)는 분배기(116)의 출력 신호로부터 제3 파일럿 신호를 검출하는 파일럿 신호 검출기, 참조 부호(118)는 파일럿 신호 검출기(117)에 의해 검출되는 제3 파일럿 신호의 전력 레벨(신호 레벨)이 가장 작아지도록 벡터 조정기(113)를 제어하는 제어 회로이다.
다음으로, 동작에 대해서 설명한다.
상기 제1 실시예에서는 왜곡 추출 루프와 왜곡 제거 루프를 2단 구성으로 하는 것에 대해서 나타내었지만, 도 9에 도시한 바와 같이 제1 및 제2 왜곡 추출 루프와 제1 및 제2 왜곡 제거 루프 외에, 제3 왜곡 추출 루프(101)와 제3 왜곡 제거 루프(102)를 추가하고, 왜곡 추출 루프와 왜곡 제거 루프를 3단 구성으로 하도록 해도 된다.
이에 따라, 피드포워드에 의한 왜곡 보상의 횟수가 증가하기 때문에, 온도 변화나 전원 전압의 영향이 더욱 경감되고, 보다 한층 양호한 왜곡 보상을 실현하여, 양호한 왜곡 특성을 얻을 수 있는 효과를 발휘한다.
또, 제7 실시예에서는 왜곡 추출 루프와 왜곡 제거 루프를 3단 구성으로 하는 것에 대해서 나타내었지만, 이에 한하는 것이 아니고, 4단 이상의 구성으로 해도 되는 것은 물론이다.
또한, 상기 제2 실시예∼제6 실시예의 구성을 조합해도 된다.
이상과 같이 본 발명에 따른 피드포워드 증폭기는 소형이며 효율적으로, 왜곡 특성을 보상하는 데 적합하다.

Claims (10)

  1. 입력 신호에 제1 파일럿 신호를 합성하는 합성 수단과,
    상기 합성 수단에 의해 제1 파일럿 신호가 합성된 입력 신호를 증폭함과 함께, 증폭 후의 입력 신호에 포함되는 왜곡 성분을 추출하는 제1 왜곡 추출 수단과,
    상기 제1 왜곡 추출 수단에 의한 증폭 후의 입력 신호에 해당 왜곡 성분을 합성하여, 그 입력 신호에 포함되는 왜곡 성분을 제거하는 제1 왜곡 제거 수단과,
    상기 제1 왜곡 제거 수단에 의한 합성 후의 입력 신호에 잔존하는 왜곡 성분과 제1 파일럿 신호를 추출하는 제2 왜곡 추출 수단과,
    상기 제1 왜곡 제거 수단에 의한 합성 후의 입력 신호에 상기 제2 왜곡 추출 수단에 의해 추출된 왜곡 성분과 제1 파일럿 신호를 합성하여, 그 입력 신호에 잔존하는 왜곡 성분과 제1 파일럿 신호를 제거하는 제2 왜곡 제거 수단을 포함하는 피드포워드 증폭기.
  2. 제1항에 있어서,
    상기 제2 왜곡 제거 수단은 제2 왜곡 추출 수단에 의해 추출된 왜곡 성분과 제1 파일럿 신호의 진폭 및 위상을 조정하여, 그 제1 파일럿 신호의 신호 레벨을 최소화하는 것을 특징으로 하는 피드포워드 증폭기.
  3. 제1항에 있어서,
    상기 제1 왜곡 추출 수단은 합성 수단에 의해 제1 파일럿 신호가 합성된 입력 신호의 진폭 및 위상을 조정하여, 그 제1 파일럿 신호의 신호 레벨을 최소화하는 것을 특징으로 하는 피드포워드 증폭기.
  4. 제1항에 있어서,
    상기 제1 왜곡 제거 수단은 제1 왜곡 추출 수단에 의해 제2 파일럿 신호가 입력 신호에 합성되어 있는 경우, 상기 제1 왜곡 추출 수단에 의해 추출되는 왜곡 성분과 제2 파일럿 신호의 진폭 및 위상을 조정하여, 상기 제2 파일럿 신호의 신호 레벨을 최소화하는 것을 특징으로 하는 피드포워드 증폭기.
  5. 제1항에 있어서,
    상기 제1 왜곡 제거 수단은 제1 왜곡 추출 수단에 의해 추출된 왜곡 성분의 진폭 및 위상을 조정하여, 그 왜곡 성분의 신호 레벨을 최소화하는 것을 특징으로 하는 피드포워드 증폭기.
  6. 제1항에 있어서,
    상기 제2 왜곡 추출 수단은 합성 수단에 입력되는 입력 신호의 진폭 및 위상을 조정하여, 제1 왜곡 제거 수단에 의한 합성 후의 입력 신호에 포함되는 입력 신호 성분의 신호 레벨을 최소화하는 것을 특징으로 하는 피드포워드 증폭기.
  7. 제4항에 있어서,
    상기 제2 왜곡 제거 수단은 제1 왜곡 추출 수단에 의해 제2 파일럿 신호가 입력 신호에 합성되어 있는 경우, 제2 왜곡 추출 수단에 의해 추출되는 왜곡 성분과 제1 및 제2 파일럿 신호의 진폭 및 위상을 조정하여, 상기 제1 및 제2 파일럿 신호의 신호 레벨을 최소화하는 것을 특징으로 하는 피드포워드 증폭기.
  8. 제1항에 있어서,
    상기 제1 왜곡 추출 수단, 제1 왜곡 제거 수단 및 제2 왜곡 제거 수단에 있어서는, 벡터 조정기를 이용하여 진폭 및 위상의 조정 처리를 실시하는 경우, 각 벡터 조정기를 각각 제어하는 제어 수단을 공통화하는 것을 특징으로 하는 피드포워드 증폭기.
  9. 제1항에 있어서,
    상기 제2 왜곡 추출 수단은 합성 수단에 의한 합성 후의 입력 신호에 제1 파일럿 신호를 합성하여, 그 입력 신호에 포함되는 제1 파일럿 신호를 제거하고, 그 입력 신호를 이용하여, 왜곡 성분과 제1 파일럿 신호를 추출하는 것을 특징으로 하는 피드포워드 증폭기.
  10. 제1항에 있어서,
    상기 제1 및 제2 왜곡 추출 수단과, 상기 제1 및 제2 왜곡 제거 수단 외에, 1 이상의 왜곡 추출 수단 및 왜곡 제거 수단을 추가하고, 왜곡 추출 수단 및 왜곡 제거 수단의 단 수를 3단 이상으로 하는 것을 특징으로 하는 피드포워드 증폭기.
KR10-2002-7000973A 2000-05-25 2001-04-03 피드포워드 증폭기 KR100429956B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00154581 2000-05-25
JP2000154581A JP2001339251A (ja) 2000-05-25 2000-05-25 フィードフォワード増幅器

Publications (2)

Publication Number Publication Date
KR20020056875A KR20020056875A (ko) 2002-07-10
KR100429956B1 true KR100429956B1 (ko) 2004-05-03

Family

ID=18659654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7000973A KR100429956B1 (ko) 2000-05-25 2001-04-03 피드포워드 증폭기

Country Status (7)

Country Link
US (1) US6566945B2 (ko)
EP (1) EP1289126A4 (ko)
JP (1) JP2001339251A (ko)
KR (1) KR100429956B1 (ko)
CN (1) CN1214519C (ko)
CA (1) CA2379300C (ko)
WO (1) WO2001091283A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010032278A1 (en) * 1997-10-07 2001-10-18 Brown Stephen J. Remote generation and distribution of command programs for programmable devices
CN1215727C (zh) * 2001-11-06 2005-08-17 株式会社Ntt都科摩 具有双重环路的前馈放大器
KR100426618B1 (ko) * 2001-12-13 2004-04-13 한국전자통신연구원 수동 혼변조 제거장치 및 그 방법
KR100484507B1 (ko) * 2002-08-29 2005-04-20 학교법인 포항공과대학교 피드포워드 증폭기 및 피드포워드 증폭기의 성능 개선 방법
KR20040033982A (ko) * 2002-10-16 2004-04-28 (주)알에프 인터내셔날 피드포워드 선형증폭기의 최적 제어장치
US6765440B2 (en) * 2002-12-18 2004-07-20 Andrew Corporation Model-based feed-forward linearization of amplifiers
US7062234B2 (en) * 2003-07-28 2006-06-13 Andrew Corporation Pre-distortion cross-cancellation for linearizing power amplifiers
JP3910167B2 (ja) * 2003-09-25 2007-04-25 松下電器産業株式会社 増幅回路
DE602005023551D1 (de) * 2004-01-28 2010-10-28 Ntt Docomo Inc Mehrfachband-Vorwärtskopplungsverstärker und Methode zur Einstellung desselben
EP1732206B1 (en) * 2005-06-03 2007-09-26 NTT DoCoMo INC. Band selection type feed forward amplifier

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926134A (en) * 1988-12-29 1990-05-15 Westinghouse Electric Corp. Gain monitoring of distortion cancellation amplifiers in a feedforward linear amplifier
JP2945451B2 (ja) 1990-07-25 1999-09-06 日本電信電話株式会社 フィードフォワード増幅器
JP2945447B2 (ja) 1990-07-11 1999-09-06 日本電信電話株式会社 フィードフォワード増幅器
CA2046413C (en) * 1990-07-11 1994-01-04 Shoichi Narahashi Feed-forward amplifier
US5386198A (en) * 1993-01-28 1995-01-31 Telefonaktiebolaget L M Ericsson Linear amplifier control
US5304945A (en) * 1993-04-19 1994-04-19 At&T Bell Laboratories Low-distortion feed-forward amplifier
JPH0777330A (ja) 1993-09-06 1995-03-20 Harman Co Ltd 加熱調理器
US5565814A (en) * 1994-12-21 1996-10-15 Nec Corporation Feedforward amplifier using frequency changeable pilot signal
JP3360464B2 (ja) * 1995-02-13 2002-12-24 松下電器産業株式会社 フィードフォワード増幅器
JP3361657B2 (ja) * 1995-07-20 2003-01-07 松下電器産業株式会社 フィードフォワード増幅器の制御装置および制御方法
US5789976A (en) * 1996-06-17 1998-08-04 Corporation De L'ecole Polytechnique Digital adaptive control of feedforward amplifier using frequency domain cancellation
US5847603A (en) * 1997-07-31 1998-12-08 Lucent Technologies Inc. Automatic control system for reducing distortion produced by electrical circuits
US6094096A (en) * 1997-12-12 2000-07-25 Lucent Technologies Inc. Pilot detection for a control system that reduces distortion produced by electrical circuits
US5977826A (en) * 1998-03-13 1999-11-02 Behan; Scott T. Cascaded error correction in a feed forward amplifier
US6052023A (en) * 1998-08-31 2000-04-18 Lucent Technologies Inc. Calibration system for feed forward distortion reduction system
US6326840B1 (en) * 1999-08-27 2001-12-04 Kokusai Electric Co., Ltd. Feed-forward distortion compensation amplifier and method of amplifying signal with feed-forward distortion compensation
US6400223B1 (en) * 2000-06-12 2002-06-04 Nokia Networks Oy Double carrier cancellation in wide band multi-carrier feed forward linearized power amplifier
US10523354B2 (en) * 2017-02-24 2019-12-31 Samsung Electronics Co., Ltd. Method and apparatus for design of NR-SS burst set

Also Published As

Publication number Publication date
JP2001339251A (ja) 2001-12-07
CN1214519C (zh) 2005-08-10
WO2001091283A1 (fr) 2001-11-29
KR20020056875A (ko) 2002-07-10
EP1289126A1 (en) 2003-03-05
CN1381093A (zh) 2002-11-20
US6566945B2 (en) 2003-05-20
US20020105379A1 (en) 2002-08-08
EP1289126A4 (en) 2007-03-28
CA2379300C (en) 2004-07-20
CA2379300A1 (en) 2001-11-29

Similar Documents

Publication Publication Date Title
JP2697625B2 (ja) フィードフォワード増幅器
JP3352929B2 (ja) フィードフォワード増幅器
KR100518701B1 (ko) 피드포워드 증폭기
KR100429956B1 (ko) 피드포워드 증폭기
US6400223B1 (en) Double carrier cancellation in wide band multi-carrier feed forward linearized power amplifier
JPH11234051A (ja) フィードフォワード増幅器
KR100760523B1 (ko) 전치왜곡 선형화기
WO2002050997A1 (fr) Amplificateur a correction precursive, appareil de communication, procede d'amplification a correction precursive, programme et procede
JP2003133864A (ja) 並列電力分配合成増幅器
JP3037538B2 (ja) 多周波共通増幅器
KR950003278B1 (ko) 전력증폭기의 피드 포워드 선형화 회로
JP2002237727A (ja) フィードフォワード増幅器、通信装置、フィードフォワード増幅方法、プログラム、および媒体
JP2697618B2 (ja) フィードフォワード増幅器
JP3764088B2 (ja) フィードフォワード増幅器及びその制御回路
KR100763488B1 (ko) 폐쇄형 루프 전치왜곡 방식을 이용한 고주파 선형 전력증폭기
JP4800612B2 (ja) 多周波帯用フィードフォワード増幅装置
JP4477163B2 (ja) フィードフォワード歪補償回路
JP2006101209A (ja) 電力増幅装置、通信装置及び電力増幅方法
JP3927427B2 (ja) フィードフォワード増幅器
JPH0828619B2 (ja) フィードフォワード増幅器
JP2000307354A (ja) 歪み補償電力増幅器
JP3657887B2 (ja) 歪補償増幅器
JP2003258562A (ja) 歪み補償付き増幅回路
JP2000341050A (ja) 制御回路
KR20000033110A (ko) 피드백을 이용한 선형 고출력 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee