KR100484507B1 - 피드포워드 증폭기 및 피드포워드 증폭기의 성능 개선 방법 - Google Patents

피드포워드 증폭기 및 피드포워드 증폭기의 성능 개선 방법 Download PDF

Info

Publication number
KR100484507B1
KR100484507B1 KR10-2002-0051502A KR20020051502A KR100484507B1 KR 100484507 B1 KR100484507 B1 KR 100484507B1 KR 20020051502 A KR20020051502 A KR 20020051502A KR 100484507 B1 KR100484507 B1 KR 100484507B1
Authority
KR
South Korea
Prior art keywords
signal
error
cancellation loop
amplifier
main
Prior art date
Application number
KR10-2002-0051502A
Other languages
English (en)
Other versions
KR20040019780A (ko
Inventor
김범만
양영구
우영윤
Original Assignee
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 포항공과대학교 filed Critical 학교법인 포항공과대학교
Priority to KR10-2002-0051502A priority Critical patent/KR100484507B1/ko
Priority to US10/440,123 priority patent/US6791410B2/en
Publication of KR20040019780A publication Critical patent/KR20040019780A/ko
Application granted granted Critical
Publication of KR100484507B1 publication Critical patent/KR100484507B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 이동통신 기지국용 선형화 시스템의 대표적인 방식 중 하나인 피드포워드 증폭기 및 이의 성능 개선 방법에 관한 것으로서, 더 상세하게는 피드포워드 증폭기의 에러 신호 상쇄 루프에 입력되는 에러(error) 신호에 주(main) 신호의 일정량이 포함되도록 함으로써 최종 출력신호의 에러 성분이 더 많이 제거될 수 있게 하여, 이로써 최종 출력 신호의 선형성과 효율을 향상시킨 주 신호의 불완전 상쇄(imperfect cancellation)를 이용한 피드포워드 증폭기 및 이의 성능 개선 방법에 관한 것이다.

Description

피드포워드 증폭기 및 피드포워드 증폭기의 성능 개선 방법{Feedforward amplifier and method for improving performance thereof}
본 발명은 이동통신 기지국용 선형화 시스템의 대표적인 방식 중 하나인 피드포워드 증폭기 및 이의 성능 개선 방법에 관한 것으로서, 더 상세하게는 피드포워드 증폭기의 에러 신호 상쇄 루프에 입력되는 에러(error) 신호에 주(main) 신호의 일정량이 포함되도록 함으로써 최종 출력신호의 에러 성분이 더 많이 제거될 수 있게 하여, 이로써 최종 출력 신호의 선형성과 효율을 향상시킨 주 신호의 불완전 상쇄(imperfect cancellation)를 이용한 피드포워드 증폭기 및 이의 성능 개선 방법에 관한 것이다.
일반적으로 위성 통신이나 이동통신 등과 같은 장거리 통신시에는 신호를 단 한번에 전송할 수 없기 때문에, 일정 거리마다 중계국 또는 기지국을 두어 신호를 다시 증폭 송출한다. 이를 위하여 중계국 또는 기지국에서 사용되는 전력 증폭기는 최대 출력을 얻기 위해 비선형 특성을 갖는 포화 영역(saturation region)에서 동작하게 된다. 그러나, 이 경우 멀티 캐리어(multi-carrier; 다중 반송파)가 전력 증폭기로 입력될 때 이들 멀티 캐리어가 상호 혼변조 왜곡성분(inter-modulation distoration: IMD)을 발생시키게 되므로, 증폭기의 성능은 크게 저하된다. 상호 혼변조 왜곡성분은 두개 이상의 캐리어(반송파)가 인가될 때 비선형 소자를 통과하면서 두 반송파의 상호 작용으로 인하여 발생된다.
상기의 상호 혼변조 왜곡성분들은 기존의 필터를 이용하여 제거하는 것이 매우 어려운 것으로 알려져 있으며, 통화 품질에도 커다란 영향을 미치는 일종의 잡음으로 작용한다고 알려져 있다. 따라서, 상기와 같은 전력 증폭기의 비선형 특성을 줄이기 위해 다양한 방법들이 제안되어 사용되고 있는데, 그 대표적인 방법중의 하나가 피드포워드(feedforward)를 이용한 선형화(linearization) 방법이다. 여기서, 피드포워드란 입력의 일부를 출력단으로 공급함으로써 출력결과를 수정하여 시스템의 특징을 개선하는 방법을 가리키며, 선형화란 비선형(non-linear) 특성을 갖는 소자나 신호를 선형 특성을 가지도록 변환하는 것을 가리킨다.
한편, 선형 증폭기는 증폭기의 일종으로 부하에 전력을 공급하는 것을 목적으로 하며, 주파수에 따라서 저주파 전력증폭기와 고주파 전력증폭기로 나뉜다. 전력증폭기는 일그러짐이 적고, 효율적으로 전력을 부하에 공급할 수 있도록 하는 것이 중요하다.
일반적인 피드포워드 선형화는 전력 증폭기의 출력에서 얻어진 반송파와 혼변조 왜곡된 신호로부터 혼변조 왜곡성분만을 추출하고, 추출된 혼변조 왜곡성분을 다시 증폭기의 출력에 역위상으로 결합하여 혼변조 왜곡신호를 상쇄시킴으로써, 반송파의 전력과 혼변조 왜곡신호의 전력의 비인 반송파 대 혼변조 비(carrier to inter-modulation ratio)를 개선시키는 것을 목적으로 한다.
도 1은 일반적인 피드포워드 증폭기의 구성을 개념적으로 도시한다. 도 1을 참조하면, 피드포워드 증폭기는 기본적으로 2개의 상쇄 루프(cancellation loop)(10)(2)를 포함하여 이루어진다. 부재번호 10으로 도시된 상쇄 루프는 주 신호 상쇄 루프이고, 부재번호 20으로 도시된 상쇄 루프는 에러 신호 상쇄 루프이다. 각 루프(10)(20)는 전력 증폭기(power amplifier)(12)(22)와 신호 분배기(power coupler)(14)(24), 벡터 변조기(vector modulator)(16)(26), 지연 보상선(delay line)(18)(28) 등을 포함하여 이루어진다.
도 1에서 주 신호 상쇄 루프(10)는 전체 시스템의 입력 신호와 주 증폭기(main amplifier)(12)에 의해 증폭된 비선형 신호의 차를 통해 주 증폭기(12)의 에러 성분만을 추출하는 기능을 한다. 에러 신호 상쇄 루프(20)는 주 신호 상쇄 루프(10)에 의한 에러 성분을 에러 증폭기(error amplifier)(22)를 통해 증폭시켜 주 증폭기(12)의 출력신호와 반대 위상으로 결합하게 함으로써 주 증폭기(12)의 출력 신호 중 에러 성분만을 제거하는 역할을 한다.
상기한 바와 같이 두 루프(10)(20)를 통해 주 증폭기(12)에 의해 증폭된 비선형 신호는 선형화된다. 이와 같은 피드포워드 증폭기(1)는 선형성 개선 능력이 뛰어나며, 넓은 대역을 동시에 커버할 수 있고, 안정성이 매우 우수한 것으로 알려져 있다.
도 1에 도시한 바와 같은 종래의 피드포워드 증폭기(1)는 일반적으로 주 신호가 완전히 상쇄된 에러 신호를 사용하는데, 이를 도 3의 위부분에 개략적으로 나타내 보였다. 도 3의 위부분에 도시한 바와 같이 주 신호가 완전히 상쇄된 에러 신호를 만들기 위한 제어 방식은 도 2에 도시한 바와 같이 주 신호 상쇄 루프(10)와 에러 신호 상쇄 루프(20)가 각각 다른 신호를 검출하여 제어를 하는 것에 의해 달성된다. 즉, 종래 피드포워드 증폭기(1)의 적응 제어방식에서는 도 2에 도시한 바와 같이 검출부1(13)이 에러 신호를 검출하고, 제어부1(11)이 주 신호 상쇄 루프(10)를 제어하고, 검출부2(23)가 최종 출력신호의 에러 성분을 검출하고, 제어부2(21)가 에러 신호 상쇄 루프(20)를 제어한다. 여기서, 주 신호 상쇄 루프(10)는 검출된 에러 신호에서 주 신호의 성분이 최소가 되도록 적응 제어된다. 이로 인해 에러 신호에서 주 신호는 완전히 상쇄되게 된다.
그런데, 대부분의 시스템들은 변조된 신호를 입력 신호로 사용하고 있어 주 신호가 완전히 상쇄된 에러 신호를 사용하기 보다는 적당한 조절(tunning)로 불완전하게 상쇄된 에러 신호를 사용할 경우 최적의 성능을 나타낼 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 피드포워드 증폭기에 있어서 상기와 같이 주 신호가 완전히 상쇄된 에러 신호를 사용하기 보다는 적당한 조절(tunning)로 불완전하게 상쇄된 에러 신호를 사용할 경우 최적의 성능을 나타낸다는 점에 착안하여, 피드포워드 증폭기의 에러 신호 상쇄 루프에 입력되는 에러(error) 신호에 주(main) 신호의 일정량이 포함되도록 한 피드포워드 증폭기 및 이의 성능 개선 방법을 제공함에 그 목적이 있다.
즉, 본 발명이 이루고자 하는 기술적 과제는, 피드포워드 증폭기의 에러 신호 상쇄 루프에 입력되는 에러 신호에 주 신호의 일정량이 포함되도록 함으로써 최종 출력신호의 에러 성분이 더 많이 제거될 수 있게 하여, 이로써 최종 출력 신호의 선형성과 효율을 향상시킨 주 신호의 불완전 상쇄(imperfect cancellation)를 이용한 피드포워드 증폭기 및 이의 성능 개선 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 피드포워드 증폭기는, 주 증폭기 및 벡터 변조기를 포함하여 이루어지며 상기 주 증폭기의 에러 성분을 추출하기 위한 주 신호 상쇄 루프와; 에러 증폭기 및 벡터 변조기를 포함하여 이루어지며 상기 주 증폭기의 출력 신호중 에러 성분을 제거하기 위한 에러 신호 상쇄 루프와; 상기 피드포워드 증폭기의 최종 출력 신호의 에러 성분을 검출하기 위한 최종 에러신호 검출수단과; 상기 최종 에러신호 검출수단에 의해 검출된 에러 성분을 토대로 상기 주 신호 상쇄 루프를 제어하기 위한 주 신호 상쇄루프 제어수단; 및 상기 최종 에러신호 검출수단에 의해 검출된 에러 성분을 토대로 상기 에러 신호 상쇄 루프를 제어하기 위한 에러 신호 상쇄루프 제어수단을 포함하고, 상기 주 신호 상쇄 루프에 의해 만들어진 에러 신호는 상기 최종 신호가 선형화되는 방향으로 최적화되도록 상기 주 신호 상쇄루프 제어수단에 의해 상기 주 신호 상쇄 루프가 적응 제어되는 것을 특징으로 한다.
본 발명 피드포워드 증폭기의 바람직한 실시예에 있어서, 상기 주 신호 상쇄 루프에서 출력되는 에러 신호는 주 신호가 완전 상쇄된 상태가 아닌 신호, 즉 주 신호가 불완전 상쇄된 신호이다.
본 발명 피드포워드 증폭기의 바람직한 실시예에 있어서, 상기 주 신호 상쇄루프 제어수단의 출력신호는 상기 주 신호 상쇄 루프의 벡터 변조기에 입력되고, 상기 에러 신호 상쇄루프 제어수단의 출력신호는 상기 에러 신호 상쇄 루프의 벡터 변조기에 입력된다.
그리고, 상기 목적을 달성하기 위한 본 발명에 따른 주 신호 상쇄 루프와 에러 신호 상쇄 루프를 포함하여 이루어지는 피드포워드 증폭기의 성능 개선 방법은, 상기 피드포워드 증폭기의 최종 출력 신호의 에러 성분을 검출하는 단계; 및 상기 검출된 에러 성분을 통해 상기 주 신호 상쇄 루프와 상기 에러 신호 상쇄 루프를 동시에 제어하는 단계를 포함하여 된 것을 특징으로 한다.
본 발명 피드포워드 증폭기의 성능 개선 방법의 바람직한 실시예에 있어서, 상기 각 단계 이전에, 상기 주 신호 상쇄 루프의 에러 신호를 검출하여 이를 통해 상기 주 신호 상쇄 루프를 제어하는 단계; 및 상기 피드포워드 증폭기의 최종 출력 신호의 에러 성분을 검출하여 상기 에러 신호 상쇄 루프를 제어하는 단계를 더 포함한다.
이하, 첨부한 도면을 참조하면서 본 발명에 따른 피드포워드 증폭기 및 피드포워드 증폭기의 성능 개선 방법의 바람직한 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 3은 본 발명에 따른 피드포워드 증폭기의 성능 개선 방법을 개념적으로 설명하기 위한 개념도이고, 도 4는 본 발명에 따른 피드포워드 증폭기의 구성도이다. 도 5는 본 발명에 따른 피드포워드 증폭기의 성능 개선 방법의 흐름도이고, 도 6a 및 도 6b는 종래기술에 의한 피드포워드 증폭기와 본 발명에 의한 피드포워드 증폭기의 비교 실험 결과 스펙트럼의 그래프이다.
도 4를 참조하면, 본 발명에 따른 피드포워드 증폭기(100)는, 주 증폭기(112) 및 벡터 변조기(116)를 포함하여 이루어지며 주 증폭기(112)의 에러 성분을 추출하기 위한 주 신호 상쇄 루프(110)와; 에러 증폭기(122) 및 벡터 변조기(126)를 포함하여 이루어지며 주 증폭기(112)의 출력 신호중 에러 성분을 제거하기 위한 에러 신호 상쇄 루프(120)와; 피드포워드 증폭기(100)의 최종 출력 신호의 에러 성분을 검출하기 위한 최종 에러신호 검출부(152)와; 최종 에러신호 검출부(152)에 의해 검출된 에러 성분을 토대로 주 신호 상쇄 루프(110)를 제어하기 위한 주 신호 상쇄루프 제어부(161); 및 최종 에러신호 검출부(152)에 의해 검출된 에러 성분을 토대로 에러 신호 상쇄 루프(120)를 제어하기 위한 에러 신호 상쇄루프 제어부(162)을 포함하여 이루어진다. 여기서, 주 신호 상쇄 루프(110)에 의해 만들어진 에러 신호는 상기 최종 출력 신호가 선형화되는 방향으로 최적화되도록 주 신호 상쇄루프 제어부(161)에 의해 주 신호 상쇄 루프(110)가 적응 제어된다. 그리고, 본 발명의 피드포워드 증폭기(100)에 있어서, 주 신호 상쇄 루프(110)에서 출력되는 에러 신호는 도 3의 아래부분에 도시된 바와 같이 주 신호가 완전 상쇄된 상태가 아닌 신호, 즉 주 신호가 불완전 상쇄된 신호이다.
한편, 본 발명의 피드포워드 증폭기에 있어서, 주 신호 상쇄루프 제어부(161)의 출력신호는 주 신호 상쇄 루프(110)의 벡터 변조기(116)에 입력되고, 에러 신호 상쇄루프 제어부(162)의 출력신호는 에러 신호 상쇄 루프(120)의 벡터 변조기(126)에 입력된다.
도 4에서 미설명된 도면부호 118과 128은 지연 보상선이고, 이는 종래의 지연 보상선(18)(28)과 동일한 작용을 한다.
도 5를 참조하면, 본 발명에 따른 피드포워드 증폭기의 성능 개선 방법은, 피드포워드 증폭기(100)의 최종 출력 신호의 에러 성분을 검출하고, 상기 검출된 에러 성분을 통해 주 신호 상쇄 루프(110)와 에러 신호 상쇄 루프(120)를 동시에 제어하는 과정(S200)를 포함하여 이루어진다. 여기서, 상기한 동시 제어과정(S200)은, 상기 최종 출력신호의 에러 성분을 검출하여 에러 신호 상쇄 루프(120)를 제어하는 단계(S22)와, S22 단계의 수렴(converge)이 이루어졌는가를 판단하는 단계(S24)와, 상기 최종 출력신호의 에러 성분으로 주 신호 상쇄 루프를 제어하는 단계(S32), 및 S32 단계의 수렴이 이루어졌는가를 판단하는 단계(S34)를 포함하여 구성된다.
한편, 본 발명의 피드포워드 증폭기의 성능 개선 방법은, 본 발명 방법의 주요한 특징인 동시제어 과정(S200)에 선행하여 작용하는 선행과정(S100)을 구비한다. 상기 선행과정(S100)은, 주 신호 상쇄 루프(110)의 에러 신호를 검출하여 주 신호 상쇄 루프(110)를 제어하는 단계(S12)와, S12 단계의 수렴이 이루어졌는가를 판단하는 단계(S14)와, 상기 최종 출력신호의 에러 성분을 검출하여 에러 신호 상쇄 루프(120)를 제어하는 단계(S22), 및 S22 단계의 수렴이 이루어졌는가를 판단하는 단계(S24)를 포함하여 구성된다.
도 5를 참조하면, 본 발명 피드포워드 증폭기의 성능 개선 방법의 특성상 S22 단계 및 S24 단계는 선행과정(S100) 및 동시제어 과정(S200)에 모두 포함됨을 알 수 있다.
상기와 같이 구성된 본 발명에 따른 피드포워드 증폭기 및 이의 성능 개선 방법의 작용을 도 2 내지 도 6을 참조하여 설명한다.
도 3은 본 발명에 따른 피드포워드 증폭기의 에러 신호에서 주 신호의 불완전 상쇄의 효과를 간략하게 보여주고 있다. 종래 피드포워드 증폭기의 경우, 주 신호가 완전하게 상쇄된 에러 신호를 사용하는데, 이 경우 도 3의 윗부분에 도시된 바와 같이 에러 증폭기(22)의 비선형성에 의해서 에러 증폭기(22) 자체의 왜곡 성분이 많이 발생한다. 이는 피드포워드 증폭기의 선형성을 저하시키는 원인이 되는데, 에러 증폭기(22)의 용량이 작아지면 작아질수록 이러한 현상은 더욱 더 커진다.
도 3의 아래부분에 도시한 그림은 본 발명에서 사용하는 방법에 대한 개념도로서, 주 신호가 불완전하게 상쇄된 경우 에러 증폭기(122)의 출력을 보여준다. 이 불완전 상쇄 신호는 남겨진 주 신호와 순수한 에러 신호로 구성되며, 이 두 신호는 에러 증폭기(122)에 의해 혼변조된 신호(inter-modulated signal)를 발생시킨다. 발생된 혼변조 신호는 도시한 바와 같이 주 신호 상쇄 루프(110; 도 4)의 벡터 변조기(116)의 위상 변화를 통해 에러 증폭기(122) 자체의 왜곡 성분과 반대 위상으로 만들 수 있다. 벡터 변조기(116)의 적당한 제어에 의해 크기가 같고 위상이 반대인 혼변조 신호를 발생시킨다면, 에러 증폭기(122) 자체의 왜곡을 완전히 제거할 수 있어 에러 증폭기(122)의 용량을 높인 것과 같은 효과를 보게 된다. 이로 인해 최종 출력 신호는 에러 증폭기(122)의 자체 왜곡 성분을 포함하지 않게 되고, 따라서 선형성은 종래의 방식보다 개선된다.
도 4를 참조하면, 피드포워드 증폭기(100)의 최종 출력 신호의 에러 성분이 최종 에러신호 검출부(152)에 의해 검출된다. 최종 에러신호 검출부(152)에 의해 상기 최종 출력 신호의 에러 성분이 검출되면, 주 신호 상쇄 루프 제어부(161)와 에러 신호 상쇄 루프 제어부(162)는 주 신호 상쇄 루프(110)와 에러 신호 상쇄 루프(120)를 각각 동시에 제어한다. 이 경우 상기 최종 출력 신호의 에러 성분이 최소가 되도록 주 신호 상쇄 루프(110)가 적응 제어되기 때문에 주 신호 상쇄 루프(110)에 의해 만들어진 에러 신호는 상기 최종 출력 신호가 선형화되는 방향으로 최적화된다. 즉, 상기 에러 신호는 주 신호가 완전하게 상쇄된 신호가 아니라 최적화된 불완전 상쇄 신호(optimum imperfect cancellation signal)이다. 이 불완전 상쇄 신호는 전술한 바와 같이 에러 증폭기(122)에 의해 두신호의 혼변조된 신호를 발생시키고 이는 선형성 개선을 중요한 요소로서 작용하게 된다. 이로 인해 전체 피드포워드 성능이 종래에 비해 월등히 개선된다.
도 5를 참조하면, 본 발명에 따른 피드포워드 증폭기의 성능 개선 방법은 2개의 과정(S100)(S200)으로 이루어지며, 선행과정(S100)에서는 종래의 방법과 마찬가지로 에러 신호를 검출하여 주 신호 상쇄 루프(110)를 제어하고(S12)(S14), 최종 출력 신호의 에러 성분을 검출하여 에러 신호 상쇄 루프(120)를 제어한다(S22)(S24).
상기한 선행과정(S100)은 두 벡터 변조기(116)(126)의 초기값을 얻기 위해서 요구된다. 이 선행과정(S100)에 의해 이하에 설명할 동시제어 과정(S200)의 수렴 속도가 빨라지게 되고 국부 최소점(local minimum point)에 빠질 위험이 줄어든다. 선행과정(S100)이 수렴하게 되면, 동시제어 과정(S200)이 수행되는데, 이 동시제어 과정(S200)에서는 상기 최종 출력 신호의 에러 성분을 검출하여 주 신호 상쇄 루프(110)의 제어와 에러 신호 상쇄 루프(120)의 제어를 동시에 한다(S32)(S34). 외부의 방해 요소(interrupt)가 없을 경우 본 발명에 따른 적응 제어는 동시제어 과정(S200)에 머무르게 되고 불완전 상쇄의 이득을 얻게 되어 피드포워드 증폭기(100)는 최적의 성능을 나타내게 된다.
본 발명에 따른 피드포워드 증폭기의 성능을 검증하기 위해 2.14GHz 대역에서 작동하는 WCDMA 기지국용 50W급 적응 제어 피드포워드 증폭기를 설계, 제작하여 그 특성을 측정한 결과를 도 6에 나타내 보였다. 여기서, 입력신호는 다운링크(down link) WCDMA 2-반송파(carrier) 신호를 사용하였다. 도 6a 및 도 6b는 평균 출력 전력(average output power)이 50W일 때, 종래의 적응 제어 방법과 본 발명 방법의 에러 신호, 주 증폭기 출력 신호의 측정 결과를 비교한 스펙트럼 그래프로서, 도 6a는 에러 신호의 스펙트럼을 나타내고, 도 6b는 최종 출력 신호의 스펙트럼을 나타낸다.
도 6을 참조하면, 종래 방법의 경우 에러 신호에서 주 신호 성분이 거의 다 제거되었으나, 본 발명 방법의 경우 종래의 방법 보다 약 8dB 정도 적게 제거되었음을 알 수 있다. 제거되지 않고 남은 주 신호는 전술한 바와 같이 선형성 개선의 주된 역할을 한다. 다운링크 WCDMA 2-반송파 신호를 입력하였을 때, 출력 전력이 약 50W일 경우, 5MHz 오프셋 지점에서 약 7dB 개선된 ACLR(Adjacent Channel Leakage Ratio) 특성을 확인할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 피드포워드 증폭기 및 이의 성능 개선 방법은, 피드포워드 증폭기의 에러 신호 상쇄 루프에 입력되는 에러 신호에 주 신호의 일정량이 포함되도록 함으로써 최종 출력신호의 에러 성분이 더 많이 제거될 수 있게 하여, 이로써 최종 출력 신호의 선형성과 효율을 향상시키는 이점을 제공한다.
한편, 본 발명에 따르면, 추가적인 비용 부담 없이 단지 적응 제어 방법의 변화로 피드포워드 증폭기의 우수한 선형성 개선을 달성할 수 있고, 또한 가격 경쟁력까지 높일 수 있다.
이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
도 1 및 도 2는 종래기술에 의한 피드포워드 증폭기의 개략적인 구성도이다.
도 3은 본 발명에 따른 피드포워드 증폭기의 성능 개선 방법을 설명하기 위한 개념도이다.
도 4는 본 발명에 따른 피드포워드 증폭기의 구성도이다.
도 5는 본 발명에 따른 피드포워드 증폭기의 성능 개선 방법의 흐름도이다.
도 6은 본 발명에 따른 피드포워드 증폭기와 종래기술에 의한 피드포워드 증폭기를 비교하기 위한 실험 결과 스펙트럼의 그래프로서,
도 6a는 에러 신호 스펙트럼 그래프이고,
도 6b는 최종 출력 신호 스펙트럼 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
100...피드포워드 증폭기
110...주 신호 상쇄 루프
112...주(main) 증폭기
116...벡터 변조기
120...에러 신호 상쇄 루프
122...에러 증폭기
126...벡터 변조기
152...최종 에러신호 검출부
161...주 신호 상쇄루프 제어부
162...에러 신호 상쇄루프 제어부

Claims (5)

  1. 피드포워드 증폭기에 있어서,
    주 증폭기 및 벡터 변조기를 포함하여 이루어지며 상기 주 증폭기의 에러 성분을 추출하기 위한 주 신호 상쇄 루프;
    에러 증폭기 및 벡터 변조기를 포함하여 이루어지며 상기 주 증폭기의 출력 신호 중 에러 성분을 제거하기 위한 에러 신호 상쇄 루프;
    상기 피드포워드 증폭기의 최종 출력 신호의 에러 성분을 검출하기 위한 최종 에러신호 검출수단;
    상기 최종 에러신호 검출수단에 의해 검출된 에러 성분을 토대로 상기 주 신호 상쇄 루프를 제어하기 위한 주 신호 상쇄루프 제어수단;
    상기 최종 에러신호 검출수단에 의해 검출된 에러 성분을 토대로 상기 에러 신호 상쇄 루프를 제어하기 위한 에러 신호 상쇄루프 제어수단을 포함하고,
    상기 주 신호 상쇄 루프에 의해 만들어진 에러 신호는 상기 최종 출력 신호가 선형화되는 방향으로 최적화되도록 상기 주 신호 상쇄루프 제어수단에 의해 상기 주 신호 상쇄 루프가 적응 제어되고,
    상기 주 신호 상쇄 루프에서 출력되는 에러 신호는 주 신호가 완전 상쇄된 상태가 아닌 신호이고,
    상기 주 신호 상쇄루프 제어수단의 출력신호는 상기 주 신호 상쇄 루프의 벡터 변조기에 입력되고, 상기 에러 신호 상쇄루프 제어수단의 출력신호는 상기 에러 신호 상쇄 루프의 벡터 변조기에 입력되는 것을 특징으로 하는 피드포워드 증폭기.
  2. 삭제
  3. 삭제
  4. 주 신호 상쇄 루프와 에러 신호 상쇄 루프를 포함하여 이루어지는 피드포워드 증폭기의 성능 개선 방법에 있어서,
    상기 주 신호 상쇄 루프의 에러 신호를 검출하여 이를 통해 상기 주 신호 상쇄 루프를 제어하는 단계;
    상기 피드포워드 증폭기의 최종 출력 신호의 에러 성분을 검출하는 단계; 및
    상기 검출된 에러 성분을 통해 상기 주 신호 상쇄 루프와 상기 에러 신호 상쇄 루프를 동시에 제어하는 단계를 포함하여 된 것을 특징으로 하는 피드포워드 증폭기의 성능 개선 방법.
  5. 삭제
KR10-2002-0051502A 2002-08-29 2002-08-29 피드포워드 증폭기 및 피드포워드 증폭기의 성능 개선 방법 KR100484507B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0051502A KR100484507B1 (ko) 2002-08-29 2002-08-29 피드포워드 증폭기 및 피드포워드 증폭기의 성능 개선 방법
US10/440,123 US6791410B2 (en) 2002-08-29 2003-05-19 Feedforward amplifier and method of improving the performance thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0051502A KR100484507B1 (ko) 2002-08-29 2002-08-29 피드포워드 증폭기 및 피드포워드 증폭기의 성능 개선 방법

Publications (2)

Publication Number Publication Date
KR20040019780A KR20040019780A (ko) 2004-03-06
KR100484507B1 true KR100484507B1 (ko) 2005-04-20

Family

ID=31973568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0051502A KR100484507B1 (ko) 2002-08-29 2002-08-29 피드포워드 증폭기 및 피드포워드 증폭기의 성능 개선 방법

Country Status (2)

Country Link
US (1) US6791410B2 (ko)
KR (1) KR100484507B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3999232B2 (ja) * 2004-04-07 2007-10-31 株式会社日立国際電気 増幅装置
US7327803B2 (en) 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
US7355470B2 (en) 2006-04-24 2008-04-08 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning
US7230483B2 (en) * 2005-03-01 2007-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Negative feedback system with an error compensation scheme
US7911272B2 (en) 2007-06-19 2011-03-22 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments
US8334722B2 (en) 2007-06-28 2012-12-18 Parkervision, Inc. Systems and methods of RF power transmission, modulation and amplification
US9106316B2 (en) 2005-10-24 2015-08-11 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification
US7856105B2 (en) * 2006-03-09 2010-12-21 Andrew Llc Apparatus and method for processing of amplifier linearization signals
US7937106B2 (en) 2006-04-24 2011-05-03 ParkerVision, Inc, Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same
US8031804B2 (en) 2006-04-24 2011-10-04 Parkervision, Inc. Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion
WO2008144017A1 (en) 2007-05-18 2008-11-27 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
WO2008156800A1 (en) 2007-06-19 2008-12-24 Parkervision, Inc. Combiner-less multiple input single output (miso) amplification with blended control
KR101131923B1 (ko) * 2008-10-30 2012-04-03 장세주 적응형 피드포워드 선형화회로 및 간섭억제시스템 필터유닛이 적용된 이동통신장치의 출력단
WO2012139126A1 (en) 2011-04-08 2012-10-11 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
WO2012167111A2 (en) 2011-06-02 2012-12-06 Parkervision, Inc. Antenna control
EP3047348A4 (en) 2013-09-17 2016-09-07 Parkervision Inc METHOD, DEVICE AND SYSTEM FOR THE PRESENTATION OF A MEDIA TIME FUNCTION
US9425837B1 (en) * 2015-09-25 2016-08-23 Qualcomm Incorporated Adaptive feed-forward power amplifier linearization methods using adaptive filters
WO2020133459A1 (zh) * 2018-12-29 2020-07-02 鹤壁天海电子信息系统有限公司 调相器的控制方法及装置、抵消电路、前馈功率放大器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249943A (ja) * 1994-03-10 1995-09-26 Nec Corp フィードフォワード型歪補償回路
JP2000252761A (ja) * 1999-02-25 2000-09-14 Nec Corp フィードフォワード増幅器及びその制御方法
JP2001203538A (ja) * 2000-01-20 2001-07-27 Nec Saitama Ltd フィードフォワード増幅器
JP2001339251A (ja) * 2000-05-25 2001-12-07 Mitsubishi Electric Corp フィードフォワード増幅器
JP2001358538A (ja) * 2000-06-09 2001-12-26 Nec Corp パイロット信号配置方法及びこれを用いたフィードフォワード増幅器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491454A (en) * 1994-10-31 1996-02-13 Motorola, Inc. Method and apparatus for reducing distortion in an output signal of an amplifier
US6066984A (en) * 1998-03-16 2000-05-23 Hitachi Denshi Kabushiki Kaisha Amplifier and amplifying method for amplifying a plurality of signals having different bands simultaneously

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249943A (ja) * 1994-03-10 1995-09-26 Nec Corp フィードフォワード型歪補償回路
JP2000252761A (ja) * 1999-02-25 2000-09-14 Nec Corp フィードフォワード増幅器及びその制御方法
JP2001203538A (ja) * 2000-01-20 2001-07-27 Nec Saitama Ltd フィードフォワード増幅器
JP2001339251A (ja) * 2000-05-25 2001-12-07 Mitsubishi Electric Corp フィードフォワード増幅器
JP2001358538A (ja) * 2000-06-09 2001-12-26 Nec Corp パイロット信号配置方法及びこれを用いたフィードフォワード増幅器

Also Published As

Publication number Publication date
US20040041629A1 (en) 2004-03-04
KR20040019780A (ko) 2004-03-06
US6791410B2 (en) 2004-09-14

Similar Documents

Publication Publication Date Title
KR100484507B1 (ko) 피드포워드 증폭기 및 피드포워드 증폭기의 성능 개선 방법
EP1158661B1 (en) Feed-forward amplifier
US7561636B2 (en) Digital predistortion apparatus and method in power amplifier
US6437644B1 (en) Predistorter
US7038540B2 (en) Enhanced efficiency feed forward power amplifier utilizing reduced cancellation bandwidth and small error amplifier
US7301397B2 (en) Enhanced efficiency feed forward power amplifier with delay mismatched error cancellation loop
US20060091950A1 (en) Amplification device
KR100281622B1 (ko) 전치-후치 보상 증폭기
US6753728B2 (en) Distortion reducing circuit
JP4425630B2 (ja) 通信ビルディングブロックのための適応線形化技法
KR20020008456A (ko) 피드포워드 방식의 선형화기를 갖는 기지국 송신장치
EP1612933A1 (en) Distortion compensation device
US6784731B2 (en) System and method for reducing amplifier distortion using distortion feedback
US7194043B2 (en) System and method for predistorting a signal to reduce out-of-band error
US7015753B2 (en) Digital signal processing based implementation of a feed forward amplifier
EP1353438A1 (en) Feedforward amplifier, communication apparatus, feedforward amplifying method, program and medium
KR101046339B1 (ko) 이동통신장치의 송신기 및 수신기
KR20060098680A (ko) 무선 통신 시스템에서 전력 증폭기의 기억 효과를 보상하는아날로그 전치 왜곡 장치 및 방법
US6593808B2 (en) Set-up method for a linearizing circuit
KR100519700B1 (ko) 선형 전력 증폭기의 최적 루프 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090414

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee