JP5022792B2 - Ｄｃｄｃコンバータユニット、電力増幅器、及び基地局装置 - Google Patents

Description

本発明は、ＤＣＤＣコンバータユニット、電力増幅器、及び基地局装置に関し、特に、広帯域の高周波信号で無線通信を行う基地局装置、並びにその基地局装置に使用するのに適したＤＣＤＣコンバータユニット及び電力増幅器に関する。

無線通信を行う基地局に使用される電力増幅器は、コスト面から小型で高効率であることが求められている。一方、携帯電話などの無線通信では通信速度の高速化、広帯域化が進んでおり、基地局向け電力増幅器は広帯域高効率であることが求められている。これを実現する手法の一つにＥＥＲ（Envelope Elimination and Restoration）方式が、例えば特許文献１に開示されている。

また、特許文献２には、ＥＥＲ方式を用いた広帯域Ｄ／Ａコンバータ及びそれを用いた広帯域電力増幅装置が開示されている。特許文献２において、広帯域Ｄ／Ａコンバータは、入力されたデジタル包絡線信号を周波数帯域ごとに分割し、ｎ系統のＤ／Ａコンバータが、デジタル包絡線信号をそれぞれ個別にアナログ信号に変換する。さらに、変換されたアナログ信号は、それぞれの系統のアップコンバータによって適切な周波数帯域へアップコンバートされ、さらに加算器によって加算されて元のデジタル包絡線信号に対応するアナログ包絡線信号として送出される。

また、特許文献３には、広帯域で高効率なＥＥＲ法の送信機を提供することを目的に、変調信号のうちの振幅成分を高周波電力増幅器の電源端子に入力し、位相成分を高周波電力増幅器の高周波入力端子に入力し、高周波電力増幅器の出力から元の変調信号を変調した変調波を得るようにした送信機が開示されている。送信機の電源電圧として、振幅成分のレベルに応じて複数のＤＣ−ＤＣコンバータの何れか一組の出力を選択している。

さらに、特許文献４には、ＤＣ／ＤＣコンバータの並列運転装置として、並列に複数個接続された並列運転可能なＤＣ／ＤＣコンバータと、出力端子から出力される総電流を検出する電流検出回路と、総電流量に応じて動作させるＤＣ／ＤＣコンバータの個数を制御するＤＣ／ＤＣコンバータオン／オフ制御回路とを設けたものが開示されている。

また、非特許文献１には、Ｓ級増幅器の構成例として、入力波形を三角波と比較してＰＷＭ信号を生成し、このＰＷＭ信号を、各コレクタ−エミッタ間にダイオードが挿入された一対のトランジスタを有する増幅器で増幅し、さらにローパスフィルターを通して所望の出力を得るようにしたものが開示されている。

米国特許第６２５６４８２Ｂ１号明細書 特開２００６−２１１１１２号公報 特開２００５−２７７５５９号公報 特開平１１−１２７５７３号公報 ピーター・Ｂ・ケニングトン、「ハイ・リニアリティ・アールエフ・アンプリファイヤ・デザイン」、アーテックハウス、2000年、PP 124-126（Peter B. Kenington, "HIGH-LINEARITY RF AMPLIFIER DESIGN", ARTECH HOUSE, 2000, PP 124-126）

特許文献１に記載されたＥＥＲ型増幅器の一例を図１７に示す。高周波信号である入力信号は、包絡線検波部１５によって振幅情報（ＡＭ信号）を抽出される。一方、入力信号はリミッタ１６によって位相情報を抽出される。振幅情報はＳ級増幅器２５で増幅され搬送波増幅器１７の電源端子に供給される。また、位相情報は搬送波増幅器１７の入力端子に供給される。入力信号の振幅情報はリミッタ１６により一旦失われるが、搬送波増幅器１７の電源端子に振幅情報が供給されるので、失われた振幅情報が搬送波増幅器１７において回復される。図１７に示したＥＥＲ型増幅器２６は入力電力によらず搬送波増幅器１７が常に飽和動作するように設計されているため、高効率である。ただし、ＥＥＲ型増幅器２６全体を高効率にするためには、搬送波増幅器１７だけではなく、振幅情報を増幅するＤＣＤＣコンバータも高効率にする必要がある。特許文献１ではＤＣＤＣコンバータとしてＳ級増幅器２５を用いている。

振幅情報は位相情報に比べて低周波であるが、ＷｉＭＡＸ（Worldwide Interoperability for Microwave Access）のような広帯域システムでは使用周波数帯域が数十MHzに及び、また、最大伝送速度は７５Ｍｂｐｓにも達する。一方、振幅情報を増幅するＳ級増幅器は、動作周波数が高くなると電力効率が下がり、基地局向けＥＥＲ増幅器として適用できる程度の効率を得られる動作周波数帯域は高々数１００kHz程度から数MHz程度である。このためＷｉＭＡＸのような高速、広帯域システムにＳ級増幅器をそのまま用いることができない。すなわち、入力信号の周波数が速くなると、Ｓ級増幅器のインバータを構成するPMOSトランジスタやNMOSトランジスタを周波数に追従させるためにMOSトランジスタのW/Lを大きくしなければならず、大きいサイズのMOSトランジスタが必要になる。しかし、W/Lを大きくするとインバータを流れる貫通電流のピーク電流値が大きくなりＳ級増幅器の効率を劣化させる。

また、W/Lを大きくするとMOSトランジスタのオン抵抗は小さくなるがゲート容量が大きくなり、ゲート容量により信号が劣化する周波数帯域の信号がコンパレータから出力される場合、Ｓ級増幅器の効率を劣化させる。つまり、インバータを構成するPMOSトランジスタやNMOSトランジスタのW/Lを十分に大きくしても入力信号の周波数がそれ以上に速くなるとインバータはコンパレータの出力信号を矩形波で駆動できなくなりＳ級増幅器の効率が劣化する。

一方、入力信号の周波数が低い場合にW/Lが大きいPMOSトランジスタやNMOSトランジスタをインバータに用いると、貫通電流が大きくなりむしろ効率が劣化する。

このように、Ｓ級増幅器をＤＣＤＣコンバータとして用いた場合、ＷｉＭＡＸなどの伝送速度が高速でかつ使用周波数帯域の広い無線通信システムの振幅情報を増幅するには不十分である。すなわち、広帯域無線通信システムの場合、ＤＣＤＣコンバータであるＳ級増幅器の効率が低い速い周波数帯域での動作も必要だからである。

次に、特許文献２に開示された広帯域Ｄ／Ａコンバータは、帯域分割部で周波数帯域ごとに分割されたデジタル包絡線信号をそれぞれ個別にアナログ信号に変換し、このアナログ信号にそれぞれ個別に正弦波を乗算してアップコンバージョンする周波数変換部とを備え、広帯域な包絡線信号についてＤ／Ａ変換を行なう。しかし、ＩＦ周波数帯へのアップコンバージョン過程において、アナログ信号に正弦波を乗算することは、不飽和動作領域での動作、換言すると電流成分と電圧成分のオーバーラップが避けられず、大きな電力損出を生ずる。そのため、このＤ／Ａコンバータを用いた電力増幅装置では、高効率を確保することが困難である。また、帯域分割部では、例えば５０００Ｈｚ以上の周波数の信号を含まないように周波数遷移することで、各分割出力信号が同じ低周波数帯域、例えば５０００Ｈｚの動作速度になるように処理される。しかし、このような処理方式で、ＷｉＭＡＸなどの高速でかつ使用周波数帯域の広い無線通信システムの振幅情報を効率良く増幅することは困難である。

また、特許文献３や特許文献４の装置は、並列接続された複数のＤＣ−ＤＣコンバータを有するが、入力信号をそのままいずれかのＤＣ−ＤＣコンバータで処理する方式なので、高速でかつ周波数帯域の広い信号の増幅器としては効率が悪い。

本発明の主たる解決課題は、高速広帯域の入力信号に対して高効率のＤＣＤＣコンバータユニット及びそれを用いた無線通信システムに適用可能な電力増幅器、さらにはそれを用いた基地局装置を提供することにある。

また、本発明の他の解決課題は、端末やその他に適用し得る、広帯域かつ高効率のＤＣＤＣコンバータユニット及びそれを用いた増幅器を提供することにある。

本発明の代表的なものの一例を示せば以下の通りである。即ち、本発明のＤＣＤＣコンバータユニットは、入力信号を複数の信号成分に分割する信号分割部と、周波数帯域に対して異なる特性を有する複数のＤＣＤＣコンバータエレメントと、該複数のＤＣＤＣコンバータエレメントの各出力を加算して出力信号を生成する加算器とを備え、前記信号分割部は、前記入力信号を振幅方向成分で前記複数の信号成分に分割する機能を有し、前記複数のＤＣＤＣコンバータエレメントは、周波数帯域に対するＤＣＤＣ変換効率が異なり、前記複数の信号成分は、それぞれ当該信号成分の周波数に対応して前記ＤＣＤＣ変換効率が高い特性を有する前記いずれかのＤＣＤＣコンバータエレメントに入力されるように構成されていることを特徴とする。

本発明によれば、高速かつ広帯域の無線通信システムに適用可能な、高効率、広帯域のＤＣＤＣコンバータユニット及び電力増幅器を提供することができる。

本発明は、通信速度の高速化、広帯域化の要請の下にあって、入力信号の周波数が遅いほうがＤＣＤＣコンバータの効率がよく、かつ、入力信号の帯域によってそれぞれＤＣＤＣコンバータの効率を最適にする設計パラメータがあるという思想を利用している。

本発明の代表的な実施例によれば、ＤＣＤＣコンバータユニットは、入力信号をＮ個の信号に分割する信号分割部と、当該信号分割部によって分割されたＮ個の信号をそれぞれ個別に処理するＮ個のＤＣＤＣコンバータエレメントと、当該Ｎ個の各ＤＣＤＣコンバータエレメントの出力を加算して出力信号を生成する加算器とを備えている。複数のＤＣＤＣコンバータエレメントはそれぞれ、入力信号の使用周波数帯域よりも動作帯域が狭く、かつ、使用周波数帯域のいずれかの帯域に対して各ＤＣＤＣコンバータエレメントの効率が最適になるように設計パラメータが選定される。すなわち、各ＤＣＤＣコンバータエレメントの構成要素、例えば、三角波生成部により生成された三角波と入力された信号成分とをコンパレータが比較し、その結果、コンパレータから出力される矩形波を反転増幅して出力するインバータを構成するPMOSトランジスタやNMOSトランジスタのパラメータ、およびインバータの出力波形から使用周波数帯域の範囲内の所定の周波数帯域を通過する出力波形を抽出して出力するフィルタのパラメータのうち、少なくともいずれか一方は、入力信号のいずれかの周波数帯域に対して効率が最適になるように設定され、かつ、ＤＣＤＣコンバータユニット全体として、全使用周波数帯域をカバーするように構成されている。具体的には、インバータ及びフィルタは、所定の周波数帯域における各ＤＣＤＣコンバータエレメントの効率が、使用周波数帯域の範囲内の他の周波数帯域における効率よりも大きくなるようにパラメータが設定されて構成されている。入力信号は、周波数帯域により分割され、分割出力を夫々対応する周波数−高変換効率の特性を持つＤＣＤＣコンバータエレメントに入力する。

そのため、各ＤＣＤＣコンバータエレメントの効率を高めることで、ＤＣＤＣコンバータユニット全体としての効率を高めることが出来、従来のように広帯域の入力信号を１個のＤＣＤＣコンバータで処理するよりも、効率の良いＤＣＤＣコンバータユニットを実現できる。
以下、本発明の好適な実施形態について、添付図面を参照しながら詳細に説明する。

本発明によるＤＣＤＣコンバータユニットの第一の実施形態を図１〜図５で説明する。図１に、本実施例に係るＤＣＤＣコンバータユニットのブロック図、図２に、図１におけるＤＣＤＣコンバータエレメントの回路図を示す。

ＤＣＤＣコンバータユニット１は、入力信号をＮ個の信号成分（Ｓｄ）に分割する信号分割部２と、周波数帯域に対して異なる特性を有し当該信号分割部２によって分割されたＮ個の各信号を処理するＮ個のＤＣＤＣコンバータエレメント３１〜３Ｎと、これらＮ個のＤＣＤＣコンバータエレメントの出力（Ｓｃ）を加算する加算器４から構成されている。

各ＤＣＤＣコンバータエレメント３１〜３Ｎには、例えば図２に示すＳ級増幅器が用いられる。複数のＤＣＤＣコンバータエレメントはそれぞれ特定の周波数帯域において高効率の特性を有しており、かつ、ＤＣＤＣコンバータユニット全体としては、全使用周波数帯域をカバーするように構成されている。各ＤＣＤＣコンバータエレメントは、入力信号の使用周波数帯域よりも動作帯域が狭く、かつ使用周波数帯域のいずれかの帯域に対して各ＤＣＤＣコンバータエレメントの効率が最適になるように設計パラメータが選定されている。

図２において、各ＤＣＤＣコンバータエレメント３１〜３Ｎを構成するＳ級増幅器は、入力された信号成分（Ｓｄ）の周波数のある一定倍の周波数成分を持った低周波数帯域の信号を生成する三角波生成部５と、入力された信号成分と三角波とを比較して矩形波を出力するコンパレータ６と、インバータを構成するPMOSトランジスタ７及びNMOSトランジスタ８と、ＤＣＤＣコンバータエレメント毎に設定された特定の通過帯域を有するフィルタを構成するコイル９と容量１０を備えている。各ＤＣＤＣコンバータエレメントからは、フィルタの通過帯域の入力信号成分を増幅した信号（Ｓｃ）が出力される。

各ＤＣＤＣコンバータエレメントは、インバータを構成するMOSトランジスタが飽和動作せず完全にON、OFF動作を行うため、入力信号を高効率に増幅できる。

先にも述べた通り、インバータを構成するPMOSトランジスタ７、NMOSトランジスタ８は三角波の周波数に十分追従しなければならないためMOSトランジスタのW/Lを大きくする必要がある。一方、W/Lを大きくするとインバータを流れる貫通電流のピーク電流値が大きくなりＤＣＤＣコンバータエレメントの効率を劣化させ、また、ゲート容量が大きくなることでＤＣＤＣコンバータエレメントの効率を劣化させるので、これらの点についての配慮も必要である。一方、入力信号の周波数が低い場合には、W/Lを小さくしてインバータの貫通電流を少なくして効率の劣化を防止する。

このように、ＤＣＤＣコンバータエレメントは、入力信号の周波数が速くなると効率が劣化するが、入力信号の周波数帯域に応じて効率を最適にするパラメータ、例えば、PMOSトランジスタ７、NMOSトランジスタ８のサイズが存在する。

そのため、本実施例では、広帯域の入力信号が複数の周波数帯域の信号成分に分割され、各周波数帯域の信号成分が入力されるＤＣＤＣコンバータエレメントは、その構成部材、例えばインバータを構成するPMOSトランジスタやNMOSトランジスタのパラメータが、入力される信号成分の周波数帯域に対して効率が最適になるように設計されている。

図１に戻って、各ＤＣＤＣコンバータエレメント３１〜３Ｎの出力信号（Ｓｃ）は加算器４によって加算されることによって、入力信号を増幅した広帯域の信号が出力信号として生成される。

図３に、図１に示す信号分割部２の第一の構成例を示す。信号分割部２は、低域通過フィルタ１１と高域通過フィルタ１２から構成されており、入力信号を低域通過フィルタ１１と高域通過フィルタ１２に入力してそれぞれのフィルタの出力信号（Ｓｄ１，Ｓｄ２）を信号分割部２の出力信号としている。

次に、図３に示す信号分割部２を図１に示す本発明のＤＣＤＣコンバータユニットに適用した場合の動作を説明する。

前にも述べた通り、ＥＥＲ型増幅器の全体を高効率にするためには、搬送波増幅器だけではなく、振幅情報を増幅するＤＣＤＣコンバータユニットも高効率にする必要がある。振幅情報は位相情報に比べて低周波であるが、ＷｉＭＡＸ（Worldwide Interoperability for Microwave Access）のような広帯域の無線通信システムでは、使用周波数帯域の上限が数十MHzに及ぶ。一方、ＤＣＤＣコンバータユニットは、図４Ａに示すように、動作周波数（同間隔表示）が高くなると電力効率が急激に低下するという特性を持っている。

本発明では、入力信号を周波数成分に対して分割し、分割した各信号の周波数に対応したＳ級増幅器をＤＣＤＣコンバータエレメントとし、これらのＤＣＤＣコンバータエレメントの集合体としてＤＣＤＣコンバータユニットを構成している。これにより、動作周波数の広帯域化に伴う電力効率の低下を抑制している。

図４Ｂに、図３に示す信号分割部２によって入力信号が帯域分割される模式図を示す。ある帯域を持った入力信号は、信号分割部２に入力されて低域通過フィルタ１１と高域通過フィルタ１２によって周波数Ｆａ未満の低帯域成分（Ｓｄ１）と、周波数Ｆａ以上Ｆｂ以下の高帯域成分（Ｓｄ２）に分割される。分割された各信号はそれぞれＤＣＤＣコンバータエレメント３１〜３２に入力される。すなわち、ＤＣＤＣコンバータエレメント３１には低域通過フィルタ１１の出力信号（Ｓｄ１）が入力され、ＤＣＤＣコンバータエレメント３２には高域通過フィルタ１２の出力信号（Ｓｄ２）が入力される。

その結果、ＤＣＤＣコンバータエレメント３１は動作速度が遅く、ＤＣＤＣコンバータエレメント３２は動作速度が速くなる。このため、各動作速度に対して効率が最適になるように各ＤＣＤＣコンバータエレメントのパラメータを予め設計しておく。

具体的には、低帯域成分（Ｓｄ１）が入力されるＤＣＤＣコンバータエレメント３１の場合は、入力信号の周波数帯域が低周波数帯域であるので、図２に示すＤＣＤＣコンバータエレメントにおいて三角波生成部５から出力される三角波は入力信号の周波数のある一定倍の周波数成分を持った信号になるため低周波数帯域の信号となる。三角波の周波数成分と入力信号の周波数成分の関係は、無線仕様によって異なるが概ね５０倍前後の値になる。コンパレータ６によって当該三角波と当該入力信号は比較されて矩形波を出力する。インバータは当該矩形波を矩形波として処理できることが求められる。

ＤＣＤＣコンバータエレメント３１では、入力信号（Ｓｄ１）の周波数帯域、換言すると当該矩形波の周波数帯域が低い領域にある。そのため、ＤＣＤＣコンバータエレメント３１のインバータを構成するPMOSトランジスタ７とNMOSトランジスタ８のトランジスタサイズは、当該矩形波を矩形波として処理できるW/Lでかつ最小のW/Lに設計できるため、W/Lは小さくなる。コイル９と容量１０で構成される低域通過フィルタは、入力信号成分を通過させ、かつ、三角波周波数成分を遮断する帯域に設計される。これによって、ＤＣＤＣコンバータエレメント３１は、帯域が低い入力信号を処理するにあたり、効率が最適になるように設計し得ることになる。

一方、高帯域成分（Ｓｄ２）が入力されるＤＣＤＣコンバータエレメント３２の場合は、入力信号（Ｓｄ２）の周波数帯域が、高周波帯域である。そのため、図２に示すＤＣＤＣコンバータエレメントにおいて三角波生成部から出力される三角波は、入力信号の周波数のある一定倍の周波数成分を持った信号になるため高周波数帯域の信号となる。三角波の周波数成分と入力信号の周波数成分の関係は、ＤＣＤＣコンバータエレメント３２でも変わらなく、無線仕様によって異なるが概ね５０倍前後の値になる。コンパレータ６によって当該三角波と当該入力信号は比較されて矩形波を出力する。インバータは当該矩形波を矩形波として処理できることが求められる。ＤＣＤＣコンバータエレメント３２では、当該矩形波の周波数帯域が高いため、インバータを構成するPMOSトランジスタ７とNMOSトランジスタ８のトランジスタサイズは、当該矩形波を矩形波として処理できるW/Lでかつ最小のW/Lに設計するため、ＤＣＤＣコンバータエレメント３１のインバータに比べてW/Lが大きくなる。コイル９と容量１０で構成される低域通過フィルタは、入力信号成分を通過させ、かつ、三角波周波数成分を遮断する帯域に設定される。

ＤＣＤＣコンバータエレメント３１とＤＣＤＣコンバータエレメント３２の出力信号（Ｓｃ１，Ｓｃ２）は、加算器４によって加算されることによって、入力信号を増幅した信号が出力信号として生成される。

これによって、入力信号の高帯域成分（Ｓｄ２）を処理するＤＣＤＣコンバータエレメント３２の効率は従来と変わらないものの、入力信号の低帯域成分（Ｓｄ１）を処理するＤＣＤＣコンバータエレメント３１の効率は高くなり、ＤＣＤＣコンバータユニット１の全体としては効率が向上する。

図５に、あるトランジスタを用いたときの入力信号の周波数に対するＤＣＤＣコンバータユニットの効率の関係を、模式的に示す（横軸は指数目盛り）。仮に、ＤＣＤＣコンバータエレメント３１の効率を９０％、ＤＣＤＣコンバータエレメント３２の効率を４５％、ＤＣＤＣコンバータエレメント３１に入力する信号成分（Ｓｄ１）の電力密度を５０％、ＤＣＤＣコンバータエレメント３２に入力する信号成分（Ｓｄ２）の電力密度を５０％、加算器の効率を９５％とすると、本実施例のＤＣＤＣコンバータユニット１の全体的な効率は、次式（１）の通りになる。

電力効率＝（ＤＣＤＣコンバータエレメント３１効率＊ＤＣＤＣコンバータエレメント３１に入力する信号成分の電力密度＋ＤＣＤＣコンバータエレメント３２効率＊ＤＣＤＣコンバータエレメント３２に入力する信号成分の電力密度）＊加算器の効率＝（９０％＊５０％＋５０％＊５０％）＊９５％＝６６．５％
（１）
すなわち、本実施例のＤＣＤＣコンバータユニット１の効率は、６６．５％となる。

一方、入力信号を周波数分割しない従来方式の場合、１個のＤＣＤＣコンバータユニットが入力信号の全ての使用周波数帯域成分を処理できるものでなければならない。そのため、ＤＣＤＣコンバータエレメント３２に相当するＤＣＤＣコンバータユニットを用いることになる。ＤＣＤＣコンバータエレメント３２の効率は５０％であるため、従来方式のＤＣＤＣコンバータユニットの効率は、５０％となる。よって、本発明によって、ＤＣＤＣコンバータユニットの効率を１６．５％改善できることになる。

なお、信号分割部２は同等の動作を実現するものであれば、図３に示す構成でなくてもよい。また、ＤＣＤＣコンバータエレメントに、Ｓ級増幅器以外の構成を採用して用いても良いことは、言うまでもない。また、ＤＣＤＣコンバータエレメント３２を、従来の全ての使用周波数帯域成分を処理するＤＣＤＣコンバータエレメントと同じ特性にする必要は無く、高帯域成分（Ｓｄ２）に対して変換効率が高いパラメータを設定しても良い。

さらに、信号分割部が、低域通過フィルタと高域通過フィルタの他に、所定数のバンドパスフィルタを備え、広帯域の周波数を３つ以上の周波数帯域に分割するようにしても良い。この場合も、各帯域のフィルタに対応するＤＣＤＣコンバータユニットの構成要素を、例えばインバータを構成するPMOSトランジスタやNMOSトランジスタのパラメータがそれぞれの周波数帯域において効率が最適になるように設計することで、各ＤＣＤＣコンバータエレメントの効率を高め、ひいてはＤＣＤＣコンバータユニットの効率を高めることが出来る。

本実施例によれば、高速広帯域の無線方式において、高効率なＤＣＤＣコンバータユニットを提供することができる。

次に、本発明の第２の実施形態を図６〜図８で説明する。この実施例は、図１に示したＤＣＤＣコンバータユニットにおける信号分割部２の他の構成例を示すものである。まず、信号分割部２の構成を図６に示す。この実施例の信号分割部２は、Ｎ個のコンパレータエレメント１３１〜１３Ｎと、Ｎ個の閾値生成部１４１〜１４Ｎから構成されており、入力信号をＮ個のコンパレータエレメント１３１〜１３Ｎがそれぞれの閾値で比較した信号成分（Ｓｄ１）〜（ＳｄＮ）を出力する。これによって、入力信号を振幅方向にＮ分割する。

図７に、第２の実施形態の信号分割部２が３個のコンパレータエレメントによって構成されている場合の動作例を示す。（Ａ）に示すように、入力信号は、３つの閾値（V１、V２、V３）によって振幅方向に分割される。３個のコンパレータエレメントは、それぞれ各閾値（V１、V２、V３）によって入力信号と比較して（Ｂ）に示すような矩形波を出力する。このとき、閾値V１は入力信号より低いレベルであるため信号成分（Ｓｄ１）はＤＣ成分が出力される。一方、信号成分（Ｓｄ２，Ｓｄ３）はＤＣ成分ではなく、ある程度の周波数で遷移する信号となる。

これらの信号成分（Ｓｄ１，Ｓｄ２，Ｓｄ３）を各ＤＣＤＣコンバータエレメント３１〜３３に入力して、出力信号（Ｓｃ１，Ｓｃ２，Ｓｃ３）を加算器４にて加算して出力信号とする。出力信号は、入力信号を増幅した信号となる。

ここで、信号成分（Ｓｄ１）がDC成分であるために、信号成分（Ｓｄ１）を入力するＤＣＤＣコンバータエレメント３１は効率がほぼ１００％となる。信号成分（Ｓｄ２，Ｓｄ３）を入力するＤＣＤＣコンバータエレメント３２、３３は、効率は良くないが、ＤＣＤＣコンバータエレメント３１の効率が極めて良いため、第２の実施形態のＤＣＤＣコンバータユニット１は、全体として、１個のＤＣＤＣコンバータエレメントで構成される従来よりも効率が改善される。

すなわち、図８において、仮に、ＤＣＤＣコンバータエレメント３１の効率を１００％、ＤＣＤＣコンバータエレメント３２の効率を６０％、ＤＣＤＣコンバータエレメント３３の効率を２０％、各入力信号成分の電力密度を１／３、加算器の効率を９５％とすると、本実施例のＤＣＤＣコンバータユニット１の全体的な効率は、次式（２）の通りになる。

電力効率＝（１００％＊１／３＋６０％＊１／３＋２０％＊１／３）＊９５％＝５７％ （２）
ＤＣＤＣコンバータエレメント３３の効率は２０％であるため、従来方式のＤＣＤＣコンバータユニットの効率は２０％となる。よって、本発明によって、ＤＣＤＣコンバータユニットの効率を３７％改善できることになる。

なお、信号分割部２は同等の動作を実現するものであれば、図６に示す構成でなくてもよい。

本実施例によれば、高速広帯域な無線方式において、高効率なＤＣＤＣコンバータユニットを提供することができる。

次に、本発明の第３の実施形態を図９〜図１１で説明する。この実施例は、図１に示したＤＣＤＣコンバータユニットにおける信号分割部２の他の構成例である。図９において、信号分割部２は、タイミング生成部２８とセット付きフリップフロップ３０とＮ−１個のセットリセット付きフリップフロップ２７とＮ−１個の減算器２９から構成されており、入力信号をＮ個の信号成分（Ｓｄ１〜ＳｄＮ）に位相分割する。

図１０に、図９に示す実施形態により４個の信号成分に分割する信号分割部２の動作例を示す。入力信号は、まずセット付きフリップフロップ３０によって、C１のタイミングでの振幅情報が抽出される。セット付きフリップフロップ３０が抽出した振幅情報（Ｓｄ１）は、次のC１の立ち上がりエッジのタイミングまで保持される。

次に、セットリセット付きフリップフロップ２７によってC２のタイミングでの入力信号の振幅情報（Ｓｄ２）が抽出され、これが次のC１の立ち上がりエッジのタイミングまで保持される。これらの振幅情報（Ｓｄ１、Ｓｄ２）は減算器２９により減算され、差信号（Ｓｄ２）−（Ｓｄ１）として出力される。同じように、C３、C４のタイミングで入力信号の振幅情報（Ｓｄ３、Ｓｄ４）を抽出して差信号（Ｓｄ３）−（Ｓｄ２）、（Ｓｄ４）−（Ｓｄ３）を生成し、出力する。

図９に示す信号分割部２によって出力されたこれらの信号成分（Ｓｄ１）、（Ｓｄ２）−（Ｓｄ１）、（Ｓｄ３）−（Ｓｄ２）、（Ｓｄ４）−（Ｓｄ３）は、それぞれ対応する第１〜第４のＤＣＤＣコンバータエレメントに入力された後、加算器によって加算され出力信号として出力される。

図１０から明らかな通り、信号成分（Ｓｄ１）、（Ｓｄ３）−（Ｓｄ２）の周波数を遅くすることができる。また、信号成分（Ｓｄ２）−（Ｓｄ１）、（Ｓｄ４）−（Ｓｄ３）は速い周波数成分も残るが、振幅方向の遷移が小さくなるので、ＤＣＤＣコンバータエレメントへの負荷が軽くなり、効率を改善できる。

すなわち、図１１において、仮に、第１、第３のＤＣＤＣコンバータエレメントの効率を６０％、第２、第４のＤＣＤＣコンバータエレメントの効率を２０％、各入力信号成分の電力密度を１／４、加算器の効率を９５％とすると、本実施例のＤＣＤＣコンバータユニット１の全体的な効率は、次式（３）の通りになる。

電力効率＝（６０％＊１／４＋６０％＊１／４＋２０％＊１／４＋２０％＊１／４）＊９５％＝４１％ （３）
第２、第４のＤＣＤＣコンバータエレメントの効率は２０％であるため、従来方式のＤＣＤＣコンバータユニットの効率は２０％となる。よって、本発明によって、ＤＣＤＣコンバータユニットの効率を２１％改善できることになる。

なお、信号分割部２は同等の動作を実現するものであれば図９に示す構成でなくてもよい。また、フィルタは広帯域の周波数を３つ以上の周波数帯域に分割するように構成しても良い。

本実施例によれば、高速広帯域の無線方式において、高効率なＤＣＤＣコンバータユニットを提供することができる。

次に、本発明の４の実施形態を図１２〜図１３で説明する。この実施例は、図１に示したＤＣＤＣコンバータユニットにおける信号分割部２の他の構成例を示すものである。この例の信号分割部２は、図３に示した周波数分割部と図６に示した振幅分割部の組み合わせである。

図１２に示す信号分割部２は、低域通過フィルタ１１と高域通過フィルタ１２とコンパレータ１３１〜１３Ｎと閾値生成部１４１〜１４Ｎで構成されている。

図１２及び図１３に示すように、低域通過フィルタ１１と高域通過フィルタ１２によって入力信号を周波数分割した後に、低周波数成分は、コンパレータ１３１〜１３Ｍによって振幅分割を行い、高周波数成分は、コンパレータ１３Ｍ＋１〜１３Ｎによって振幅分割を行う。生成された信号成分（Ｓｄ１〜ＳｄＭ）、（ＳｄＭ＋１〜ＳｄＮ）はそれぞれ、特定領域の周波数に対して効率が良いようにパラメータが設計された、対応のＤＣＤＣコンバータエレメントに入力され、増幅された後、それらの出力が加算器４にて加算され、ＤＣＤＣコンバータユニットの出力信号として出力される。

なお、信号分割部２は同等の動作を実現するものであれば図１２に示す構成でなくてもよい。また、フィルタは広帯域の周波数を３つ以上の周波数帯域に分割するように構成しても良い。

本実施例によれば、高速広帯域の無線方式において、高効率なＤＣＤＣコンバータユニットを提供することができる。

次に、図１４に、図１に示す信号分割部２の第五の構成例を示す。この実施例の信号分割部２は、図３に示した周波数分割部と図９に示した振幅位相分割部の組み合わせである。信号分割部２は、低域通過フィルタ１１と高域通過フィルタ１２とタイミング生成部２８とセット付きフリップフロップ３０とＮ-１個のセットリセット付きフリップフロップ２７とＮ-１個の減算器２９から構成されており、低域通過フィルタ１１と高域通過フィルタ１２によって入力信号を周波数分割した後に、低周波数成分は、セット付きフリップフロップ３０とＭ個のセットリセット付きフリップフロップ２７とＭ個の減算器によって振幅位相分割され、また、高周波数成分は、セット付きフリップフロップ３０とＭ個のセットリセット付きフリップフロップ２７とＭ個の減算器によって振幅位相分割される。出力された信号成分はそれぞれ、特定領域の周波数に対して効率が良いように構成された、対応のＤＣＤＣコンバータエレメントに入力され、増幅された後、それらの出力が加算器４にて加算され、ＤＣＤＣコンバータユニットの出力信号として出力される。

なお、信号分割部２は同等の動作を実現するものであれば図１４に示す構成でなくてもよい。また、フィルタは広帯域の周波数を３つ以上の周波数帯域に分割するように構成しても良い。

本実施例によれば、高速広帯域な無線方式において、高効率なＤＣＤＣコンバータユニットを提供することができる。

次に、本発明に係る第六の実施形態になるＥＥＲ型増幅器のについて、図１５を用いて説明する。
図１５に示すＥＥＲ型増幅器は、実施例１に記載したＤＣＤＣコンバータユニット１を用いたＥＥＲ型増幅器である。ＥＥＲ型増幅器１８は、包絡線検波部１５とリミッタ１６とＤＣＤＣコンバータユニット１と搬送波増幅器１７から構成されている。ＤＣＤＣコンバータユニット１は、上記各実施例で述べたＤＣＤＣコンバータエレメントで構成されている。

次に、このＥＥＲ型増幅器の動作を説明する。
高周波信号である入力信号は、包絡線検波部１５によって振幅情報（ＡＭ）を抽出される。一方、入力信号はリミッタ１６によって位相情報（ＰＭ）を抽出される。振幅情報はＤＣＤＣコンバータユニット１で増幅され搬送波増幅器１７の電源端子に供給される。また、位相情報は搬送波増幅器１７の入力端子に供給される。

入力信号の振幅情報はリミッタ１６により一旦失われるが、搬送波増幅器１７の電源端子に振幅情報が供給されるので、失われた振幅情報が搬送波増幅器１７において回復される。ＥＥＲ型増幅器１８は入力電力によらず搬送波増幅器１７が常に飽和動作するように設計されており、また、振幅情報を増幅するＤＣＤＣコンバータユニット１も高効率であるため、全体として高効率である。

すなわち、ＷｉＭＡＸのような通信システムで使用される周波数は数十MHzに及ぶ広帯域の信号が入力されても、振幅情報を増幅するＤＣＤＣコンバータユニット１は、入力信号の周波数帯域を複数に分割し、それぞれ各周波数帯域で効率の良いＤＣＤＣコンバータエレメントに入力する。従って、動作周波数が高くなっても電力効率の低下を抑制できる。これにより、数１００kHz程度から１００MHz程度の広帯域の動作周波数帯域で基地局向けに適用できる程度の高い変換効率のＥＥＲ増幅器を得ることができる。

このように、本実施例のＥＥＲ型増幅器では、前記各実施例に記載したＤＣＤＣコンバータユニット１を用いるため、従来のＳ級増幅器が対応できないようなＷｉＭＡＸのような広帯域な振幅変調信号が入力した場合でも、高効率な動作を実現することができる。

なお、ＡＭ−ＰＭ歪やＡＭ−ＡＭ歪等を補正するために、搬送波増幅器１７の出力信号と入力信号を比較するフィードバックを行ってもよい。さらには、プリディストーションを行ってもよい。

本実施例によれば、高速広帯域な無線方式において、高効率な電力増幅器を提供することができる。

次に、本発明に係る基地局装置の実施形態について、図１６を用いて説明する。図１６に示す基地局装置は、実施例２に記載したＥＥＲ型増幅器を用いた基地局装置である。基地局装置２１は、ベースバンド部１９と変復調装置２０とＥＥＲ型増幅器１８から構成されている。

送信情報はベースバンド部１９にて処理をされた後、変復調装置２０にて変調され、ＥＥＲ型増幅器１８によって増幅されアンテナ２３に送信される。ＥＥＲ型増幅器１８は上記いずれかの実施例のＤＣＤＣコンバータユニット１を用いたＥＥＲ増幅器であるため、従来のＥＥＲ型増幅器では対応できないような、ＷｉＭＡＸのような広帯域な無線方式にも高効率な動作を実現することができる。

なお、ＥＥＲ型増幅器１８の出力信号を例えばベースバンド部１９に入力して歪等を補正するプリディストーションを行っても良い。

本実施例によれば、高速広帯域の無線方式において、高効率な基地局装置を提供することができる。

なお、本実施例の広帯域高効率のＤＣＤＣコンバータユニット及びそれを用いた増幅器は、基地局に限らず、携帯端末や自動車に搭載された端末、デジタル家電機器内の端末、その他の広帯域でかつ高速の信号を取り扱う無線通信システムに広く適用できることは言うまでもない。

本発明の第一の実施例になるＤＣＤＣコンバータユニットのブロック図。 図１におけるＤＣＤＣコンバータエレメントの回路図。 図１に示す信号分割部の構成例を示す図。 ＤＣＤＣコンバータの動作周波数と電力変換効率の関係を示す図。 図３に示す信号分割部の動作を説明するための入力信号スペクトラムの模式図。 実施例１に記載したＤＣＤＣコンバータユニットの効率を説明するためのＤＣＤＣコンバータの入力信号周波数と効率の関係を示す図。 本発明の第二の実施例になる信号分割部の構成例を示す図。 図６に示す信号分割部の動作を説明するための入力信号波形と出力信号波形の関係を示す図。 本発明の第二の実施例になるＤＣＤＣコンバータユニットの効率を説明するためのＤＣＤＣコンバータの入力信号周波数と効率の関係を示す図。 本発明の第三の実施例になる信号分割部の構成例を示す図。 図９に示す信号分割部の動作を説明するための信号波形を示す図。 本発明の第三の実施例になるＤＣＤＣコンバータユニットの効率を説明するためのＤＣＤＣコンバータの入力信号周波数と効率の関係を示す図。 本発明の第四の実施例になる信号分割部の構成例を示す図。 図１２に示す信号分割部の動作を説明するための模式図。 本発明の第五の実施例になる信号分割部の構成例を示す図。 本発明の第六の実施例になるＥＥＲ型増幅器のブロック図。 本発明の第七の実施例になる基地局装置のブロック図。 従来のＥＥＲ型増幅器のブロック図。

符号の説明

１…ＤＣＤＣコンバータユニット、２…信号分割部、３１、３Ｎ…ＤＣＤＣコンバータエレメント、４…加算器、５…三角波生成部、
６、１３１、１３Ｍ、１３Ｍ＋１、１３Ｎ…コンパレータ
７…PMOSトランジスタ、８…NMOSトランジスタ、９…コイル、１０…容量、１１…低域通過フィルタ、１２…高域通過フィルタ、
１４１、１４Ｍ、１４Ｍ＋１、１４Ｎ…閾値生成部
１５…包絡線検波部、１６…リミッタ、１７…搬送波増幅器、１８…広帯域ＥＥＲ方式電力増幅器、１９…ベースバンド、２０…変復調装置、２１…基地局装置、２３…アンテナ、２４…タイミング生成部、２５…Ｓ級増幅器、２６…従来ＥＥＲ方式電力増幅器、２７…セットリセット付きフリップフロップ、２８…タイミング生成部、２９…減算器、３０…セット付きフリップフロップ。

Claims (11)

1. 入力信号を複数の信号成分に分割する信号分割部と、
   周波数帯域に対して異なる特性を有する複数のＤＣＤＣコンバータエレメントと、
   該複数のＤＣＤＣコンバータエレメントの各出力を加算して出力信号を生成する加算器と
   を備え、
   前記信号分割部は、前記入力信号を振幅方向成分で前記複数の信号成分に分割する機能を有し、
   前記複数のＤＣＤＣコンバータエレメントは、周波数帯域に対するＤＣＤＣ変換効率が異なり、
   前記複数の信号成分は、それぞれ当該信号成分の周波数に対応して前記変換効率が高い特性を有する前記いずれかのＤＣＤＣコンバータエレメントに入力されるように構成されている
   ことを特徴とするＤＣＤＣコンバータユニット。
2. 請求項１において、
   前記信号分割部は、前記入力信号を前記振幅方向成分と位相方向の成分で前記複数の信号成分に分割する機能を有する
   ことを特徴とするＤＣＤＣコンバータユニット。
3. 請求項１において、
   前記信号分割部は、前記入力信号を周波数成分で分割しさらに前記振幅方向成分で分割する機能を有する
   ことを特徴とするＤＣＤＣコンバータユニット。
4. 請求項１において、
   前記信号分割部は、前記入力信号を周波数成分で分割しさらに前記振幅方向成分と位相方向の成分に分割する機能を有する
   ことを特徴とするＤＣＤＣコンバータユニット。
5. 請求項１において、
   前記信号分割部は、閾値を発生するＮ個（Ｎは自然数）の閾値生成部と、前記入力信号を前記Ｎ個の閾値生成部により発生する前記閾値と比較して比較信号を出力するＮ個のコンパレータとを具備して成り、
   該信号分割部は、前記入力信号を前記振幅方向成分でＮ個の信号成分に分割する機能を有する
   ことを特徴とするＤＣＤＣコンバータユニット。
6. 請求項２において、
   前記信号分割部は、前記入力信号が入力されるＮ個のフリップフロップと、前記Ｎ個のフリップフロップが振幅情報を抽出するタイミングを生成するタイミング生成部と、生成された各タイミングで前記Ｎ個のフリップフロップが抽出した第１の振幅情報を、それぞれ次のタイミングで前記Ｎ個のフリップフロップが抽出した第２の振幅情報と共に入力し、かつ、前記第１の振幅情報と前記第２の振幅情報との差分信号を生成するＮ−１個の減算器とを具備して成り、
   該信号分割部は、前記Ｎ個のフリップフロップに入力された前記入力信号について、前記タイミング生成部によって生成されたタイミングにおける振幅情報を抽出する機能と、最初のタイミングで抽出された前記振幅情報を出力する機能と、各々のタイミングで抽出された前記振幅情報を次のタイミングで抽出された前記振幅情報と共に前記減算器に入力して差分信号を生成する機能を備えて成る
   ことを特徴とするＤＣＤＣコンバータユニット。
7. 請求項３において、
   前記信号分割部は、
   前記入力信号の周波数成分のうち所定の周波数より低い周波数成分である低周波成分を抽出する機能を有する低域通過フィルタと、
   前記入力信号の周波数成分のうち前記所定の周波数と同じか若しくはそれより高い周波数成分である高周波成分を抽出する機能を有する高域通過フィルタと、
   閾値を発生させるＮ個の閾値生成部と、
   前記低周波成分および前記高周波成分を前記Ｎ個の閾値生成部により発生した閾値と比較し、その結果に対応する比較信号を出力するＮ個のコンパレータと
   を具備して成り、
   前記Ｎ個のコンパレータの各々は、前記入力信号を前記周波数成分で分割すると共に前記振幅方向成分で分割する機能を有する
   ことを特徴とするＤＣＤＣコンバータユニット。
8. 請求項４において、
   前記信号分割部は、
   前記入力信号の周波数成分のうち所定の周波数より低い周波数成分である低周波成分を抽出する機能を有する低域通過フィルタと、
   前記入力信号の周波数成分のうち前記所定の周波数と同じか若しくはそれより高い周波数成分である高周波成分を抽出する機能を有する高域通過フィルタと、
   前記低域通過フィルタが出力した前記低周波成分および前記高域通過フィルタが出力した前記高周波成分が入力されるＮ個のフリップフロップと、
   前記入力信号の振幅情報を抽出するタイミングを生成するタイミング生成部と、
   生成された前記タイミングの各々で前記Ｎ個のフリップフロップが抽出した第１の振幅情報を、それぞれ次のタイミングで前記Ｎ個のフリップフロップが抽出した第２の振幅情報と共に入力し、かつ、前記第１の振幅情報と前記第２の振幅情報との差分信号を出力するＮ−１個の減算器と
   を具備して成り、
   前記入力信号を前記周波数成分で分割すると共に前記振幅方向成分と前記位相方向の成分とに分割する機能を有する
9. 入力信号の振幅情報を抽出する包絡線検波部と、
   該入力信号の位相情報を抽出するリミッタと、
   前記包絡線検波部の検波出力信号を処理するＤＣＤＣコンバータユニットと、
   前記リミッタのリミッタ出力信号を入力として、該ＤＣＤＣコンバータユニットの変換出力信号を電源として前記入力信号の電力を増幅する搬送波増幅器と
   を有して成り、
   前記ＤＣＤＣコンバータユニットは、
   前記検波出力信号を複数の信号成分に分割する信号分割部と、
   周波数に対するＤＣＤＣ変換効率が異なる特性を有する複数のＤＣＤＣコンバータエレメントと、
   該複数のＤＣＤＣコンバータエレメントの各出力を加算して前記変換出力信号を生成する加算器と
   を備え、
   前記信号分割部は、前記検波出力信号を振幅方向成分で前記複数の信号成分に分割する機能を有し、
   前記複数の信号成分は、それぞれ当該信号成分の周波数に対応して前記変換効率が高い特性を有する前記いずれかのＤＣＤＣコンバータエレメントに入力されるように構成されている
   ことを特徴とする電力増幅器。
10. 請求項９において、
    前記信号分割部は、前記検波出力信号を前記振幅方向と位相方向の成分で前記複数の信号成分に分割する機能を有する
    ことを特徴とする電力増幅器。
11. 送信情報を処理するベースバンド部と、
    当該ベースバンド部で処理した信号を変復調する変復調装置と、
    当該変復調装置で処理された信号の電力を増幅してアンテナに出力する電力増幅器と
    を備えて成り、
    前記電力増幅器は、
    入力信号の振幅情報を抽出する包絡線検波部と、
    該入力信号の位相情報を抽出するリミッタと、
    前記包絡線検波部の検波出力信号を処理するＤＣＤＣコンバータユニットと、
    前記リミッタのリミッタ出力信号を入力として、該ＤＣＤＣコンバータユニットの変換出力信号を電源として前記入力信号の電力を増幅する搬送波増幅器と
    を有して成り、
    前記ＤＣＤＣコンバータユニットは、
    前記検波出力信号を複数の信号成分に分割する信号分割部と、
    周波数に対するＤＣＤＣ変換効率が異なる特性を有する複数のＤＣＤＣコンバータエレメントと、
    該複数のＤＣＤＣコンバータエレメントの各出力を加算して前記変換出力信号を生成する加算器と
    を備え、
    前記信号分割部は、前記検波出力信号を振幅方向成分で前記複数の信号成分に分割する機能を有し、
    前記複数の信号成分は、それぞれ当該信号成分の周波数に対応して前記変換効率が高い特性を有する前記いずれかのＤＣＤＣコンバータエレメントに入力されるように構成されている
    ことを特徴とする基地局装置。

Images