JP2006211112A - 広帯域d/aコンバータ及び広帯域電力増幅装置 - Google Patents
広帯域d/aコンバータ及び広帯域電力増幅装置 Download PDFInfo
- Publication number
- JP2006211112A JP2006211112A JP2005018371A JP2005018371A JP2006211112A JP 2006211112 A JP2006211112 A JP 2006211112A JP 2005018371 A JP2005018371 A JP 2005018371A JP 2005018371 A JP2005018371 A JP 2005018371A JP 2006211112 A JP2006211112 A JP 2006211112A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- band
- phase
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
【課題】 広帯域かつ分解能の高い広帯域D/Aコンバータ及びその広帯域D/Aコンバータを用いた広帯域電力増幅装置を簡単な回路構成で実現すること。
【解決手段】 帯域分割部3が入力されたデジタル包絡線信号を周波数帯域ごとに分割する。そして、n系統のD/Aコンバータ5−1〜5−nが、分割されたデジタル包絡線信号をそれぞれ個別にアナログ信号に変換する。さらに、変換されたアナログ信号は、それぞれの系統のアップコンバータ6−1〜6−nによって適切な周波数帯域へアップコンバートされる。そして、アップコンバートされたアナログ信号は、加算器7によって加算されて元のデジタル包絡線信号に対応するアナログ包絡線信号として送出される。
【選択図】 図1
【解決手段】 帯域分割部3が入力されたデジタル包絡線信号を周波数帯域ごとに分割する。そして、n系統のD/Aコンバータ5−1〜5−nが、分割されたデジタル包絡線信号をそれぞれ個別にアナログ信号に変換する。さらに、変換されたアナログ信号は、それぞれの系統のアップコンバータ6−1〜6−nによって適切な周波数帯域へアップコンバートされる。そして、アップコンバートされたアナログ信号は、加算器7によって加算されて元のデジタル包絡線信号に対応するアナログ包絡線信号として送出される。
【選択図】 図1
Description
本発明は、EER(Envelope Elimination and Restoration)方式を用いた電力増幅器においてデジタル包絡線信号をアナログ包絡線信号に変換する広帯域D/Aコンバータ、及びデジタル包絡線信号をアナログ包絡線信号に変換した後に振幅増幅を行う広帯域電力増幅装置に関する。
従来より、位相・振幅の両方が変調された信号を効率よく増幅する電力増幅装置として、EER方式を用いた電力増幅装置が提案されている(例えば、特許文献1参照)。図16は、EER方式を用いた従来の電力増幅装置の構成を示すブロック図である。以下、図16にしたがってEER方式を用いた広帯域電力増幅装置101について概略説明する。デジタル信号処理部102は、入力された情報を表わすデジタル情報信号からベースバンド帯のI信号とQ信号を生成する。これらのI信号とQ信号は包絡線信号生成部103に入力され、振幅・位相変調された信号の包絡線を表わすデジタル包絡線信号が生成される。そして、生成されたデジタル包絡線信号はD/Aコンバータ104に入力されてアナログ包絡線信号に変換される。アナログ包絡線信号は広帯域増幅器105で増幅され、非線形増幅器106の電源端子へ入力される。これにより、非線形増幅器106への供給電力は包絡線に応じて線形に変化する。
一方、デジタル信号処理部102の出力であるI信号とQ信号は、D/Aコンバータ107a、107bへ入力されてアナログ信号に変換される。そして、アナログ信号に変換されたI信号とQ信号は直交変調器108へ入力され、位相・振幅変調された高周波信号に変換される。さらに、この位相・振幅変調された高周波信号は比較器109に入力され、振幅情報の取り除かれた一定振幅の位相信号に変換される。そして、一定振幅の位相信号は非線形増幅器106に入力されて送信レベルにまで増幅される。このとき、非線形増幅器106の電源端子への供給電力が包絡線に応じて線形に変化するため、非線形増幅器106は効率のよい飽和領域で動作を行いながら、その出力信号は包絡線に応じて線形に変化する。以上のようにして、EER方式を用いた広帯域電力増幅装置101は高効率に線形増幅を行うことができる。つまり、非線形増幅器106の出力信号は、比較器109の出力の一定振幅の位相信号で位相変調された信号となり、一方、非線形増幅器106の電源端子へ供給する電力が広帯域増幅器105の出力の包絡線信号によって変化するため、結果的に、非線形増幅器106の出力信号は広帯域増幅器105の出力の包絡線信号で振幅変調された信号になる。そのため、所望の入力信号を線形に増幅した出力信号が非線形増幅器106より送信されることになる。このようにして、非線形増幅器106は飽和領域で動作するため、EER方式の電力増幅装置101は高効率となる。
ここで、デジタル信号で処理が行われるのは、デジタル信号処理部102と包絡線信号生成部103であり、その出力信号(つまり、I信号、Q信号、及び包絡線信号)はそれぞれD/Aコンバータ104,107a,107bでアナログ信号に変換される。図17は、図16のデジタル信号処理部102より出力されるI信号の周波数スペクトラムを示す特性図であり、横軸に周波数、縦軸にスペクトラムの強度を示している。なお、図示している信号はシンボルレートが3840sps(3840Hz)のQPSK(Quadrature Phase Shift Keying:四位相偏移変調)信号である。図17からI信号の周波数帯域はほぼシンボルレート程度であることが分かる。また、Q信号の周波数スペクトラムもI信号とほぼ同じである。なお、送信フィルタはロールオフ率0.22のルートレイズドコサインフィルタ(Root Raised Cosine Filter)を用いているので、図16に示すように、I信号はデジタル信号処理部102にあるルートレイズドコサインフィルタ(図示せず)を通って出力されるため、図17に示すように、I信号の帯域はシンボルレートと同程度である。このことはQ信号についても同様である。
図18は、図16のデジタル信号処理部より出力される包絡線信号の周波数スペクトラムを示す特性図であり、横軸に周波数、縦軸にスペクトラムの強度を示している。図示している信号はシンボルレートが3840sps(3840Hz)のQPSK信号である。図18から包絡線信号の周波数スペクトラムの帯域はシンボルレートの数倍に広がっていることが分かる。つまり、包絡線信号(振幅信号)はフィルタを通過した信号に非線形な処理を行ったものであるので、帯域が図18に示すようにシンボルレート(3840sps)の数倍に広がってしまう。そのため、アナログの包絡線信号(振幅信号)を生成するためのD/Aコンバータ104には、I信号及びQ信号を生成するD/Aコンバータ107a,107bよりも広帯域な特性のものが必要となる。一般的に広帯域なD/Aコンバータは分解能が低く、分解能の高いD/Aコンバータは帯域が狭いというトレイドオフの関係がある。
また、D/AコンバータのD/A変換速度を安定的に高速化した広帯域D/A変換器も知られている(例えば、特許文献2参照)。この技術によれば、二つのD/Aコンバータにnビットのデジタルデータが並列に入力されると共に、高電位側基準電源VDDと低電圧側基準電源グランドGNDとの電位差を二等分した基準電圧VDD/2がD/Aコンバータの接続点に供給される。さらに、各D/Aコンバータから出力されるアナログ信号がそれぞれ個別のバッファアンプに入力される。そして、2つのバッファアンプからの信号を入力した選択回路は、デジタル入力信号の最上位ビットの信号に基づいて、2つのバッファアンプの出力信号の中からそれぞれ該当するデジタル信号に対応するアナログ出力信号を選択して出力する。これにより、デジタル入力信号をアナログ信号として高速に取り出すことができる。
特表2001−519612号公報
特開平10−209871号公報
しかしながら、近年では広帯域かつ分解能の高いEER方式の電力増幅装置に用いるための広帯域なD/Aコンバータが要求されているが、そのような広帯域かつ分解能の高いD/Aコンバータは高価でありかつ消費電力も大きい。つまり、帯域の広い包絡線信号をアナログ信号に変換するためには、図16に示す電力増幅装置101におけるD/Aコンバータ104は広帯域でなければならない。また、送信信号の品質の観点から精度の高いD/Aコンバータが必要である。しかし、広帯域かつ高精度なD/Aコンバータは高価であって消費電力も大きい。また、広帯域増幅器105は直流分を含む帯域の広い包絡線信号を増幅する。この広帯域増幅器105の効率はEER増幅器全体の効率に影響を与えるために高効率に増幅する必要がある。しかし、直流分を含む広帯域な信号を増幅する増幅器は一般的に効率が低い。
また、特許文献2に開示された技術は、広帯域かつ比較的分解能の低いD/Aコンバータを用いて広帯域かつ分解能の高いD/Aコンバータを実現しているが、選択回路はD/Aコンバータの動作速度に合わせて出力信号を選択して出力する必要がある。そのため、選択回路の動作速度が高くなって消費電力が増加すると共に、出力信号の選択精度が悪くなるおそれがある。また、分解能をさらに上げるためには、選択対象のD/Aコンバータの数を増やす必要があるので、さらに選択回路の消費電力が増えると共に出力信号の選択精度を低下させるおそれがある。
本発明はかかる点に鑑みてなされたものであり、広帯域かつ分解能の高い広帯域D/Aコンバータ及びその広帯域D/Aコンバータを用いた広帯域電力増幅装置を簡単な回路構成で安価に提供することを目的とする。
本発明の広帯域D/Aコンバータは、デジタル信号をn個(nは2以上の整数)の帯域に分割する帯域分割手段と、前記帯域分割手段によって分割されたn個のデジタル信号を、それぞれ個別にアナログ信号に変換するD/A変換手段と、前記D/A変換手段から出力されたアナログ信号の少なくとも(n−1)個を、それぞれ個別に正弦波を乗算することによりアップコンバートする周波数変換手段と、前記複数の周波数変換手段から出力されたn個のアナログ信号を加算する加算手段と、を備える構成を採る。
また、本発明の広帯域D/Aコンバータは、前記周波数変換手段において乗算する正弦波の相互の位相関係を補正する位相補正手段を備える構成を採る。
また、本発明の広帯域D/Aコンバータは、前記位相補正手段が、前記帯域分割手段へ入力されるデジタル信号と前記加算手段から出力されるアナログ信号とを比較して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正する構成を採る。
また、本発明の広帯域D/Aコンバータは、前記位相補正手段が、前記加算手段から出力されるアナログ信号の周波数スペクトラムのピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正する構成を採る。
また、本発明の広帯域D/Aコンバータは、前記位相補正手段が、前記加算手段から出力されるアナログ信号の周波数スペクトラムの隣り合うピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正する構成を採る。
また、本発明の広帯域D/Aコンバータは、前記帯域分割手段へ入力されるデジタル信号が直交変調波の包絡線を表す信号である構成を採る。
また、本発明の広帯域電力増幅装置は、デジタル信号をn個(nは2以上の整数)の帯域に分割する帯域分割手段と、前記帯域分割手段によって分割されたn個のデジタル信号を、それぞれ個別にアナログ信号に変換するD/A変換手段と、前記D/A変換手段から出力されたアナログ信号の少なくとも(n−1)個を、それぞれ個別に正弦波を乗算することによりアップコンバートする周波数変換手段と、前記周波数変換手段から出力されたn個のアナログ信号を、それぞれ個別に増幅する増幅手段と、前記増幅手段によって増幅されたn個のアナログ信号を加算する加算手段と、を備える構成を採る。
また、本発明の広帯域電力増幅装置は、前記周波数変換手段において乗算する正弦波の相互の位相関係を補正する位相補正手段を備える構成を採る。
また、本発明の広帯域電力増幅装置は、前記位相補正手段が、前記帯域分割手段へ入力されるデジタル信号と前記加算手段から出力されるアナログ信号とを比較して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正する構成を採る。
また、本発明の広帯域電力増幅装置は、前記位相補正手段が、前記加算手段から出力されるアナログ信号の周波数スペクトラムのピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正する構成を採る。
また、本発明の広帯域電力増幅装置は、前記位相補正手段が、前記加算手段から出力されるアナログ信号の周波数スペクトラムの隣り合うピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正する構成を採る。
また、本発明の広帯域電力増幅装置は、前記帯域分割手段へ入力されるデジタル信号が、直交変調波の包絡線を表す信号である構成を採る。
すなわち、上記のような構成の広帯域D/Aコンバータによれば、広帯域な包絡線信号を帯域ごとに分割し、それぞれを狭帯域なD/AコンバータでD/A変換した後に、元の周波数に周波数変換して加算している。さらに、入力信号と出力信号とを用いて、各周波数変換器の相互間で位相差が生じないように位相制御を行っている。なお、出力信号のみを用いて各周波数変換器の位相差を制御することもできる。さらに、出力信号の周波数スペクトル上のピークが2本入る帯域で位相制御を行う制御部に取り込むことで、制御部内のA/Dコンバータを狭帯域にしている。これによって、帯域の広いデジタル包絡線信号をアナログ信号に変換するためにD/Aコンバータを広帯域にする必要がなくなる。また、比較的精度の低いD/Aコンバータを用いても送信信号の品質を高くすることができる。その結果、広帯域で高精度な広帯域D/Aコンバータを比較的安価であって低消費電力で実現することができる。
また、上記のような構成の広帯域電力増幅装置によれば、帯域ごとにD/A変換され、かつ周波数変換されたアナログ包絡線信号を、帯域ごとに適した増幅器によって増幅した後に加算している。さらに、アップコンバータ間の位相を制御することによって各増幅器間の通過位相特性の違いを補正している。これによって、増幅器は、直流を含む帯域の広い包絡線信号を増幅しても増幅効率を低下させるおそれはなくなる。
本発明によれば、D/Aコンバータへ入力されるデジタル信号の帯域が狭いので、低速なD/Aコンバータを用いて高速なD/Aコンバータを構築することができる。また、一般的に低速なD/Aコンバータは精度が高いので、上記のD/Aコンバータの構築によって高速で高精度なD/A変換を行うことができる。さらに、上記の構成の高速・高精度なD/Aコンバータを用いることによって、安価に高速・高精度なD/Aコンバータを実現することができる。また、本発明によれば、帯域分割されたアナログ信号を加算するので、前記の特許文献2に開示された技術のようなデジタル信号に対応するアナログ出力信号を選択するための選択回路が不要となる。このような選択回路が不要となることによって、アナログ出力信号の選択時における誤差をなくすことができるので、高精度なアナログ信号を送信することができる。
また、本発明によれば、広帯域な包絡線信号をD/A変換するために帯域分割してD/A変換を行うために、狭帯域なD/Aコンバータを用いることができるので、広帯域D/Aコンバータ及び広帯域電力増幅装置を安価に実現することができる。さらに、狭帯域なD/Aコンバータを用いるため高精度化が可能である。また、アップコンバータの位相を制御することによって、周囲の環境や経年変化によるアップコンバータ間の位相差を補正するので、正しくD/A変換を行うことができる。さらに、出力信号のみを用いてアップコンバータの位相を制御するため、入力信号とのタイミング合せなどの複雑な処理が不要となり、制御部におけるハードウェアの簡略化を図ることができる。また、周波数スペクトラムにおける隣り合う2本のピークを見てタイミングを合わせるため、制御部で用いられるA/Dコンバータの帯域を狭くすることができる。
また、本発明によれば、制御部で帯域の狭いA/Dコンバータを使うことによって、広帯域D/Aコンバータ及び広帯域電力増幅装置が低コストで実現できる。さらに、制御部で帯域の狭いA/Dコンバータを使うことによって高精度になる。また、帯域ごとに増幅を行うため、高効率な包絡線信号の増幅が可能となる。さらに、増幅された信号を用いてアップコンバータの位相を制御するため、増幅器における通過位相特性のばらつきを補正することが可能である。また、包絡線信号を高効率に増幅するために、EER方式の増幅器全体の高効率化を図ることができる。
《発明の概要》
本発明の広帯域D/Aコンバータは、入力されたデジタル包絡線信号を周波数分割してアナログ信号に変換し、さらに、周波数分割された各アナログ信号をアップコンバートした後に加算してアナログ包絡線信号を生成している。これによって、低速なD/Aコンバータを用いて高速かつ高精度なD/Aコンバータを構築することができるので、結果的に、広帯域かつ分解能の高い広帯域D/Aコンバータ及びその広帯域D/Aコンバータを用いた広帯域電力増幅装置を実現することができる。
本発明の広帯域D/Aコンバータは、入力されたデジタル包絡線信号を周波数分割してアナログ信号に変換し、さらに、周波数分割された各アナログ信号をアップコンバートした後に加算してアナログ包絡線信号を生成している。これによって、低速なD/Aコンバータを用いて高速かつ高精度なD/Aコンバータを構築することができるので、結果的に、広帯域かつ分解能の高い広帯域D/Aコンバータ及びその広帯域D/Aコンバータを用いた広帯域電力増幅装置を実現することができる。
図1は、本発明における広帯域D/Aコンバータの原理を説明するためのブロック図である。この広帯域D/Aコンバータ1は、フーリエ変換計算部2、帯域分割部3、逆フーリエ変換計算部4−1〜4−n、D/Aコンバータ5−1〜5−n、アップコンバータ6−1〜6−n、及び加算器7を備えた構成となっている。
以下、図1を用いて本発明の広帯域D/Aコンバータ1の動作原理について説明する。広帯域D/Aコンバータ1において、デジタル包絡線信号はフーリエ変換計算部2に入力されて周波数領域に変換される。さらに、この周波数領域のデータは帯域分割部3で周波数帯域ごとに分割され、それぞれが逆フーリエ変換計算部4−1〜4−nで時間領域のデジタル信号に変換される。このとき、逆フーリエ変換計算部4−1〜4−nでは帯域ごとに最低周波数をゼロとして逆フーリエ変換を行うため、逆フーリエ変換計算部4−1〜4−nの出力信号であるデジタル信号は、フーリエ変換計算部2の入力信号に比べて狭帯域となる。
逆フーリエ変換計算部4−1〜4−nで逆フーリエ変換されたデジタル信号は、それぞれ、分解能が高くかつ低速度なD/Aコンバータ5−1〜5−nでアナログ信号に変換される。そして、変換されたアナログ信号はそれぞれ対応するアップコンバータ6−1〜6−nを用いて適切な周波数帯域へアップコンバートされる。さらに、アップコンバートされた信号が加算器7で加算されることによって、元のデジタル包絡線信号はアナログ包絡線信号に変換される。このようにして、帯域分割部3による周波数分割、D/Aコンバータ5−1〜5−nによるD/A変換、アップコンバータ6−1〜6−nによるアップコンバート、及び加算器7による加算を行うことによって、デジタル包絡線信号を高速かつ高精度にアナログ包絡線信号へ変換することができる。なお、本発明では、アップコンバータ6−1がD/Aコンバータ5−1から出力された第1の帯域の信号に直流信号を乗算し、結果的にアップコンバートしない場合も含む。
以下、図面を用いて、本発明における広帯域D/Aコンバータの実施の形態の幾つかを詳細に説明する。尚、各実施の形態に用いる図面において、同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。
《実施の形態1》
図2は、本発明の実施の形態1における広帯域D/Aコンバータの構成を示すブロック図である。図2における実施の形態1の広帯域D/Aコンバータ1aは、図1の広帯域D/Aコンバータ1の原理図に基づいて構成されているので、図1と同一の構成要素は同一の符号が付されている。図2において、広帯域D/Aコンバータ1aは、デジタル包絡線信号を入力して周波数領域のデジタル包絡線信号にフーリエ変換するフーリエ変換計算部2と、周波数領域のデジタル包絡線信号を周波数帯域ごとのデジタル包絡線信号に分割する帯域分割部3と、周波数帯域ごとのデジタル包絡線信号を時間領域のデジタル包絡線信号に逆フーリエ変換する複数の逆フーリエ変換計算部4−1〜4−nと、それぞれの時間領域のデジタル包絡線信号を狭帯域なアナログ包絡線信号に変換する複数のD/Aコンバータ5−1〜5−nと、D/A変換時に生じる高調波成分を取り除くための複数の低域通過フィルタ(LPF)8−1〜8−nと、それぞれのLPF8−1〜8−nから出力されたアナログ包絡線信号と分割された帯域に応じた周波数の正弦波信号(発振信号)とをミキシングするミキサ9−1〜9−nと、それぞれのミキサ9−1〜9−nへ入力するための正弦波信号を発生する発振器10−1〜10−nと、周波数変換時に生じた帯域外成分を除去する帯域通過フィルタ(BPF)11−1〜11−nと、各BPF11−1〜11−nから出力されたアナログ包絡線信号を加算して元のデジタル包絡線信号を所望のアナログ包絡線信号に変換して出力する加算器7とを備えた構成となっている。なお、図2におけるLPF8−1〜8−n、ミキサ9−1〜9−n、発振器10−1〜10−n、及びBPF11−1〜11−nによって、図1のアップコンバータ6−1〜6−nが構成されている。
図2は、本発明の実施の形態1における広帯域D/Aコンバータの構成を示すブロック図である。図2における実施の形態1の広帯域D/Aコンバータ1aは、図1の広帯域D/Aコンバータ1の原理図に基づいて構成されているので、図1と同一の構成要素は同一の符号が付されている。図2において、広帯域D/Aコンバータ1aは、デジタル包絡線信号を入力して周波数領域のデジタル包絡線信号にフーリエ変換するフーリエ変換計算部2と、周波数領域のデジタル包絡線信号を周波数帯域ごとのデジタル包絡線信号に分割する帯域分割部3と、周波数帯域ごとのデジタル包絡線信号を時間領域のデジタル包絡線信号に逆フーリエ変換する複数の逆フーリエ変換計算部4−1〜4−nと、それぞれの時間領域のデジタル包絡線信号を狭帯域なアナログ包絡線信号に変換する複数のD/Aコンバータ5−1〜5−nと、D/A変換時に生じる高調波成分を取り除くための複数の低域通過フィルタ(LPF)8−1〜8−nと、それぞれのLPF8−1〜8−nから出力されたアナログ包絡線信号と分割された帯域に応じた周波数の正弦波信号(発振信号)とをミキシングするミキサ9−1〜9−nと、それぞれのミキサ9−1〜9−nへ入力するための正弦波信号を発生する発振器10−1〜10−nと、周波数変換時に生じた帯域外成分を除去する帯域通過フィルタ(BPF)11−1〜11−nと、各BPF11−1〜11−nから出力されたアナログ包絡線信号を加算して元のデジタル包絡線信号を所望のアナログ包絡線信号に変換して出力する加算器7とを備えた構成となっている。なお、図2におけるLPF8−1〜8−n、ミキサ9−1〜9−n、発振器10−1〜10−n、及びBPF11−1〜11−nによって、図1のアップコンバータ6−1〜6−nが構成されている。
次に、図2に示す広帯域D/Aコンバータ1aの動作について説明する。本発明の広帯域D/Aコンバータ1aには、包絡線信号(以下、振幅信号ということもある)を表す時間領域のデジタル信号が入力される。そして、振幅信号を表わす時間領域のデジタル信号はフーリエ変換計算部2に入力され、周波数領域のデジタル包絡線信号に変換される。変換された周波数領域のデジタル包絡線信号は、帯域分割部3によって帯域ごとに分割される。さらに、帯域ごとに分割された周波数領域のデジタル包絡線信号は、逆フーリエ変換計算部4−1〜4−nへ入力され、それぞれ帯域分割されかつ周波数変換された時間領域のデジタル信号が生成される。
そして、逆フーリエ変換計算部4−1〜4−nの出力信号は、それぞれ、D/Aコンバータ5−1〜5−nへ入力され、そこで狭帯域なアナログ信号を発生する。さらに、D/Aコンバータ5−1〜5−nの出力信号はLPF8−1〜8−nに入力されてD/A変換時に生じた高調波成分が取り除かれる。そして、LPF8−1〜8−nの出力信号はミキサ9−1〜9−nのそれぞれの第1入力端子へ入力される。また、ミキサ9−1〜9−nの第2入力端子には、それぞれの発振器10−1〜10−nから、分割された帯域に応じた周波数の正弦波が入力される。これにより、ミキサ9−1〜9−nの出力信号は広帯域D/Aコンバータ1aの出力信号を元の周波数帯へ周波数変換したアナログ信号となる。また、ミキサ9−1〜9−nの出力信号はそれぞれBPF11−1〜11−nに入力され、周波数変換時に生じる帯域外成分が除去される。そして、BPF11−1〜11−nの出力信号は加算器7に入力される。このようにして、加算器7の出力信号は元のデジタル包絡線信号をアナログ包絡線信号に変換したものとなる。なお、発振器10−1からミキサ9−1に入力される信号は直流信号であってもよい。
図3は、図2に示す広帯域D/Aコンバータ1aにおける各部の信号形態を示す其の1の波形図である。図3(a)はフーリエ変換計算部2の出力信号の周波数スペクトラムを示す図である。この波形は、図2において、図示しないデジタル信号処理部からフーリエ変換計算部2に入力された振幅信号をフーリエ変換したものである。また、図3(b)から図3(d)までは図2の帯域分割部3の出力信号の周波数スペクトラムを示す図である。ここでは、一例として、帯域分割部3は振幅信号を5000Hzごとに分割したときの周波数スペクトラムを示している。
すなわち、図3(b)は振幅信号の0Hzから5000Hzまでを取り出した帯域分割部3の第1の出力信号の周波数スペクトラムであり、5000Hz以上の周波数を持つ信号を含まない。また、図3(c)は振幅信号の5000Hzから10000Hzまでを取り出した出力信号を周波数変換した帯域分割部3の第2の出力信号の周波数スペクトラムである。周波数変換により、5000Hzの信号が0Hzへ周波数遷移させてある。このような周波数偏移により、帯域分割部3の第2の出力信号は5000Hz以上の周波数を持つ信号を含まない。また、図3(d)は振幅信号の10000Hzから15000Hzまでを取り出した出力信号を周波数変換した帯域分割部3の第3の出力信号の周波数スペクトラムである。周波数変換により、10000Hzの信号が0Hzへ周波数遷移させてある。このような周波数偏移により、帯域分割部3の第3の出力信号は5000Hz以上の周波数を持つ信号を含まない。このようにして、フーリエ変換した信号は周波数ごとに並べられたデジタル信号であり、帯域分割部3で帯域分割を行うのは簡単な演算により実行することができる。
また、それぞれの逆フーリエ変換計算部4−1〜4−nの出力信号は5000Hz以上の信号を含まないため、それぞれのD/Aコンバータ5−1〜5−nに要求される動作速度は5000Hzとなり、振幅信号の周波数帯域に比べて狭い状態となる。
図4は、図2に示す広帯域D/Aコンバータ1aにおける各部の信号形態を示す其の2の波形図である。図4の(a)から(c)までは、図2のBPF11−1〜11−nの出力信号の周波数スペクトラムを示す波形図である。すなわち、図4(a)は、第1のBPF11−1の出力信号の周波数スペクトラムである。第1のミキサ9−1の第2の入力には発振器10−1から直流信号が入力されるため、第1のBPF11−1の出力信号は0Hzから5000Hzの周波数のみを含む信号となる。
図4(b)は、第2のBPF11−2の出力信号の周波数スペクトラムである。第2のミキサ9−2の第2の入力には発振器10−2から5000Hzの正弦波が入力されるため、第2のBPF11−2の出力信号は5000Hzから10000Hzの周波数のみを含む信号である。また、図4(c)は、第3のBPF11−3の出力信号の周波数スペクトラムである。第3のミキサ9−3の第2の入力には発振器10−3から10000Hzの正弦波が入力されるため、第3のBPF11−3の出力信号は10000Hzから15000Hzの周波数のみを含む信号となる。
図4(d)は図2における加算器7の出力信号の周波数スペクトラムである。各BPF11−1〜11−nの出力信号は、入力信号を帯域ごとに分割した信号であるので、加算器7で各BPF11−1〜11−nの出力信号を加算することにより元の振幅信号を再生することができる。以上説明したように、本発明における実施の形態1の広帯域D/Aコンバータ1aによれば、広帯域なデジタル包絡線信号をアナログ包絡線信号に変換することができる。このとき、D/Aコンバータに要求される動作速度は、変換される信号の帯域よりも狭くてもよいので、広帯域な信号をアナログ信号に変換することが可能となる。
《実施の形態2》
図5は、本発明の実施の形態2における広帯域D/Aコンバータの構成を示すブロック図である。図5に示す実施の形態2の広帯域D/Aコンバータ1bは、図2の広帯域D/Aコンバータ1aに対して、各発振器10−1〜10−nと各ミキサ9−1〜9−nとの間に挿入された移相器12−1〜12−nと、それぞれの移相器12−1〜12−nの移相量を制御して各発振器10−1〜10−nの相互間の位相をそろえるための制御部13とが追加された構成となっている。このように構成された実施の形態2の広帯域D/Aコンバータ1bは、時間と共に変化する可能性があるアップコンバータ内の各発振器10−1〜10−nの位相を制御することによって、環境変化や経年変化などに強いD/Aコンバータを実現している。
図5は、本発明の実施の形態2における広帯域D/Aコンバータの構成を示すブロック図である。図5に示す実施の形態2の広帯域D/Aコンバータ1bは、図2の広帯域D/Aコンバータ1aに対して、各発振器10−1〜10−nと各ミキサ9−1〜9−nとの間に挿入された移相器12−1〜12−nと、それぞれの移相器12−1〜12−nの移相量を制御して各発振器10−1〜10−nの相互間の位相をそろえるための制御部13とが追加された構成となっている。このように構成された実施の形態2の広帯域D/Aコンバータ1bは、時間と共に変化する可能性があるアップコンバータ内の各発振器10−1〜10−nの位相を制御することによって、環境変化や経年変化などに強いD/Aコンバータを実現している。
以下、図5を用いて実施の形態2の広帯域D/Aコンバータ1bの動作について説明する。実施の形態2の広帯域D/Aコンバータ1bにおいて、帯域分割部3がデジタル包絡線信号を帯域ごとに分割し、各D/Aコンバータ5−1〜5−nが帯域ごとにD/A変換した後にアップコンバートし、加算器7が加算することでデジタル包絡線信号をアナログ包絡線信号に変換する動作は図2で説明した実施の形態1と同じである。図5では、上記の動作に加えて、加算器7の出力のアナログ包絡線信号が制御部13へ入力される。さらに、制御部13には入力側のフーリエ変換計算部2の出力信号が入力される。
そして、制御部13は、フーリエ変換計算部2からの入力信号と加算器7からの出力信号とを用いて発振器10−1〜10−n間の位相関係を求める。さらに、制御部13は、各発振器10−1〜10−nの位相情報に基づいて、各発振器10−1〜10−nと各ミキサ9−1〜9−nの間に挿入された各移相器12−1〜12−nの移相量を制御して、各発振器10−1〜10−nが発生する発振信号の位相を揃える。なお、発振器10−1からミキサ9−1に直流信号が入力される場合には、移相器12−1及び制御部13の移相量制御は不要となる。
図6は、図5に示す広帯域D/Aコンバータ1bにおける制御部13の詳細な構成を示すブロック図である。図6に示すように、制御部13は、A/Dコンバータ24、フーリエ変換計算部25、帯域分割部26a,26b、及び帯域別位相比較部27、切り替えスイッチ28、バッファ29−1〜29−nを備えた構成となっている。このような構成によって、図5の加算器7の出力信号は図6のA/Dコンバータ24によりデジタル信号に変換され、さらにフーリエ変換計算部25により周波数領域の信号に変換される。そして、周波数領域に変換された信号は帯域分割部26aに入力されて帯域分割される。
一方、図5に示す入力側のフーリエ変換計算部2の出力信号は図6の帯域分割部26bへ入力されて帯域分割される。そして、帯域分割部26aで帯域分割された加算器7からの出力信号と、帯域分割部26bで帯域分割されたフーリエ変換計算部2からの入力信号は、帯域別位相比較部27へ入力される。帯域別位相比較部27は、フーリエ変換計算部2からの入力信号と加算器7からの出力信号の位相を帯域別に比較し、位相が異なっていた場合、その位相を合わせるように、切り替えスイッチ28を介してバッファ29−1〜29−nに保持される移相量を更新する。この結果、図5に示すように、更新された移相量制御信号が制御部13から各移相器12−1〜12−nへ送信される。
図7は、図5及び図6に示す制御部13の動作の流れを示すフローチャートである。以下、図7のフローチャートに従って制御部13の動作の流れを説明する。まず、制御部13は、動作開始時に加算器7の出力信号をA/Dコンバータ24によってA/D変換する(ステップS1)。次に、A/D変換された出力信号をフーリエ変換計算部25によってフーリエ変換する(ステップS2)。さらに、フーリエ変換された出力信号は帯域分割部26aによって帯域分割される(ステップS3)。
また、制御部13は、入力側のフーリエ変換計算部2の出力信号を帯域分割部26bによって帯域分割する(ステップS4)。さらに、帯域別位相比較器27が、帯域分割部26bで帯域分割されたフーリエ変換計算部2側の入力信号の第1の帯域の周波数領域の信号と、帯域分割部26aで帯域分割された加算器7側の出力信号の第1の帯域の周波数領域の信号とを比較することによって、入力信号と出力信号との間の位相差Δφ1を計算する(ステップS5)。次に、帯域のカウンタnを2に設定する(ステップS6)。
さらに、カウンタの示す帯域、この場合は第2の帯域の周波数領域の信号を帯域別位相比較器27へ入力し、入力信号と出力信号との間の位相差Δφnを計算する(ステップS7)。次に、第1の帯域における入力信号と出力信号の位相差Δφ1と、第2の帯域における入力信号と出力信号の位相差Δφ2とを比較するというように、それぞれの帯域の入力信号と出力信号の位相差Δφnを比較し、Δφ1=Δφnであるか否かを判定する(ステップS8)。ここで、各帯域で入力信号と出力信号の間の位相差Δφnが異なる場合は(ステップS8でNOの場合)、位相が同じになるように第nのアップコンバータの制御信号を制御する。つまり、Δφ1=Δφnとなるように対応するアップコンバータの位相を制御する(ステップS9)。なお、ステップS8においてΔφ1=ΔφnであればステップS9はスキップする。
次に、Δφ1とΔφnが異なっていれば第nのアップコンバータの位相を制御した後、Δφ1とΔφnが同じであれば第nのアップコンバータの制御を変更せずに、カウンタnの値を一つ増やす(n=n+1)(ステップS10)。さらに、カウンタnの値とD/Aコンバータの数とを比較して、カウンタ値nがD/Aコンバータの数を超えたか否かを判定する(ステップS11)。ここで、カウンタ値nがD/Aコンバータの数を超えていなければ(ステップS11でNOの場合)、ステップS7に戻り、カウンタの示す帯域の位相差を比較して前述と同様のステップを繰り返してアップコンバータの位相を制御する。一方、カウンタnがD/Aコンバータの数を超えていれば(ステップS11でYESの場合)、ステップS1の処理に戻り、新たな周波数領域の出力信号と入力信号とを用いて前述の動作を繰り返す。以上のような動作により、アップコンバータ間の位相を合わせることができる。
《実施の形態3》
図8は、本発明の実施の形態3における広帯域D/Aコンバータ1cの構成を示すブロック図である。図8に示す実施の形態3の広帯域D/Aコンバータ1cが、図5に示す実施の形態2の広帯域D/Aコンバータ1bと異なるところは、フーリエ変換計算部2の入力信号は制御部13aへ入力されず、加算器7の出力信号のみが制御部13aへ入力される点である。
図8は、本発明の実施の形態3における広帯域D/Aコンバータ1cの構成を示すブロック図である。図8に示す実施の形態3の広帯域D/Aコンバータ1cが、図5に示す実施の形態2の広帯域D/Aコンバータ1bと異なるところは、フーリエ変換計算部2の入力信号は制御部13aへ入力されず、加算器7の出力信号のみが制御部13aへ入力される点である。
実施の形態3の広帯域D/Aコンバータ1cにおいて、デジタル包絡線信号を帯域ごとに分割し、帯域ごとにD/A変換した後にアップコンバートし、さらに加算することでデジタル包絡線信号をアナログ包絡線信号に変換する動作は、実施の形態1及び実施の形態2と同じである。実施の形態3の広帯域D/Aコンバータ1cでは、加算器7の出力信号のみが制御部13aへ入力される。したがって、実施の形態3の広帯域D/Aコンバータ1cにおける制御部13aは、実施の形態2とは異なり、加算器7の出力信号のみを見て、発振器10−1〜10−nとミキサ9−1〜9−nとの間に挿入された各移相器12−1〜12−nの移相量の制御を行う。実施の形態2の広帯域D/Aコンバータ1bにおいては、入力信号と位相信号を比較するために、入力信号がフーリエ変換されるタイミングと出力信号がフーリエ変換されるタイミングを合わせる必要があった。しかし、実施の形態3の広帯域D/Aコンバータ1cのように、出力信号のみを用いて位相を制御するのであれば、実施の形態2のようなタイミング合わせが不要となるので回路の簡単化が実現できる。
図9は、図8に示す広帯域D/Aコンバータ1cにおける制御部13aの詳細な構成を示すブロック図である。図9に示すように、制御部13aは、ダウンコンバータ31、A/Dコンバータ32、フーリエ変換計算部33、位相比較部34、切り替えスイッチ35、バッファ36−1〜36−nを備えた構成となっている。また、ダウンコンバータ31は発振器37、ミキサ38、低域通過フィルタ(LPF)39により構成されており、発振器37の周波数は制御可能なものとする。
加算器7の出力信号は、ダウンコンバータ31へ入力されて周波数変換される。そして、周波数変換された出力信号はLPF39に入力されて低周波数成分のみになる。ダウンコンバータ31とLPF39によって特定の帯域の信号のみを取り出すことができる。LPF39の出力信号はA/Dコンバータ32へ入力されてデジタル信号に変換される。さらに、A/Dコンバータ32の出力信号はフーリエ変換計算部33へ入力されて周波数スペクトラムに変換される。そして、位相比較部34は、変換された周波数スペクトルを用いてアップコンバータ間の位相差を検出し、位相差がゼロとなるような制御信号を発生する。また、位相比較部34はダウンコンバータ31の変換周波数の制御も行う。
次に、図9の制御部13aの詳細な動作を説明する前に、包絡線信号(振幅信号)の特性について説明する。図10は、包絡線信号の周波数スペクトラムとピーク位置を示した特性図である。包絡線信号の周波数スペクトラムには、図10に示すように、シンボルレートごとにピークθ1,θ2,θ3が存在する。例えば、シンボルレートは3840Hzであるため、θ1=3840Hz、θ2=7680Hz、θ3=11520Hzのところに、その周辺と比べてレベルの高いピークが存在している。このピークの周波数における位相の間には、次の式(1)に示すような関係がある。
θn−nθ1=(n−1)π (1)
ここで、nはピークの番号を示し、θnはn番目のピークの位相を示す。
ここで、nはピークの番号を示し、θnはn番目のピークの位相を示す。
位相θnは、包絡線信号をフーリエ変換した結果の複素数の角度より求められる。正しくD/A変換された信号にも上記の式(1)の関係が成り立つ。この性質を利用してアップコンバータ間の位相を制御することができる。
図11は、図8に示す実施の形態3における制御部13a内の信号の周波数スペクトラムを示す特性図である。この例では、ダウンコンバータ31内部のLPF39のカットオフ周波数を6000Hzとしている。図11(a)は、ダウンコンバータ31によって遷移する周波数が2000Hzの時のフーリエ変換計算部33の出力信号であり、図11(b)は、ダウンコンバータ31によって遷移する周波数が6000Hzの時のフーリエ変換計算部33の出力信号である。ダウンコンバータ31内部のLPF39のカットオフ周波数および、ダウンコンバータで遷移する周波数は、図10に示したピークのうち、隣り合う二つのピークが同時にA/Dコンバータ32に入力されるように設定されている。
図9のフーリエ変換計算部33の出力信号が図11(a)の波形であるとき、図9の位相比較部34は計算によりθ1とθ2を求める。そして、θ1とθ2が上記の式(1)を満たしているか否かを確認する。θ1とθ2が式(1)を満たしている場合は、第2の帯域のアップコンバータ(図8のLPF8−2、発振器10−2、移相器12−2、ミキサ9−2、BPF11−2を含む回路)の位相は正しいので、第2の帯域の移相器12−2の移相量の変更は行われない。また、θ1とθ2が上記の式(1)を満たさない場合は、θ1とθ2が式(1)を満たすように切り替えスイッチ35を介してバッファ36−2に保持されている移相量を更新する。この結果、更新された移相量制御信号が制御部13aから第2の帯域の移相器12−2へ送信され、第2の帯域の移相器12−2の移相量が制御される。
次に、ダウンコンバータ31の周波数を変化させて、フーリエ変換計算部33の出力が図11(b)のようになったとする。位相比較部34は計算によりθ2とθ3が式(1)を満たしているか否かを計算する。θ2とθ3が式(1)を満たしている場合は、第2の帯域のアップコンバータと第3の帯域のアップコンバータ(図8のLPF8−3、発振器10−3、移相器12−3、ミキサ9−3、BPF11−3を含む回路)の位相は正しく、また直前の操作により第2の帯域のアップコンバータの位相も正しいので、第3の帯域のアップコンバータの位相も正しいことになる。よって、この場合は第3の帯域の移相器12−3の移相量は変更されない。
また、θ2とθ3が式(1)を満たしていない場合は、θ2とθ3が式(1)を満たすように切り替えスイッチ35を介してバッファ36−3に保持されている移相量を更新する。この結果、更新された移相量制御信号が制御部13aから第3の帯域の移相器12−3へ送信され、第3の帯域の移相器12−3の移相量が制御される。直前の操作により第2の帯域のアップコンバータの位相は正しいので、この制御により第3の帯域のアップコンバータの位相も正しい値に制御される。上記の動作を繰り返すことにより、第1の帯域のアップコンバータ〜第nの帯域のアップコンバータ(LPF8−n、発振器10−n、移相器12−n、ミキサ9−n、BPF11−nを含む回路)の位相が順番に正しい値に制御される。
図12は、図8に示す実施の形態3における制御部13aの動作の流れを示すフローチャートである。図8及び図9を参照しながら図12のフローチャートを説明する。まず、加算器7の出力信号がダウンコンバータ31によってダウンコンバートされる(ステップS21)。次に、ダウンコンバータの出力信号はA/Dコンバータ32へ入力されてデジタル信号に変換される(ステップS22)。さらに、デジタル信号はフーリエ変換計算部33によって周波数領域へ変換される(ステップS23)。このとき、周波数領域に変換された信号の中に、図11に示すように少なくとも2つのピークが存在するように、ダウンコンバータ31の周波数とLPFのカットオフ周波数が設定される。
さらに、位相比較部34が帯域内におけるそれぞれのピークの位相を計算する(ステップS24)。その後、ピーク間の位相関係が前述の式(1)を満たしているか否かを計算で判定する(ステップS25)。ここで、ピーク間の位相関係が式(1)を満たしていない場合は(ステップS25でNOの場合)、ピーク間の位相関係が式(1)を満たすように第1の帯域の移相器12−1〜第nの帯域の移相器12−nの移相量が制御される(ステップS26)。
また、ピーク間の位相関係が式(1)を満たしている場合は(ステップS25でYESの場合)、第1の帯域の移相器12−1〜第nの帯域の移相器12−nの移相量は正しく設定されているのでステップS26をスキップする。このようにして位相比較が終わった後にダウンコンバータ31の周波数が変更される(ステップS27)。そして、ダウンコンバータ31の周波数が変更されたら、ステップS21に戻って別の帯域の信号をダウンコンバートし、前述の各ステップを繰り返す。なお、ダウンコンバータ31の周波数は、直前の制御で位相が確定したピーク及び未だ位相が確定していないピークを含むように設定される。このようにして全てのアップコンバータの位相が確定した後、第1の帯域のアップコンバータと第2の帯域のアップコンバータの位相を合わせるようにダウンコンバータ31の周波数は設定される。
実施の形態3の広帯域D/Aコンバータ1cでは、実施の形態2の広帯域D/Aコンバータ1bと比べて次に述べるような利点がある。1つ目の利点は、各アップコンバータの位相(各移相器の移相量)を制御するときに入力信号を必要としないため、制御部13aに入力されるフーリエ変換計算部2の出力信号と加算器7の出力信号の間のタイミングを考慮する必要がなくなる。2つ目の利点は、A/Dコンバータ32ではダウンコンバータ31内のLPFを通過した信号を扱うため、要求される動作周波数が低くてもよい。具体的には、実施の形態2の広帯域D/Aコンバータ1bでは出力信号と同じ帯域のA/Dコンバータが必要であったが、実施の形態3の広帯域D/Aコンバータ1cでは、少なくとも2つのピークが入る帯域、すなわちシンボルレートより高い帯域であれば上記の動作は可能である。
以上説明したように、実施の形態3の広帯域D/Aコンバータ1cによれば、包絡線信号のデジタルデータを帯域ごとに分割し、分割された帯域を再現するのに十分なD/Aコンバータを用いて、分割されたデータをアナログ信号に変換する。そして、それぞれのアナログ信号を適切な周波数でアップコンバートして加算することによって広帯域なアナログ信号を得ている。このとき、アップコンバータの位相が異なると正しいアナログ信号を生成することができないので、制御部13aが出力信号をフィードバックしてアップコンバータの位相を制御している。
アップコンバータ間の位相を合わせるため、出力信号のみを用いてアップコンバータ間の位相を計算してアップコンバータを制御する。具体的には、図10に示すような包絡線信号のピークにおける式(1)に示すような位相関係を利用して位相の制御を行う。ここで、位相の制御を行う際は、まず、1本目(θ1)と2本目(θ2)のピークが取り込めるように周波数変換及び帯域制限した信号を制御部13aで取り込む。次に、2本目(θ2)と3本目(θ3)のピークが取り込めるように周波数変換及び帯域制限した信号を取り込む。この作業を順に繰り返すことでアップコンバータの位相を合わせることができる。
《実施の形態4》
図13は、本発明の実施の形態4における広帯域電力増幅装置1dの構成を示すブロック図である。図13に示す実施の形態4の広帯域電力増幅装置1dは、図2に示す実施の形態1の広帯域D/Aコンバータ1aに対して増幅器14−1〜14−nが追加されたものである。
図13は、本発明の実施の形態4における広帯域電力増幅装置1dの構成を示すブロック図である。図13に示す実施の形態4の広帯域電力増幅装置1dは、図2に示す実施の形態1の広帯域D/Aコンバータ1aに対して増幅器14−1〜14−nが追加されたものである。
以下、追加された増幅器14−1〜14−nを中心に実施の形態4の広帯域電力増幅装置1dの動作を説明する。デジタル包絡線信号はフーリエ変換計算部2に入力されて周波数領域の信号に変換され、フーリエ変換計算部2の出力信号は帯域分割部3へ入力され、帯域ごとに分割された信号は逆フーリエ変換計算部4−1〜4−nに入力される。さらに、逆フーリエ変換計算部4−1〜4−nの出力信号はD/Aコンバータ5−1〜5−nへ入力されて狭帯域なアナログ信号を出力する。D/Aコンバータ5−1〜5−nの出力信号はLPF8−1〜8−nへ入力されD/A変換時に生じる高調波成分が除去される。LPF8−1〜8−nの出力信号はミキサ9−1〜9−nの第1の入力端子に入力される。ミキサ9−1〜9−nの第2の入力端子には、発振器10−1〜10−nの出力信号が入力される。これにより、LPF9−1〜9−nの出力信号はアップコンバートされる。
ミキサ9−1〜9−nの出力信号は、BPF11−1〜11−nへ入力され、アップコンバート時に生じる不要周波数成分が除去される。さらに、BPF11−1〜11−nの出力信号は、それぞれ増幅器14−1〜14−nへ入力される。なお、増幅器14−1〜14−nは、それぞれの帯域ごとに適した増幅器が用いられる。増幅器14−1〜14−nの出力信号は加算器7に入力される。そして、加算器7からは、デジタル包絡線信号をアナログ信号に変換して増幅されたアナログ包絡線が出力される。
従来の技術では、広帯域なデジタル包絡線信号をD/Aコンバータでアナログ信号に変換してから増幅器で増幅するが、一般的に広帯域な増幅器は効率が低い。しかし、実施の形態4の広帯域電力増幅装置1dでは、広帯域な包絡線信号を帯域分割された状態で増幅するため、増幅器14−1〜14−nが増幅するための周波数帯域は狭くなっているので効率のよい増幅を行うことができる。特にEER方式を用いた増幅器では、包絡線信号を増幅する増幅器の効率が増幅器全体の効率に大きな影響を及ぼすため、実施の形態4の広帯域電力増幅装置1dによれば、EER方式を用いた増幅器全体の効率を上昇させることが可能となる。
《実施の形態5》
図14は、本発明の実施の形態5における広帯域電力増幅装置1eの構成を示すブロック図である。図14に示す実施の形態5の広帯域電力増幅装置1eは、図5に示す実施の形態2の広帯域D/Aコンバータ1bに対して増幅器14−1〜14−nが追加されたものである。
図14は、本発明の実施の形態5における広帯域電力増幅装置1eの構成を示すブロック図である。図14に示す実施の形態5の広帯域電力増幅装置1eは、図5に示す実施の形態2の広帯域D/Aコンバータ1bに対して増幅器14−1〜14−nが追加されたものである。
以下、追加された増幅器14−1〜14−nを中心に実施の形態5の広帯域電力増幅装置1eの動作を説明する。デジタル包絡線信号はフーリエ変換計算部2に入力され、周波数領域のデータに変換されたフーリエ変換計算部2の出力信号は帯域分割部3へ入力され、帯域ごとに分割された信号は逆フーリエ変換計算部4−1〜4−nへ入力される。さらに、逆フーリエ変換計算部4−1〜4−nの出力信号はD/Aコンバータ5−1〜5−nへ入力されて狭帯域なアナログ信号を出力する。D/Aコンバータ5−1〜5−nの出力信号はLPF8−1〜8−nへ入力されD/A変換時に生じる高調波成分が除去される。LPF8−1〜8−nの出力信号はミキサ9−1〜9−nの第1の入力端子に入力される。ミキサ9−1〜9−nの第2の入力端子には、発振器10−1〜10−nの出力信号が入力される。これにより、LPF8−1〜8−nの出力信号はアップコンバートされる。
ミキサ9−1〜9−nの出力信号は、BPF11−1〜11−nへ入力され、アップコンバート時に生じる不要周波数成分が除去される。さらに、BPF11−1〜11−nの出力信号は、それぞれ増幅器14−1〜14−nへ入力される。なお、増幅器14−1〜14−nは、それぞれの帯域ごとに適した増幅器が用いられる。増幅器14−1〜14−nの出力信号は加算器7に入力される。そして、加算器7からは、デジタル包絡線信号をアナログ信号に変換して増幅されたアナログ包絡線が出力される。さらに、制御部13は、加算器7の出力信号と、入力側のフーリエ変換計算部2の出力信号を用いて、発振器10−1〜10−n間の位相差を計算し、これらが一致するように移相器12−1〜12−nの移相量を制御する。
このように、実施の形態5の広帯域電力増幅装置1eによれば、実施の形態4の広帯域電力増幅装置1dの効果に加えて、経年変化などによる発振器10−1〜10−n間の位相の変化を補償することが可能である。また、経年変化などによる増幅器14−1〜14−n間の通過位相特性を補償することが可能である。
《実施の形態6》
図15は、本発明の実施の形態6における広帯域電力増幅装置1fの構成を示すブロック図である。図15に示す実施の形態6の広帯域電力増幅装置1fは、図8に示す実施の形態3の広帯域D/Aコンバータ1cに対して増幅器14−1〜14−nが追加されたものである。
図15は、本発明の実施の形態6における広帯域電力増幅装置1fの構成を示すブロック図である。図15に示す実施の形態6の広帯域電力増幅装置1fは、図8に示す実施の形態3の広帯域D/Aコンバータ1cに対して増幅器14−1〜14−nが追加されたものである。
以下、追加された増幅器14−1〜14−nを中心に実施の形態6の広帯域電力増幅装置1fの動作を説明する。デジタル包絡線信号はフーリエ変換計算部2に入力され、周波数領域のデータに変換されたフーリエ変換計算部2の出力信号は帯域分割部3へ入力され、帯域ごとに分割された信号は逆フーリエ変換計算部4−1〜4−nへ入力される。さらに、逆フーリエ変換計算部4−1〜4−nの出力信号はD/Aコンバータ5−1〜5−nへ入力されて狭帯域なアナログ信号を出力する。D/Aコンバータ5−1〜5−nの出力信号はLPF8−1〜8−nへ入力されD/A変換時に生じる高調波成分が除去される。LPF8−1〜8−nの出力信号はミキサ9−1〜9−nの第1の入力端子に入力される。ミキサ9−1〜9−nの第2の入力端子には、発振器10−1〜10−nの出力信号が入力される。これにより、LPF8−1〜8−nの出力信号はアップコンバートされる。
ミキサ9−1〜9−nの出力信号は、BPF11−1〜11−nへ入力され、アップコンバート時に生じる不要周波数成分が除去される。さらに、BPF11−1〜11−nの出力信号は、それぞれ増幅器14−1〜14−nへ入力される。なお、増幅器14−1〜14−nは、それぞれの帯域ごとに適した増幅器が用いられる。増幅器14−1〜14−nの出力信号は加算器7に入力される。そして、加算器7からは、デジタル包絡線信号をアナログ信号に変換して増幅されたアナログ包絡線が出力される。さらに、制御部13aは、加算器7の出力信号のみを用いて発振器10−1〜10−n間の位相差を計算し、これらが一致するように移相器12−1〜12−nの移相量を制御する。
実施の形態6の広帯域電力増幅装置1fによれば、実施の形態4の広帯域電力増幅装置1dの効果に加えて、経年変化などによる発振器10−1〜10−n間の位相の変化を補償することが可能である。また、経年変化などによる増幅器14−1〜14−n間の通過位相特性を補償することが可能である。さらに、前述の実施の形態5では、入力側のフーリエ変換計算部2の出力信号と加算器7の出力信号を用いるため、それぞれの信号のタイミングを合わせる必要があったが、実施の形態6の広帯域電力増幅装置1fによれば、制御部13aは加算器7の出力信号のみを用いて帯域ごとの位相差を計算するため、タイミング合わせが不要となって回路の簡略化を図ることができる。
すなわち、実施の形態6の広帯域電力増幅装置1fでは、包絡線信号のデジタルデータを帯域ごとに分割し、分割された帯域を再現するのに十分なD/Aコンバータを用いて分割されたデータをアナログ信号に変換する。そして、それぞれのアナログ信号を適切な周波数でアップコンバートし、帯域ごとに適した増幅器で増幅して加算することによって、増幅された広帯域なアナログ信号を得ることができる。ここで、アップコンバータの位相や増幅器の通過位相特性が異なると、正しいアナログ信号を生成することができないので、出力信号をフィードバックしてアップコンバータの位相を制御している。このとき、アップコンバータ間の位相を制御するために、出力信号のみを用いてアップコンバータ間の位相を計算してアップコンバータを制御する。具体的には図10に示すような包絡線信号のピークにおける式(1)に示すような位相関係を利用する。
位相を制御する際は、まず、1本目(θ1)と2本目(θ2)のピークが取り込めるように周波数変換及び帯域制限した信号を制御部で取り込む。次に、2本目(θ2)と3本目(θ3)のピークが取り込めるように周波数変換及び帯域制限した信号を取り込む。この作業を繰り返すことで、アップコンバータの位相を合わせることができる。
以上述べたように、本発明の広帯域D/Aコンバータ及び広帯域電力増幅装置によれば、広帯域なEERの振幅信号(包絡線信号)を比較的動作速度の低いD/Aコンバータを用いてアナログ信号に変換することができる。また、アップコンバータ間の位相を正しく保つことが可能である。さらに、広帯域な振幅信号(包絡線信号)を帯域別に増幅することにより効率よく増幅することが可能となる。
なお、上記各実施の形態ではフーリエ変換を用いてデジタル信号を帯域別に分割する場合について説明したが、本発明はこれに限られず、デジタルフィルタ等、他の手段を用いてデジタル信号を帯域別に分割しても良い。
以上説明したように、本発明によれば、狭帯域かつ低速なD/Aコンバータを用いて広帯域な包絡線信号を効率よく増幅することができるので、汎用性のある広帯域電力増幅装置などに有効に利用することができる。
1,1a,1b,1c 広帯域D/Aコンバータ
1d,1e,1f 広帯域電力増幅装置
2,25,33 フーリエ変換計算部
3,26a,26b 帯域分割部
4−1〜4−n 逆フーリエ変換計算部
5−1〜5−n D/Aコンバータ
6−1〜6−n アップコンバータ
7 加算器
8−1〜8−n LPF(低域通過フィルタ)
9−1〜9−n ミキサ
10−1〜10−n 発振器
11−1〜11−n BPF(帯域通過フィルタ)
12−1〜12−n 移相器
13,13a 制御部
14−1〜14−n 増幅器
24,32 A/Dコンバータ
27 帯域別位相比較部
28,35 切り替えスイッチ
29−1〜29−n,36−1〜36−n バッファ
31 ダウンコンバータ
34 位相比較部
1d,1e,1f 広帯域電力増幅装置
2,25,33 フーリエ変換計算部
3,26a,26b 帯域分割部
4−1〜4−n 逆フーリエ変換計算部
5−1〜5−n D/Aコンバータ
6−1〜6−n アップコンバータ
7 加算器
8−1〜8−n LPF(低域通過フィルタ)
9−1〜9−n ミキサ
10−1〜10−n 発振器
11−1〜11−n BPF(帯域通過フィルタ)
12−1〜12−n 移相器
13,13a 制御部
14−1〜14−n 増幅器
24,32 A/Dコンバータ
27 帯域別位相比較部
28,35 切り替えスイッチ
29−1〜29−n,36−1〜36−n バッファ
31 ダウンコンバータ
34 位相比較部
Claims (12)
- デジタル信号をn個(nは2以上の整数)の帯域に分割する帯域分割手段と、
前記帯域分割手段によって分割されたn個のデジタル信号を、それぞれ個別にアナログ信号に変換するD/A変換手段と、
前記D/A変換手段から出力されたアナログ信号の少なくとも(n−1)個を、それぞれ個別に正弦波を乗算することによりアップコンバートする周波数変換手段と、
前記複数の周波数変換手段から出力されたn個のアナログ信号を加算する加算手段と、
を備えることを特徴とする広帯域D/Aコンバータ。 - 前記周波数変換手段において乗算する正弦波の相互の位相関係を補正する位相補正手段を備えることを特徴とする請求項1に記載の広帯域D/Aコンバータ。
- 前記位相補正手段は、前記帯域分割手段へ入力されるデジタル信号と前記加算手段から出力されるアナログ信号とを比較して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正することを特徴とする請求項2に記載の広帯域D/Aコンバータ。
- 前記位相補正手段は、前記加算手段から出力されるアナログ信号の周波数スペクトラムのピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正することを特徴とする請求項2に記載の広帯域D/Aコンバータ。
- 前記位相補正手段は、前記加算手段から出力されるアナログ信号の周波数スペクトラムの隣り合うピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正することを特徴とする請求項2に記載の広帯域D/Aコンバータ。
- 前記帯域分割手段へ入力されるデジタル信号は、直交変調波の包絡線を表す信号であることを特徴とする請求項1乃至請求項5のいずれかに記載の広帯域D/Aコンバータ。
- デジタル信号をn個(nは2以上の整数)の帯域に分割する帯域分割手段と、
前記帯域分割手段によって分割されたn個のデジタル信号を、それぞれ個別にアナログ信号に変換するD/A変換手段と、
前記D/A変換手段から出力されたアナログ信号の少なくとも(n−1)個を、それぞれ個別に正弦波を乗算することによりアップコンバートする周波数変換手段と、
前記周波数変換手段から出力されたn個のアナログ信号を、それぞれ個別に増幅する増幅手段と、
前記増幅手段によって増幅されたn個のアナログ信号を加算する加算手段と、
を備えることを特徴とする広帯域電力増幅装置。 - 前記周波数変換手段において乗算する正弦波の相互の位相関係を補正する位相補正手段を備えることを特徴とする請求項7に記載の広帯域電力増幅装置。
- 前記位相補正手段は、前記帯域分割手段へ入力されるデジタル信号と前記加算手段から出力されるアナログ信号とを比較して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正することを特徴とする請求項8に記載の広帯域電力増幅装置。
- 前記位相補正手段は、前記加算手段から出力されるアナログ信号の周波数スペクトラムのピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正することを特徴とする請求項8に記載の広帯域電力増幅装置。
- 前記位相補正手段は、前記加算手段から出力されるアナログ信号の周波数スペクトラムの隣り合うピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正することを特徴とする請求項8に記載の広帯域電力増幅装置。
- 前記帯域分割手段へ入力されるデジタル信号は、直交変調波の包絡線を表す信号であることを特徴とする請求項7乃至請求項11のいずれかに記載の広帯域電力増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005018371A JP2006211112A (ja) | 2005-01-26 | 2005-01-26 | 広帯域d/aコンバータ及び広帯域電力増幅装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005018371A JP2006211112A (ja) | 2005-01-26 | 2005-01-26 | 広帯域d/aコンバータ及び広帯域電力増幅装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006211112A true JP2006211112A (ja) | 2006-08-10 |
Family
ID=36967499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005018371A Pending JP2006211112A (ja) | 2005-01-26 | 2005-01-26 | 広帯域d/aコンバータ及び広帯域電力増幅装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006211112A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7957710B2 (en) | 2007-07-02 | 2011-06-07 | Hitachi Kokusai Electric Inc. | DCDC converter unit, power amplifier, and base station using the same |
JP2012253944A (ja) * | 2011-06-03 | 2012-12-20 | Advantest Corp | ワイヤレス給電装置およびワイヤレス給電システム |
JP2013507043A (ja) * | 2009-09-30 | 2013-02-28 | エントロピック・コミュニケーションズ・インコーポレイテッド | バンドパスデジタル/アナログ変換器のための方法および装置 |
JPWO2017033446A1 (ja) * | 2015-08-27 | 2018-01-11 | 日本電信電話株式会社 | 信号生成装置 |
-
2005
- 2005-01-26 JP JP2005018371A patent/JP2006211112A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7957710B2 (en) | 2007-07-02 | 2011-06-07 | Hitachi Kokusai Electric Inc. | DCDC converter unit, power amplifier, and base station using the same |
JP2013507043A (ja) * | 2009-09-30 | 2013-02-28 | エントロピック・コミュニケーションズ・インコーポレイテッド | バンドパスデジタル/アナログ変換器のための方法および装置 |
JP2012253944A (ja) * | 2011-06-03 | 2012-12-20 | Advantest Corp | ワイヤレス給電装置およびワイヤレス給電システム |
JPWO2017033446A1 (ja) * | 2015-08-27 | 2018-01-11 | 日本電信電話株式会社 | 信号生成装置 |
US10177780B2 (en) | 2015-08-27 | 2019-01-08 | Nippon Telegraph And Telephone Corporation | Signal generating device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4646987B2 (ja) | 送信回路、及びそれを用いた通信機器 | |
US7383028B2 (en) | Timing adjustment method for wireless communication apparatus | |
US7817970B2 (en) | Transmitting/receiving device having a polar modulator with variable predistortion | |
EP2517353B1 (en) | Modulation agnostic digital hybrid mode power amplifier system and method | |
US8666325B2 (en) | Polar feedback receiver for modulator | |
EP2875620B1 (en) | Method and system for aligning signals widely spaced in frequency for wideband digital predistortion in wireless communication systems | |
US7932790B2 (en) | Switched modulation of a radio-frequency amplifier | |
US9385764B2 (en) | Digital pre-distortion for high bandwidth signals | |
US20150091643A1 (en) | Using Fractional Delay Computations to Improve Intermodulation Performance | |
US10382073B2 (en) | Analog RF pre-distorter and non-linear splitter | |
JP2006333450A (ja) | 極座標変調回路、極座標変調方法、集積回路および無線送信装置 | |
TW201421943A (zh) | 具有預失真模組的傳送器及其操作方法 | |
US8792583B2 (en) | Linearization in the presence of phase variations | |
JP2006211112A (ja) | 広帯域d/aコンバータ及び広帯域電力増幅装置 | |
JP2008167289A (ja) | 送信装置 | |
KR100960022B1 (ko) | 디지털 중간주파수 무선송신기, 고주파 변조 장치 및 방법 | |
US8648655B2 (en) | Modulator and an amplifier using the same | |
JP2006094043A (ja) | 送信装置及び通信装置 | |
JP6642267B2 (ja) | 増幅回路及び無線通信装置 | |
JP2008028746A (ja) | 歪み補償装置 | |
EP2733846B1 (en) | Envelope modulator and method of operating an envelope modulator | |
Almoneer et al. | I/Q imbalance compensation in wideband millimeter-wave transmitters using a single undersampling ADC | |
JP2005039725A (ja) | データ変換装置および送信機 | |
JP2005086673A (ja) | 電力増幅器 | |
US20230179222A1 (en) | Radio transmitter providing an analog signal with both radio frequency and baseband frequency information |