JP5081612B2 - 電源回路並びにそれを用いた電力増幅器及び基地局装置 - Google Patents

電源回路並びにそれを用いた電力増幅器及び基地局装置 Download PDF

Info

Publication number
JP5081612B2
JP5081612B2 JP2007333973A JP2007333973A JP5081612B2 JP 5081612 B2 JP5081612 B2 JP 5081612B2 JP 2007333973 A JP2007333973 A JP 2007333973A JP 2007333973 A JP2007333973 A JP 2007333973A JP 5081612 B2 JP5081612 B2 JP 5081612B2
Authority
JP
Japan
Prior art keywords
amplifier
current
power supply
supply circuit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007333973A
Other languages
English (en)
Other versions
JP2009159218A (ja
Inventor
高司 川本
学 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2007333973A priority Critical patent/JP5081612B2/ja
Priority to US12/314,767 priority patent/US7768344B2/en
Publication of JP2009159218A publication Critical patent/JP2009159218A/ja
Application granted granted Critical
Publication of JP5081612B2 publication Critical patent/JP5081612B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、電源回路並びにそれを用いた電力増幅器及び基地局装置に係り、特に、広帯域の高周波信号で無線通信を行う基地局に使用するのに適した広帯域電源回路並びにそれを用いた電力増幅器及び基地局装置に関する。
無線通信を行う基地局に使用される電力増幅器は、コスト面から小型で高効率であることが求められている。一方、携帯電話などの無線通信では通信速度の高速化、広帯域化が進んでおり、基地局向け電力増幅器は広帯域高効率であることが求められている。これを実現する手法の一つにEER(Envelope Elimination and Restoration)方式があり、その一例が、例えば特許文献1に開示されている。
EER方式に用いる電源回路は、広帯域な包絡線信号を高効率に電力増幅器の電源として変換しなければならない。広帯域な包絡線信号を高効率に増幅する電源回路として、例えば、特許文献2に開示されている方式がある。
米国特許第6256482号明細書 特表2003−533116号公報
特許文献2には、広帯域な包絡線信号を高効率に増幅する電源回路が記載されている。例えばその図6に開示された電源回路には、トランジスタで構成されるインバータとインダクタとを備えたスイッチングレギュレータが採用されている。このスイッチングレギュレータの動作周波数は、包絡線信号の周波数が速くなるとほぼ包絡線信号の周波数と等しくなる。図11に、上記スイッチングレギュレータの動作周波数と効率の関係を示す。スイッチングレギュレータは動作周波数がある周波数を越えると効率が劣化し始める特性を有する。そのため、特許文献2に開示された電源回路は線形増幅器を備え、スイッチングレギュレータの効率が劣化し始める周波数を持つ包絡線信号が入力すると、線形増幅器がスイッチングレギュレータの効率劣化分を補う形で動作をする。しかし、線形増幅器は一般的に効率が高くない上に、帯域も広いわけではない。このため、図11に示したように高周波の帯域でスイッチングレギュレータの効率が劣化し始めると、線形増幅器がスイッチングレギュレータの動作を補ったとしても、電源回路の全体効率も劣化する。このように、電源回路の効率が劣化し始める帯域は、スイッチングレギュレータの効率が劣化し始める帯域とほぼ同じとなるため、広帯域無線通信向け基地局用増幅器などに適用するには利用可能な高効率の帯域が不足する可能性がある。
本発明の主たる解決課題は、高速広帯域の入力信号に対して広範囲に高効率の電源回路及びそれを用いた無線通信システムに適用可能な電力増幅器、さらにはそれを用いた基地局装置を提供することにある。
本発明の代表的なものの一例を示せば以下の通りである。即ち、本発明の広帯域電源回路は、入力端子から広帯域の入力信号が入力される線形増幅器と、前記線形増幅器の出力側と出力端子との間に配置された電流−電圧変換器と、該電流−電圧変換器に生じる電圧差を増幅して電流に変換して前記出力端子に出力するスイッチングレギュレータと、前記電流−電圧変換器に生じる電圧差を増幅して電流に変換して出力する高周波増幅器とを備えて成り、前記高周波増幅器の出力電流が前記線形増幅器の出力電流に加算されて前記電流−電圧変換器に供給されるように構成され、前記高周波増幅器は、前記入力信号の高周波帯域において増幅寄与率が最大になるように構成されていることを特徴とする。
本発明によれば、高速かつ広帯域の無線通信システムに適用可能な、高効率、広帯域の広帯域電源回路及び電力増幅器、さらにはそれを用いた基地局装置を提供することができる。
本発明は、通信速度の高速化、広帯域化の要請の下にあって、スイッチングレギュレータは入力信号の周波数の比較的低い帯域での効率が良く、かつ、線形増幅器は全般に効率が悪いものの特定の周波数帯域では比較的高い効率動作を実現でき、かつ、高周波増幅器は、限られた周波数帯域でのみ高効率動作を実現できる性質を持つことに配慮し、これらの各特徴を生かすという技術思想を利用している。
本発明の代表的な実施例によれば、広帯域電源回路は、入力信号が印加される線形電圧増幅器と、この線形電圧増幅器の出力側に接続された抵抗と、この抵抗の両端の電圧差を増幅して電流に変換するスイッチングレギュレータ及び高周波増幅器とを備えている。スイッチングレギュレータは、所望の電力を出力できるように設計され、かつ、線形増幅器は所望の帯域で動作できるように設計される。
このとき、スイッチングレギュレータの効率が劣化し始める周波数帯域、または、線形増幅器の動作が支配的になる高い周波数帯域で高い効率が出せるように高周波増幅器を設計する。この場合、低い周波数成分の増幅は、主としてスイッチングレギュレータが行い、高い周波数成分の増幅は、線形増幅器と高周波増幅器が行う。この結果、低い周波数成分を持つ信号の電力は、スイッチングレギュレータにより効率的に増幅され、また、高い周波数成分を持つ信号の電力は、線形増幅器や高周波増幅器により効率よく歪なく増幅される。そのため、従来に比べて広帯域な信号をより効率よく増幅することが可能な広帯域電源回路を実現できる。
なお、低い周波数成分、高い周波数成分とは相対的な用語であって単に或る周波数成分を別の周波数成分に対して定義しているに過ぎない。また、低い周波数成分はDC成分を含む。
以下、本発明の好適な実施形態について、添付図面を参照しながら詳細に説明する。
本発明による広帯域電源回路の第一の実施形態を図1〜図4で説明する。
図1に、本実施例に係る広帯域電源回路のブロック図を示す。広帯域電源回路1は、入力端子、スイッチングレギュレータ2、第1のコンパレータ6、第2のコンパレータ7、高周波増幅器8、線形増幅器9、電流−電圧変換器10及び出力端子を備えている。DC成分や低い周波数成分から高い周波数成分までを含む広帯域の入力信号11が、入力端子から線形増幅器9に入力される。符号12は出力信号を示している。
線形増幅器9は入力側が電源回路の入力端子に接続され、出力側が電流−電圧変換器10を介して電源回路の出力端子に接続される。スイッチングレギュレータ2の出力側も電源回路の出力端子に接続され、電源回路1の出力信号12が出力端子から出力される。電流−電圧変換器10は、例えば抵抗値が数オーム程度の小さい抵抗体により構成されている。
電流−電圧変換器10の両端(端子T2、T3間)に生じる電圧が、端子T5、T6経由で入力電圧として第1のコンパレータ6に入力され、この第1のコンパレータ6で比較された出力電圧がスイッチングレギュレータ2の入力信号となる。また、電流−電圧変換器10の両端(端子T2、T3間)に生じる電圧は、端子T5、T6経由で入力電圧として第2のコンパレータにも入力され、この第2のコンパレータ7で比較された出力電圧が高周波増幅器8の入力信号となる。高周波増幅器8の出力は端子T1において線形増幅器9の出力に重畳される。
本発明における線形増幅器9は、比較的高い周波数領域の入力信号を効率良く線形増幅する機能を有している。スイッチングレギュレータ2はD級の増幅器の機能を有し、低い周波数成分を持つ信号の電力を効率良く増幅する。D級の増幅器における増幅素子は単にスイッチのような働きをし、その出力信号は、電源を入力信号に従ってON/OFFしたパルス列となる。ON/OFFのスイッチ動作は素子の抵抗も最小であるため、高効率の増幅器を構成できる。
また、本発明における高周波増幅器8は、線形増幅器9よりも狭帯域の高周波入力信号をより高効率に増幅する機能を有する飽和(デジタル)アンプもしくはリニアアンプである。高周波増幅器8には、例えば、E級の増幅器を用いる。
図2に、広帯域電源回路1を構成する3つの増幅器(スイッチングレギュレータ2、高周波増幅器8、線形増幅器9)の各電力寄与比(電力比)と入力信号11の周波数の関係を、設計の一例として示す。入力信号11の周波数が低い帯域では、入力信号を主にスイッチングレギュレータ2が増幅する。すなわち、DC成分から周波数の低い帯域(第1の周波帯域)にかけては、スイッチングレギュレータ2の電力増幅の寄与率を最大とする。入力信号11の周波数帯域が上がりスイッチングレギュレータ2の増幅効率が劣化する周波数fH1(例えば1MHZないし10MHZ程度)を超えた帯域(第2の周波帯域)では、線形増幅器9の電力増幅の寄与率が大きくなってくる。入力信号11の周波数がさらに高い高周波帯域、換言すると、電源回路の設計値として効率よく使用するように設計された上限の周波数fH2(例えば100MHZ)の近傍の高い周波数帯域(第3の周波帯域)になると、線形増幅器9の増幅効率も劣化してくる。本発明では、この高周波帯域で、高周波増幅器8の増幅効率が最大となるように設計しておき、高周波帯域(第3の周波帯域)では、高周波増幅器8の増幅寄与率が最大になるようにしている。図2では、分かりやすくするために、線形増幅器9や高周波増幅器8の動作領域を大きく表示したが、実際の電源回路では、スイッチングレギュレータ2の支配的な領域がこれよりも大きく、例えば、全体の9割程度に達することもある。
これによって、DC成分や低い周波数成分から高い周波数成分例えば100MHZ程度までの広帯域の周波数成分を含む入力信号11に対して、常に高効率に増幅して出力信号12を出力することが可能な広帯域電源回路1を実現することが可能である。
なお、図2に示した例では、入力信号11の周波数と、スイッチングレギュレータ2、高周波増幅器8及び線形増幅器9の各電力寄与比の関係を3つの領域に区分して説明したが、これは一例であり、第2の周波帯域と第3の周波帯域を1つの帯域として考え、スイッチングレギュレータ2の効率低下を他の2つの増幅器が相補うように、各増幅器の寄与率を設定しても良い。
図3で、広帯域電源回路1の動作を簡単に説明する。スイッチングレギュレータ2の出力側から端子T4、さらに、電流−電圧変換器10(端子T2、T3)、端子T5、T6、及び第1のコンパレータ6を経てスイッチングレギュレータ2に至る第1のフィードバックループが形成されている。また、高周波増幅器8の出力側から端子T1、さらに、電流−電圧変換器10(端子T2、T3)、端子T5、T6、及び第2のコンパレータ7を経て高周波増幅器8に至る第2のフィードバックループが形成されている。換言すると、電流−電圧変換器10の両端に、第1のフィードバックループ及び第2のフィードバックループがそれぞれ接続されており、図2に示した周波数特性に基づいて、電流−電圧変換器10の両端の電圧差に対応してスイッチングレギュレータ2や高周波増幅器8から夫々増幅された電流が出力される。
すなわち、本実施例に係る電源回路によれば、線形増幅器9及び高周波増幅器8の出力電流を電流−電圧変換器10で検出し、その検出結果を第1のコンパレータ6に入力して比較結果を出力する。第1のコンパレータ6の出力信号はスイッチングレギュレータ2に入力される。スイッチングレギュレータ2は第1のコンパレータ6の出力信号を高効率に増幅する。さらに、電流−電圧変換器10の両端の信号は第2のコンパレータ7にも入力され、その比較結果は高周波増幅器8に入力され、増幅される。このように、高周波増幅器8の出力信号は、線形増幅器9の出力に接続され、線形増幅器9の増幅動作を助ける。
線形増幅器9の出力信号と高周波増幅器8の出力信号は結合されて、電流−電圧変換器10を介して出力信号12に結合されている。スイッチングレギュレータ2の出力信号も出力信号12に結合されている。
このとき、入力信号11のDC成分と低い周波数成分は、スイッチングレギュレータ2によって高い電力効率で増幅される。一方、入力信号11の高い周波数成分は、線形増幅器9と高周波増幅器8によって高効率に増幅される。
以上の通り、本実施例によれば、低い周波数成分を持つ信号の電力は、スイッチングレギュレータにより効率的に増幅され、また、高い周波数成分を持つ信号の電力は、線形増幅器や高周波増幅器により効率よく歪なく増幅される。これによって、図4に示したように、DC成分や低周波数成分から高周波数成分までの広帯域の周波数成分を含む入力信号に対して、常に高効率に増幅して出力信号を出力することが可能な広帯域電源回路を実現することが可能となる。
本発明による広帯域電源回路のより具体的な構成例を、第二の実施形態として、図5〜図7で説明する。まず、図5に本実施例に係る広帯域電源回路のブロック図を示す。
本実施例では、第1のコンパレータ6は、D級のヒステリシスコンパレータにより構成されている。スイッチングレギュレータ2は、直流電源Vddとグランド間に接続された一対のCMOSトランジスタ3、4を含むインバータと、両CMOSトランジスタのドレイン端子の共通接続点に接続されたインダクタ5とで構成されており、D級の増幅器として機能する。一対のCMOSトランジスタ3、4のゲート端子には、ヒステリシスコンパレータ6の出力信号及び反転出力信号が夫々入力される。第2のコンパレータ7は、一般的なコンパレータあるいはオペアンプ(Operational Amplifier)で構成されている。高周波増幅器8はE級の高周波増幅器で構成され、線形増幅器9はB級もしくはC級の線形電圧増幅器で構成されている。スイッチングレギュレータ2の前段には、増幅器13、14が配置されている。電流−電圧変換器10は、抵抗値の小さい抵抗により構成されており、抵抗の両端(端子T2、T3)の電位はほぼ等しい。
次に、本実施例の動作を説明する。DC成分から高い周波数成分までを含む入力信号11は、線形電圧増幅器9によって増幅される。線形電圧増幅器9の出力信号を抵抗10が検出し、検出結果をヒステリシスコンパレータ6に入力して比較結果を出力する。ヒステリシスコンパレータ6の出力信号はスイッチングレギュレータ2に入力される。スイッチングレギュレータ2はヒステリシスコンパレータ6の出力信号を高効率に増幅する。さらに、抵抗10の両端の信号は比較器7にも入力される。比較器7の比較結果は高周波増幅器8に入力され増幅される。高周波増幅器8の出力信号は線形増幅器9の出力に接続され、線形増幅器9の増幅動作を助ける。すなわち、線形増幅器9の出力信号と高周波増幅器8の出力信号は結合され、抵抗10を介して出力信号12と結合される。また、スイッチングレギュレータ2はそのリアクタンス5の出力信号が出力信号12と結合される。
このとき、入力信号11のDC成分と低い周波数成分は、スイッチングレギュレータ2によって高い電力効率で増幅される。一方、入力信号11の高い周波数成分は、線形増幅器9や高周波増幅器8によって高効率に増幅される。これによって、広帯域な入力信号11に対して高効率に増幅することが可能な広帯域電源回路1を実現することが可能である。
すなわち、図2で説明したように、入力信号11の周波数が遅い帯域では、スイッチングレギュレータ2の電力寄与率が大きく、入力信号11は主にスイッチングレギュレータ2によって増幅される。入力信号11の周波数帯域が上がり、スイッチングレギュレータ2の増幅効率が劣化してくると、線形増幅器9の電力寄与率が大きくなってくる。入力信号11の周波数帯域がさらに大きくなると、線形増幅器9の増幅効率も劣化してくる。所定の高周波数成分fH2を含む高周波帯域で、高周波増幅器8の増幅効率が最大となるように設計しておき、この帯域では、高周波増幅器8の増幅寄与率を最大にする。
これによって、DC成分や低い周波数成分から所定の高い周波数成分fH2までの広帯域の周波数成分を含む入力信号11に対して、電力密度がほぼ一定の特性、換言すると、電源回路の効率が矩形の特性を有し、常に高効率に増幅して出力信号12を出力することが可能な電源回路1を実現することが可能である。
ここで、図6及び図7により、本実施例の全体の動作を説明する。図6は、電源回路1の各要素を流れる電流の状況を簡単に説明する図である。図7は、スイッチングレギュレータ2の動作を説明する図である。なお、線形増幅器9への入力信号(電圧値)をENVIN、線形増幅器9の出力信号(電流値)をI_LINEAR、高周波増幅器8の出力信号(電流値)をI_EOUT、抵抗10の抵抗値をRsense、ヒステリシスコンパレータ6及び高周波増幅器8への入力電圧をHIN、インバータの出力電圧をDOUT、出力電流をI_DOUT、端子T2、T3間の電流をI_ERR、パワーアンプPAへの入力電流をI_ENVOとする。電源回路1の出力信号(電圧ENVO)はパワーアンプPAに入力されるものとする。
パワーアンプPAの内部抵抗をRloadとすると、
ENVO=ENVIN、
I_ENVO=ENVO/Rload となる。
一方、線形増幅器9の出力信号と高周波増幅器8の出力信号が結合されることにより端子T1、T2間を流れる電流は、
I_LINEAR+I_EOUT となる。
また、パワーアンプPAへの入力電流は、I_ENVO=I_DOUT+I_ERR となる。
I_DOUT=ENVIN/Rloadのとき
I_ERR → DC成分=0 となり、I_ERRはAC成分のみとなる。
まず、スイッチングレギュレータ2の電力密度に対する寄与率が高い状態の動作について説明する。
ここで、図7に(1)として示すように、ヒステリシスコンパレータ6の出力信号L(COMPO−1=L)がCMOSトランジスタ3のゲート端子に入力され、CMOSトランジスタ4のゲート端子には反転出力信号Hが入力される状態を考える。
このとき、CMOSトランジスタ3がオン、CMOSトランジスタ4がオフとなり、インバータの出力電圧DOUT=Vddとなる。さらに、
インバータの出力電流 I_DOUT=(1/L)∫(Vdd−ENVO)dt となる。
このとき、I_ERR<0
HIN=Rsense*I_ERR<0となる。
HIN=−hまで行くと、
COMPO−1=Hになる。
次に、図7に(2)として示すように、COMPO−1=Hのときは、
DOUT=0
I_DOUT=(1/L)∫(0−ENVO)dt
I_ERR>0,
HIN=Rsense*I_ERR>0 となる。
HIN=hまで行くと、
COMPO−1=Lなる。
このように、電源回路1内を流れる電流I_ERRは、図7の(b)のように変化する。
このI_ERRは、線形増幅器9、あるいは線形増幅器9と高周波増幅器8とにより抵抗10に供給される電流に相当する。また、このI_ERRは、高速時にI_DOUTに含まれるスイッチングレギュレータの動作に伴う雑音成分(リップル電流)をキャンセルする電流でもある。図6に示すように、第1のフィードバックループ及び第2のフィードバックループを介してこのリップル電流がフィードバックされることにより、I_ERRパワーアンプPAへの入力電流 I_ENVO−にはこのリップル電流が含まれなくなる。
次に、スイッチングレギュレータ2の電力密度に対する寄与率が低下した状態の動作について説明する。
本実施例において、
b:線形増幅器9の増幅効率
b+α:高周波増幅器8の増幅効率
x:増幅器8,9の増幅寄与率
B:増幅器8,9を組み合わせたときの増幅効率とすると、
増幅器8,9を組み合わせたときの増幅効率Bは、次式のようになる。
B=bx+(b+α)(1−x)=b+α−αx=b+α(1−x)
例えば、b=20%,x=40%,(b+α)=100%と仮定すると、B=b+α(1−x)=68%となる。
すなわち、線形増幅器9のみを採用したときの高周波帯域における増幅効率b=20%であったものが、増幅器8を加えることで、増幅効率B=68%と大幅に向上する。
このように、本実施例によれば、広帯域な入力信号11に対して高効率に増幅することが可能な電源回路1を実現することが可能となる。
図8に、本発明の第3の実施例における入力信号の周波数と全体の電力密度の関係を示す。広帯域電源回路1には、図8に示すように、DC成分や低い周波数成分から所定の高い周波数成分fHまでの広帯域の周波数成分を含む入力信号11に対して、常電力密度の異なる特性、すなわち、高周波になるほど全体の電力密度が低下する特性が求められる場合もある。
このような要求に対しても、低い周波数成分の増幅は、スイッチングレギュレータが行い、高い周波数成分の増幅は、線形増幅器と高周波増幅器が行う。
この例の電源回路1における線形増幅器9として、A級,AB級,B級,C級のいずれかの増幅器を用いることができる。また、高周波幅器8としては、E級,F級のいずれかの増幅器を用いることができる。第1のコンパレータ6としては、ヒステリシスコンパレータ、PWMコンパレータ、あるいは一般的なコンパレータのいずれかを用いることができる。なお、PWM(Pulse Width Modulation)コンパレータは、端子5、6からの入力電圧に応じて出力電圧をコントロールする電圧−パルス幅変換器として機能する。
本実施例によれば、低い周波数成分を持つ信号の電力は、スイッチングレギュレータにより効率的に増幅され、また、高い周波数成分を持つ信号の電力は、線形増幅器や高周波増幅器により効率よく歪なく増幅される。そのため、従来に比べて広帯域な信号をより効率よく増幅することが可能な電源回路を実現できる。
次に、本発明に係る第4の実施形態になるEER型増幅器について、図9を用いて説明する。
図9に示すEER型増幅器は、実施例1に記載した広帯域電源回路1を用いたEER型増幅器である。EER型増幅器18は、包絡線検波手段15とリミッタ16と電源回路1と搬送波増幅器17から構成されている。電源回路1には、上記実施例1で述べた広帯域電源回路1を採用する。
次に、このEER型増幅器の動作を説明する。
高周波信号である入力信号から、包絡線検波手段15によって振幅情報(AM)が抽出される。一方、リミッタ16によって入力信号から位相情報(PM)が抽出される。振幅情報(AM)は電源回路1で増幅されて搬送波増幅器17の電源端子に供給される。また、位相情報(PM)は搬送波増幅器17の入力端子に供給される。
入力信号の振幅情報はリミッタ16により一旦失われるが、搬送波増幅器17の電源端子に振幅情報が供給されるので、失われた振幅情報が搬送波増幅器17において回復される。EER型増幅器18は入力電力によらず搬送波増幅器17が常に飽和動作するように設計されており、また、振幅情報を増幅する電源回路1も高効率であるため、全体として高効率である。
すなわち、WiMAXのような通信システムで使用される周波数が数十MHzに及ぶ広帯域の信号が入力されても、振幅情報を増幅する電源回路1は常に高効率増幅動作が可能である。これにより、数100kHz程度から100MHz程度の広帯域の動作周波数帯域で基地局向けに適用できる程度の高い変換効率のEER増幅器を得ることができる。
このように、本実施例のEER型増幅器では、前記実施例1に記載した広帯域電源回路1を用いるため、従来の電源回路が対応できないようなWiMAXのような広帯域な振幅変調信号が入力した場合でも、高効率な動作を実現することができる。
なお、AM−PM歪やAM−AM歪等を補正するために、搬送波増幅器17の出力信号と入力信号を比較するフィードバックを行ってもよい。さらには、プリディストーションを行ってもよい。
本実施例によれば、高速広帯域な無線方式において、高効率なEER型増幅器を提供することができる。
次に、本発明に係る基地局装置の実施形態について、図10を用いて説明する。図10に示す基地局装置21には、実施例4に記載したEER型増幅器18を用いた基地局装置を採用する。すなわち、基地局装置21は、ベースバンド部19と変復調装置20とEER型増幅器18から構成されている。
次に、この基地局装置の動作を説明する。
送信情報はベースバンド部19にて処理をされた後、変復調装置20にて変調され、EER型増幅器18によって増幅されアンテナ23に送信される。EER型増幅器18は上記実施例1記載の広帯域電源回路1を用いたEER増幅器であるため、従来のEER型増幅器では対応できないような、WiMAXのような広帯域な無線方式にも高効率な動作を実現することができる。
なお、EER型増幅器18の出力信号を例えばベースバンド部19に入力して歪等を補正するプリディストーションを行っても良い。
本実施例によれば、高速広帯域の無線方式において、高効率な基地局装置を提供することができる。
なお、本発明の広帯域高効率の電源回路及びそれを用いた増幅器は、基地局に限らず、携帯端末や自動車に搭載される端末、デジタル家電機器内の端末、その他の広帯域でかつ高速の信号を取り扱う無線通信システムに広く適用できることは言うまでもない。
本発明の第一の実施例になる広帯域電源回路を示すブロック図である。 図1に示す広帯域電源回路を構成するスイッチングレギュレータと線形増幅器と高周波増幅器の、入力信号の周波数と電力寄与率の関係を示す図である。 図1に示す広帯域電源回路の動作を説明する図である。 第一の実施例におけるスイッチングレギュレータの動作周波数と電力変換効率の関係を示す図。 本発明の第2の実施例になる広帯域電源回路のブロック図である。 本発明の第2の実施例における広帯域電源回路の各要素を流れる電流の状況を簡単に説明する図である。 本発明の第2の実施例におけるスイッチングレギュレータの動作を説明する図である。 本発明の第3の実施例における入力信号の周波数と電力密度の関係を示す図である。 本発明の第4の実施例になるEER型増幅器のブロック図である。 本発明の第5の実施例になる基地局装置のブロック図である。 一般的なスイッチングレギュレータの動作周波数と電力変換効率の関係を示す図である。
符号の説明
1、101…広帯域電源回路、2…スイッチングレギュレータ、3、4…トランジスタ、5…リアクタンス、6…ヒステリシスコンパレータ、7…比較器、8…高周波増幅器、9…線形増幅器、10…抵抗、11…入力信号、12…出力信号、15…包絡線検波手段、16…リミッタ、17…搬送波増幅器、18…広帯域EER方式電力増幅器、19…ベースバンド、20…変復調装置、21…基地局装置、23…アンテナ。

Claims (20)

  1. 入力端子から広帯域の入力信号が入力される線形増幅器と、
    前記線形増幅器の出力側と出力端子との間に配置された電流−電圧変換器と、
    該電流−電圧変換器に生じる電圧差を増幅して電流に変換して前記出力端子に出力するスイッチングレギュレータと、
    前記電流−電圧変換器に生じる電圧差を増幅して電流に変換して出力する高周波増幅器とを備えて成り、
    前記高周波増幅器の出力電流が前記線形増幅器の出力電流に加算されて前記電流−電圧変換器に供給されるように構成され、
    前記高周波増幅器は、前記入力信号の高周波帯域において増幅寄与率が最大になるように構成されている
    ことを特徴とする電源回路。
  2. 請求項1において、
    前記電流−電圧変換器に生じる電圧を各々入力電圧とする第1のコンパレータ及び第2のコンパレータとを備えて成り、
    前記第1のコンパレータの出力が前記スイッチングレギュレータに入力され、
    前記第2のコンパレータの出力が前記高周波増幅器に入力され、
    前記高周波増幅器の出力電流が前記線形増幅器の出力側と前記電流−電圧変換器の間に供給され、
    前記スイッチングレギュレータの出力電流が、前記電流−電圧変換器と前記出力端子との間に供給されるように構成されている
    ことを特徴とする電源回路。
  3. 請求項1において、
    前記高周波増幅器は、デジタル増幅器である
    ことを特徴とする電源回路。
  4. 請求項1において、
    前記広帯域の入力信号は、DC成分から高周波数成分までを含む
    ことを特徴とする電源回路。
  5. 請求項1において、
    前記電流−電圧変換器は、抵抗値の小さい抵抗体である
    ことを特徴とする電源回路。
  6. 請求項2において、
    前記第1のコンパレータ及び前記スイッチングレギュレータは、共にD級の増幅器で構成されている
    ことを特徴とする電源回路。
  7. 請求項6において、
    前記第1のコンパレータはヒステリシスコンパレータである
    ことを特徴とする電源回路。
  8. 請求項6において、
    前記第1のコンパレータはPWMコンパレータである
    ことを特徴とする電源回路。
  9. 請求項6において、
    前記スイッチングレギュレータは、入力側が前記第1のコンパレータに接続されたインバータと、該インバータの出力端子に接続されたインダクタとを備えている
    ことを特徴とする電源回路。
  10. 請求項9において、
    前記インバータは、一対のCMOSトランジスタで構成されている
    ことを特徴とする広帯域電源回路。
  11. 請求項1において、
    前記線形増幅器は、B級もしくはC級の増幅器で構成されている
    ことを特徴とする電源回路。
  12. 請求項1において、
    前記高周波増幅器は、前記線形増幅器および前記スイッチングレギュレータよりも高い周波数帯域で、電力増幅の寄与率が大きくなるように構成されている
    ことを特徴とする電源回路。
  13. 請求項12において、
    前記高周波増幅器は、前記高い周波数帯域で、増幅効率が最大となるように構成されている
    ことを特徴とする電源回路。
  14. 請求項1において、
    前記入力信号がDC成分から周波数の低い帯域にかけての第1の周波帯域では前記スイッチングレギュレータの電力増幅の寄与率を最大とし、
    前記第1の周波帯域よりも周波数の高い第2の周波帯域では、前記線形増幅器の電力増幅の寄与率を最大とし、
    周波数がさらに高い第3の周波帯域では、前記高周波増幅器の電力増幅の寄与率が最大となるように構成されている
    ことを特徴とする電源回路。
  15. 請求項14おいて、
    前記DC成分から前記第3の周波帯域の高周波数成分までの広帯域の周波数成分を含む前記入力信号に対して、電力密度がほぼ一定の特性を有する
    ことを特徴とする電源回路。
  16. 入力信号の振幅情報を抽出する包絡線検波手段と、
    該入力信号の位相情報を抽出するリミッタと、
    前記包絡線検波手段の検波出力信号を処理する広帯域電源回路と、
    前記リミッタのリミッタ出力信号を入力として、該広帯域電源回路の変換出力信号を電源として前記入力信号の電力を増幅する搬送波増幅とを有して成り、
    前記広帯域電源回路は、
    入力端子から広帯域の入力信号が入力される線形増幅器と、
    前記線形増幅器の出力側と出力端子との間に配置された電流−電圧変換器と、
    該電流−電圧変換器に生じる電圧差を増幅して電流に変換して前記出力端子に出力するスイッチングレギュレータと、
    前記電流−電圧変換器に生じる電圧差を増幅して電流に変換して出力する高周波増幅器とを備えて成り、
    前記高周波増幅器の出力電流が前記線形増幅器の出力電流に加算されて前記電流−電圧変換器に供給されるように構成され、
    前記高周波増幅器は、前記入力信号の高周波帯域において増幅寄与率が最大になるように構成されている
    ことを特徴とする電力増幅器。
  17. 請求項16において、
    前記高周波増幅器は、デジタル増幅器である
    ことを特徴とする電力増幅器。
  18. 請求項16において、
    前記高周波増幅器は、WiMAX用の通信システムに対応したEER型増幅器である
    ことを特徴とする電力増幅器。
  19. 送信情報を処理するベースバンド部と、
    当該ベースバンド部で処理した信号を変復調する変復調装置と、
    当該変復調装置で処理された信号の電力を増幅してアンテナに出力する電力増幅器とを備えて成り、
    前記電力増幅器は、
    入力信号の振幅情報を抽出する包絡線検波手段と、
    該入力信号の位相情報を抽出するリミッタと、
    前記包絡線検波手段の検波出力信号を処理する広帯域電源回路と、
    前記リミッタのリミッタ出力信号を入力として、該広帯域電源回路の変換出力信号を電源として前記入力信号の電力を増幅する搬送波増幅とを有して成り、
    前記電力増幅器の広帯域電源回路は、
    入力端子から広帯域の入力信号が入力される線形増幅器と、
    前記線形増幅器の出力側と出力端子との間に配置された電流−電圧変換器と、
    該電流−電圧変換器に生じる電圧差を増幅して電流に変換して前記出力端子に出力するスイッチングレギュレータと、
    前記電流−電圧変換器に生じる電圧差を増幅して電流に変換して出力する高周波増幅器とを備えて成り、
    前記高周波増幅器の出力電流が前記線形増幅器の出力電流に加算されて前記電流−電圧変換器に供給されるように構成され、
    前記高周波増幅器は、前記入力信号の高周波帯域において増幅寄与率が最大になるように構成されている
    ことを特徴とする基地局装置。
  20. 請求項19において、
    前記高周波増幅器は、WiMAX用の通信システムに対応したEER型増幅器である
    ことを特徴とする基地局装置。
JP2007333973A 2007-12-26 2007-12-26 電源回路並びにそれを用いた電力増幅器及び基地局装置 Expired - Fee Related JP5081612B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007333973A JP5081612B2 (ja) 2007-12-26 2007-12-26 電源回路並びにそれを用いた電力増幅器及び基地局装置
US12/314,767 US7768344B2 (en) 2007-12-26 2008-12-16 Power circuit and power amplifier and base station device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007333973A JP5081612B2 (ja) 2007-12-26 2007-12-26 電源回路並びにそれを用いた電力増幅器及び基地局装置

Publications (2)

Publication Number Publication Date
JP2009159218A JP2009159218A (ja) 2009-07-16
JP5081612B2 true JP5081612B2 (ja) 2012-11-28

Family

ID=40797476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007333973A Expired - Fee Related JP5081612B2 (ja) 2007-12-26 2007-12-26 電源回路並びにそれを用いた電力増幅器及び基地局装置

Country Status (2)

Country Link
US (1) US7768344B2 (ja)
JP (1) JP5081612B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5390932B2 (ja) * 2009-05-14 2014-01-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 電源回路
JP5287999B2 (ja) 2009-11-17 2013-09-11 日本電気株式会社 増幅装置
JP5991199B2 (ja) * 2010-05-18 2016-09-14 日本電気株式会社 電源装置、およびそれを用いた電力増幅装置
JP2012080357A (ja) * 2010-10-01 2012-04-19 Hitachi Kokusai Electric Inc 電力増幅器及び電源回路
TWI482404B (zh) * 2012-10-05 2015-04-21 Anpec Electronics Corp 限電流系統及方法
JP2022091378A (ja) * 2020-12-09 2022-06-21 東京エレクトロン株式会社 電源および検査装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100226226B1 (ko) * 1997-02-24 1999-10-15 윤덕용 혼합형 증폭기
US6256482B1 (en) * 1997-04-07 2001-07-03 Frederick H. Raab Power- conserving drive-modulation method for envelope-elimination-and-restoration (EER) transmitters
US6300826B1 (en) 2000-05-05 2001-10-09 Ericsson Telefon Ab L M Apparatus and method for efficiently amplifying wideband envelope signals
US6531853B2 (en) * 2000-11-21 2003-03-11 Rohm Co., Ltd. DC-DC converter
DE10125334A1 (de) * 2001-05-23 2002-12-05 Infineon Technologies Ag Gleichspannungswandler mit Schaltregler
JP3968228B2 (ja) * 2001-10-05 2007-08-29 富士通株式会社 レギュレータ回路
JP4589665B2 (ja) * 2003-08-29 2010-12-01 ルネサスエレクトロニクス株式会社 増幅器及びそれを用いた高周波電力増幅器
JP4518968B2 (ja) * 2004-01-26 2010-08-04 パナソニック株式会社 送信回路
JP2007318359A (ja) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 無線信号送信機
GB2440772B (en) * 2006-08-08 2011-11-30 Asahi Chemical Micro Syst Envelope modulator

Also Published As

Publication number Publication date
JP2009159218A (ja) 2009-07-16
US20090167427A1 (en) 2009-07-02
US7768344B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
Su et al. An IC for linearizing RF power amplifiers using envelope elimination and restoration
Choi et al. A polar transmitter with CMOS programmable hysteretic-controlled hybrid switching supply modulator for multistandard applications
CN102265505B (zh) 功率放大装置
Wang et al. A monolithic high-efficiency 2.4-GHz 20-dBm SiGe BiCMOS envelope-tracking OFDM power amplifier
KR101467231B1 (ko) 포락선 추적 모드 또는 평균 전력 추적 모드로 동작하는 멀티 모드 바이어스 변조기 및 이를 이용한 포락선 추적 전력 증폭 장치
Choi et al. Optimized envelope tracking operation of Doherty power amplifier for high efficiency over an extended dynamic range
US7808323B2 (en) High-efficiency envelope tracking systems and methods for radio frequency power amplifiers
Kim et al. High efficiency and wideband envelope tracking power amplifier with sweet spot tracking
US6850119B2 (en) Power amplifier overload protection
JP5081612B2 (ja) 電源回路並びにそれを用いた電力増幅器及び基地局装置
KR100813660B1 (ko) 고주파 신호의 피크 엔벨롭 변조를 위한 전력 증폭기 회로
US9270241B2 (en) Power supply device, transmission device using same, and method for operating power supply device
JP5505311B2 (ja) 電力増幅装置
US20170294885A1 (en) Adaptive power amplifier and radio frequency transmitter thereof
JP5022792B2 (ja) Dcdcコンバータユニット、電力増幅器、及び基地局装置
CN111656680A (zh) H桥功率放大器布置
JP2689011B2 (ja) 線形送信装置
JP2010045517A (ja) 電源回路
Dupuy et al. High efficiency power transmitter based on envelope delta-sigma modulation (EDSM)
Walling et al. Linearizing CMOS switching power amplifiers using supply regulators
EP1649594A1 (en) Amplifying circuit comprising an envelope modulated limit cycles modulator circuit
JP2014033404A (ja) 増幅装置
JP5389567B2 (ja) 高周波増幅器および高効率化方法
JP2010118879A (ja) 電源回路
JP2012029186A (ja) 電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5081612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees