JP5742186B2 - 増幅装置 - Google Patents

Description

本発明は、無線通信システムにおいて送信信号を増幅する増幅器を備えた増幅装置に関する。

無線送信装置は、増幅した信号をアンテナから送信するための増幅装置を有する。増幅装置の性能は、主として電力効率と線形性で評価される。増幅装置の電力効率および線形性は、アンテナへ電力増幅した信号を入力する電力増幅部の特性により決定する。電力効率の優れた電力増幅部は消費電力が小さい。また、線形性の優れた電力増幅部は小電力から大電力までの入力信号を線形に増幅する。

増幅装置に用いられる電力増幅部として、いわゆるＡ級動作の増幅器がある。Ａ級増幅器は歪が小さく、線形性に優れている。一方、Ａ級増幅器は常に直流バイアス成分に伴う電力を消費するため、電力効率は低くなる。

電力増幅部の電力効率を高めるため、トランジスタの電力効率が飽和領域で良好となる特性を利用して、ドレイン電圧を入力信号の振幅に応じて変化させる方法が用いられる。ドレイン電圧を変化させるため、増幅装置は入力信号振幅に応じてドレイン電圧を制御するドレイン電圧制御部を有する。

入力信号振幅に応じてドレイン電圧を制御することにより、電力増幅部の電力効率は高くなる。一方、電力効率が高くなるようにドレイン電圧を入力振幅に応じて変えると、トランジスタが飽和に近い領域で動作するため、電力増幅部の利得の非線形性が大きくなる。利得の非線形性が大きくなると、入力電力値によって利得が異なることによる出力波形の歪が生じる。利得の非線形性により生じる歪は非線形歪と呼ばれる。

電力増幅部の非線形歪を補償するため、増幅装置は歪補償部を有する。歪補償部は電力増幅部の出力信号の一部を入力側にフィードバックした値と入力信号との差分値に基づいて、電力増幅部で発生する非線形歪を検出する。歪補償部は検出した非線形歪に基づいて電力増幅部の非線形歪を補償するように入力信号の電力振幅を補正し、電力増幅部の特性を線形にする。

特許文献１から５には、ドレイン電圧制御部または歪補償部を有する増幅装置に関する技術が開示されている。

特開２００８−７８７０２号公報 特開２００３−８３６０号公報 特表２００３−５２６９８０号公報 特開２００９−１６９９９号公報 特開２００５−２４４９３５号公報

上述の静的な非線形歪以外に、電力増幅部には入力信号の各タイミングに対する他のタイミングの入力信号に依存した出力信号の非線形歪が発生する。このような増幅器の動的な非線形歪は増幅器のメモリ効果に起因する。増幅器はトランジスタにより構成される。動的な非線形歪は、トランジスタとドレイン電圧Ｖｄｓ間のバイアス回路に存在する寄生容量成分や寄生インダクタンス成分の影響によって発生する。ドレイン電圧Ｖｄｓを変動させない回路では、バイアス回路に低周波のインピーダンスを下げるための部品を搭載することができるため動的な非線形歪を抑えることができる。一方、ドレイン電圧制御動作では、ドレイン電圧Ｖｄｓを変動させるため、低周波のインピーダンスを下げるための部品を増幅器とドレイン電圧制御部との間に搭載することができない。その結果、バイアス回路の寄生容量成分や寄生インダクタンス成分が大きくなり動的な非線形歪が増大する。また、ドレイン電圧制御部の回路内に存在する、寄生容量成分や寄生インダクタンス成分も動的な非線形歪増大の要因となる。以上の理由から、ドレイン電圧制御動作では入力信号に対するドレイン電圧値の調整タイミングのずれが大きくなる。このタイミングのずれをメモリ効果という。メモリ効果による非線形歪の程度は動的に変化するため、上述の歪補償部で静的な非線形歪を補償しても、電力増幅部の出力信号にはメモリ効果による非線形歪が残存する。

本発明の一実施例では、動的な非線形歪を補償する増幅装置を提供することを目的とする。

上記課題を解決するため、増幅装置は、ドレイン電圧の電圧値に基づいて入力信号を増幅し送信信号を出力する第１増幅部と、該入力信号の電力振幅と該第１増幅部から出力される該送信信号の電力振幅との差分値に基づいて該入力信号の電力振幅を補正する歪補償部と、補正前の入力信号の電力振幅に基づいて該ドレイン電圧を生成するドレイン電圧制御部と、該差分値に基づいて該ドレイン電圧を補正するドレイン電圧補正部を有する。

実施形態によれば、動的な非線形歪を補償する増幅装置を提供することが出来る。

増幅装置を有する送信装置のブロック図である。 歪補償部における演算回路の詳細ブロック図である。 ドレイン電圧補正部における演算回路の詳細ブロック図である。 演算部における処理フローを示す図である。 各ドレイン電圧での出力電力と利得との関係を示す図である。 参照テーブルの一例を示す図である。 本実施例の効果を示す図である。

以下、本実施の形態について説明する。なお、各実施形態における構成の組み合わせも本発明の実施形態に含まれる。

図１は増幅装置を有する送信装置の一実施形態である送信装置１のブロック図である。送信装置１はベースバンド信号発生装置２、Ｓｅｒｉａｌ／Ｐａｒａｌｌｅｌ（Ｓ／Ｐ）変換器３、増幅装置４、アンテナ９を有する。

ベースバンド信号発生装置２はベースバンド信号であるＩ信号およびＱ信号を出力する。Ｉ信号およびＱ信号はそれぞれデジタル信号である。Ｓ／Ｐ変換器３は入力されたシリアルのベースバンド信号をＩ信号、Ｑ信号からなるパラレル信号として出力する。増幅装置４は入力されたＩ信号、Ｑ信号に対してそれぞれ増幅処理および変調処理を行い、処理後の信号を増幅し出力する。アンテナ９は増幅装置４から出力された増幅後の信号を無線送信する。

増幅装置４はドレイン電圧制御部１０、歪補償部１３、Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ（ＤＡＣ）５、直交変調部６、電力増幅部７、方向性結合部８、ダウンコンバータ１１、Ａｎａｌｏｇ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ（ＡＤＣ）１２、ドレイン電圧補正部１４を有する。

ドレイン電圧制御部１０は歪補償部１３に入力される前の入力信号の電力振幅に基づいて、電力増幅部７のドレイン電圧値を制御する。ドレイン電圧制御部１０の詳細は後述する。

歪補償部１３は電力増幅部７の非線形性を補償するため、Ｉ信号およびＱ信号のそれぞれに補償係数を乗算する。ＤＡＣ５は歪補償処理が施されたデジタル信号であるＩ信号およびＱ信号をアナログ信号に変換する。直交変調部６はアナログ変換されたＩ信号およびＱ信号を直交変調し出力する。直交変調部６は直交変調時に入力信号の周波数のアップコンバージョンも行う。電力増幅部７はドレイン電圧の電圧値に基づいて直交変調部６から出力された信号を増幅し送信信号を出力する第１増幅部の一例である。アンテナ９は増幅された送信信号を電波として放射する。歪補償部１３の詳細は後述する。

方向性結合部８は電力増幅部７から出力された送信信号の一部をダウンコンバータ１１に出力する。方向性結合部８により分離された送信信号の一部は電力増幅部７の歪補償をおこなう歪補償部１３にフィードバックされる。フィードバックする信号の振幅は、電力増幅部７の利得を考慮した増幅前の信号振幅に等しくなるように設定するのが望ましい。増幅前の振幅にそろえることにより、歪補償前の入力信号との差分演算において、歪補償が正確に実行された場合の差分値をゼロにすることが出来る。差分値がゼロになるように設定することにより、歪補償の評価が容易になる。

ダウンコンバータ１１は分離された送信信号のダウンコンバージョンを行い、送信信号の周波数を直交変調部６によりアップコンバージョンされる前の周波数に変換する。ＡＤＣ１２はアナログ信号である送信信号をデジタル信号に変換し、フィードバック信号を生成する。生成されたフィードバック信号は歪補償部１３の所定の回路にて入力信号（Ｉ信号およびＱ信号）に対応するフィードバック信号に変換される。変換されたフィードバック信号は、歪補償部１３において補償係数の生成に用いられる。

ドレイン電圧補正部１４は歪補償部１３による歪補償では補償することが困難な、メモリ効果による動的な非線形性を補正するために、電力増幅部７に供給するドレイン電圧値を補正する。ドレイン電圧補正部１４の詳細は後述する。以下、ドレイン電圧制御部１０、歪補償部１３、ドレイン電圧補正部１４について詳細に説明する。

ドレイン電圧制御部１０はＥｎｖｅｌｏｐ（ＥＮＶ）抽出部１５、制御信号生成部１６、Ｄｒａｉｎ Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ（ＤＶＣ）１７を有する。

ＥＮＶ抽出部１５は歪補償前の入力信号ｘ（ｔ）のエンベロープ信号｜ｘ（ｔ）｜^２を算出することにより、入力信号の電力振幅ｐ_ｉを求める。ＥＮＶ抽出部１５は求めた電力振幅ｐ_ｉを量子化し、アドレス値ｉを出力する。例えばＥＮＶ抽出部１５は、電力振幅ｐ_ｉを８ビットで量子化し、８ビットのデジタル値をアドレス値ｉとして出力する。

制御信号生成部１６は所望のドレイン電圧ＶｄｓをＤＶＣ１７に出力させるためのＶｄｓ制御信号を生成する。制御信号生成部１６はＶｄｓ制御信号を生成するために、ＥＮＶ抽出部１５から出力されたアドレス値に対応するＶｄｓ制御係数を記憶する。制御信号生成部１６はＥＮＶ抽出部１５が出力したアドレス値に応じてＶｄｓ制御係数を選択しＶｄｓ制御信号として出力する。

図６は参照テーブルの一例を示す図である。図６のＡは、電力振幅に基づくアドレス値とそのアドレス値に対応するＶｄｓ制御係数を有するＶｄｓ参照テーブルの一例を示す図である。Ｖｄｓ参照テーブルは制御信号生成部１６に記憶されている。

図６のＡについて、列５０はＥＮＶ抽出部１５により演算される電力振幅ｐ_ｉである。電力振幅ｐ_ｉは入力信号に基づいて電力振幅を算出した値である。列５１はＥＮＶ抽出部１５により電力振幅ｐ_ｉの電力振幅を量子化したアドレス値ｉ（本実施例においてｉは０〜１０２３の整数）である。アドレス値ｉはＥＮＶ抽出部１５から出力される。列５２は各アドレス値ｉに対応するＶｄｓ制御係数であるｖｄｓ（ｐ_ｉ）である。なお、制御信号生成部１６に記憶させるＶｄｓ参照テーブルは列５１のアドレス値ｉおよび列５２のＶｄｓ制御係数ｖｄｓ（ｐ_ｉ）のみを有していても良い。図１の説明に戻る。

図１においてＤＶＣ１７は、制御信号生成部１６から出力されたＶｄｓ制御信号に基づいてドレイン電圧を生成する。ＤＶＣ１７は制御信号生成部１６から出力されたＶｄｓ制御信号をデジタル信号からアナログ信号に変換するデジタルアナログ変換器と、アナログ変換されたＶｄｓ制御信号を増幅し、電力増幅部７のドレイン端子に印加するドレイン電圧Ｖｄｓを出力する増幅部とを備える。ＤＶＣ１７から出力されたドレイン電圧Ｖｄｓは電力増幅部７のドレイン端子に印加される。

以上の通り入力信号振幅に応じてドレイン電圧を制御することにより、増幅装置４は電力増幅部７の電力効率を高めることが出来る。

歪補償部１３は入力信号とフィードバック信号との差分に基づいて電力増幅部７の非線形歪を補償する。歪補償部１３は遅延調整部１９、２０、差分演算器２１、演算回路２２、アドレス生成部２３、Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ（ＬＵＴ）２４、乗算部２５を有する。

遅延調整部１９、２０はフィードバック信号および入力信号が同じタイミングで差分演算器２１に入力されるようにタイミング調整を行う。

差分演算器２１はタイミング調整後の入力信号と、入力信号に対応するタイミング調整後のフィードバック信号との差分を演算する。

演算回路２２は差分演算器２１で演算された差分値を用いて、既に算出されている補償係数ｈ_ｎ（ｐ）から入力信号に乗算するための補償係数ｈ_ｎ＋１（ｐ）を新たに算出する。ここで、ｎは繰り返し回数、ｐは入力信号の電力振幅である。入力信号ｘ（ｔ）はＩ信号とＱ信号を有する。よってｐはｐ＝（Ｉ^２＋Ｑ^２）（ＩはＩ信号の値、ＱはＱ信号の値）により算出される。補償係数ｈ_ｋ（ｐ）は、入力信号とフィードバック信号との差分に応じて繰り返し算出される。ここで、ｋは１以上の整数である。以降、補償係数を代表して表すときは、ｈ_ｋ（ｐ）と表す。なお、ｐは（Ｉ^２＋Ｑ^２）に限定されず、（Ｉ^２＋Ｑ^２）^{（１／２）}により算出した値であっても良い。

図２は演算回路２２の詳細ブロック図である。演算回路２２は既に算出されているｎ番目の補償係数ｈ_ｎ（ｐ）から（ｎ＋１）番目の補償係数ｈ_ｎ＋１（ｐ）を算出する。演算回路２２は例えば、Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ（ＬＭＳ）アルゴリズムを用いた適応信号処理により補償係数ｈ_ｎ＋１（ｐ）を算出する。演算回路２２は加算部３０、乗算部３２、３３、３４、遅延調整部３１、複素共役部３５を有する。

乗算部３４は入力信号ｘ（ｔ）とフィードバック信号ｙ（ｔ）との差分ｅ（ｔ）に、更新量のステップサイズパラメータを表すμを乗算し、μ・ｅ（ｔ）を出力する。遅延調整部３１は既に算出されているｎ番目の補償係数ｈ_ｎ（ｐ）を一定時間遅延させ、遅延調整部３１から出力される信号と乗算部３２から出力される信号が同時に加算部３０に入力されるように出力タイミングを調整する。複素共役部３５はフィードバック信号ｙ（ｔ）の複素共役であるｙ^＊（ｔ）を出力する。乗算部３３は遅延調整後の補償係数ｈ_ｎ（ｐ）とフィードバック信号の複素共役ｙ^＊（ｔ）とを乗算し、ｈ_ｎ（ｐ）・ｙ^＊（ｔ）を出力する。乗算部３２はμ・ｅ（ｔ）とｈ_ｎ（ｐ）・ｙ^＊（ｔ）を乗算し、μ・ｅ（ｔ）・ｈ_ｎ（ｐ）・ｙ^＊（ｔ）を出力する。加算部３０はμ・ｅ（ｔ）・ｈ_ｎ（ｐ）・ｙ^＊（ｔ）とｈ_ｎ（ｐ）とを加算し、加算結果をｈ_ｎ＋１（ｐ）として出力する。

図１の説明に戻る。ＬＵＴ２４は、演算回路２２で逐次算出され、出力された補償係数ｈ_ｋ（ｐ）（ｋは１以上の整数）を、入力信号の電力振幅ｐから定まるアドレス値と対応付けて、補償係数ｈ（ｐ）として記録したテーブルである。ＬＵＴ２４は、後述するアドレス生成部２３からアドレス信号を受信すると、受信したアドレス信号に対応する補償係数ｈ（ｐ）を乗算部２５に出力する。

アドレス生成部２３は歪補償前の入力信号を受信する。アドレス生成部２３は受信した入力信号の電力振幅に基づいてアドレス信号を生成する。アドレス信号は例えば、電力振幅ｐのレベルに応じて定まる１０ビットのアドレス値（０〜１０２３のいずれかの値）を持つ。またアドレス生成部２３は、ＬＵＴ２４において補償係数ｈ_ｎ（ｐ）を補償係数ｈ_ｎ＋１（ｐ）に更新するとき、アドレス信号を遅延出力するための遅延調整部を有する。

図６のＢはＬＵＴ２４に記録されている参照テーブルの一例である。参照テーブルには、入力信号の電力振幅ｐを量子化した電力振幅ｐ_ｉに対応したアドレス値ｉ（本実施例においてｉは０〜１０２３の整数）、アドレス値ｉに対応する補償係数ｈ（ｐ_ｉ）が記録されている。

図６のＢにおいて、列５３は入力信号の電力振幅ｐを量子化した値ｐ_ｉである。列５４は電力振幅を量子化した値ｐ_ｉに対応して一意的に決まるアドレス値ｉである。列５５はアドレス値ｉに対応して算出された補償係数ｈ（ｐ_ｉ）である。前述の通り補償係数ｈ（ｐ_ｉ）は、演算回路２２によって逐次算出された値に更新される。

図１の説明に戻る。乗算部２５は入力信号ｘ（ｔ）に補償係数ｈ（ｐ）を乗算する。前述の通り、入力信号ｘ（ｔ）はＩ信号とＱ信号を有する。補償係数ｈ（ｐ）もＩ信号およびＱ信号に対応した２つの値（実数部と虚数部）を有する。乗算部２５はこれらの信号及び値に対応した乗算処理を行う構成を有する。

以上の構成により歪補償部１３は、電力増幅部７の利得が入力電力振幅によらず一定となるように増幅器の歪を補償することができる。

前述の通りドレイン電圧制御部１０を有する電力増幅部７は、歪補償部１３により補償可能な静的な非線形歪だけでなく、メモリ効果による動的な非線形歪を有する。かかる動的な非線形歪を補償するため、増幅装置４はドレイン電圧補正部１４を有する。

ドレイン電圧補正部１４はアドレス生成部２６、演算回路２７、補正制御信号生成部２８、補正用ＤＶＣ２９、結合部１８を有する。

演算回路２７は差分演算器２１で演算された差分ｅ（ｔ）を用いて、既に算出されている補正係数ｈｖ_ｎ（ｐ）から補正用ドレイン電圧を出力するための補正係数ｈｖ_ｎ＋１（ｐ）を新たに算出する。ここで、ｎは繰り返し回数、ｐは入力信号の電力振幅である。ｐはｐ＝（Ｉ^２＋Ｑ^２）（ＩはＩ信号の値、ＱはＱ信号の値）により算出される。補正係数ｈｖ_ｋ（ｐ）（ｋは１以上の整数）（以降、補正係数を代表して表すときｈｖ_ｋ（ｐ）と表す。）は、入力信号とフィードバック信号との差分に応じて繰り返し算出される。なお、ｐは、（Ｉ^２＋Ｑ^２）の替わりに（Ｉ^２＋Ｑ^２）^{（１／２）}を用いて算出した値であっても良い。

図３は演算回路２７の詳細ブロック図である。演算回路２７は既に算出されているｎ番目の補正係数ｈｖ_ｎ（ｐ）から（ｎ＋１）番目の補正係数ｈｖ_ｎ＋１（ｐ）を算出する。演算回路２７は加算部４０、乗算部４２、遅延調整部４１、演算部４４、メモリ部４５を有する。

遅延調整部４１は既に算出されているｎ番目の補正係数ｈｖ_ｎ（ｐ）を一定時間遅延させ、演算タイミングを調整する。乗算部４２はｖ（ｔ）に、更新量のステップサイズパラメータを表すμ_ｖを乗算し、μ_ｖ・ｖ（ｔ）を出力する。ここでｖ（ｔ）は演算部４４から出力される値である。

演算部４４は入力信号ｘ（ｔ）および差分ｅ（ｔ）を受信する。演算部４４は受信した入力信号ｘ（ｔ）、差分ｅ（ｔ）、およびメモリ部４５に記憶する情報に基づいてｖ（ｔ）を演算し乗算部４２に出力する。メモリ部４５は各出力電力Ｐｏｕｔにおける、電力増幅部７のドレイン電圧Ｖｄｓと利得Ｇａｉｎとの関係をテーブルとして記憶する。またメモリ部４５は電力増幅部７の設計上の利得の理想値ｉＧａｉｎを記憶する。加算部４０はμ_ｖ・ｖ（ｔ）とｈｖ_ｎ（ｐ）とを加算し、加算結果をｈｖ_ｎ＋１（ｐ）として出力する。

図４は演算部４４の処理フローを示す図である。図４を用いて演算部４４の処理を詳細に説明する。

演算部４４は遅延調整部２０により遅延時間調整された入力信号ｘ（ｔ）および差分演算器２１から出力される、ｘ（ｔ）とｙ（ｔ）の差分ｅ（ｔ）を受信する（ステップＳ１０）。演算部４４は受信したｘ（ｔ）に基づいてドレイン電圧Ｖｄｓと利得Ｇａｉｎとの関係を示すテーブルをメモリ部４５から読み出す（ステップＳ１１）。演算部４４は差分ｅ（ｔ）およびメモリ部４５に記憶する利得の理想値ｉＧａｉｎに基づいて現在の電力増幅部７の利得Ｇａｉｎを算出する（ステップＳ１２）。演算部４４は算出したＧａｉｎおよび読み出したテーブルから利得ｉＧａｉｎにおけるドレイン電圧と利得Ｇａｉｎにおけるドレイン電圧との差分値をｖ（ｔ）として算出する（ステップＳ１３）。演算部４４は算出したｖ（ｔ）を出力する（ステップＳ１４）。

以上の通り増幅装置４は、演算部４４によりｖ（ｔ）を算出し、ｖ（ｔ）がゼロとなるようにドレイン電圧補正部１４のフィードバック演算を繰り返す。これにより電力増幅部７の利得を理想値ｉＧａｉｎに近づけることが出来る。

図５は各ドレイン電圧での電力増幅部７の出力電力Ｐｏｕｔと利得Ｇａｉｎとの関係を示す図である。図５を用いてメモリ部４５に記憶させるテーブルのパラメータを決定する手順を説明する。

図５において、グラフＶｄｓ１、Ｖｄｓ２、Ｖｄｓ３、Ｖｄｓ４、Ｖｄｓ５はそれぞれ異なるドレイン電圧Ｖｄｓ１、Ｖｄｓ２、Ｖｄｓ３、Ｖｄｓ４、Ｖｄｓ５を印加した場合における、電力増幅部７の出力電力Ｐｏｕｔと利得Ｇａｉｎとの関係を示す。出力電力Ｐｏｕｔ１におけるそれぞれのドレイン電圧での利得を見ると、ドレイン電圧Ｖｄｓ１の場合に利得Ｇａｉｎ１、ドレイン電圧Ｖｄｓ２の場合に利得Ｇａｉｎ２、ドレイン電圧Ｖｄｓ３の場合に利得Ｇａｉｎ３、ドレイン電圧Ｖｄｓ４の場合に利得Ｇａｉｎ４、ドレイン電圧Ｖｄｓ５の場合に利得Ｇａｉｎ５となる。よって図５において出力電力Ｐｏｕｔを固定することにより、ドレイン電圧と利得との関係を得ることが出来る。図３の演算回路２７におけるメモリ部４５は、出力電力Ｐｏｕｔを変えながら取得したドレイン電圧Ｖｄｓと利得Ｇａｉｎとの関係をテーブル情報として記憶する。

なお本実施例では、図３の演算回路２７において、演算部４４にｘ（ｔ）およびｅ（ｔ）を入力しているが、ｅ（ｔ）のみを入力としても良い。ｅ（ｔ）のみを入力とする場合、演算部４４は入力されたｅ（ｔ）およびメモリ部４５に記憶する基準値との演算によってｖ（ｔ）を生成する。生成したｖ（ｔ）を用いることにより、演算回路２７は補正係数ｈｖ_ｎ＋１（ｐ）を算出することが出来る。

図１の説明に戻る。補正制御信号生成部２８は演算回路２７から出力されたｈｖ_ｎ＋１（ｐ）を参照テーブルのパラメータとして記憶する。補正制御信号生成部２８に記憶される参照テーブルの詳細を図６のＣを用いて説明する。

図６のＣはＬＵＴ２４に記録されている参照テーブルの一例である。参照テーブルには、入力信号の電力振幅ｐを量子化した電力振幅ｐ_ｉに対応したアドレス値ｉ（ｉは０〜１０２３の整数）、アドレス値ｉに対応する補正係数ｈｖ（ｐ_ｉ）が記録されている。

図６のＣにおいて、列５６は入力信号の電力振幅ｐを量子化した値ｐ_ｉである。列５７は電力振幅を量子化した値ｐ_ｉに対応して一意的に決まるアドレス値ｉである。列５８はアドレス値ｉに対応して算出された補正係数ｈｖ（ｐ_ｉ）である。前述の通り補正係数ｈｖ（ｐ_ｉ）は、演算回路２７によって逐次算出された値に更新される。

図１の説明に戻る。アドレス生成部２６は歪補償前の入力信号を受信する。アドレス生成部２６は受信した入力信号の電力振幅に基づいてアドレス信号を生成する。アドレス信号は例えば、電力振幅ｐのレベルに応じて定まる１０ビットのアドレス値（０〜１０２３のいずれかの値）を持つ。またアドレス生成部２６は、補正制御信号生成部２８において、補正係数ｈｖ_ｎ（ｐ）を補正係数ｈｖ_ｎ＋１（ｐ）に更新するとき、アドレス信号を遅延出力するための遅延調整部を有する。

補正制御信号生成部２８はアドレス生成部２６から出力されたアドレス値ｉを受信する。補正制御信号生成部２８は受信したアドレス値ｉに対応する補正係数ｈｖ（ｐ_ｉ）を参照テーブルに基づいて選択する。補正制御信号生成部２８は選択した補正係数ｈｖ（ｐ_ｉ）を出力する。

補正用ＤＶＣ２９は補正制御信号生成部２８から出力された補正係数ｈｖ（ｐ_ｉ）に基づいて、補正用ドレイン電圧ΔＶｄｓを生成する。補正用ＤＶＣ２９は補正制御信号生成部２８から出力された補正係数ｈｖ（ｐ_ｉ）をデジタル信号からアナログ信号に変換するデジタルアナログ変換器と、アナログ変換された補正係数を増幅し、補正ドレイン電圧ΔＶｄｓを出力する増幅部とを備える。補正用ＤＶＣ２９の増幅部は第２増幅部の一例である。補正ドレイン電圧ΔＶｄｓは電力増幅部７のドレイン端子に印加するドレイン電圧Ｖｄｓを補正する補正値である。補正用ＤＶＣ２９から出力された補正ドレイン電圧ΔＶｄｓは、結合部１８に出力される。結合部１８はドレイン電圧Ｖｄｓと補正ドレイン電圧ΔＶｄｓとを加算し、加算後の補正されたドレイン電圧を出力する。

電力増幅部７は、出力電力の大きい増幅器である。出力電力が大きくなるほど増幅器を構成するトランジスタのサイズは大きくなる。トランジスタのサイズが大きくなると、トランジスタの寄生容量値は大きくなる場合がある。ドレインバイアスラインの寄生容量値や寄生インダクタンス値が大きくなるほど、入力信号に対する出力信号の応答は遅くなる。この応答のずれが増幅器のメモリ効果として現れる。

入出力間の応答のずれにより、電力増幅部７の利得にばらつきが発生する。メモリ効果による電力増幅部７の利得のばらつきは、電力増幅部７の利得に比べて小さい。電力増幅部７の利得はドレイン電圧の値によって変わる。よって電力増幅部７の利得のばらつきを補正するための補正用ＤＶＣ２９の増幅部の利得は、ドレイン電圧を生成するＤＶＣ１７の増幅部の利得よりも小さくてよい。増幅部の利得が小さいほど、メモリ効果は小さくなる。よって補正用ＤＶＣ２９の利得を小さくすることにより、電力増幅部７のメモリ効果による振幅のばらつきを精度よく補正することが出来る。

結合部１８はＤＶＣ１７から出力されたドレイン電圧Ｖｄｓに、補正用ＤＶＣ２９から出力された補正ドレイン電圧ΔＶｄｓを加算し、補正後のドレイン電圧（Ｖｄｓ＋ΔＶｄｓ）を電力増幅部７のドレイン電圧として出力する。

以上の通り歪補償前の入力信号と歪補償後の入力信号の差分に基づいてドレイン電圧を補正することにより、増幅装置４は電力増幅部７の動的な非線形歪を補償することができる。

ドレイン電圧補正部１４は、差分演算器２１から出力される差分値が一定値以下になってから補正動作を開始するように設計されても良い。歪補償部１３は差分演算器２１から出力される差分値が小さくなるように歪補償処理を繰り返す。よって差分値が一定値以下になってからドレイン電圧補正処理を開始することにより、静的な非線形歪の補償処理と動的な非線形歪の補償処理との処理タイミングをずらすことが出来る。処理タイミングをずらすことにより、一方の補償処理が他方の補償処理のノイズになるのを避けることが出来、補償処理の効率を上げることができる。

図７は本実施例による電力増幅部７の動的な非線形歪を補償した場合の効果を示す図である。図７のＡは動的な非線形歪を補償する前の電力増幅部７の出力電力Ｐｏｕｔと利得Ｇａｉｎとの関係を一定時間測定した図である。図７のＢは動的な非線形歪を補償した後の電力増幅部７の出力電力Ｐｏｕｔと利得Ｇａｉｎとの関係を一定時間測定した図である。

図７のＡより、動的な非線形歪を補償する前は、電力増幅部７の利得はメモリ効果の影響により、利得Ｇを中心にばらついている。これに対し本実施例の通り、ドレイン電圧を補正することにより動的な非線形歪を補償することにより、図７のＢのように電力増幅部７の利得は利得Ｇでほぼ一定となる。

以上の通り歪補償前の入力信号と歪補償後の出力信号の差分に基づいてドレイン電圧を補正することにより、増幅装置４は電力増幅部７の動的な非線形歪を補償することができる。

１ 送信装置
２ ベースバンド信号発生装置
３ Ｓ／Ｐ変換器
４ 増幅装置
５ ＤＡＣ
６ 直交変調部
７ 電力増幅部
８ 方向性結合部
９ アンテナ
１０ ドレイン電圧制御部
１１ ダウンコンバータ
１２ ＡＤＣ
１３ 歪補償部
１４ ドレイン電圧補正部
１５ ＥＮＶ抽出部
１６ 制御信号生成部
１７ ＤＶＣ
１８ 結合部
１９、２０ 遅延調整部
２１ 差分演算器
２２ 演算回路
２３ アドレス生成部
２４ ＬＵＴ
２５ 乗算部
２６ アドレス生成部
２７ 演算回路
２８ 補正制御信号生成部
２９ 補正用ＤＶＣ

Claims (3)

1. ドレイン電圧の電圧値に基づいて入力信号を増幅し送信信号を出力する第１増幅部と、
   該入力信号の電力振幅に対応した、該入力信号の電力振幅と該第１増幅部から出力される該送信信号の電力振幅との差分値に基づいて該入力信号の電力振幅を補正する歪補償部と、
   補正前の入力信号の電力振幅に基づいて該ドレイン電圧を生成するドレイン電圧制御部と、
   該差分値に基づいて該ドレイン電圧を補正するために、
   該入力信号の電力振幅値を出力するアドレス生成部と、
   該差分値と該入力信号の電力振幅に基づいて該第一増幅部の利得を演算し、記憶された目標の利得値に対応する該ドレイン電圧を補正するための補正係数を演算する演算部と、
   該演算部で演算された該補正係数を演算時の該差分値に対応する該第一増幅部の電力振幅値と共に記憶し、該アドレス生成部から出力される電力振幅値に応じて該補正係数を出力する補正制御信号生成部と、
   該補正制御信号生成部から出力された該補正係数を増幅し該ドレイン電圧を補正する補正値を生成する第２増幅部を有するドレイン電圧補正部と
   を有することを特徴とする増幅装置。
2. 該ドレイン電圧補正部は、該差分値が所定値以下になるまで該歪補償部によって該入力信号の電力振幅を補正する歪補償処理を実行した後、該ドレイン電圧の補正処理を開始することを特徴とする請求項１に記載の増幅装置。
3. 該第２増幅部の増幅度は該ドレイン電圧制御部の増幅度よりも小さいことを特徴とする請求項２に記載の増幅装置。