JPWO2010073483A1 - 歪補償増幅器 - Google Patents
歪補償増幅器 Download PDFInfo
- Publication number
- JPWO2010073483A1 JPWO2010073483A1 JP2010543781A JP2010543781A JPWO2010073483A1 JP WO2010073483 A1 JPWO2010073483 A1 JP WO2010073483A1 JP 2010543781 A JP2010543781 A JP 2010543781A JP 2010543781 A JP2010543781 A JP 2010543781A JP WO2010073483 A1 JPWO2010073483 A1 JP WO2010073483A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- distortion
- distortion compensation
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 55
- 230000003321 amplification Effects 0.000 claims abstract description 21
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 21
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 230000006870 function Effects 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 6
- 230000003044 adaptive effect Effects 0.000 description 3
- 230000003446 memory effect Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/105—A non-specified detector of the power of a signal being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
Description
本例の歪補償増幅器において行われる動作の一例を示す。
電力検出部101では入力されたIQディジタル信号の電力(又は、振幅)を検出し、アドレス算出部102ではメモリなどで構成される歪補償テーブル103の参照アドレスが計算される。歪補償テーブル103には、プリディストーション方式で歪補償を行うためのテーブルが格納されており、アドレス算出部102で計算された値に対応した歪補償値をプリディストータ部104へ出力する。
本例の歪補償増幅器において行われる動作の一例を示す。
電力検出部201では入力されたIQディジタル信号の電力(又は、振幅)を検出し、アドレス算出部202ではメモリなどで構成される歪補償テーブル203の参照アドレスが計算される。歪補償テーブル203には、プリディストーション方式で歪補償を行うためのテーブルが格納されており、アドレス算出部202で計算された値に対応した歪補償値をプリディストータ部204へ出力する。
すなわち、レベル検出手段が、増幅対象となる信号のレベルを検出する。歪補償態様記憶手段が、前記レベル検出手段により検出されるレベルに対応した歪補償態様を記憶する。歪付与手段が、前記歪補償態様記憶手段の記憶内容に基づいて、前記レベル検出手段により検出されたレベルに対応した歪補償態様で、前記増幅対象となる信号に対してプリディストーションの歪(予歪)を付与する。増幅手段が、前記歪付与手段によりプリディストーションの歪が付与された信号を増幅する。
フィードバック信号取得手段が、前記増幅手段により増幅された信号について、検波をしてフィードバック信号を取得する。歪レベル検出手段が、前記増幅手段により増幅された信号について、そのフィードバック信号に含まれる歪のレベルを検出する。
制御手段が、歪補償処理の開始時には、前記増幅対象となる信号と前記フィードバック信号取得手段により取得されたフィードバック信号との誤差成分が小さくなるように前記歪補償態様記憶手段の記憶内容を更新する第1の更新処理を行い、前記誤差成分が小さくなって所定の閾値を用いた所定の条件を満たすようになったときには、前記歪レベル検出手段により検出される歪のレベルが小さくなるように前記歪補償態様記憶手段の記憶内容を更新する第2の更新処理を行うように切り替える。
また、歪補償態様記憶手段は、例えば、メモリを用いて構成することができる。
また、歪補償態様としては、種々なものが用いられてもよく、例えば、歪付与手段により付与されるプリディストーションの歪の振幅や位相を制御するための制御値を用いることができる。
また、第1の更新処理における所定の閾値を用いた所定の条件としては、種々なものが用いられてもよく、例えば、前記した誤差成分が十分に小さくなったことが確認されるような条件が設定される。
図1には、本発明の一実施例に係るプリディストーション方式を用いる歪補償付きの増幅器(歪補償増幅器)の構成例を示してある。
本例の歪補償増幅器は、電力検出部1と、アドレス算出部2と、歪補償テーブル3と、プリディストータ部4と、D/Aコンバータ5と、周波数変換部6と、増幅部7と、アンテナ8と、方向性結合器9と、周波数変換部11と、A/Dコンバータ12と、直交検波部13と、フィードバックレベル補正部14と、フィードバック遅延補正部15と、フィードバック位相差補正部16と、FFT部17と、歪帯域電力算出部(歪電力検出部)18と、制御部19を備えている。
本例の歪補償増幅器は、例えば、送信対象となる信号を無線により送信する送信機に設けられる。そして、本例の歪補償増幅器には送信対象となるI成分及びQ成分からなる信号(ディジタルの複素信号)が入力され、この信号が電力検出部1、プリディストータ部4、制御部19に入力される。
アドレス算出部2は、電力検出部1から入力された電力値に基づいて歪補償テーブル3のアドレス値(参照アドレス)を計算して、歪補償テーブル3及び制御部19へ出力する。ここで、本例では、電力値から参照アドレスを計算する式が予めメモリに設定されて記憶されており、この式が計算に使用される。
ここで、本例では、歪補償テーブル3のテーブルには、参照アドレスと歪補償値との対応が記憶されている。
D/Aコンバータ5は、プリディストータ部4から入力された信号をディジタル信号からアナログ信号へ変換して、周波数変換部6へ出力する。
増幅部7は、周波数変換部6から入力された信号を増幅して、アンテナ8へ出力する。ここで、増幅部7から出力される信号は、理想的には、プリディストータ部4で与えられた歪と増幅部7で発生した歪とが打ち消されて、歪の無い信号となる。
アンテナ8は、増幅部7から入力された信号を無線により送信する。
方向性結合器9は、増幅部7からアンテナ8へ出力される信号の一部を取得して、フィードバック信号として、周波数変換部11へ出力する。
A/Dコンバータ12は、周波数変換部11から入力された信号をアナログ信号からディジタル信号へ変換して、直交検波部13及びFFT部17へ出力する。
フィードバックレベル補正部14は、直交検波部13から入力されたI、Qのフィードバック信号のレベルを調整することで、入力信号とフィードバック信号とのレベルの関係を調整して、フィードバック遅延補正部15へ出力する。
フィードバック位相差補正部16は、フィードバック遅延補正部15から入力されたI、Qのフィードバック信号の位相差を調整することで、入力信号とフィードバック信号との位相差の関係を調整して、制御部19へ出力する。
歪帯域電力算出部18は、FFT部17から入力されたデータに基づいて、フィードバック信号に含まれる歪成分の電力(歪電力)の値を算出して、当該算出結果(歪電力の値)を制御部19へ出力する。
なお、本例では、歪の電力を検出する構成としたが、他の構成例として、電力の代わりに、振幅を検出して、その振幅の値を以降の処理で使用する構成が用いられてもよい。
本例の制御部19は、所定の収束カウンタの機能を有している。
まず、歪補償処理が開始されて(ステップS1)、初期の歪補償時には、入出力信号比較方式による歪補償のモード(本例では、第1の制御モード)になり、歪補償制御に使用するフィードバックデータとしてフィードバック位相差補正部16からのデータを選択する(ステップS2)。入出力信号比較モードでは、入力信号とフィードバック信号とを比較して、その誤差成分が小さくなるように歪補償テーブル3を適応制御する。
また、収束カウンタの値と(例えば予めメモリに設定されて記憶された)所定の閾値である収束判定閾値との大小関係を比較することを行い(ステップS5)、収束カウンタの値が収束判定閾値よりも大きくなり(又は、収束判定閾値以上となり、でもよい)、十分に収束したと判断されると、歪電力検出方式による歪補償のモード(本例では、第2の制御モード)へ切り替えてモードを変更する(ステップS6)。なお、他の場合には、入出力信号比較モードの処理を続けて行う。
また、歪電力検出モードでは、(例えば、送信信号の)周波数の変更や、送信レベルの変更等といった所定の状況に変化があったか否かを監視して判定し、所定の状況に変化があったことを判定した場合には(ステップS7)、収束カウンタの値を0にクリアして(ステップS8)、入出力信号比較モード(本例では、第1の制御モード)へ切り替えて、その処理へ戻る(ステップS2の処理へ戻る)。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
5、105、205・・D/Aコンバータ、 6、11、106、111、206、211・・周波数変換部、 7、107、207・・増幅部、 8、108、208・・アンテナ、 9、109、209・・方向性結合器、 12、112、212・・A/Dコンバータ、 13、213・・直交検波部、 14、214・・フィードバックレベル補正部、 15、215・・フィードバック遅延補正部、 16、216・・フィードバック位相差補正部、 17、113・・FFT部、 18、114・・歪帯域電力算出部、
19、115、217・・制御部、
Claims (6)
- プリディストーション方式により歪補償を行う歪補償増幅器において、
増幅対象となる信号のレベルを検出するレベル検出手段と、
前記レベル検出手段により検出されるレベルに対応した歪補償態様を記憶する歪補償態様記憶手段と、
前記歪補償態様記憶手段の記憶内容に基づいて、前記レベル検出手段により検出されたレベルに対応した歪補償態様で、前記増幅対象となる信号に対してプリディストーションの歪を付与する歪付与手段と、
前記歪付与手段によりプリディストーションの歪が付与された信号を増幅する増幅手段と、
前記増幅手段により増幅された信号について検波をしてフィードバック信号を取得するフィードバック信号取得手段と、
前記増幅手段により増幅された信号についてそのフィードバック信号に含まれる歪のレベルを検出する歪レベル検出手段と、
歪補償処理の開始時には、前記増幅対象となる信号と前記フィードバック信号取得手段により取得されたフィードバック信号との誤差成分が小さくなるように前記歪補償態様記憶手段の記憶内容を更新する第1の更新処理を行い、前記誤差成分が小さくなって所定の閾値を用いた所定の条件を満たすようになったときには、前記歪レベル検出手段により検出される歪のレベルが小さくなるように前記歪補償態様記憶手段の記憶内容を更新する第2の更新処理を行うように切り替える制御手段と、
を備えたことを特徴とする歪補償増幅器。 - 請求項1に記載の歪補償増幅器において、
前記制御手段は、初期の歪補償時には、前記第1の更新処理を行い、前記誤差成分と所定の第1閾値との大小関係を比較して、前記誤差成分が前記第1閾値より小さい又は前記第1閾値以下という第1条件を満たさないと判定された場合には、所定のカウンタの値を0にクリアして前記第1の更新処理を続けて行い、前記第1条件を満たすと判定された場合には、前記カウンタの値に1を加えた後に前記カウンタの値と所定の第2閾値との大小関係を比較して、前記カウンタの値が前記第2閾値より大きい又は前記第2閾値以上という第2条件を満たすと判定された場合には、前記第2の更新処理を行うように切り替え、前記第2条件を満たさないと判定された場合には、前記第1の更新処理を続けて行う、
ことを特徴とする歪補償増幅器。 - 請求項2に記載の歪補償増幅器において、
前記制御手段は、前記第2の更新処理において、所定の状況に変化があったか否かを監視して判定し、所定の状況に変化があったと判定された場合には、前記カウンタの値を0にクリアして前記第1の更新処理を行うように切り替える、
ことを特徴とする歪補償増幅器。 - 請求項1に記載の歪補償増幅器において、
増幅対象となるI、Qの入力信号の電力値を検出する電力検出部と、
前記電力検出部により検出された電力値に基づく参照アドレスを計算するアドレス算出部と、
参照アドレスと歪補償値であるI、Qの補償信号との対応を記憶し、前記アドレス算出部により計算された参照アドレスに対応した歪補償値を出力する歪補償テーブルと、
前記歪補償テーブルから出力される歪補償値と入力信号との複素乗算を行うことで、入力信号に対してプリディストーションの歪を付与するプリディストータ部と、
前記プリディストータ部により歪が付与された信号をディジタル信号からアナログ信号へ変換するD/Aコンバータと、
前記D/Aコンバータにより変換された信号を無線周波数帯の信号へ周波数変換する第1周波数変換部と、
前記第1周波数変換部により周波数変換された信号を増幅する増幅部と、
前記増幅部により増幅された信号の一部を取得する方向性結合器と、
前記方向性結合器により取得された信号を中間周波数帯の信号へ周波数変換する第2周波数変換部と、
前記第2周波数変換部により周波数変換された信号をアナログ信号からディジタル信号へ変換するA/Dコンバータと、
前記A/Dコンバータにより変換された信号を直交検波してI、Qのフィードバック信号を得る直交検波部と、
前記直交検波部により得られたフィードバック信号のレベルを調整することで、入力信号とフィードバック信号とのレベルの関係を調整するフィードバックレベル補正部と、
前記直交検波部により得られたフィードバック信号の遅延を調整することで、入力信号とフィードバック信号との遅延の関係を調整するフィードバック遅延補正部と、
前記直交検波部により得られたフィードバック信号の位相差を調整することで、入力信号とフィードバック信号との位相差の関係を調整するフィードバック位相差補正部と、
前記A/Dコンバータにより変換された信号に対してFFT処理を行うことで、当該信号を時間データから周波数軸データへ変換するFFT部と、
前記FFT部により変換された周波数軸データに基づいて、フィードバック信号に含まれる歪成分の電力値を算出する歪帯域電力算出部と、
入力信号とフィードバック信号との誤差成分が小さくなるように前記歪補償テーブルの内容を更新する第1の更新処理と、前記歪帯域電力算出部により算出される歪成分の電力値が小さくなるように前記歪補償テーブルの内容を更新する第2の更新処理とを、状況に応じて選択して切り替える制御部と、
を備え、
前記レベル検出手段は前記電力検出部の機能により構成され、前記歪補償態様記憶手段は前記歪補償テーブルの機能により構成され、前記歪付与手段は前記プリディストータ部の機能により構成され、前記増幅手段は前記増幅部の機能により構成され、前記フィードバック信号取得手段は前記方向性結合器、前記第2周波数変換部、前記A/Dコンバータ、前記直交検波部、前記フィードバックレベル補正部、前記フィードバック遅延補正部及び前記フィードバック位相差補正部の機能により構成され、前記歪レベル検出手段は前記方向性結合器、前記第2周波数変換部、前記A/Dコンバータ、前記FFT部及び前記歪帯域電力算出部の機能により構成され、前記制御手段は前記制御部の機能により構成される、
ことを特徴とする歪補償増幅器。 - 請求項2に記載の歪補償増幅器において、
増幅対象となるI、Qの入力信号の電力値を検出する電力検出部と、
前記電力検出部により検出された電力値に基づく参照アドレスを計算するアドレス算出部と、
参照アドレスと歪補償値であるI、Qの補償信号との対応を記憶し、前記アドレス算出部により計算された参照アドレスに対応した歪補償値を出力する歪補償テーブルと、
前記歪補償テーブルから出力される歪補償値と入力信号との複素乗算を行うことで、入力信号に対してプリディストーションの歪を付与するプリディストータ部と、
前記プリディストータ部により歪が付与された信号をディジタル信号からアナログ信号へ変換するD/Aコンバータと、
前記D/Aコンバータにより変換された信号を無線周波数帯の信号へ周波数変換する第1周波数変換部と、
前記第1周波数変換部により周波数変換された信号を増幅する増幅部と、
前記増幅部により増幅された信号の一部を取得する方向性結合器と、
前記方向性結合器により取得された信号を中間周波数帯の信号へ周波数変換する第2周波数変換部と、
前記第2周波数変換部により周波数変換された信号をアナログ信号からディジタル信号へ変換するA/Dコンバータと、
前記A/Dコンバータにより変換された信号を直交検波してI、Qのフィードバック信号を得る直交検波部と、
前記直交検波部により得られたフィードバック信号のレベルを調整することで、入力信号とフィードバック信号とのレベルの関係を調整するフィードバックレベル補正部と、
前記直交検波部により得られたフィードバック信号の遅延を調整することで、入力信号とフィードバック信号との遅延の関係を調整するフィードバック遅延補正部と、
前記直交検波部により得られたフィードバック信号の位相差を調整することで、入力信号とフィードバック信号との位相差の関係を調整するフィードバック位相差補正部と、
前記A/Dコンバータにより変換された信号に対してFFT処理を行うことで、当該信号を時間データから周波数軸データへ変換するFFT部と、
前記FFT部により変換された周波数軸データに基づいて、フィードバック信号に含まれる歪成分の電力値を算出する歪帯域電力算出部と、
入力信号とフィードバック信号との誤差成分が小さくなるように前記歪補償テーブルの内容を更新する第1の更新処理と、前記歪帯域電力算出部により算出される歪成分の電力値が小さくなるように前記歪補償テーブルの内容を更新する第2の更新処理とを、状況に応じて選択して切り替える制御部と、
を備え、
前記レベル検出手段は前記電力検出部の機能により構成され、前記歪補償態様記憶手段は前記歪補償テーブルの機能により構成され、前記歪付与手段は前記プリディストータ部の機能により構成され、前記増幅手段は前記増幅部の機能により構成され、前記フィードバック信号取得手段は前記方向性結合器、前記第2周波数変換部、前記A/Dコンバータ、前記直交検波部、前記フィードバックレベル補正部、前記フィードバック遅延補正部及び前記フィードバック位相差補正部の機能により構成され、前記歪レベル検出手段は前記方向性結合器、前記第2周波数変換部、前記A/Dコンバータ、前記FFT部及び前記歪帯域電力算出部の機能により構成され、前記制御手段は前記制御部の機能により構成される、
ことを特徴とする歪補償増幅器。 - 請求項3に記載の歪補償増幅器において、
増幅対象となるI、Qの入力信号の電力値を検出する電力検出部と、
前記電力検出部により検出された電力値に基づく参照アドレスを計算するアドレス算出部と、
参照アドレスと歪補償値であるI、Qの補償信号との対応を記憶し、前記アドレス算出部により計算された参照アドレスに対応した歪補償値を出力する歪補償テーブルと、
前記歪補償テーブルから出力される歪補償値と入力信号との複素乗算を行うことで、入力信号に対してプリディストーションの歪を付与するプリディストータ部と、
前記プリディストータ部により歪が付与された信号をディジタル信号からアナログ信号へ変換するD/Aコンバータと、
前記D/Aコンバータにより変換された信号を無線周波数帯の信号へ周波数変換する第1周波数変換部と、
前記第1周波数変換部により周波数変換された信号を増幅する増幅部と、
前記増幅部により増幅された信号の一部を取得する方向性結合器と、
前記方向性結合器により取得された信号を中間周波数帯の信号へ周波数変換する第2周波数変換部と、
前記第2周波数変換部により周波数変換された信号をアナログ信号からディジタル信号へ変換するA/Dコンバータと、
前記A/Dコンバータにより変換された信号を直交検波してI、Qのフィードバック信号を得る直交検波部と、
前記直交検波部により得られたフィードバック信号のレベルを調整することで、入力信号とフィードバック信号とのレベルの関係を調整するフィードバックレベル補正部と、
前記直交検波部により得られたフィードバック信号の遅延を調整することで、入力信号とフィードバック信号との遅延の関係を調整するフィードバック遅延補正部と、
前記直交検波部により得られたフィードバック信号の位相差を調整することで、入力信号とフィードバック信号との位相差の関係を調整するフィードバック位相差補正部と、
前記A/Dコンバータにより変換された信号に対してFFT処理を行うことで、当該信号を時間データから周波数軸データへ変換するFFT部と、
前記FFT部により変換された周波数軸データに基づいて、フィードバック信号に含まれる歪成分の電力値を算出する歪帯域電力算出部と、
入力信号とフィードバック信号との誤差成分が小さくなるように前記歪補償テーブルの内容を更新する第1の更新処理と、前記歪帯域電力算出部により算出される歪成分の電力値が小さくなるように前記歪補償テーブルの内容を更新する第2の更新処理とを、状況に応じて選択して切り替える制御部と、
を備え、
前記レベル検出手段は前記電力検出部の機能により構成され、前記歪補償態様記憶手段は前記歪補償テーブルの機能により構成され、前記歪付与手段は前記プリディストータ部の機能により構成され、前記増幅手段は前記増幅部の機能により構成され、前記フィードバック信号取得手段は前記方向性結合器、前記第2周波数変換部、前記A/Dコンバータ、前記直交検波部、前記フィードバックレベル補正部、前記フィードバック遅延補正部及び前記フィードバック位相差補正部の機能により構成され、前記歪レベル検出手段は前記方向性結合器、前記第2周波数変換部、前記A/Dコンバータ、前記FFT部及び前記歪帯域電力算出部の機能により構成され、前記制御手段は前記制御部の機能により構成される、
ことを特徴とする歪補償増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010543781A JP5124655B2 (ja) | 2008-12-22 | 2009-11-20 | 歪補償増幅器 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008325004 | 2008-12-22 | ||
JP2008325004 | 2008-12-22 | ||
PCT/JP2009/006264 WO2010073483A1 (ja) | 2008-12-22 | 2009-11-20 | 歪補償増幅器 |
JP2010543781A JP5124655B2 (ja) | 2008-12-22 | 2009-11-20 | 歪補償増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010073483A1 true JPWO2010073483A1 (ja) | 2012-06-07 |
JP5124655B2 JP5124655B2 (ja) | 2013-01-23 |
Family
ID=42287142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010543781A Expired - Fee Related JP5124655B2 (ja) | 2008-12-22 | 2009-11-20 | 歪補償増幅器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8514019B2 (ja) |
JP (1) | JP5124655B2 (ja) |
WO (1) | WO2010073483A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012060375A (ja) * | 2010-09-08 | 2012-03-22 | Nec Casio Mobile Communications Ltd | 携帯端末および位相偏差量調整方法 |
JP5246282B2 (ja) * | 2011-02-23 | 2013-07-24 | 株式会社ニコン | 撮像装置及び位相調整装置 |
JP5907795B2 (ja) * | 2011-12-19 | 2016-04-26 | 三菱電機株式会社 | 送受信モジュール |
US8995571B2 (en) * | 2013-03-14 | 2015-03-31 | Analog Devices Global | Baseband digital pre-distortion architecture |
US10038503B2 (en) * | 2014-08-13 | 2018-07-31 | Xilinx, Inc. | Adaptive optical channel compensation |
JP2017098685A (ja) | 2015-11-20 | 2017-06-01 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP2017118199A (ja) * | 2015-12-21 | 2017-06-29 | 富士通株式会社 | 歪補償装置および歪補償方法 |
TWI783459B (zh) * | 2021-04-23 | 2022-11-11 | 瑞昱半導體股份有限公司 | 發送器電路、補償值校正裝置與同相與正交不平衡補償值校正方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6275685B1 (en) * | 1998-12-10 | 2001-08-14 | Nortel Networks Limited | Linear amplifier arrangement |
JP4394409B2 (ja) * | 2003-09-25 | 2010-01-06 | 株式会社日立国際電気 | プリディストーション方式歪補償機能付き増幅器 |
JP2007195056A (ja) * | 2006-01-20 | 2007-08-02 | Matsushita Electric Ind Co Ltd | 歪み補償装置及び歪み補償方法 |
JP2007214947A (ja) * | 2006-02-10 | 2007-08-23 | Matsushita Electric Ind Co Ltd | デジタル前置歪補償回路 |
JP4617265B2 (ja) | 2006-02-14 | 2011-01-19 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
-
2009
- 2009-11-20 US US13/140,159 patent/US8514019B2/en active Active
- 2009-11-20 JP JP2010543781A patent/JP5124655B2/ja not_active Expired - Fee Related
- 2009-11-20 WO PCT/JP2009/006264 patent/WO2010073483A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP5124655B2 (ja) | 2013-01-23 |
US20110298536A1 (en) | 2011-12-08 |
WO2010073483A1 (ja) | 2010-07-01 |
US8514019B2 (en) | 2013-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5124655B2 (ja) | 歪補償増幅器 | |
JP5071370B2 (ja) | 歪補償装置及び方法 | |
JP5742186B2 (ja) | 増幅装置 | |
US8022763B2 (en) | Amplifier failure detection apparatus | |
JP5811929B2 (ja) | 無線装置、歪補償方法、及び歪補償プログラム | |
US8204454B2 (en) | Distortion compensator apparatus, amplifier apparatus, transmitter, and method of compensating distortion | |
JP2005333353A (ja) | プリディストータ | |
JP2015026968A (ja) | 歪補償装置および歪補償方法 | |
JP6209925B2 (ja) | 歪補償装置および歪補償方法 | |
JP2008131186A (ja) | 電力増幅器 | |
JP2005151119A (ja) | 歪補償装置 | |
JP5488073B2 (ja) | 無線装置、歪補償装置及び歪補償方法 | |
JP2006270797A (ja) | 歪み補償装置及び歪み補償方法 | |
JP2003078360A (ja) | 歪み補償装置 | |
JP5672728B2 (ja) | 無線装置、歪補償装置及び歪補償方法 | |
JP5316325B2 (ja) | 歪補償回路、及びこれを用いた無線送信装置、歪補償方法 | |
US9590827B2 (en) | Distortion compensation apparatus, wireless communication system, and distortion compensation method | |
JP2012065220A (ja) | 適応プリディストータ | |
JP2006279775A (ja) | 歪み補償装置及び歪み補償方法 | |
JP5040924B2 (ja) | 歪補償装置 | |
JP2011135143A (ja) | プリディストーション方式の歪補償装置 | |
JP4063628B2 (ja) | 歪補償装置 | |
JP2016046725A (ja) | 歪補償方法、歪補償装置、及び歪補償プログラム | |
JP2008219674A (ja) | 前置歪補償装置およびその伝達関数決定方法 | |
JP2009089118A (ja) | 歪補償装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5124655 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |