JP2007214947A - デジタル前置歪補償回路 - Google Patents
デジタル前置歪補償回路 Download PDFInfo
- Publication number
- JP2007214947A JP2007214947A JP2006033400A JP2006033400A JP2007214947A JP 2007214947 A JP2007214947 A JP 2007214947A JP 2006033400 A JP2006033400 A JP 2006033400A JP 2006033400 A JP2006033400 A JP 2006033400A JP 2007214947 A JP2007214947 A JP 2007214947A
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- polynomial approximation
- unit
- distortion
- input level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】従来の多項式近似方式デジタル前置歪補償回路は、メモリ量が少ないという利点はあったが、非線形性が強いパワーアンプの場合は有限の多項式では近似出来なくなり、歪補償量が減少するという課題があった。また、従来のLUT方式デジタル前置歪補償回路は、離散的にパワーアンプの特性そのものをメモリに蓄えるため、非線形性が強いパワーアンプでも歪の補償が出来るが、メモリ量が大きくなるために、メモリ呼び出し時間の増加に伴う反応時間の遅れが発生するという課題があった。
【解決手段】パワーアンプの入力レベル−Gain特性、入力レベル−位相特性で非線形性が強い区間とそうでない区間を抽出し、非線形性が強い区間にはLUT方式を、そうでない区間には多項式近似方式を適用することで、非線形性が強いパワーアンプでも、歪補償量が大きく、かつ、メモリ量を削減し、高速動作が可能なデジタル前置歪補償回路が得られる。
【選択図】図1
【解決手段】パワーアンプの入力レベル−Gain特性、入力レベル−位相特性で非線形性が強い区間とそうでない区間を抽出し、非線形性が強い区間にはLUT方式を、そうでない区間には多項式近似方式を適用することで、非線形性が強いパワーアンプでも、歪補償量が大きく、かつ、メモリ量を削減し、高速動作が可能なデジタル前置歪補償回路が得られる。
【選択図】図1
Description
本発明は増幅器(以下パワーアンプという。)の歪を補償する、デジタル前置歪補償回路に関するものである。
従来、デジタル前置歪補償回路では、一般的にルックアップテーブル(LUT)方式もしくは多項式近似方式が用いられている。多項式近似方式は、非線形素子であるパワーアンプの入力レベル−Gain特性、入力レベル−位相特性を一つの多項式で近似し、その係数をメモリに書き込んでおき、入力レベルに応じて、多項式から近似解を導き、その逆特性を出力することでパワーアンプの歪を補償するものである。また、LUT方式は、非線形素子であるパワーアンプの入力レベル−Gain特性、入力レベル−位相特性を各入力レベルごとに対応した離散的値として、テーブルを作成し、メモリにこれを書き込んでおき、入力レベルに応じて、テーブルを読み出し、その逆特性を出力し、前置歪を作成することでパワーアンプの歪を補償するものである(特許文献1参照)。
図3は、従来の多項式近似方式のデジタル歪補償の構成を示しており、メモリ1と、D/Aコンバータ2と、パワーアンプ3と、分配器4と、A/Dコンバータ5と、多項式近似部6とから構成されている。パワーアンプ3で歪んだ信号が、分配器4で分配後、A/Dコンバータ5でデジタル信号に変換され、多項式近似部6に入力される。多項式近似部6には無歪の送信変調信号も入力され、多項式近似部6では、この2つの入力信号の差分が最小になるように、非線形素子であるパワーアンプの入力レベル−Gain特性、入力レベル−位相特性を一つの多項式で近似し、その係数をメモリ1に書き込んでおき、入力レベルに応じて、多項式から近似解を導き、その逆特性を出力することでパワーアンプ3の歪を補償する。
図5は従来の多項式近似方式での動作特性とメモリ使用について示す。
ここでは、パワーアンプ出力の入力レベル対Gain特性を例に示した。多項式に近似する方法は、適当な想定式とパワーアンプ出力の入力レベル−Gain特性、入力レベル−位相特性を比較し、その差分をもっとも小さくなるように係数を追い込んでいくという、最小2乗法が一般的である。これによって、パワーアンプ出力の入力レベル−Gain特性、入力レベル−位相特性が多項式近似出来る。期待する補償後の特性は図5に示す単なる直線であるので、前述のパワーアンプ出力の入力レベル−Gain特性、入力レベル−位相特性さえ多項式近似できれば、図5に示すアンプ逆特性は多項式により容易に算出できる。ここでは7次の多項式Y=aX7+bX5+cX3+dXを用いた例を示した。この場合、メモリ量はa,b,c,dの4ポイントで済む。次数を増やすほど正確なアンプ特性の表現が可能になり、歪補償量も改善していくが、大きすぎると計算時間が増えてしまうので、通常は実験などにより、何次までの次数が必要かを検証して、次数を決定している。パワーアンプがこのような非線形性を示すのは、デバイスの入力容量が入力レベルで変化してしまうというのが、一般的に知られた理由である。また、デバイスの飽和出力に近づくにつれ、入力レベル−Gain特性、入力レベル−位相特性の変化も大きくなる(非線形性=歪が増加する)が、同時に、効率は良くなっていく。パワーアンプでは、効率が重要視されるため、出来る限り飽和出力付近で使用することが望まれる。すなわち、非線形性の大きいところで使用されるために、なんらかの歪補償が必須となるのである。
図4は、従来のLUT方式のデジタル歪補償の構成を示しており、メモリ1と、D/Aコンバータ2と、パワーアンプ3と、分配器4とA/Dコンバータ5とLUT作成部7とから構成されている。パワーアンプ3で歪んだ信号が、分配器4で分配した後、A/Dコンバータ5でデジタル信号に変換され、LUT作成部7に入力される。LUT作成部7には無歪の送信変調信号も入力され、LUT作成部7では、上記2つの入力信号の差分が最小になるように、非線形素子であるパワーアンプの入力レベル−Gain特性、入力レベル−位相特性を各入力レベルごとに対応した離散的値として、テーブルを作成し、メモリにこれを書き込んでおき、入力レベルに応じてテーブルを読み出し、その逆特性を出力し、前置歪を作成することでパワーアンプの歪を補償する。
図6に従来のLUT方式での動作特性とメモリ使用について示す。
パワーアンプ出力の入力レベル対Gain特性を例に示した。多段アンプでは、各アンプを飽和付近で使用したいということから、図5のような特性を、直列に何段も重ねていく。これによって、図6のように非線形の強い(歪の大きい)アンプになってしまう。各入力レベル(Pin1〜Pin128)に対する補償値をa1〜a128とする。多項式近似方式に比べ、逆特性の算出は容易であり、例えば、ある入力レベルPin1のときのアンプのGainが、補償後の期待値より2dB低いとしたら、その入力レベルに対応したテーブルに、+2dBと書き込むだけである。
次に、Pin1の入力信号が来た際には、+2dBという値をテーブルから読み出し、その分だけ入力信号を変化させることで、補償後の期待する特性(歪無し)=補償値−アンプという式で得られる歪(ずれ)が+2dB-2dB=0dB(期待値)となり、歪を除去した信号が得られる。ここでは、一般的な128ポイントで説明したが、ポイント数が多いほど、より正確な歪補償が可能である。
特開平6−310947号公報
図5は従来の多項式近似方式での動作特性とメモリ使用について示す。
ここでは、パワーアンプ出力の入力レベル対Gain特性を例に示した。多項式に近似する方法は、適当な想定式とパワーアンプ出力の入力レベル−Gain特性、入力レベル−位相特性を比較し、その差分をもっとも小さくなるように係数を追い込んでいくという、最小2乗法が一般的である。これによって、パワーアンプ出力の入力レベル−Gain特性、入力レベル−位相特性が多項式近似出来る。期待する補償後の特性は図5に示す単なる直線であるので、前述のパワーアンプ出力の入力レベル−Gain特性、入力レベル−位相特性さえ多項式近似できれば、図5に示すアンプ逆特性は多項式により容易に算出できる。ここでは7次の多項式Y=aX7+bX5+cX3+dXを用いた例を示した。この場合、メモリ量はa,b,c,dの4ポイントで済む。次数を増やすほど正確なアンプ特性の表現が可能になり、歪補償量も改善していくが、大きすぎると計算時間が増えてしまうので、通常は実験などにより、何次までの次数が必要かを検証して、次数を決定している。パワーアンプがこのような非線形性を示すのは、デバイスの入力容量が入力レベルで変化してしまうというのが、一般的に知られた理由である。また、デバイスの飽和出力に近づくにつれ、入力レベル−Gain特性、入力レベル−位相特性の変化も大きくなる(非線形性=歪が増加する)が、同時に、効率は良くなっていく。パワーアンプでは、効率が重要視されるため、出来る限り飽和出力付近で使用することが望まれる。すなわち、非線形性の大きいところで使用されるために、なんらかの歪補償が必須となるのである。
図4は、従来のLUT方式のデジタル歪補償の構成を示しており、メモリ1と、D/Aコンバータ2と、パワーアンプ3と、分配器4とA/Dコンバータ5とLUT作成部7とから構成されている。パワーアンプ3で歪んだ信号が、分配器4で分配した後、A/Dコンバータ5でデジタル信号に変換され、LUT作成部7に入力される。LUT作成部7には無歪の送信変調信号も入力され、LUT作成部7では、上記2つの入力信号の差分が最小になるように、非線形素子であるパワーアンプの入力レベル−Gain特性、入力レベル−位相特性を各入力レベルごとに対応した離散的値として、テーブルを作成し、メモリにこれを書き込んでおき、入力レベルに応じてテーブルを読み出し、その逆特性を出力し、前置歪を作成することでパワーアンプの歪を補償する。
図6に従来のLUT方式での動作特性とメモリ使用について示す。
パワーアンプ出力の入力レベル対Gain特性を例に示した。多段アンプでは、各アンプを飽和付近で使用したいということから、図5のような特性を、直列に何段も重ねていく。これによって、図6のように非線形の強い(歪の大きい)アンプになってしまう。各入力レベル(Pin1〜Pin128)に対する補償値をa1〜a128とする。多項式近似方式に比べ、逆特性の算出は容易であり、例えば、ある入力レベルPin1のときのアンプのGainが、補償後の期待値より2dB低いとしたら、その入力レベルに対応したテーブルに、+2dBと書き込むだけである。
次に、Pin1の入力信号が来た際には、+2dBという値をテーブルから読み出し、その分だけ入力信号を変化させることで、補償後の期待する特性(歪無し)=補償値−アンプという式で得られる歪(ずれ)が+2dB-2dB=0dB(期待値)となり、歪を除去した信号が得られる。ここでは、一般的な128ポイントで説明したが、ポイント数が多いほど、より正確な歪補償が可能である。
しかしながら、前記従来の多項式近似方式においては、図5に示すように、メモリ量が少ないという利点はあったが、非線形性が強いパワーアンプの場合、有限の多項式では近似出来なくなり、その結果歪補償量が減少するという課題があった。また、前記従来のLUT方式においては、図6に示すように、離散的にパワーアンプの特性そのものをメモリに蓄えるために、非線形性が強いパワーアンプでも歪の補償が出来るが、メモリ量が大きくなり、そのためにコストの増大や、メモリ呼び出し時間の増加に伴う反応時間の遅れが発生するという課題があった。
本発明は、上記従来の課題を解決するものであり、パワーアンプの入力レベル−Gain特性、入力レベル−位相特性で非線形性が強い区間とそうでない区間を抽出し、非線形性が強い区間にはLUT方式を適用し、そうでない区間には多項式近似方式を適用することで、非線形性が強いパワーアンプでも歪補償量を大きくすることができ、かつ、メモリ量を削減することが可能なデジタル前置歪補償回路を提供することを目的とする。
本発明は、上記従来の課題を解決するものであり、パワーアンプの入力レベル−Gain特性、入力レベル−位相特性で非線形性が強い区間とそうでない区間を抽出し、非線形性が強い区間にはLUT方式を適用し、そうでない区間には多項式近似方式を適用することで、非線形性が強いパワーアンプでも歪補償量を大きくすることができ、かつ、メモリ量を削減することが可能なデジタル前置歪補償回路を提供することを目的とする。
上記問題を解決するために本発明のデジタル前置歪補償回路は、増幅器の歪みの逆特性を作成することにより、逆特性を使用して増幅器の歪んだ信号を打ち消して非線形性のある増幅器の歪みを補償することが可能なデジタル前置歪補償回路であって、前記逆特性を多項式で近似して作成する多項式近似部と、増幅器の入力レベルに対応したテーブルを用いて逆特性を作成するルックアップテーブル作成部と、歪みのある信号および無歪の信号を、前記多項式近似部とルックアップテーブル作成部の両方に入力し、その出力を比較する比較器と、
前記比較器から出力された信号によって前記多項式近似部またはルックアップテーブル作成部のいずれかを使用するかを判定し抽出するブロック抽出部と、前記ブロック抽出部により抽出された前記多項式近似部とルックアップテーブル作成部の出力を合成する合成器とを有することを特徴としたデジタル前置歪補償回路である。
また、前記ブロック抽出部は、比較器が出力した信号の波形を複数の区間に分けて、波形の特性により区間ごとに多項式近似部またはルックアップテーブル作成部のいずれか使用することを判定することを特徴とし、また、前記波形の特性が非線形性である場合はルックアップテーブル作成部を使用し、前記波形の特性が非線形性でない場合は多項式近似部を使用することを特徴としたデジタル前置歪補償回路である。
以上により、パワーアンプの入力レベル−Gain特性、入力レベル−位相特性で非線形性が強い区間とそうでない区間を抽出し、非線形性が強い区間にはLUT方式を、そうでない区間には多項式近似方式を適用することで、非線形性が強いパワーアンプでも、歪補償量が大きく、かつ、メモリ量を削減し、高速動作が可能なデジタル前置歪補償回路が得られる。
前記比較器から出力された信号によって前記多項式近似部またはルックアップテーブル作成部のいずれかを使用するかを判定し抽出するブロック抽出部と、前記ブロック抽出部により抽出された前記多項式近似部とルックアップテーブル作成部の出力を合成する合成器とを有することを特徴としたデジタル前置歪補償回路である。
また、前記ブロック抽出部は、比較器が出力した信号の波形を複数の区間に分けて、波形の特性により区間ごとに多項式近似部またはルックアップテーブル作成部のいずれか使用することを判定することを特徴とし、また、前記波形の特性が非線形性である場合はルックアップテーブル作成部を使用し、前記波形の特性が非線形性でない場合は多項式近似部を使用することを特徴としたデジタル前置歪補償回路である。
以上により、パワーアンプの入力レベル−Gain特性、入力レベル−位相特性で非線形性が強い区間とそうでない区間を抽出し、非線形性が強い区間にはLUT方式を、そうでない区間には多項式近似方式を適用することで、非線形性が強いパワーアンプでも、歪補償量が大きく、かつ、メモリ量を削減し、高速動作が可能なデジタル前置歪補償回路が得られる。
本発明のデジタル前置歪補償回路は上記構成を有し、パワーアンプの入力レベル−Gain特性、入力レベル−位相特性で非線形性が強い区間とそうでない区間を抽出し、非線形性が強い区間にはLUT方式を、そうでない区間には多項式近似方式を適用することで、非線形性が強いパワーアンプでも、歪補償量が大きく、かつ、メモリ量を削減し、高速動作が可能になるという利点がある。
以下、本発明をするための最良の形態を、図面を参照しながら説明する。
(実施の形態1)
図1は、本発明における実施の形態1の構成図である。この装置は、メモリ1と、D/Aコンバータ2と、パワーアンプ3と、分配器4と、A/Dコンバータ5と、多項式近似部6と、LUT作成部7と、比較器8と、ブロック抽出部9と、合成器10とから構成されている。パワーアンプ3で歪んだ信号が分配器4で分配された後、A/Dコンバータ5でデジタル信号に変換され、多項式近似部6およびLUT作成部7に入力される。多項式近似部6およびLUT作成部7には無歪の送信変調信号も入力される。多項式近似部6では、この2つの入力信号の差分が最小になるように非線形素子であるパワーアンプの入力レベル−Gain特性、入力レベル−位相特性を一つの多項式で近似し、その係数をメモリ1に書き込んでおき、入力レベルに応じて多項式から近似解を導き、その逆特性を出力する。
同様に、LUT作成部7では、この2つの入力信号の差分が最小になるように、非線形素子であるパワーアンプの入力レベル−Gain特性、入力レベル−位相特性を決定する。そして入力レベルごとに対応した離散的値として、テーブルを作成し、メモリにこれを書き込んでおき、入力レベルに応じてテーブルを読み出し、その逆特性を出力する。この多項式近似部6とLUT作成部7の出力は、比較器8に入力され、多項式近似方式とLUT方式をそれぞれ単独で適用した場合の誤差を、入力区間を数区間に区分し算出する。その結果を、ブロック抽出部9に送り、どの区間で多項式近似方式を使うか、どの区間ではLUT方式を使うかをブロック抽出部9が判定する。ここでいう誤差については、通常、デジタル前置歪補償回路を含む装置セットの歪のスペック値にしておき、補償後の歪レベル(これが誤差分に相当する)まで算出できるので、例えば-52dBcを歪のスペック値と決めれば、それ以上歪を落とせる区間は多項式を適用し、落とせない区間はLUTを適用することができる。
多項式近似部6とLUT作成部7にこの判定結果を指示し、ブロック抽出部9からの指示に従い、各区間で多項式近似部6とLUT作成部7が、それぞれの該当区間のメモリを参照し、合成器10に出力をする。合成器10では、2つの入力をつなぎ合わせ、D/Aコンバータ2に逆歪特性を出力することでパワーアンプ3の歪を補償する。これによって、歪補償量を劣化させること無く、読み出すメモリを最小限にすることで、高速化を図ることが出来る。
図1は、本発明における実施の形態1の構成図である。この装置は、メモリ1と、D/Aコンバータ2と、パワーアンプ3と、分配器4と、A/Dコンバータ5と、多項式近似部6と、LUT作成部7と、比較器8と、ブロック抽出部9と、合成器10とから構成されている。パワーアンプ3で歪んだ信号が分配器4で分配された後、A/Dコンバータ5でデジタル信号に変換され、多項式近似部6およびLUT作成部7に入力される。多項式近似部6およびLUT作成部7には無歪の送信変調信号も入力される。多項式近似部6では、この2つの入力信号の差分が最小になるように非線形素子であるパワーアンプの入力レベル−Gain特性、入力レベル−位相特性を一つの多項式で近似し、その係数をメモリ1に書き込んでおき、入力レベルに応じて多項式から近似解を導き、その逆特性を出力する。
同様に、LUT作成部7では、この2つの入力信号の差分が最小になるように、非線形素子であるパワーアンプの入力レベル−Gain特性、入力レベル−位相特性を決定する。そして入力レベルごとに対応した離散的値として、テーブルを作成し、メモリにこれを書き込んでおき、入力レベルに応じてテーブルを読み出し、その逆特性を出力する。この多項式近似部6とLUT作成部7の出力は、比較器8に入力され、多項式近似方式とLUT方式をそれぞれ単独で適用した場合の誤差を、入力区間を数区間に区分し算出する。その結果を、ブロック抽出部9に送り、どの区間で多項式近似方式を使うか、どの区間ではLUT方式を使うかをブロック抽出部9が判定する。ここでいう誤差については、通常、デジタル前置歪補償回路を含む装置セットの歪のスペック値にしておき、補償後の歪レベル(これが誤差分に相当する)まで算出できるので、例えば-52dBcを歪のスペック値と決めれば、それ以上歪を落とせる区間は多項式を適用し、落とせない区間はLUTを適用することができる。
多項式近似部6とLUT作成部7にこの判定結果を指示し、ブロック抽出部9からの指示に従い、各区間で多項式近似部6とLUT作成部7が、それぞれの該当区間のメモリを参照し、合成器10に出力をする。合成器10では、2つの入力をつなぎ合わせ、D/Aコンバータ2に逆歪特性を出力することでパワーアンプ3の歪を補償する。これによって、歪補償量を劣化させること無く、読み出すメモリを最小限にすることで、高速化を図ることが出来る。
図2は本発明の方式での動作特性とメモリ使用について示したものである。
パワーアンプ出力の入力レベル対Gain特性を例に示した。例えば、この入力レベルに対して、多項式近似方式で歪補償できる区間1,3とLUT方式でないと歪補償できない区間2とが検出され、区間3の幅が、全入力レベルの50/128の区間であり、多項式には図5の従来の多項式と同じように、係数がa,b,c,dの4つの式を使用したとすると、多項式で近似される2つの区間1,3での係数(メモリ)は4係数×2式=8個であり、LUT方式で表現されるのは50個である。すなわち、図6の従来のLUT方式では128個必要であったメモリが、58個で済むことになる。さらに、区間1と区間3を1個の多項式近似方式で表現できれば、メモリは54個で済むことになる。
以上により、パワーアンプの入力レベル−Gain特性、入力レベル−位相特性で非線形性が強い区間とそうでない区間を抽出し、非線形性が強い区間にはLUT方式を、そうでない区間には多項式近似方式を適用することで、非線形性が強いパワーアンプでも、歪補償量が大きく、かつ、メモリ量を削減し、高速動作を可能にすることができる。
パワーアンプ出力の入力レベル対Gain特性を例に示した。例えば、この入力レベルに対して、多項式近似方式で歪補償できる区間1,3とLUT方式でないと歪補償できない区間2とが検出され、区間3の幅が、全入力レベルの50/128の区間であり、多項式には図5の従来の多項式と同じように、係数がa,b,c,dの4つの式を使用したとすると、多項式で近似される2つの区間1,3での係数(メモリ)は4係数×2式=8個であり、LUT方式で表現されるのは50個である。すなわち、図6の従来のLUT方式では128個必要であったメモリが、58個で済むことになる。さらに、区間1と区間3を1個の多項式近似方式で表現できれば、メモリは54個で済むことになる。
以上により、パワーアンプの入力レベル−Gain特性、入力レベル−位相特性で非線形性が強い区間とそうでない区間を抽出し、非線形性が強い区間にはLUT方式を、そうでない区間には多項式近似方式を適用することで、非線形性が強いパワーアンプでも、歪補償量が大きく、かつ、メモリ量を削減し、高速動作を可能にすることができる。
本発明におけるデジタル前置歪補償回路は、非線形性が強いパワーアンプでも、歪補償量が大きく、かつ、メモリ量を削減し、高速動作が実現可能なデジタル前置歪補償回路を含む基地局ハイパワーアンプ(高出力増幅器)等として有用である。
1 メモリ
2 D/Aコンバータ
3 パワーアンプ(増幅器)
4 分配器
5 A/Dコンバータ
6 多項式近似部
7 LUT作成部
8 比較器
9 ブロック抽出部
10 合成器
2 D/Aコンバータ
3 パワーアンプ(増幅器)
4 分配器
5 A/Dコンバータ
6 多項式近似部
7 LUT作成部
8 比較器
9 ブロック抽出部
10 合成器
Claims (3)
- 増幅器の歪みの逆特性を作成することにより、逆特性を使用して増幅器の歪んだ信号を打ち消して非線形性のある増幅器の歪みを補償することが可能なデジタル前置歪補償回路であって、
前記逆特性を多項式で近似して作成する多項式近似部と、
増幅器の入力レベルに対応したテーブルを用いて逆特性を作成するルックアップテーブル作成部と、
歪みのある信号および無歪の信号を前記多項式近似部とルックアップテーブル作成部にそれぞれ入力し、その出力を比較する比較器と、
前記比較器から出力された信号によって前記多項式近似部またはルックアップテーブル作成部のいずれかを使用するかを判定し抽出するブロック抽出部と、
前記ブロック抽出部により抽出された前記多項式近似部とルックアップテーブル作成部の出力を合成する合成器とを有することを特徴としたデジタル前置歪補償回路。 - 前記ブロック抽出部は、比較器が出力した信号の波形を複数の区間に分けて、波形の特性により区間ごとに多項式近似部またはルックアップテーブル作成部のいずれか使用することを判定することを特徴とした請求項1記載のデジタル前置歪補償回路。
- 前記波形の特性が非線形性である場合はルックアップテーブル作成部を使用し、前記波形の特性が非線形性でない場合は多項式近似部を使用することを特徴とした請求項2記載のデジタル前置歪補償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006033400A JP2007214947A (ja) | 2006-02-10 | 2006-02-10 | デジタル前置歪補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006033400A JP2007214947A (ja) | 2006-02-10 | 2006-02-10 | デジタル前置歪補償回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007214947A true JP2007214947A (ja) | 2007-08-23 |
Family
ID=38492982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006033400A Pending JP2007214947A (ja) | 2006-02-10 | 2006-02-10 | デジタル前置歪補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007214947A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5124655B2 (ja) * | 2008-12-22 | 2013-01-23 | 株式会社日立国際電気 | 歪補償増幅器 |
WO2013179399A1 (ja) * | 2012-05-29 | 2013-12-05 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP2014528653A (ja) * | 2011-10-06 | 2014-10-27 | 日本テキサス・インスツルメンツ株式会社 | 非線形補償を有するデバイスドライバ |
-
2006
- 2006-02-10 JP JP2006033400A patent/JP2007214947A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5124655B2 (ja) * | 2008-12-22 | 2013-01-23 | 株式会社日立国際電気 | 歪補償増幅器 |
JP2014528653A (ja) * | 2011-10-06 | 2014-10-27 | 日本テキサス・インスツルメンツ株式会社 | 非線形補償を有するデバイスドライバ |
WO2013179399A1 (ja) * | 2012-05-29 | 2013-12-05 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JPWO2013179399A1 (ja) * | 2012-05-29 | 2016-01-14 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
US9337783B2 (en) | 2012-05-29 | 2016-05-10 | Fujitsu Limited | Distortion compensation apparatus and distortion compensation method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8787494B2 (en) | Modeling digital predistorter | |
JP4077449B2 (ja) | テーブル参照型プリディストータ | |
AU2002344035A1 (en) | A method and system for broadband predistortion linearizaion | |
KR101711175B1 (ko) | 언더샘플링 디지털 전치 왜곡 아키텍처 | |
EP2521261A1 (en) | Wideband enhanced digital injection predistortion system and method | |
KR20100014339A (ko) | 다중 채널 광대역 통신 시스템에서의 기저 대역 전치 왜곡 선형화를 위한 방법 및 시스템 | |
US20010004223A1 (en) | Adaptive predistortion linearizer | |
FI980967A0 (fi) | Vahvistimen linearisointimenetelmä ja vahvistinjärjestely | |
US9735811B2 (en) | Digital predistortion of non-linear devices | |
JP5049562B2 (ja) | 電力増幅器 | |
JP2007214947A (ja) | デジタル前置歪補償回路 | |
US20050088230A1 (en) | Amplifier pre-distortion processing based on composite look-up tables | |
US20150077179A1 (en) | Distortion compensation apparatus, transmission apparatus, and distortion compensation method | |
JP4935677B2 (ja) | 歪補償装置 | |
CN102099999B (zh) | 功率放大器、功率放大器的非线性失真校正方法和无线电通信设备 | |
JP6323120B2 (ja) | 無線送信装置 | |
KR20010083262A (ko) | 룩업테이블을 이용한 고속 적응 전치왜곡 장치 및 그 방법 | |
KR100865886B1 (ko) | 고주파 증폭기의 비선형성을 보정하기 위한 장치 | |
JP7268335B2 (ja) | 歪補償回路、送信装置および歪補償方法 | |
GB2407929A (en) | A predistorter for a polar transmitter, using look-up tables and interpolation, and possessing a simple training procedure. | |
US8143943B2 (en) | System and a method for signal processing | |
US7202737B2 (en) | Method of influencing an input signal and predistorter | |
KR100991494B1 (ko) | 디지털 전치왜곡 방법 및 그 장치 | |
CN114421902B (zh) | 适用于WiFi无记忆功放的预失真校准方法及应用 | |
KR102640792B1 (ko) | 전치왜곡 보상 장치 및 방법 |