KR100991494B1 - 디지털 전치왜곡 방법 및 그 장치 - Google Patents

디지털 전치왜곡 방법 및 그 장치 Download PDF

Info

Publication number
KR100991494B1
KR100991494B1 KR1020080092718A KR20080092718A KR100991494B1 KR 100991494 B1 KR100991494 B1 KR 100991494B1 KR 1020080092718 A KR1020080092718 A KR 1020080092718A KR 20080092718 A KR20080092718 A KR 20080092718A KR 100991494 B1 KR100991494 B1 KR 100991494B1
Authority
KR
South Korea
Prior art keywords
digital predistortion
signal
input signal
level
digital
Prior art date
Application number
KR1020080092718A
Other languages
English (en)
Other versions
KR20100033717A (ko
Inventor
최민선
윤종노
Original Assignee
세원텔레텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세원텔레텍 주식회사 filed Critical 세원텔레텍 주식회사
Priority to KR1020080092718A priority Critical patent/KR100991494B1/ko
Publication of KR20100033717A publication Critical patent/KR20100033717A/ko
Application granted granted Critical
Publication of KR100991494B1 publication Critical patent/KR100991494B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Abstract

본 발명은 입력신호의 레벨에 따라 적합한 디지털 전치왜곡 계수를 선택하여 입력신호를 전치왜곡 시키므로 전력증폭기의 선형성을 안정적으로 유지할 수 있는 디지털 전치왜곡 방법 및 그 장치에 관한 것이다.
이를 위해 본 발명에서는 디지털 전치왜곡 방법에 있어서, 입력신호의 레벨 측정을 통해 다수의 디지털 전치왜곡 계수 중 적합한 어느 하나를 선택하여 디지털 전치왜곡이 이루어지도록 한 디지털 전치왜곡 방법과 그 장치를 제공한다.
디지털 전치왜곡, 선형화, 훈련기, 전력증폭기.

Description

디지털 전치왜곡 방법 및 그 장치{Digital pre-distortion method and digital pre-distorter}
본 발명은 디지털 전치왜곡 방법 및 그 장치에 관한 것으로서, 보다 상세하게는 입력신호의 레벨에 따라 적합한 디지털 전치왜곡 계수를 선택하여 입력신호를 전치왜곡 시키므로 전력증폭기의 선형성을 안정적으로 유지할 수 있는 디지털 전치왜곡 방법 및 그 장치에 관한 것이다.
일반적으로 전력증폭기는 입력된 신호를 전력 증폭하여 출력하는 것으로, 이동통신 시스템의 중계기이외에 음향장비 등 각종 전기전자제품의 핵심부품으로 널리 사용되고 있다.
이러한 전력증폭기는 주 능동소자인 트랜지스터를 사용하므로 그 특성상 비선형성을 갖게 되는데 이로 인하여 전력증폭기의 출력신호에는 혼변조(Intermodulation) 신호들이 포함되고, 이러한 혼변조 신호는 혼신 또는 잡음으로 작용하여 전송품질을 저하시키는 요인이 된다.
따라서 전력증폭기의 성능을 향상시키기 위해서는 전력증폭기의 비선형 특성을 보상할 수 있는 선형화 기술이 접목되어야 하며, 이러한 선형화 방식으로는 백오프(Back-off) 방식, 부궤환(Negative feedback) 방식, 전치왜곡(Predistortion)방식, 피드포워드(Feedforward) 방식 등이 있다.
이중에서 전치왜곡을 통한 선형화 방식은 전력 증폭될 때 발생될 왜곡 성분을 고려하여 이것과 역의 왜곡 특성을 갖는 신호를 전력증폭기로 입력하므로 전력증폭기의 왜곡성분을 상쇄시키는 방식이다.
따라서 종래에는 전력증폭기의 전치왜곡을 위하여 전력증폭기의 입력단에 전치왜곡기 또는 디지털 전치왜곡기를 설치하여 비선형 신호를 발생시키므로 전력증폭기의 출력에서 발생되는 왜곡신호와 상쇄될 수 있도록 하였다.
그러나 종래의 전치왜곡 방식은 통화량이 적거나 통상적인 경우에는 큰 문제가 없으나, 최번시와 같이 통화량이 크게 증가하는 경우에서와 같이 전치왜곡기로 입력되는 신호의 레벨이 증가하거나 불규칙하게 변화되는 경우, 요구되는 성능보다 전력증폭기의 성능이 열화되는 문제점이 발생되었다.
보다 상세하게 설명하면, 전치왜곡을 위한 적응형 알고리즘은 낮은 입력 레벨인 상태에서 전력증폭기 상태를 모니터링하여 전치왜곡을 위한 계수를 추출하나, 인가되지 않은 신호에 대한 훈련은 할 수 없다. 따라서 최번시와 같이 높은 레벨의 입력신호가 입력되는 경우, 이에 대한 전치왜곡 계수는 추출할 수 없다.
따라서 종래의 전치왜곡 방식은 적응형 알고리즘을 적용하여 전치왜곡을 수행하더라도 선형화 알고리즘을 재수행하기까지 일정시간 동안 전력증폭기의 성능이 열화되는 문제점을 피할 수 없었으며, 이로 인하여 전력증폭기의 성능을 향상시킬 수 없는 한계점을 지니고 있었다.
본 발명은 전술한 바와 같은 종래의 제반 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 입력신호의 레벨이 변동하더라도 전력증폭기의 성능을 안정적으로 유지시킬 수 있는 전력증폭기의 선형화방법 및 그 장치를 제공하는데 있다.
이와 같은 본 발명의 목적은 디지털 전치왜곡 방법에 있어서, 입력신호의 레벨 측정을 통해 다수의 디지털 전치왜곡 계수 중 적합한 어느 하나를 선택하여 디지털 전치왜곡이 이루어지도록 한 디지털 전치왜곡 방법을 통해 달성할 수 있다.
또한 본 발명의 목적은 훈련기로부터 디지털 전치왜곡 계수를 입력받아 입력신호를 디지털 전치왜곡하는 것에 있어서, 상기 훈련기로부터 디지털 전치왜곡 계수를 입력받아 비선형 신호를 생성하는 다수의 디지털 전치왜곡신호 생성부와; 다수의 디지털 전치왜곡신호 생성부로부터 입력된 비선형 신호 중 어느 하나를 선택하여 출력하는 멀티플렉서와; 입력신호의 레벨을 측정하여 입력신호의 레벨에 따라 적합한 디지털 전치왜곡신호 생성부를 선택할 수 있도록 멀티플렉서를 제어하는 제어부를 포함하는 디지털 전치왜곡기를 통해 달성할 수 있다.
본 발명은 높은 전력 레벨의 입력신호가 입력되는 경우 그에 적합한 디지털 전치왜곡 계수를 적용하여 전치 왜곡시키므로 전력증폭기의 선형성을 안정적으로 유지 및 확보할 수 있는 매우 유용한 효과가 있으며, 이로 인하여 WCDMA, Wibro, Wimax와 같은 이동통신 시스템에서의 안정적인 고품질 통신 서비스를 실현할 수 있는 매우 유용한 효과가 있다.
이하, 본 발명의 디지털 전치왜곡 방법 및 그 장치를 각각 구분하여 상세하게 설명한다.
< 디지털 전치왜곡 방법 >
도 1은 본 발명이 적용되는 디지털 전치왜곡 선형화장치의 일 예를 나타낸 것으로, 먼저 도 1을 통해 디지털 전치왜곡 선형화 과정을 설명하면, 입력신호 X(n)은 디지털 전치왜곡기(100)를 통해 전치왜곡되어 신호 Z(n)으로 출력되고, 전력증폭기(200)를 통해 전력증폭되어 출력된다.
그리고 전력증폭기(200)에서 출력된 신호 중 커플링된 신호y(n)은 훈련기(300, Kernel)로 입력되고, 훈련기(300)는 신호 Z(n)과 훈련기(300)를 통과한 신호
Figure 112008066412382-pat00001
의 차로부터 얻은 에러(error)신호를 이용하여 훈련기(300)의 계수를 조정하며, 이를 통해 전치왜곡된 신호 Z(n)의 에러신호를 최소로 하는 계수를 구하여 전치왜곡기(100)로 입력하게 된다.
따라서 에러신호가 0 으로 수렴하면 전력증폭기(200)의 출력신호 y(n)은 X(n)에 수렴되어 그 왜곡이 보상되어 선형화를 달성할 수 있게 된다.
도 2는 본 발명에 따른 디지털 전치왜곡 방법을 나타낸 블록도로서, 도시된 바와 같이 본 발명에 따른 디지털 전치왜곡 방법은 크게 입력신호 레벨 측정단계와 디지털 전치왜곡 계수 선택단계로 이루어진다.
먼저, 입력신호 레벨 측정단계는 디지털 전치왜곡기(100)로 입력되는 입력신호 X(n)의 전력 레벨을 측정하는 단계로서, 본 발명에서는 도 3에서 도시한 바와 같이 멀티플라이어(140)뿐만 아니라, 제어부(130)에도 입력신호 X(n)을 인가하므로 제어부(130)를 통해 입력신호 X(n)의 전력 레벨을 측정할 수 있도록 하였다.
디지털 전치왜곡 계수 선택단계는 입력신호 X(n)의 전력 레벨에 따라 훈련기(300)부터 입력되는 디지털 전치왜곡 계수를 선택하는 단계로서, 본 발명에서는 도 3에서 도시한 바와 같이 제어부(130)를 통해 멀티플렉서(120)를 제어하므로 멀티플렉서(120)에 입력되는 다수의 디지털 전치왜곡 계수의 비선형 신호 중 적합한 비선형 신호를 선택하여 출력할 수 있도록 하였다.
즉, 다수의 디지털 전치왜곡 계수는 훈련기(300)로부터 각각 다른 함수가 입력되는데, 각각의 디지털 전치왜곡 계수는 입력신호 X(n)의 전력 레벨에 따라 다른 비선형 신호를 생성하게 된다. 따라서 멀티플렉서(120)는 제어부(130)의 제어에 의해 입력신호의 전력레벨에 적합한 디지털 전치왜곡 계수의 비선형 신호를 출력하게 된다.
그리고 멀티플라이어(140)는 입력신호와 멀티플렉서(120)로부터 입력되는 비선형 신호의 곱에 비례하는 신호를 가산기(160)로 인가하고, 가산기(160)는 적응형 방식인 경우 다수의 멀티플라이어(140)로부터 입력된 신호를 가산하여 최종적으로 전치왜곡된 신호 Z(n)을 출력하게 된다.
이와 같이 본 발명은 입력신호 레벨 측정단계를 통해 입력신호의 전력 레벨을 측정한 후, 디지털 전치왜곡 계수 선택단계를 통해 그에 적합한 디지털 전치왜곡 계수를 선택하여 입력신호의 전력 레벨에 맞는 비선형 신호를 출력하게 된다.
따라서 최번시와 같이 입력신호의 전력 레벨이 크게 변동되더라도 그에 따른 전치왜곡 신호를 출력하므로 전력증폭기(200)의 선형성을 안정적으로 확보할 수 있고, 입력신호의 레벨이 증가함에 따라 발생되는 전력증폭기(200)의 불안정한 동작을 제거하므로 WCDMA, Wibro, Wimax와 같은 이동통신 시스템의 안정적인 고품질 통신 서비스를 실현할 수 있다.
< 디지털 전치왜곡기 >
도 3은 본 발명에 따른 디지털 전치왜곡기 구조를 나타낸 블록도로서, 도시된 바와 같이 본 발명에 따른 디지털 전치왜곡기(100)는 크게 디지털 전치왜곡신호 생성부(110), 멀티플렉서(120), 제어부(130), 멀티플라이어(140), 딜레이(150), 가산기(160)로 이루어진다.
먼저, 디지털 전치왜곡신호 생성부(110)는 훈련기(300)로부터 구해진 디지털 전치왜곡 계수를 입력받아 비선형 신호를 생성하는 것으로, 본 발명에서는 두 개의 디지털 전치왜곡신호 생성부(110)를 마련하여 입력신호의 레벨에 따라 각기 다른 디지털 전치왜곡 계수를 적용할 수 있도록 하였다. 그러나 디지털 전치왜곡신호 생성부(110)의 개수는 두 개 이상을 적용하는 것도 가능하다.
멀티플렉서(120)는 다수의 디지털 전치왜곡신호 생성부(110)로부터 입력된 비선형 신호 중 어느 하나를 선택하여 출력하는 것으로, 본 발명에서는 적응형에 따라 다수의 멀티플렉서(120)를 설치하였다.
제어부(130)는 입력신호의 전력 레벨을 측정하고 멀티플렉서(120)를 제어하는 것으로, 측정된 입력신호의 레벨에 따라 적합한 비선형 신호가 출력될 수 있도록 멀티플렉서(120)를 제어하게 된다.
일 예로 최번시와 같이 입력신호의 레벨이 최고로 높은 경우, 제어부(130)는 멀티플렉서(120)를 제어하여 높은 입력신호의 레벨에 맞는 비선형 신호를 출력하도록 하므로 높은 입력신호에 적합한 전치왜곡신호를 출력하게 된다.
멀티플라이어(140)는 입력신호와 멀티플렉서(120)로부터 입력되는 비선형 신호의 곱에 비례하는 신호를 가산기(160)로 인가하고, 가산기(160)는 적응형 방식인 경우 다수의 멀티플라이어(140)로부터 입력된 신호를 가산하여 최종적으로 전치왜곡된 신호를 출력하게 된다.
이와 같이 본 발명의 디지털 전치왜곡기(100)는 제어부(130)에 의해 입력신호의 전력 레벨을 측정한 후, 그에 적합한 디지털 전치왜곡 계수를 선택하여 입력신호의 전력 레벨에 맞는 비선형 신호를 출력할 수 있다.
따라서 최번시와 같이 입력신호의 전력 레벨이 크게 변동되더라도 그에 따른 전치왜곡 신호를 출력하므로 전력증폭기(200)의 선형성을 안정적으로 확보할 수 있고, 입력신호의 레벨이 증가함에 따라 발생되는 전력증폭기(200)의 불안정한 동작과 열화현상을 방지하므로 WCDMA, Wibro, Wimax와 같은 이동통신 시스템의 안정적인 고품질 통신 서비스를 실현할 수 있다.
이와 같이 본 발명의 실시 예는 바람직한 일 예를 설명한 것에 불과한 것으로, 본 발명의 적용범위는 이와 같은 것에 한정되는 것은 아니며, 동일사상의 범주 내에서 적절하게 변경 가능한 것이다.
도 1은 본 발명이 적용되는 디지털 전치왜곡 선형화장치를 나타낸 블록도.
도 2는 본 발명의 디지털 전치왜곡 방법을 나타낸 블록도.
도 3은 본 발명에 따른 디지털 전치왜곡기 구조를 나타낸 블록도.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 디지털 전치왜곡기 110 : 디지털 전치왜곡신호 생성부
120 : 멀티플렉서 130 : 제어부
140 : 멀티플라이어 150 : 딜레이
160 : 가산기 200 : 전력증폭기
300 : 훈련기

Claims (9)

  1. 디지털 전치왜곡 방법에 있어서,
    제어부(130)를 통해 입력신호의 레벨을 측정하는 입력신호 레벨 측정단계, 및
    상기 제어부(130)가 멀티플렉서(120)를 제어하여 멀티플렉서(120)에 입력되는 2개의 디지털 전치왜곡 계수의 비선형 신호 중 상기 측정된 입력신호에 레벨에 적합한 비선형 신호를 선택하여 출력하는 디지털 전치왜곡 계수 선택단계를 포함하여 이루어진 디지털 전치왜곡 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 디지털 전치왜곡 방법은 적응형인 것을 특징으로 하는 디지털 전치왜곡 방법.
  7. 훈련기(300)로부터 디지털 전치왜곡 계수를 입력받아 입력신호를 디지털 전치왜곡하는 것에 있어서,
    상기 훈련기(300)로부터 디지털 전치왜곡 계수를 입력받아 비선형 신호를 생성하는 2개의 디지털 전치왜곡신호 생성부(110);
    2개의 디지털 전치왜곡신호 생성부(110)로부터 입력된 비선형 신호 중 어느 하나를 선택하여 출력하는 다수의 멀티플렉서(120), 및
    입력신호의 레벨을 측정하여 입력신호의 레벨에 따라 적합한 디지털 전치왜곡신호 생성부(110)를 선택할 수 있도록 멀티플렉서(120)를 제어하는 제어부(130)를 포함하는 것을 특징으로 하는 디지털 전치왜곡기.
  8. 삭제
  9. 삭제
KR1020080092718A 2008-09-22 2008-09-22 디지털 전치왜곡 방법 및 그 장치 KR100991494B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080092718A KR100991494B1 (ko) 2008-09-22 2008-09-22 디지털 전치왜곡 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080092718A KR100991494B1 (ko) 2008-09-22 2008-09-22 디지털 전치왜곡 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR20100033717A KR20100033717A (ko) 2010-03-31
KR100991494B1 true KR100991494B1 (ko) 2010-11-04

Family

ID=42182512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080092718A KR100991494B1 (ko) 2008-09-22 2008-09-22 디지털 전치왜곡 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR100991494B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8908751B2 (en) * 2011-02-28 2014-12-09 Intel Mobile Communications GmbH Joint adaptive bias point adjustment and digital pre-distortion for power amplifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232325A (ja) * 2001-02-01 2002-08-16 Hitachi Kokusai Electric Inc プリディストーション歪み補償装置
JP2003092518A (ja) 2001-09-18 2003-03-28 Hitachi Kokusai Electric Inc 歪み補償装置
JP2004040369A (ja) 2002-07-02 2004-02-05 Hitachi Kokusai Electric Inc 歪み補償装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232325A (ja) * 2001-02-01 2002-08-16 Hitachi Kokusai Electric Inc プリディストーション歪み補償装置
JP2003092518A (ja) 2001-09-18 2003-03-28 Hitachi Kokusai Electric Inc 歪み補償装置
JP2004040369A (ja) 2002-07-02 2004-02-05 Hitachi Kokusai Electric Inc 歪み補償装置

Also Published As

Publication number Publication date
KR20100033717A (ko) 2010-03-31

Similar Documents

Publication Publication Date Title
US9214969B2 (en) Scalable digital predistortion system
US8787494B2 (en) Modeling digital predistorter
KR100338230B1 (ko) 알에프 전력증폭기의 적응형 디지털 사전왜곡 선형화 및 피드-포워드 정정
KR101789924B1 (ko) 적응형 디지털 전치 왜곡을 위한 디바이스 및 방법
JP5664116B2 (ja) 電力増幅装置及びその歪補償係数更新方法及び送信装置
KR101128487B1 (ko) 전력 증폭기 선형화 방법 및 장치
JP5402817B2 (ja) 電力増幅器のメモリ効果キャンセラ、無線送信機
KR20100014339A (ko) 다중 채널 광대역 통신 시스템에서의 기저 대역 전치 왜곡 선형화를 위한 방법 및 시스템
US8704595B2 (en) Predistortion apparatuses and methods
KR101386239B1 (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
JP2010136123A (ja) 歪補償装置
KR100991494B1 (ko) 디지털 전치왜곡 방법 및 그 장치
JP5160344B2 (ja) プリディストータ
JP2010074723A (ja) プリディストータ
US8633769B2 (en) Dual loop adaptation digital predistortion architecture for power amplifiers
JP2010130666A (ja) プリディストータ
KR100865886B1 (ko) 고주파 증폭기의 비선형성을 보정하기 위한 장치
KR20120054369A (ko) 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템
JP2011176686A (ja) 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法
JP2013251649A (ja) 歪補償装置、および、歪補償方法
US8417193B2 (en) Transmitting device and method for determining target predistortion setting value
JP5004823B2 (ja) 送信装置
JP5238461B2 (ja) プリディストータ
EP3061185B1 (en) Pre-distortion based power control
KR100625445B1 (ko) 가변차수 전치왜곡장치 및 그의 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131025

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee