JP2010074723A - プリディストータ - Google Patents
プリディストータ Download PDFInfo
- Publication number
- JP2010074723A JP2010074723A JP2008242426A JP2008242426A JP2010074723A JP 2010074723 A JP2010074723 A JP 2010074723A JP 2008242426 A JP2008242426 A JP 2008242426A JP 2008242426 A JP2008242426 A JP 2008242426A JP 2010074723 A JP2010074723 A JP 2010074723A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- distortion
- distortion compensation
- sampling
- compensation value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【解決手段】プリディストータ301は、入力信号Xから互いに異なる時刻で取り込みした複数のサンプリング信号Sを生成する遅延部31と、サンプリング部21が生成した少なくとも1つのサンプリング信号Sの強度を参照して歪補償値を算出し、前記歪補償値をサンプリング信号Sのいずれか1つに排他的に適用して歪信号Hを生成する複数のルックアップテーブル23と、ルックアップテーブル23が生成した歪信号Hを加算し、予歪補償信号Aを生成して被補償回路401へ出力する歪補償値生成部33と、を備える。
【選択図】図3
Description
次に、プリディストータ301のルックアップテーブル23の詳細について説明する。図1は複数の増幅器で構成された増幅回路をモデル化した図であり、入力信号Xが入力され出力信号Yを出力する。ここで、入力信号X、および出力信号Yをともに周期Tsでサンプリングした離散時間信号をそれぞれx(nTs)、およびy(nTs)とし、表記を簡単にするためにそれぞれx(n)、およびy(n)で表すこととする。また、x(n)およびy(n)はともに実数成分と虚数成分を持つ複素数信号であり、x(n)およびy(n)に対する乗算、および加算は、それぞれ複素乗算、および複素加算を示すものとする。すなわち、先に説明した図2においては、歪補償部11には複素数信号が入力され、歪補償部11と被補償回路401の間には図示しない直交変調器、D/A変換器、およびアップコンバータがあり、被補償回路401と制御部13の間には図示しないダウンコンバータ、A/D変換器、および直交復調器がある。図1のようにモデル化された増幅器の歪補償値を得るのに、複数のルックアップテーブルを用いる。すなわち、増幅器を構成する要素増幅器の歪特性を表す歪特性多項式を
j:要素増幅器の番号
J:要素増幅器の総数
r:正規化先行時間、または正規化遅延時間
R1j:j番目要素増幅器に対応する合成多項式の最大の正規化先行時間
R2j:j番目要素増幅器に対応する合成多項式の最大の正規化遅延時間
D:入力信号の正規化先行時間、または正規化遅延時間
D1j:j番目要素増幅器の最大の正規化先行時間
D2j:j番目要素増幅器の最大の正規化遅延時間
l:要素増幅器の合成多項式の次数
Lj:j番目要素増幅器の合成多項式の最大次数
k:要素増幅器の歪特性多項式の次数
Kj:j番目要素増幅器の歪多項式の最大次数
y(n)=Gx(n)
となり、線形であるのが理想的である。但し、Gは増幅装置の利得を表す実数定数である。ここでは、以降の議論を簡単にする目的で、G=1とおくこととする。
しかし、増幅回路の歪補償が十分でなければ、y(n)=x(n)とはならず、
被補償回路401としてE級ドハティ増幅回路を歪補償した実験結果を図4に示す。図4のグラフにおいて横軸は周波数[MHz]を示しており、縦軸は電力を対数で示している。図4(a)は、歪補償無し時の増幅回路の出力信号Yのスペクトラムである。図4(b)は、特許文献5に記載の歪補償方法のプリディストータで歪補償した増幅回路の出力信号Yのスペクトラムである。図4(c)は、本発明のプリディストータで歪補償した増幅器の出力信号Yのスペクトラムである。
11:歪補償部
13:制御部
21:遅延素子
22:強度算出部
23、23−0、23−5、23−11、23−13:ルックアップテーブル
23−1D:一変数ルックアップテーブル
23−2D:二変数ルックアップテーブル
23−MD:多変数ルックアップテーブル
24:複素乗算器
27:遅延部
31:遅延部
32、32−0、32−5、32−11、32−13:歪信号生成部
33:歪補償値生成部
401:被補償回路
511:遅延素子
512−j:振幅値関数(jは自然数)
513:要素増幅器
514:複素乗算器
515:積算器
X:入力信号
Y:出力信号
A:予歪補償信号
S、S−0、S−5、S−9、S−11、S−13:サンプリング信号
H、H−0、0,H−9,5、H−11,17:歪信号
Claims (5)
- 互いに異なる時刻で入力信号を取り込んだ複数のサンプリング信号を遅延させる遅延部と、
最新の前記サンプリング信号、または前記遅延部が遅延させた少なくとも1つの前記サンプリング信号の強度を参照して歪補償値を算出し、前記歪補償値を前記サンプリング信号のいずれか1つに適用して歪信号を生成するルックアップテーブルと、
前記ルックアップテーブルのそれぞれが生成した前記歪信号を加算し、被補償回路へ出力する歪補償値生成部と、
を備えており、
前記ルックアップテーブルは、複数であり、それぞれが前記サンプリング信号を前記入力信号として直接引用して前記歪補償値を算出することを特徴とするプリディストータ。 - 前記ルックアップテーブルは、強度を参照した前記サンプリング信号に前記歪補償値を適用することを特徴とする請求項1に記載のプリディストータ。
- 前記ルックアップテーブルは、強度を参照した前記サンプリング信号と同一、又は異なる取り込み時刻の前記サンプリング信号に前記歪補償値を適用することを特徴とする請求項1に記載のプリディストータ。
- 前記ルックアップテーブルは、前記遅延部が遅延させた少なくとも2つの前記サンプリング信号の強度を参照して歪補償値を算出し、該サンプリング信号のいずれか一方に適用することを特徴とする請求項1に記載のプリディストータ。
- 前記入力信号と前記被補償回路の出力信号との差分に基づいて前記ルックアップテーブルのテーブル値を更新する制御部をさらに備えることを特徴とする請求項1から4に記載のいずれかのプリディストータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008242426A JP5336134B2 (ja) | 2008-09-22 | 2008-09-22 | プリディストータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008242426A JP5336134B2 (ja) | 2008-09-22 | 2008-09-22 | プリディストータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010074723A true JP2010074723A (ja) | 2010-04-02 |
JP5336134B2 JP5336134B2 (ja) | 2013-11-06 |
Family
ID=42206055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008242426A Active JP5336134B2 (ja) | 2008-09-22 | 2008-09-22 | プリディストータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5336134B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011233978A (ja) * | 2010-04-23 | 2011-11-17 | Fujitsu Ltd | 歪補償装置、無線通信装置及び歪補償方法 |
JP2012090158A (ja) * | 2010-10-21 | 2012-05-10 | Fujitsu Ltd | 電力増幅装置及びその歪補償係数更新方法及び送信装置 |
JP2013026631A (ja) * | 2011-07-14 | 2013-02-04 | Fujitsu Ltd | 歪補償装置、送信機および歪補償方法 |
JPWO2013179399A1 (ja) * | 2012-05-29 | 2016-01-14 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP2021163992A (ja) * | 2020-03-30 | 2021-10-11 | 住友電気工業株式会社 | モデル装置、演算方法、及びコンピュータプログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005217690A (ja) * | 2004-01-29 | 2005-08-11 | Hitachi Kokusai Electric Inc | プリディストータ |
JP2005333353A (ja) * | 2004-05-19 | 2005-12-02 | Hitachi Kokusai Electric Inc | プリディストータ |
JP2006279780A (ja) * | 2005-03-30 | 2006-10-12 | Matsushita Electric Ind Co Ltd | 歪み補償装置及び歪み補償方法 |
-
2008
- 2008-09-22 JP JP2008242426A patent/JP5336134B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005217690A (ja) * | 2004-01-29 | 2005-08-11 | Hitachi Kokusai Electric Inc | プリディストータ |
JP2005333353A (ja) * | 2004-05-19 | 2005-12-02 | Hitachi Kokusai Electric Inc | プリディストータ |
JP2006279780A (ja) * | 2005-03-30 | 2006-10-12 | Matsushita Electric Ind Co Ltd | 歪み補償装置及び歪み補償方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011233978A (ja) * | 2010-04-23 | 2011-11-17 | Fujitsu Ltd | 歪補償装置、無線通信装置及び歪補償方法 |
JP2012090158A (ja) * | 2010-10-21 | 2012-05-10 | Fujitsu Ltd | 電力増幅装置及びその歪補償係数更新方法及び送信装置 |
US8933752B2 (en) | 2010-10-21 | 2015-01-13 | Fujitsu Limited | Power amplifier apparatus, distortion compensation coefficient updating method, and transmission apparatus |
JP2013026631A (ja) * | 2011-07-14 | 2013-02-04 | Fujitsu Ltd | 歪補償装置、送信機および歪補償方法 |
JPWO2013179399A1 (ja) * | 2012-05-29 | 2016-01-14 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP2021163992A (ja) * | 2020-03-30 | 2021-10-11 | 住友電気工業株式会社 | モデル装置、演算方法、及びコンピュータプログラム |
JP7389953B2 (ja) | 2020-03-30 | 2023-12-01 | 住友電気工業株式会社 | モデル装置、演算方法、及びコンピュータプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5336134B2 (ja) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7944295B2 (en) | Predistorter | |
US7418056B2 (en) | Digital predistorter using power series model | |
US8686791B2 (en) | Amplifying apparatus and distortion compensation method | |
JP4835241B2 (ja) | ディジタルプリディストーション送信機 | |
US8933752B2 (en) | Power amplifier apparatus, distortion compensation coefficient updating method, and transmission apparatus | |
US8605819B2 (en) | Memory effect canceller, transmitter, and memory effect cancelling method | |
US8903015B2 (en) | Apparatus and method for digital predistortion of non-linear amplifiers | |
US7564305B2 (en) | System and method for self-cancellation of Nth-order intermodulation products | |
JP5336134B2 (ja) | プリディストータ | |
JP5160344B2 (ja) | プリディストータ | |
JP5299958B2 (ja) | プリディストータ | |
Chen et al. | An improved digital predistortion mechanism via joint baseband and radio frequency optimization | |
JP5226468B2 (ja) | プリディストータ | |
KR20120054369A (ko) | 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템 | |
JP5238564B2 (ja) | プリディストータ | |
Ntouné et al. | Power amplifier behavioral modeling by neural networks and their implementation on FPGA | |
US9584168B2 (en) | Distortion compensator and distortion compensation method | |
JP5238461B2 (ja) | プリディストータ | |
JP2005079935A (ja) | 適応プリディストーション型歪補償電力増幅器 | |
RU2761856C1 (ru) | Способ повышения линейности высокочастотных усилителей мощности и устройство для его осуществления | |
JP5706129B2 (ja) | プリディストータ | |
Wang et al. | A New Functional Link Neural Network Model with Extended Legendre Polynomials for Digital Predistortion for LTE Applications | |
Khan et al. | A comparative analysis of the complexity/accuracy tradeoff in the mitigation of RF MIMO transmitter impairments | |
KR101683457B1 (ko) | 포화 영역을 고려하는 디지털 전치왜곡 전력 증폭 장치 및 방법 | |
Kurt et al. | An adaptive feedforward amplifier application for 5.8 GHz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5336134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |