JP2013026631A - 歪補償装置、送信機および歪補償方法 - Google Patents

歪補償装置、送信機および歪補償方法 Download PDF

Info

Publication number
JP2013026631A
JP2013026631A JP2011155970A JP2011155970A JP2013026631A JP 2013026631 A JP2013026631 A JP 2013026631A JP 2011155970 A JP2011155970 A JP 2011155970A JP 2011155970 A JP2011155970 A JP 2011155970A JP 2013026631 A JP2013026631 A JP 2013026631A
Authority
JP
Japan
Prior art keywords
address
distortion compensation
unit
compensation coefficient
transmission signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011155970A
Other languages
English (en)
Other versions
JP5751056B2 (ja
Inventor
Hiroyoshi Ishikawa
広吉 石川
Nobukazu Satsuba
伸和 札場
Kazuo Hase
和男 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011155970A priority Critical patent/JP5751056B2/ja
Priority to US13/542,368 priority patent/US8737937B2/en
Publication of JP2013026631A publication Critical patent/JP2013026631A/ja
Application granted granted Critical
Publication of JP5751056B2 publication Critical patent/JP5751056B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

【課題】回路規模の増大を抑えつつ適切な歪み補償を行うこと。
【解決手段】歪補償装置は、増幅部と、複数の歪補償係数記憶部と、第1アドレス生成部と、第2アドレス生成部と、歪補償部とを備える。増幅部は、入力信号を増幅する。複数の歪補償係数記憶部は、増幅部の歪みを補償するための歪補償係数を、異なる2つのアドレスに対応付けて記憶する。第1アドレス生成部は、現在の入力信号を基にして第1アドレスを生成する。第2アドレス生成部は、過去の入力信号を基にして第1アドレスと異なる第2アドレスを生成する。歪補償部は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を各歪補償係数記憶部から取得し、取得した歪補償係数を用いて増幅部に入力される入力信号に対してプリディストーション処理を行う。
【選択図】図2

Description

本発明は、歪補償装置、送信機および歪補償方法に関する。
近年、無線通信の高速化に伴い、ディジタル化による高能率伝送が採用されるようになっている。このような状況の下で、信号品質の低下を抑えるために、電力増幅器に高い線形性が要求されている。また、それと同時に、装置の小型化や運用コストの削減等の観点から、高い電力交換効率で動作する電力増幅器のニーズが高まっている。ただし、一般に電力増幅器においては、線形性と電力交換率とは相反関係にある。
そこで、線形性と電力交換効率とを両立させるために、電力交換効率の高い非線形領域で電力増幅器を動作させ、その際に発生する非線形歪みを除去する歪補償を使用して線形性を維持することが行われている。この歪補償の一形態であるプリディストーション方式(以下「PD方式」という)は、電力増幅器の非線形歪みの逆特性を予め送信信号に付与することで電力増幅器の出力での線形性を高める技術である。このようなPD方式としては、電力増幅器の非線形歪みの逆特性をべき級数で近似し、べき級数を用いて歪補償を行う従来技術がある。
ここで、高い電力交換効率で動作する電力増幅器においては、メモリ効果という現象が発生することが知られている。メモリ効果とは、ある時刻の電力増幅器の入力に対する出力が過去の入力の影響を受ける現象であり、電力増幅器の電気的な過渡応答に起因する電気的メモリ効果と、電力増幅器の温度特性に起因する熱的メモリ効果がある。かかるメモリ効果が発生するため、歪補償係数が現在の信号の振幅値または電力値のみで決まるべき級数を用いてPD方式の歪補償を行った場合、所望の歪み抑制効果を得ることが困難である。そこで、高い電力効率で動作する電力増幅器で所望の歪み抑制効果を得るために、現在の入力信号だけでなく、過去の入力信号も考慮したべき級数を用いるPD方式の歪補償が提案されている。さらに、べき級数による演算数を削減するために、べき級数における歪み補償係数を記憶したルックアップテーブル(LUT:Look Up Table)を用いるPD方式の歪補償が提案されている。
特許第4086133号公報 特表2006−505160号公報
A Flexible Volterra-Based Adaptive Digital Pre-Distortion Solution for Wideband RF Power Amplifier Linearization, Hardik Gandhi, Texas Instruments, Palo Alto, CA 94306, USA
しかしながら、上記した従来技術では、回路規模の増大を抑えつつ適切な歪み補償を行うことができないという問題がある。例えば、べき級数を用いる従来技術では、理論上歪み抑制効果を大きくしようとするほど、べき級数に含まれるパラメータの一つである遅延量が大きな値となる。このため、遅延量を与える遅延回路数が増えてしまい、結果として、回路規模の増大を招く。これは、LUTを用いる従来技術でも同様である。さらに、べき級数の遅延量が大きな値となるほど、歪補償係数の数が多くなるため、歪補償係数が最適な値に収束することが困難となり、歪み抑圧の性能が低下してしまう恐れがある。
また、LUTを用いる従来技術では、電力増幅器に入力する現在の入力信号と過去の入力信号の組合せに対応する歪補償係数を一つのLUTから取得し、一つの歪補償係数を用いてプリディストーション処理を行うため、歪み抑制の性能が不十分となる恐れがある。
開示の技術は、上記に鑑みてなされたものであって、回路規模の増大を抑えつつ適切な歪み補償を行うことが可能となる歪補償装置、送信機および歪補償方法を提供することを目的とする。
本願の開示する歪補償装置は、増幅部と、複数の歪補償係数記憶部と、第1アドレス生成部と、第2アドレス生成部と、歪補償部とを備える。増幅部は、入力信号を増幅する。複数の歪補償係数記憶部は、前記増幅部の歪みを補償するための歪補償係数を、異なる2つのアドレスに対応付けて記憶する。第1アドレス生成部は、現在の前記入力信号を基にして第1アドレスを生成する。第2アドレス生成部は、過去の前記入力信号を基にして前記第1アドレスと異なる第2アドレスを生成する。歪補償部は、前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を各前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記増幅部に入力される前記入力信号に対してプリディストーション処理を行う。
本願の開示する歪補償装置の一つの態様によれば、回路規模の増大を抑えつつ適切な歪み補償を行うことが可能となるという効果を奏する。
図1は、実施例1に係る送信機の構成例を示す図である。 図2は、実施例1におけるPD部の構成の詳細を示す図である。 図3は、重み関数α(d)の一例を示す図である。 図4は、実施例1に係る送信機による歪補償処理の処理手順を示すフローチャートである。 図5は、送信信号のエンベロープ値および過去データ平均電力値の時間履歴を示す図である。 図6は、実施例2におけるPD部の構成の詳細を示す図である。 図7は、実施例2に係る送信機による歪補償処理の処理手順を示すフローチャートである。 図8は、実施例3におけるPD部の構成の詳細を示す図である。 図9は、実施例3に係る送信機による歪補償処理の処理手順を示すフローチャートである。 図10は、実施例4におけるPD部の構成の詳細を示す図である。 図11は、実施例4におけるアドレス選択部による処理の具体例について説明するための図である。 図12は、実施例4に係る送信機による歪補償処理の処理手順を示すフローチャートである。 図13は、実施例5におけるPD部の構成の詳細を示す図である。 図14は、実施例5におけるアドレス選択部による処理の具体例について説明するための図である。 図15は、実施例5に係る送信機による歪補償処理の処理手順を示すフローチャートである。
以下に、本願の開示する歪補償装置、送信機および歪補償方法を図面に基づいて詳細に説明する。なお、以下の実施例では、本願の開示する歪補償装置を、信号を送信する送信機に適用した例について説明するが、以下の実施例により本願の開示する歪補償装置、送信機および歪補償方法が限定されるものではない。
図1は、実施例1に係る送信機の構成例を示す図である。本実施例に係る送信機は、図1に示すように、送信信号生成部10と、プリディストーション(PD:Pre-Distortion)部100と、電力増幅器20と、アンテナ30と、係数更新部40とを有する。
送信信号生成部10は、送信信号を生成し、生成した送信信号をPD部100および係数更新部40へ出力する。
PD部100は、送信信号生成部10から入力される送信信号に対してプリディストーション(PD)処理を行う。そして、PD100は、PD処理後の送信信号(以下「PD信号」という)を電力増幅器20に出力する。ここで、送信信号生成部10から入力される送信信号をx(t)とすると、以下の式(1)で表されるPD(t)がPD信号である。
Figure 2013026631
電力増幅器20は、PD部100から入力されるPD信号を増幅する。そして、電力増幅器20から出力された出力信号は、カプラ等により2つに分岐される。そして、分岐された出力信号の一方は、アンテナ30へ出力され、他方は、フィードバック信号として係数更新部40へ出力される。アンテナ30は、電力増幅器20から入力される出力信号を空間へ放射する。
係数更新部40は、送信信号生成部10から入力される送信信号と、電力増幅器20から入力されるフィードバック信号とを受け取る。そして、係数更新部40は、LMSアルゴリズムを用いることで、送信信号とフィードバック信号との差分である誤差信号の電力が最小となるように、PD部100の後述するLUT部130に記憶された歪補償係数を更新する。
次に、図2を参照して、本実施例におけるPD部100の構成の詳細について説明する。図2は、実施例1におけるPD部の構成の詳細を示す図である。PD部100は、第1アドレス生成部110、第2アドレス生成部120、LUT部130およびPD信号生成部140を有する。なお、PD部100における第1アドレス生成部110、第2アドレス生成部120、LUT部130およびPD信号生成部140と、電力増幅器20とが「歪補償装置」の一例である。
第1アドレス生成部110は、現在の送信信号を基にしてLUT部130の第1アドレスを生成する。具体的には、第1アドレス生成部110は、第1アドレス変換部111および遅延回路112(1)〜112(j−1)という(j−1)個の遅延回路を有する。第1アドレス変換部111は、送信信号生成部10から入力される現在の送信信号x(t)の絶対値|x(t)|を所定の関数f1に代入して得られた値に現在の送信信号x(t)を変換する。
そして、第1アドレス変換部111から出力された値は、遅延回路112(1)〜112(j−1)それぞれで単位時間だけ順次遅延される。そして、第1アドレス変換部111の出力値と(j−1)個の遅延回路112(1)〜112(j−1)の出力値を合わせた全j個の出力値が第1アドレスとしてLUT部130へ出力される。
第2アドレス生成部120は、過去の送信信号を基にしてLUT部130の第2アドレスを生成する。具体的には、第2アドレス生成部120は、第2アドレス変換部121および遅延回路122(1)〜122(j−1)という(j−1)個の遅延回路を有する。第2アドレス変換部121は、過去の送信信号x(t−d)(dは整数)の絶対値|x(t−d)|を所定の関数f2に代入して得られた値に過去の送信信号x(t−d)を変換する。
例えば、第2アドレス変換部121は、過去の送信信号x(t−d)の電力値に対して単純移動平均処理を実行することで単純移動平均値を算出する。ここで、過去の送信信号x(t−d)の電力値を{x(t−d)}とすると、単純移動平均値は、次式(2)で表される。
Figure 2013026631
また、例えば、第2アドレス変換部121は、過去の送信信号x(t−d)の電力値に対して、現在の送信信号x(t)の時刻に近づくほど重みが大きい加重移動平均処理を実行することで得られる加重移動平均値を算出することもできる。ここで、過去の送信信号x(t−d)の電力値を{x(t−d)}とすると、加重移動平均値は、次式(3)で表される。
Figure 2013026631
ここで、式(3)に含まれるα(d)は、重み関数である。重み関数α(d)の値は、時刻dが現在の時刻0に近づくほど大きくなる。重み関数α(d)の一例を図3に示す。図3の曲線α1、曲線α2または直線α3で示すように、重み関数α(d)の値は、時刻dが現在の時刻0に近づくほど大きくなる。これにより、現在の信号に時刻が近い過去の信号ほど重みを付けたトレンドをLUT部130の第2アドレスに反映させることができ、現在に近づくほど影響が大きくなる熱的メモリ効果の発生を効率的に抑制することができる。
図2の説明に戻り、第2アドレス変換部121から出力された値は、遅延回路122(1)〜122(j−1)それぞれで単位時間だけ順次遅延される。そして、第2アドレス変換部121の出力値と(j−1)個の遅延回路122(1)〜122(j−1)の出力値を合わせた全j個の出力値が第2アドレスとしてLUT部130へ出力される。
LUT部130は、電力増幅器20の歪みを補償するための歪補償係数LUTi,j(|x(t−j)|)を、第1アドレスおよび第2アドレスに対応づけて記憶する複数のLUTを有する。具体的には、LUT部130は、それぞれがi個のLUTを持つj個のLUT群131(1)〜131(j)を有する。j個のLUT群131(1)〜131(j)それぞれには、第1アドレス生成部110から全j個の第1アドレスが供給され、第2アドレス生成部120から全j個の第2アドレスが供給される。これにより、j個のLUT群131(1)〜131(j)それぞれから、第1アドレスおよび第2アドレスの組合せに対応するi個の歪補償係数が読み出されてPD信号生成部140におけるi個の加算器141(1)〜141(i)に供給される。
PD信号生成部140は、LUT部130から入力される歪補償係数を用いて電力増幅器20に入力される送信信号x(t)に対してPD処理を行い、PD信号PD(t)を生成する。具体的には、PD信号生成部140は、加算器141(1)〜141(i)というi個の加算器、142(1)〜142(i)というi個の乗算器、遅延回路143(1)〜143(i−1)という(i−1)個の遅延回路および加算器144を有する。
加算器141(1)は、LUT群131(1)〜131(j)の1番目のLUTから供給されるj個の歪補償係数の総和を算出し、算出した歪補償係数の総和を乗算器142(1)に供給する。同様に、加算器141(2)〜141(i)それぞれはLUT群131(1)〜131(j)の2番目〜i番目のLUTから供給されるj個の歪補償係数の総和を算出し、算出した歪補償係数の総和を乗算器142(2)〜142(i)に供給する。そして、送信信号生成部10から入力される送信信号x(t)が乗算器142(1)に供給され、遅延回路143(1)〜143(i−1)で単位時間だけ順次遅延された送信信号が乗算器142(2)〜142(i)に供給される。なお、以下では、オリジナルの送信信号x(t)を0だけ遅延された信号として考え、遅延回路143(1)〜143(i−1)で順次遅延された(i−1)個の信号にオリジナルの送信信号を加えてできる、i個の信号を遅延信号という。
乗算器142(1)〜142(i)それぞれは、加算器141(1)〜141(i)から入力される歪補償係数の総和を遅延信号に複素乗算し、i個の乗算結果を加算器144へ出力する。
加算器144は、乗算器142(1)〜142(i)から入力されるi個の乗算結果を加算し、上記式(1)で表されるPD信号PD(t)を生成する。そして、加算器144は、生成したPD信号PD(t)を電力増幅器20へ出力する。このPD信号PD(t)は、電力増幅器20の非線形歪みの逆特性を有している。したがって、PD信号PD(t)は、電力増幅器20の非線形歪みを抑制することができる。さらに、PD信号PD(t)は、電力増幅器20に入力する現在の信号と過去の信号の組合せに対応する複数の歪補償係数を用いたPD処理が実行されることにより生成されたPD信号である。したがって、PD信号PD(t)は、ある時刻の電力増幅器20の入力に対する出力が過去の入力の影響を受けるメモリ効果により発生する電力増幅器20の歪み、特に熱的メモリ効果により発生する電力増幅器20の歪みを抑制することもできる。
なお、図1および図2において、電力増幅器20は、アナログ回路により実現される。また、送信信号生成部10、係数更新部40、PD部100は、DSP、CPU、メモリなどにより実現される。
次に、図4を参照して、本実施例に係る送信機による歪補償処理の処理手順について説明する。図4は、実施例1に係る送信機による歪補償処理の処理手順を示すフローチャートである。
図4に示すように、PD部100の第1アドレス生成部110は、送信信号生成部10から入力される現在の送信信号を基にして第1アドレスを生成する(ステップS101)。そして、第2アドレス生成部120は、過去の送信信号を基にして第2アドレスを生成する(ステップS102)。
そして、PD信号生成部140は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数をj個のLUT群131(1)〜131(j)の各LUTから取得する(ステップS103)。すなわち、j個のLUT群131(1)〜131(j)それぞれには、第1アドレス生成部110から全j個の第1アドレスが供給され、第2アドレス生成部120から全j個の第2アドレスが供給される。これにより、j個のLUT群131(1)〜131(j)それぞれから、第1アドレスおよび第2アドレスの組合せに対応するi個の歪補償係数が読み出されてPD信号生成部140におけるi個の加算器141(1)〜141(i)に供給される。
そして、PD信号生成部140は、LUT部130から入力される歪補償係数を用いて電力増幅器20に入力される送信信号x(t)に対してPD処理を行い、PD信号PD(t)を生成する(ステップS104)。
上述してきたように、本実施例に係る送信機は、電力増幅器20に入力される現在の送信信号を基にして第1アドレスを生成し、過去の送信信号を基にして第2アドレスを生成する。そして、本実施例に係る送信機は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を複数のLUTそれぞれから取得し、取得した歪補償係数を用いて電力増幅器20に入力される送信信号に対してPD処理を行う。このため、電力増幅器20に入力する現在の信号と過去の信号の組合せに対応する複数の歪補償係数を用いたPD処理
を高精度に行うことができ、過去の入力に起因した熱的メモリ効果により発生する電力増幅器20の歪みを抑制することができる。したがって、べき級数やLUTを用いる従来技術と異なり、遅延量を増やすことなく歪み抑圧の性能の低下を抑えることができるため、結果として、回路規模の増大を抑えつつ適切に歪補償を行うことが可能となる。
また、本実施例に係る送信機は、過去の送信信号の電力値に対して単純移動平均処理を実行することで得られる単純移動平均値を第2アドレスとして生成する。このため、過去の信号のトレンドを第2アドレスに反映させることができる。したがって、現在の信号および過去の信号の組合せに対応する歪補償係数をLUTから適切に取得することができ、熱的メモリ効果の発生による歪みを高精度に抑制することができる。
また、本実施例に係る送信機は、過去の送信信号の電力値に対して、現在の送信信号の時刻に近づくほど重みが大きい加重移動平均処理を実行することで得られる加重移動平均値を第2アドレスとして生成する。このため、現在の信号に時刻が近い過去の信号ほど重みを付けたトレンドを第2アドレスに反映させることができる。したがって、現在に近づくほど影響が大きくなる熱的メモリ効果の発生をより高精度に抑えることができる。
実施例2は、送信信号の帯域幅が所定の閾値以上である場合に、第2アドレスの生成を停止することが実施例1と異なるものである。そこで、以下では送信信号の帯域幅が所定の閾値以上である場合に、第2アドレスの生成を停止する例について主に説明する。
まず、図5を参照して、送信信号の帯域幅が所定の閾値以上である場合に、第2アドレスの生成を停止する理由について説明する。図5は、送信信号のエンベロープ値および過去データ平均電力値の時間履歴を示す図である。図5において、横軸は時間を示し、左側の縦軸はエンベロープ値を示し、右側の縦軸は過去データ平均電力値を示す。なお、過去データ平均電力値は、所定時間における信号の電力値を平均することにより得られる値である。
波形501は、帯域幅が所定の閾値以上である送信信号(以下「広帯域信号」という)のエンベロープの時間履歴を示している。波形502は、帯域幅が所定の閾値より小さい送信信号(以下「狭帯域信号」という)のエンベロープの時間履歴を示している。波形601は、波形501で示す広帯域信号のエンベロープから得られる広帯域信号の過去データ平均電力値の時間履歴を示している。波形602は、波形502で示す狭帯域信号のエンベロープから得られる狭帯域信号の過去データ平均電力値を示している。
波形602で示される狭帯域信号の過去データ平均電力値には、波形601で示される広帯域信号の過去データ平均電力値と比較して急峻に変動する変動部分602a及び変動部分602bが存在する。ここで、電力増幅器で発生する熱的メモリ効果の影響による歪みは、電力増幅器が増幅する信号の過去データ平均電力値の変動が大きいほど、大きくなることが分かっている。したがって、変動部分602aや変動部分602bが存在する狭帯域信号は、変動部分が存在しない広帯域信号よりも熱的メモリ効果の影響を受け易いことが分かる。
そこで、本実施例では、送信信号の帯域幅が所定の閾値未満である場合には、熱的メモリ効果の影響を低減するために、現在の信号を基にした第1アドレスおよび過去の信号を基にした第2アドレスの組合せに対応する歪補償係数を用いたPD処理を行う。一方、送信信号の帯域幅が所定の閾値以上である場合には、熱的メモリ効果の影響が比較的に少ないと考えられるため、過去の信号を基にした第2アドレスの生成を停止し、現在の信号を基にした第1アドレスのみに対応する歪補償係数を用いたPD処理を行う。
次に、図6を参照して、本実施例におけるPD部の構成の詳細について説明する。図6は、実施例2におけるPD部の構成の詳細を示す図である。なお、本実施例に係る送信機のブロック図は実施例1と同様に図1で表される。また、本実施例において実施例1と同様の符号を有する各部は、特に説明の無い限り実施例1と同様の機能を有するものとする。
図6に示すように、本実施例におけるPD部200は、帯域幅取得部150および停止指示部151を新たに有する。
帯域幅取得部150は、送信信号生成部10から入力される送信信号の帯域幅を取得する。例えば、帯域幅取得部150は、送信信号生成部10から入力される送信信号に対して高速フーリエ変換を行い時間領域の信号を周波数領域の信号に変換し、スペクトラムが存在する最低周波数から最高周波数までの間を帯域幅として検出する。また、例えば、帯域幅取得部150は、LTE(Long Term Evolution)などの通信規格で予め定められた送信信号の帯域幅を上位レイヤから取得する。そして、帯域幅取得部150は、取得した送信信号の帯域幅の情報を停止指示部151へ出力する。
停止指示部151は、帯域幅取得部150から入力される送信信号の帯域幅が所定の閾値以上であるか否かを判定する。なお、所定の閾値は、シミュレーションなどにより測定された熱的メモリ効果の影響のレベルが電力増幅器20の歪みを生じさせない範囲となるように予め設定される。そして、停止指示部151は、送信信号の帯域幅が所定の閾値未満である場合には、第2アドレスの生成を続行するよう第2アドレス生成部120に指示する。一方、停止指示部151は、送信信号の帯域幅が所定の閾値以上である場合には、第2アドレスの生成を停止するよう第2アドレス生成部120に指示する。
そして、PD信号生成部140は、第2アドレス生成部120による第2アドレスの生成が停止された場合には、第1アドレスに対応する歪補償係数をLUT部130の各LUTから取得し、取得した歪補償係数を用いてPD処理を行う。
次に、図7を参照して、本実施例に係る送信機による歪補償処理の処理手順について説明する。図7は、実施例2に係る送信機による歪補償処理の処理手順を示すフローチャートである。
図7に示すように、PD部200の帯域幅取得部150は、送信信号生成部10から入力される送信信号の帯域幅を取得する(ステップS201)。そして、停止指示部151は、送信信号の帯域幅が所定の閾値以上であるか否かを判定する(ステップS202)。
停止指示部151は、送信信号の帯域幅が所定の閾値未満である場合には(ステップS202否定)、第2アドレスの生成を続行するよう第2アドレス生成部120に指示する。そして、第1アドレス生成部110は、送信信号生成部10から入力される現在の送信信号を基にして第1アドレスを生成し(ステップS203)、第2アドレス生成部120は、過去の送信信号を基にして第2アドレスを生成する(ステップS204)。そして、PD信号生成部140は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数をj個のLUT群131(1)〜131(j)の各LUTから取得する(ステップS205)。
一方、停止指示部151は、送信信号の帯域幅が所定の閾値以上である場合には(ステップS202肯定)、第2アドレスの生成を停止するよう第2アドレス生成部120に指示する(ステップS206)。そして、第1アドレス生成部110は、送信信号生成部10から入力される現在の送信信号を基にして第1アドレスを生成する(ステップS207)。そして、PD信号生成部140は、第1アドレスに対応する歪補償係数をj個のLUT群131(1)〜131(j)の各LUTから取得する(ステップS208)。
その後、PD信号生成部140は、LUT部130から入力される歪補償係数を用いて電力増幅器20に入力される送信信号x(t)に対してPD処理を行い、PD信号PD(t)を生成する(ステップS209)。すなわち、PD信号生成部140は、第2アドレス生成部120による第2アドレスの生成が続行された場合には(ステップS202否定、ステップS203〜S205)、第1アドレスおよび第2アドレスに対応する歪補償係数を用いてPD処理を行う。一方、PD信号生成部140は、第2アドレス生成部120による第2アドレスの生成が停止された場合には(ステップS202肯定、ステップS206〜S208)、第1アドレスに対応する歪補償係数を用いてPD処理を行う。
上述してきたように、本実施例に係る送信機は、送信信号の帯域幅が所定の閾値以上である場合に、第2アドレスの生成を停止し、第1アドレスのみに対応する歪補償係数を用いてPD処理を行う。このため、熱的メモリ効果の影響を受け難い広帯域信号を増幅して送信する場合に、現在の信号を基にした第1アドレスのみに対応する歪補償係数を用いてPD処理を行うことができ、過去の信号を用いない分PD処理に伴う消費電力を削減することができる。
実施例3は、送信信号の帯域幅が所定の閾値以上である場合に、第2アドレスの生成数を制限することが実施例1と異なるものである。そこで、以下では送信信号の帯域幅が所定の閾値以上である場合に、第2アドレスの生成を停止する例について主に説明する。
実施例2でも述べたように、狭帯域信号は、広帯域信号よりも熱的メモリ効果の影響を受け易い。そこで、本実施例では、送信信号の帯域幅が所定の閾値未満である場合には、熱的メモリ効果の影響を低減するために、現在の信号を基にした第1アドレスおよび過去の信号を基にした第2アドレスの組合せに対応する歪補償係数を用いたPD処理を行う。一方、送信信号の帯域幅が所定の閾値以上である場合には、熱的メモリ効果の影響が比較的に少ないため、過去の信号を基にした第2アドレスの生成数を制限し、第1アドレスおよび制限された第2アドレスの組合せに対応する歪補償係数を用いたPD処理を行う。
図8は、実施例3におけるPD部の構成の詳細を示す図である。なお、本実施例に係る送信機のブロック図は実施例1と同様に図1で表される。また、本実施例において実施例1と同様の符号を有する各部は、特に説明の無い限り実施例1と同様の機能を有するものとする。
図8に示すように、本実施例におけるPD部300は、帯域幅取得部160および制限指示部161を新たに有する。
帯域幅取得部160は、送信信号生成部10から入力される送信信号の帯域幅を取得する。例えば、帯域幅取得部160は、送信信号生成部10から入力される送信信号に対して高速フーリエ変換を行い時間領域の信号を周波数領域の信号に変換し、スペクトラムが存在する最低周波数から最高周波数までの間を帯域幅として検出する。また、例えば、帯域幅取得部160は、LTEなどの通信規格で予め定められた送信信号の帯域幅を上位レイヤから取得する。そして、帯域幅取得部160は、取得した送信信号の帯域幅の情報を制限指示部161へ出力する。
制限指示部161は、帯域幅取得部160から入力される送信信号の帯域幅が所定の閾値以上であるか否かを判定する。なお、所定の閾値は、シミュレーションなどにより測定された熱的メモリ効果の影響のレベルが電力増幅器20の歪みを生じさせない範囲となるように予め設定される。そして、制限指示部161は、送信信号の帯域幅が所定の閾値未満である場合には、第2アドレスの生成を続行するよう第2アドレス生成部120に指示する。一方、制限指示部161は、送信信号の帯域幅が所定の閾値以上である場合には、第2アドレスの生成数を制限するよう第2アドレス生成部120に指示する。
そして、PD信号生成部140は、第2アドレス生成部120により生成される第2アドレスの数が制限された場合には、第1アドレスおよび数の制限された第2アドレスに対応する歪補償係数をLUT部130の各LTUから取得してPD処理を行う。
次に、図9を参照して、本実施例に係る送信機による歪補償処理の処理手順について説明する。図9は、実施例3に係る送信機による歪補償処理の処理手順を示すフローチャートである。
図9に示すように、PD部300の帯域幅取得部160は、送信信号生成部10から入力される送信信号の帯域幅を取得する(ステップS301)。そして、制限指示部161は、送信信号の帯域幅が所定の閾値以上であるか否かを判定する(ステップS302)。
制限指示部161は、送信信号の帯域幅が所定の閾値未満である場合には(ステップS302否定)、第2アドレスの生成を続行するよう第2アドレス生成部120に指示する。そして、第1アドレス生成部110は、送信信号生成部10から入力される現在の送信信号を基にして第1アドレスを生成し(ステップS303)、第2アドレス生成部120は、過去の送信信号を基にして第2アドレスを生成する(ステップS304)。そして、PD信号生成部140は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数をj個のLUT群131(1)〜131(j)の各LUTから取得する(ステップS305)。
一方、制限指示部161は、送信信号の帯域幅が所定の閾値以上である場合には(ステップS302肯定)、第2アドレスの生成数を制限するよう第2アドレス生成部120に指示する(ステップS306)。そして、第1アドレス生成部110は、送信信号生成部10から入力される現在の送信信号を基にして第1アドレスを生成する(ステップS307)。そして、第2アドレス生成部120は、過去の送信信号を基にして第2アドレスを生成し、生成した第2アドレスの数を制限する(ステップS308)。例えば、第2アドレス生成部120は、10個の第2アドレスを生成した場合に、1〜5番目の第2アドレスを1番目の第2アドレスで統一し、6〜10番目の第2アドレスを6番目の第2アドレスで統一することで、第2アドレスの数を制限する。そして、PD信号生成部140は、第1アドレスおよび数が制限された第2アドレスの組合せに対応する歪補償係数をj個のLUT群131(1)〜131(j)の各LUTから取得する(ステップS309)。
その後、PD信号生成部140は、LUT部130から入力される歪補償係数を用いて電力増幅器20に入力される送信信号x(t)に対してPD処理を行い、PD信号PD(t)を生成する(ステップS310)。すなわち、PD信号生成部140は、第2アドレス生成部120による第2アドレスの生成が続行された場合には(ステップS302否定、ステップS303〜S305)、第1アドレスおよび第2アドレスに対応する歪補償係数を用いてPD処理を行う。一方、PD信号生成部140は、第2アドレス生成部120による第2アドレスの生成数が制限された場合には(ステップS302肯定、ステップS306〜S309)、第1アドレスおよび数の制限された第2アドレスの組合せに対応する歪補償係数を用いてPD処理を行う。
上述してきたように、本実施例に係る送信機は、送信信号の帯域幅が所定の閾値以上である場合に、第2アドレスの生成数を制限し、第1アドレスおよび数の制限された第2アドレスの組合せに対応する歪補償係数を用いてPD処理を行う。このため、熱的メモリ効果の影響を受け難い広帯域信号を増幅して送信する場合に、過去の信号を基にした第2アドレスの数を制限する分PD処理に伴う消費電力を削減することができる。
実施例4は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を複数のLUTのうち一部のLUTから取得することが実施例1と異なるものである。そこで、以下では第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を複数のLUTのうち一部のLUTから取得する例について主に説明する。
図10は、実施例4におけるPD部の構成の詳細を示す図である。なお、本実施例に係る送信機のブロック図は実施例1と同様に図1で表される。また、本実施例において実施例1と同様の符号を有する各部は、特に説明の無い限り実施例1と同様の機能を有するものとする。
図10に示すように、本実施例におけるPD部400は、アドレス選択部445を新たに有する。
アドレス選択部445は、第1アドレスおよび第2アドレスのうち少なくともいずれか一方を選択する。例えば、アドレス選択部445は、第1アドレスおよび第2アドレスの両方を選択する。また、例えば、アドレス選択部445は、第1アドレスのみを選択する。
PD信号生成部140は、アドレス選択部445により第1アドレスおよび第2アドレスの両方が選択された場合には第1アドレスおよび第2アドレスの組合せに対応する歪補償係数をj個のLUT群131(1)〜131(j)に含まれる全LUTのうち一部のLUTから取得する。さらに、PD信号生成部140は、アドレス選択部445により第1アドレスが選択された場合には第1アドレスに対応する歪補償係数をj個のLUT群131(1)〜131(j)に含まれる全LUTのうち残りのLUTから取得する。
ここで、図11を参照して、アドレス選択部445による処理の具体例について説明する。図11は、実施例4におけるアドレス選択部445による処理の具体例について説明するための図である。図11の例では、2個のLUT群131(1)およびLUT群131(2)それぞれが2個のLUTを持つものとする。
図11に示すように、2個のLUT群131(1)およびLUT群131(2)には、LUT0,0、LUT1,0、LUT0,1およびLUT1,1という全4個のLUTi,j(i=0,1、j=0,1)が含まれる。この場合に、アドレス選択部445は、図11の左上に示すように、第1アドレスおよび第2アドレスの両方を選択する。すると、PD信号生成部140は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を、全4個のLUTのうち2個のLUT0,0およびLUT1,1から取得する。さらに、アドレス選択部445は、第1アドレスおよび第2アドレスのうち第1アドレスを選択する。すると、PD信号生成部140は、第1アドレスに対応する歪補償係数を残り2個のLUT1,0およびLUT0,1から取得する。
また、PD信号生成部140は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を取得する対象となるLUTと、第1アドレスに対応する歪補償係数を取得する対象となるLUTとを適宜変更することもできる。例えば、PD信号生成部140は、図11の左下に示すように、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を、全4個のLUTのうち2個のLUT0,0およびLUT0,1から取得する。さらに、PD信号生成部140は、第1アドレスに対応する歪補償係数を残り2個のLUT1,0およびLUT1,1から取得する。
また、例えば、PD信号生成部140は、図11の右上に示すように、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を、全4個のLUTのうち2個のLUT0,0およびLUT1,0から取得する。さらに、PD信号生成部140は、第1アドレスに対応する歪補償係数を残り2個のLUT0,1およびLUT1,1から取得する。
また、例えば、PD信号生成部140は、図11の右下に示すように、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を、全4個のLUTのうち1個のLUT0,0から取得する。さらに、PD信号生成部140は、第1アドレスに対応する歪補償係数を残り3個のLUT1,0、LUT0,1およびLUT1,1から取得する。
次に、図12を参照して、本実施例に係る送信機による歪補償処理の処理手順について説明する。図12は、実施例4に係る送信機による歪補償処理の処理手順を示すフローチャートである。
図12に示すように、PD部400の第1アドレス生成部110は、送信信号生成部10から入力される現在の送信信号を基にして第1アドレスを生成する(ステップS401)。そして、第2アドレス生成部120は、過去の送信信号を基にして第2アドレスを生成する(ステップS402)。
そして、アドレス選択部445は、第1アドレスおよび第2アドレスの両方を選択する(ステップS403)。この場合、PD信号生成部140は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数をj個のLUT群131(1)〜131(j)に含まれる全LUTのうち一部のLUTから取得する(ステップS404)。
そして、アドレス選択部445は、第1アドレスを選択する(ステップS405)。この場合、PD信号生成部140は、第1アドレスに対応する歪補償係数をj個のLUT群131(1)〜131(j)に含まれる全LUTのうち残りのLUTから取得する(ステップS406)。そして、PD信号生成部140は、取得した歪補償係数を用いて電力増幅器20に入力される送信信号x(t)に対してPD処理を行い、PD信号PD(t)を生成する(ステップS407)。
上述してきたように、本実施例に係る送信機は、現在の送信信号を基にした第1アドレスおよび過去の送信信号を基にした第2アドレスの組合せに対応する歪補償係数を複数のLUTのうち一部のLUTから取得する。さらに、本実施例に係る送信機は、第1アドレスに対応する歪補償係数を複数のLUTのうち残りのLUTから取得する。このため、本実施例に係る送信機は、残りのLUTについて2つのアドレスを用いない分PD処理に要する消費電力を削減することができる。
実施例5は、第1アドレスと閾値との比較結果に応じて、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を各LUTから取得するか、または、第1アドレスに対応する歪補償係数を各LUTから取得するかを決定することが実施例1と異なる。そこで、以下では第1アドレスと閾値との比較結果に応じて、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を各LUTから取得するか、または、第1アドレスに対応する歪補償係数を各LUTから取得するかを決定する例について主に説明する。
図13は、実施例5におけるPD部の構成の詳細を示す図である。なお、本実施例に係る送信機のブロック図は実施例1と同様に図1で表される。また、本実施例において実施例1と同様の符号を有する各部は、特に説明の無い限り実施例1と同様の機能を有するものとする。
図13に示すように、本実施例におけるPD部500は、アドレス選択部545を新たに有する。
アドレス選択部545は、第1アドレスと予め定められた閾値とを比較する。アドレス選択部545は、比較結果に応じて、第1アドレスおよび第2アドレスのうち少なくともいずれか一方を選択する。例えば、アドレス選択部545は、第1アドレスが閾値以上である場合に、第1アドレスおよび第2アドレスの両方を選択する。一方、アドレス選択部545は、第1アドレスが閾値未満である場合に、第1アドレスのみを選択する。
PD信号生成部140は、アドレス選択部545により第1アドレスおよび第2アドレスの両方が選択された場合には第1アドレスおよび第2アドレスの組合せに対応する歪補償係数をLUT群131(1)〜131(j)の各LUTから取得する。一方、PD信号生成部140は、アドレス選択部545により第1アドレスが選択された場合には第1アドレスに対応する歪補償係数を各LUTから取得する。
ここで、図14を参照して、アドレス選択部545による処理の具体例について説明する。図14は、実施例5におけるアドレス選択部545による処理の具体例について説明するための図である。図14の例では、2個のLUT群131(1)およびLUT群131(2)それぞれが2個のLUTを持つものとする。
図14に示すように、2個のLUT群131(1)およびLUT群131(2)には、LUT0,0、LUT1,0、LUT0,1およびLUT1,1という全4個のLUTi,j(i=0,1、j=0,1)が含まれる。この場合に、アドレス選択部545は、図14の左上に示すように、各LUTi,jの第1アドレスと閾値とを比較し、第1アドレスが閾値以上である場合に、第1アドレスおよび第2アドレスの両方を選択する。すると、PD信号生成部140は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を各LUTi,jから取得する。一方、アドレス選択部545は、第1アドレスが閾値未満である場合に、第1アドレスを選択する。すると、PD信号生成部140は、第1アドレスに対応する歪補償係数を各LUTi,jから取得する。
また、アドレス選択部545およびPD信号生成部140は、第1アドレスと閾値との比較結果に応じた処理の内容を適宜変更することもできる。例えば、アドレス選択部545は、図14の右上に示すように、各LUTi,jの第1アドレスと閾値とを比較し、第1アドレスが閾値未満である場合に、第1アドレスおよび第2アドレスの両方を選択する。そして、PD信号生成部140は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を各LUTi,jから取得する。一方、アドレス選択部545は、第1アドレスが閾値以上である場合に、第1アドレスを選択する。そして、PD信号生成部140は、第1アドレスに対応する歪補償係数を各LUTi,jから取得する。
また、例えば、アドレス選択部545は、図14の左下に示すように、LUT0,0の第1アドレスと閾値とを比較し、第1アドレスが閾値未満である場合に、第1アドレスおよび第2アドレスの両方を選択する。そして、PD信号生成部140は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数をLUT0,0から取得する。一方、アドレス選択部545は、LUT0,0の第1アドレスが閾値以上である場合に、第1アドレスを選択する。そして、PD信号生成部140は、第1アドレスに対応する歪補償係数をLUT0,0から取得する。さらに、アドレス選択部545は、LUT1,0、LUT0,1およびLUT1,1それぞれの第1アドレスと閾値とを比較する。そして、アドレス選択部545は、第1アドレスが閾値以上である場合に、第1アドレスおよび第2アドレスの両方を選択する。そして、PD信号生成部140は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を、LUT1,0、LUT0,1およびLUT1,1それぞれから取得する。一方、アドレス選択部545は、第1アドレスが閾値未満である場合に、第1アドレスを選択する。そして、PD信号生成部140は、第1アドレスに対応する歪補償係数を、LUT1,0、LUT0,1およびLUT1,1それぞれから取得する。
次に、図15を参照して、本実施例に係る送信機による歪補償処理の処理手順について説明する。図15は、実施例5に係る送信機による歪補償処理の処理手順を示すフローチャートである。
図15に示すように、PD部500の第1アドレス生成部110は、送信信号生成部10から入力される現在の送信信号を基にして第1アドレスを生成する(ステップS501)。そして、第2アドレス生成部120は、過去の送信信号を基にして第2アドレスを生成する(ステップS502)。
そして、アドレス選択部545は、第1アドレスと予め定められた閾値とを比較する(ステップS503)。アドレス選択部545は、比較結果に応じて、第1アドレスおよび第2アドレスのうち少なくともいずれか一方を選択する(ステップS504)。そして、PD信号生成部140は、アドレス選択部545が第1アドレスおよび第2アドレスの両方を選択した場合に第1アドレスおよび第2アドレスの組合せに対応する歪補償係数をLUT群131(1)〜131(j)の各LUTから取得する(ステップS505)。一方、PD信号生成部140は、アドレス選択部545が第1アドレスを取得した場合に第1アドレスに対応する歪補償係数を各LUTから取得する(ステップS506)。そして、PD信号生成部140は、取得した歪補償係数を用いて電力増幅器20に入力される送信信号x(t)に対してPD処理を行い、PD信号PD(t)を生成する(ステップS507)。
上述してきたように、本実施例に係る送信機は、第1アドレスと閾値とを比較する。そして、本実施例に係る送信機は、比較結果に応じて、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を各LUTから取得するか、または、第1アドレスに対応する歪補償係数を各LUTから取得するかを決定する。このため、本実施例に係る送信機は、第1アドレスの大小に関わらず常に2つのアドレスの組合せを用いて歪補償係数を各LUTから取得する場合と比較して、PD処理に要する消費電力を削減することができる。
なお、上述した各実施例では、過去の送信信号の電力値に対して単純移動平均処理または加重移動平均処理を実行することで得られる単純移動平均値または加重移動平均値を第2アドレスとして生成する構成を説明した。しかし、各実施例は、過去の送信信号の振幅値に対して単純移動平均処理または加重移動平均処理を実行することで得られる単純移動平均値または加重移動平均値を第2アドレスとして生成する構成でも良い。
10 送信信号生成部
20 電力増幅器
30 アンテナ
40 係数更新部
100、200、300、400、500 PD部
110 第1アドレス生成部
111 第1アドレス変換部
112(1)〜112(j−1) 遅延回路
120 第2アドレス生成部
121 第2アドレス変換部
122(1)〜122(j−1) 遅延回路
130 LUT部
131(1)〜131(j) LUT群
140 PD信号生成部
141(1)〜(i) 加算器
142(1)〜(i) 乗算器
143(1)〜143(i−1) 遅延回路
144 加算器
150 帯域幅取得部
151 停止指示部
160 帯域幅取得部
161 制限指示部
445、545 アドレス選択部

Claims (11)

  1. 入力信号を増幅する増幅部と、
    前記増幅部の歪みを補償するための歪補償係数を、異なる2つのアドレスに対応付けて記憶する複数の歪補償係数記憶部と、
    現在の前記入力信号を基にして第1アドレスを生成する第1アドレス生成部と、
    過去の前記入力信号を基にして前記第1アドレスと異なる第2アドレスを生成する第2アドレス生成部と、
    前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を各前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記増幅部に入力される前記入力信号に対してプリディストーション処理を行う歪補償部と
    を備えたことを特徴とする歪補償装置。
  2. 前記入力信号の帯域幅を取得する帯域幅取得部と、
    前記入力信号の帯域幅が所定の閾値以上である場合に、第2アドレスの生成を停止するよう前記第2アドレス生成部に指示する停止指示部と
    をさらに備え、
    前記歪補償部は、
    前記第2アドレス生成部による第2アドレスの生成が停止された場合には、前記第1アドレスに対応する歪補償係数を各前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記プリディストーション処理を行うことを特徴とする請求項1に記載の歪補償装置。
  3. 前記送信信号の帯域幅を取得する帯域幅取得部と、
    前記送信信号の帯域幅が所定の閾値以上である場合に、生成する前記第2アドレスの数を制限するよう前記第2アドレス生成部に指示する制限指示部と
    をさらに備え、
    前記歪補償部は、
    前記第2アドレス生成部により生成される前記第2アドレスの数が制限された場合には、前記第1アドレスおよび数が制限された前記第2アドレスの組合せに対応する歪補償係数を各前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記歪補償処理を行うことを特徴とする請求項1に記載の歪補償装置。
  4. 前記第2アドレス生成部は、
    過去の前記入力信号の電力値に対して単純移動平均処理を実行することで得られる単純移動平均値を前記第2アドレスとして生成することを特徴とする請求項1〜3のいずれか一つに記載の歪補償装置。
  5. 前記第2アドレス生成部は、
    過去の前記入力信号の振幅値に対して単純移動平均処理を実行することで得られる単純移動平均値を前記第2アドレスとして生成することを特徴とする請求項1〜3のいずれか一つに記載の歪補償装置。
  6. 前記第2アドレス生成部は、
    過去の前記送信信号の電力値に対して、現在の前記送信信号の時刻に近づくほど重みが大きい加重移動平均処理を実行することで得られる加重移動平均値を前記第2アドレスとして生成することを特徴とする請求項1〜3のいずれか一つに記載の歪補償装置。
  7. 前記第2アドレス生成部は、
    過去の前記送信信号の振幅値に対して、現在の前記送信信号の時刻に近づくほど重みが大きい加重移動平均処理を実行することで得られる加重移動平均値を前記第2アドレスとして生成することを特徴とする請求項1〜3のいずれか一つに記載の歪補償装置。
  8. 前記第1アドレスおよび前記第2アドレスのうち少なくともいずれか一方を選択するアドレス選択部をさらに備え、
    前記歪補償部は、
    前記アドレス選択部が前記第1アドレスおよび前記第2アドレスの両方を選択した場合には前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を前記複数の歪補償係数記憶部のうち一部の歪補償係数記憶部から取得し、前記アドレス選択部が前記第1アドレスを選択した場合には前記第1アドレスに対応する歪補償係数を前記複数の歪補償係数記憶部のうち前記一部の歪補償係数記憶部を除く残りの歪補償係数記憶部から取得することを特徴とする請求項1〜7のいずれか一つに記載の歪補償装置。
  9. 前記第1アドレスと閾値とを比較し、比較結果に応じて前記第1アドレスおよび前記第2アドレスのうち少なくともいずれか一方を選択するアドレス選択部をさらに備え、
    前記歪補償部は、
    前記アドレス選択部が前記第1アドレスおよび前記第2アドレスの両方を選択した場合には前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を各前記歪補償係数記憶部から取得し、前記アドレス選択部が前記第1アドレスを選択した場合には前記第1アドレスに対応する歪補償係数を各前記歪補償係数記憶部から取得することを特徴とすする請求項1〜7のいずれか一つに記載の歪補償装置。
  10. 送信信号を生成する送信信号生成部と、
    前記送信信号を増幅しアンテナを介して送出する増幅部と、
    前記増幅部の歪みを補償するための歪補償係数を、異なる2つのアドレスに対応付けて記憶する複数の歪補償係数記憶部と、
    現在の前記送信信号を基にして第1アドレスを生成する第1アドレス生成部と、
    過去の前記送信信号を基にして前記第1アドレスと異なる第2アドレスを生成する第2アドレス生成部と、
    前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を各前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記増幅部に入力される前記送信信号に対してプリディストーション処理を行う歪補償部と
    を備えたことを特徴とする送信機。
  11. コンピュータにより実行される歪補償方法であって、
    入力信号を増幅する増幅部に入力される現在の前記入力信号を基にして第1アドレスを生成し、
    過去の前記入力信号を基にして前記第1アドレスと異なる第2アドレスを生成し、
    前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を、前記増幅部の歪みを補償するための歪補償係数を異なる2つのアドレスと対応付けて記憶する複数の歪補償係数記憶部それぞれから取得し、
    取得した歪補償係数を用いて前記増幅部に入力される前記入力信号に対してプリディストーション処理を行う
    ことを含むことを特徴とする歪補償方法。
JP2011155970A 2011-07-14 2011-07-14 歪補償装置、送信機および歪補償方法 Active JP5751056B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011155970A JP5751056B2 (ja) 2011-07-14 2011-07-14 歪補償装置、送信機および歪補償方法
US13/542,368 US8737937B2 (en) 2011-07-14 2012-07-05 Distortion compensation apparatus, transmitter, and distortion compensation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011155970A JP5751056B2 (ja) 2011-07-14 2011-07-14 歪補償装置、送信機および歪補償方法

Publications (2)

Publication Number Publication Date
JP2013026631A true JP2013026631A (ja) 2013-02-04
JP5751056B2 JP5751056B2 (ja) 2015-07-22

Family

ID=47518601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011155970A Active JP5751056B2 (ja) 2011-07-14 2011-07-14 歪補償装置、送信機および歪補償方法

Country Status (2)

Country Link
US (1) US8737937B2 (ja)
JP (1) JP5751056B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015061106A (ja) * 2013-09-17 2015-03-30 富士通株式会社 歪補償装置、送信装置および歪補償方法
US9225364B1 (en) 2014-08-25 2015-12-29 Fujitsu Limited Distortion compensation method, distortion compensation apparatus, and non-transitory computer readable storage medium
JP2016115952A (ja) * 2014-12-10 2016-06-23 富士通株式会社 歪補償装置及び歪補償方法
JP2016213798A (ja) * 2015-05-13 2016-12-15 富士通株式会社 歪み補償装置及び歪み補償方法
JP2017534224A (ja) * 2014-11-14 2017-11-16 華為技術有限公司Huawei Technologies Co.,Ltd. アナログプリディストータコアモジュールおよびアナログプリディストータシステム
JP2018133603A (ja) * 2017-02-13 2018-08-23 株式会社日立国際電気 プリディストータ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5853913B2 (ja) * 2012-09-12 2016-02-09 富士通株式会社 アドレス制御装置、送信装置およびアドレス制御方法
US8804872B1 (en) * 2013-01-29 2014-08-12 Texas Instruments Incorporated Dynamic determination of volterra kernels for digital pre-distortion
CN105024960B (zh) * 2015-06-23 2018-11-09 大唐移动通信设备有限公司 一种dpd系统
EP3766174A4 (en) * 2018-03-16 2021-11-17 Telefonaktiebolaget LM Ericsson (publ.) METHOD AND ARRANGEMENT FOR COMPENSATION OF STORAGE EFFECTS IN A POWER AMPLIFIER
US10491443B1 (en) * 2018-08-21 2019-11-26 Phazr, Inc. Methods and systems for selective crest factor reduction and digital pre-distortion in wireless transmitters
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505160A (ja) * 2002-10-31 2006-02-09 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 広帯域プリディストーション線形化の方法およびシステム
WO2009090825A1 (ja) * 2008-01-15 2009-07-23 Mitsubishi Electric Corporation プレディストータ
JP2009194576A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 送信装置及び歪み補償方法
JP2009213113A (ja) * 2008-03-05 2009-09-17 Fujitsu Ltd 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ
JP2010074723A (ja) * 2008-09-22 2010-04-02 Japan Radio Co Ltd プリディストータ
US20100093290A1 (en) * 2008-10-15 2010-04-15 Nortel Networks Limited Multi-dimensional volterra series transmitter linearization
JP2011010107A (ja) * 2009-06-26 2011-01-13 Fujitsu Ltd 送信装置、歪み補償装置及び歪み補償方法
JP2012238966A (ja) * 2011-05-10 2012-12-06 Fujitsu Ltd 歪補償装置及び歪補償方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0486133A (ja) 1990-07-30 1992-03-18 Nec Corp 二重化データリンクのスタンバイリンク同期検出方式
US5867065A (en) * 1997-05-07 1999-02-02 Glenayre Electronics, Inc. Frequency selective predistortion in a linear transmitter
WO2001008320A1 (fr) 1999-07-28 2001-02-01 Fujitsu Limited Procede et appareil pour compensation de distorsion de dispositif radio
JP5505002B2 (ja) * 2010-03-17 2014-05-28 富士通株式会社 歪補償装置、増幅装置、送信装置および歪補償方法
JP5505001B2 (ja) * 2010-03-17 2014-05-28 富士通株式会社 歪補償装置、増幅装置、送信装置および歪補償方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505160A (ja) * 2002-10-31 2006-02-09 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 広帯域プリディストーション線形化の方法およびシステム
WO2009090825A1 (ja) * 2008-01-15 2009-07-23 Mitsubishi Electric Corporation プレディストータ
JP2009194576A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 送信装置及び歪み補償方法
JP2009213113A (ja) * 2008-03-05 2009-09-17 Fujitsu Ltd 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ
JP2010074723A (ja) * 2008-09-22 2010-04-02 Japan Radio Co Ltd プリディストータ
US20100093290A1 (en) * 2008-10-15 2010-04-15 Nortel Networks Limited Multi-dimensional volterra series transmitter linearization
JP2011010107A (ja) * 2009-06-26 2011-01-13 Fujitsu Ltd 送信装置、歪み補償装置及び歪み補償方法
JP2012238966A (ja) * 2011-05-10 2012-12-06 Fujitsu Ltd 歪補償装置及び歪補償方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015061106A (ja) * 2013-09-17 2015-03-30 富士通株式会社 歪補償装置、送信装置および歪補償方法
US9548703B2 (en) 2013-09-17 2017-01-17 Fujitsu Limited Distortion compensation apparatus, transmission apparatus, and distortion compensation method
US9225364B1 (en) 2014-08-25 2015-12-29 Fujitsu Limited Distortion compensation method, distortion compensation apparatus, and non-transitory computer readable storage medium
JP2017534224A (ja) * 2014-11-14 2017-11-16 華為技術有限公司Huawei Technologies Co.,Ltd. アナログプリディストータコアモジュールおよびアナログプリディストータシステム
JP2016115952A (ja) * 2014-12-10 2016-06-23 富士通株式会社 歪補償装置及び歪補償方法
JP2016213798A (ja) * 2015-05-13 2016-12-15 富士通株式会社 歪み補償装置及び歪み補償方法
JP2018133603A (ja) * 2017-02-13 2018-08-23 株式会社日立国際電気 プリディストータ

Also Published As

Publication number Publication date
US8737937B2 (en) 2014-05-27
US20130015917A1 (en) 2013-01-17
JP5751056B2 (ja) 2015-07-22

Similar Documents

Publication Publication Date Title
JP5751056B2 (ja) 歪補償装置、送信機および歪補償方法
JP4786644B2 (ja) 歪補償装置
JP5251757B2 (ja) ベースバンド・プレディストーション装置及び方法
US8451055B2 (en) Distortion compensating apparatus, transmitting apparatus, and distortion compensating method
JP5420887B2 (ja) 歪補償装置
JP5505001B2 (ja) 歪補償装置、増幅装置、送信装置および歪補償方法
JP5505002B2 (ja) 歪補償装置、増幅装置、送信装置および歪補償方法
JP2012235316A (ja) 歪補償装置及び歪補償方法
JP6054739B2 (ja) 歪み補償装置及び歪み補償方法
JP5707999B2 (ja) 歪補償装置、送信機及び歪補償方法
JPWO2011086752A1 (ja) 増幅装置及び信号処理装置
JP6207806B2 (ja) 歪補償装置及び歪補償方法
JP6197518B2 (ja) 歪補償装置、送信装置および歪補償方法
JP5850150B2 (ja) 歪補償装置及び歪補償方法
JP2015012412A (ja) 歪補償装置、歪補償方法、及び無線通信装置
JP5482561B2 (ja) 歪補償増幅装置及び歪補償方法
JP6015386B2 (ja) 歪補償装置及び歪補償方法
JP2010068217A (ja) 歪補償装置及び方法
JP7268335B2 (ja) 歪補償回路、送信装置および歪補償方法
JP2013251649A (ja) 歪補償装置、および、歪補償方法
JP5115976B2 (ja) プリディストータ
JP2015023507A (ja) 歪み補償装置
JP6235899B2 (ja) 送信装置及び歪み補償方法
JP5238564B2 (ja) プリディストータ
JP5706129B2 (ja) プリディストータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150504

R150 Certificate of patent or registration of utility model

Ref document number: 5751056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150