JP2013026631A - 歪補償装置、送信機および歪補償方法 - Google Patents
歪補償装置、送信機および歪補償方法 Download PDFInfo
- Publication number
- JP2013026631A JP2013026631A JP2011155970A JP2011155970A JP2013026631A JP 2013026631 A JP2013026631 A JP 2013026631A JP 2011155970 A JP2011155970 A JP 2011155970A JP 2011155970 A JP2011155970 A JP 2011155970A JP 2013026631 A JP2013026631 A JP 2013026631A
- Authority
- JP
- Japan
- Prior art keywords
- address
- distortion compensation
- unit
- compensation coefficient
- transmission signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 38
- 230000003321 amplification Effects 0.000 claims abstract description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 14
- 230000005540 biological transmission Effects 0.000 claims description 122
- 238000012545 processing Methods 0.000 claims description 74
- 230000008569 process Effects 0.000 claims description 11
- 238000013459 approach Methods 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 71
- 238000010586 diagram Methods 0.000 description 23
- 230000003446 memory effect Effects 0.000 description 22
- 238000006243 chemical reaction Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 230000003111 delayed effect Effects 0.000 description 6
- 230000001629 suppression Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【解決手段】歪補償装置は、増幅部と、複数の歪補償係数記憶部と、第1アドレス生成部と、第2アドレス生成部と、歪補償部とを備える。増幅部は、入力信号を増幅する。複数の歪補償係数記憶部は、増幅部の歪みを補償するための歪補償係数を、異なる2つのアドレスに対応付けて記憶する。第1アドレス生成部は、現在の入力信号を基にして第1アドレスを生成する。第2アドレス生成部は、過去の入力信号を基にして第1アドレスと異なる第2アドレスを生成する。歪補償部は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数を各歪補償係数記憶部から取得し、取得した歪補償係数を用いて増幅部に入力される入力信号に対してプリディストーション処理を行う。
【選択図】図2
Description
を高精度に行うことができ、過去の入力に起因した熱的メモリ効果により発生する電力増幅器20の歪みを抑制することができる。したがって、べき級数やLUTを用いる従来技術と異なり、遅延量を増やすことなく歪み抑圧の性能の低下を抑えることができるため、結果として、回路規模の増大を抑えつつ適切に歪補償を行うことが可能となる。
20 電力増幅器
30 アンテナ
40 係数更新部
100、200、300、400、500 PD部
110 第1アドレス生成部
111 第1アドレス変換部
112(1)〜112(j−1) 遅延回路
120 第2アドレス生成部
121 第2アドレス変換部
122(1)〜122(j−1) 遅延回路
130 LUT部
131(1)〜131(j) LUT群
140 PD信号生成部
141(1)〜(i) 加算器
142(1)〜(i) 乗算器
143(1)〜143(i−1) 遅延回路
144 加算器
150 帯域幅取得部
151 停止指示部
160 帯域幅取得部
161 制限指示部
445、545 アドレス選択部
Claims (11)
- 入力信号を増幅する増幅部と、
前記増幅部の歪みを補償するための歪補償係数を、異なる2つのアドレスに対応付けて記憶する複数の歪補償係数記憶部と、
現在の前記入力信号を基にして第1アドレスを生成する第1アドレス生成部と、
過去の前記入力信号を基にして前記第1アドレスと異なる第2アドレスを生成する第2アドレス生成部と、
前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を各前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記増幅部に入力される前記入力信号に対してプリディストーション処理を行う歪補償部と
を備えたことを特徴とする歪補償装置。 - 前記入力信号の帯域幅を取得する帯域幅取得部と、
前記入力信号の帯域幅が所定の閾値以上である場合に、第2アドレスの生成を停止するよう前記第2アドレス生成部に指示する停止指示部と
をさらに備え、
前記歪補償部は、
前記第2アドレス生成部による第2アドレスの生成が停止された場合には、前記第1アドレスに対応する歪補償係数を各前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記プリディストーション処理を行うことを特徴とする請求項1に記載の歪補償装置。 - 前記送信信号の帯域幅を取得する帯域幅取得部と、
前記送信信号の帯域幅が所定の閾値以上である場合に、生成する前記第2アドレスの数を制限するよう前記第2アドレス生成部に指示する制限指示部と
をさらに備え、
前記歪補償部は、
前記第2アドレス生成部により生成される前記第2アドレスの数が制限された場合には、前記第1アドレスおよび数が制限された前記第2アドレスの組合せに対応する歪補償係数を各前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記歪補償処理を行うことを特徴とする請求項1に記載の歪補償装置。 - 前記第2アドレス生成部は、
過去の前記入力信号の電力値に対して単純移動平均処理を実行することで得られる単純移動平均値を前記第2アドレスとして生成することを特徴とする請求項1〜3のいずれか一つに記載の歪補償装置。 - 前記第2アドレス生成部は、
過去の前記入力信号の振幅値に対して単純移動平均処理を実行することで得られる単純移動平均値を前記第2アドレスとして生成することを特徴とする請求項1〜3のいずれか一つに記載の歪補償装置。 - 前記第2アドレス生成部は、
過去の前記送信信号の電力値に対して、現在の前記送信信号の時刻に近づくほど重みが大きい加重移動平均処理を実行することで得られる加重移動平均値を前記第2アドレスとして生成することを特徴とする請求項1〜3のいずれか一つに記載の歪補償装置。 - 前記第2アドレス生成部は、
過去の前記送信信号の振幅値に対して、現在の前記送信信号の時刻に近づくほど重みが大きい加重移動平均処理を実行することで得られる加重移動平均値を前記第2アドレスとして生成することを特徴とする請求項1〜3のいずれか一つに記載の歪補償装置。 - 前記第1アドレスおよび前記第2アドレスのうち少なくともいずれか一方を選択するアドレス選択部をさらに備え、
前記歪補償部は、
前記アドレス選択部が前記第1アドレスおよび前記第2アドレスの両方を選択した場合には前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を前記複数の歪補償係数記憶部のうち一部の歪補償係数記憶部から取得し、前記アドレス選択部が前記第1アドレスを選択した場合には前記第1アドレスに対応する歪補償係数を前記複数の歪補償係数記憶部のうち前記一部の歪補償係数記憶部を除く残りの歪補償係数記憶部から取得することを特徴とする請求項1〜7のいずれか一つに記載の歪補償装置。 - 前記第1アドレスと閾値とを比較し、比較結果に応じて前記第1アドレスおよび前記第2アドレスのうち少なくともいずれか一方を選択するアドレス選択部をさらに備え、
前記歪補償部は、
前記アドレス選択部が前記第1アドレスおよび前記第2アドレスの両方を選択した場合には前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を各前記歪補償係数記憶部から取得し、前記アドレス選択部が前記第1アドレスを選択した場合には前記第1アドレスに対応する歪補償係数を各前記歪補償係数記憶部から取得することを特徴とすする請求項1〜7のいずれか一つに記載の歪補償装置。 - 送信信号を生成する送信信号生成部と、
前記送信信号を増幅しアンテナを介して送出する増幅部と、
前記増幅部の歪みを補償するための歪補償係数を、異なる2つのアドレスに対応付けて記憶する複数の歪補償係数記憶部と、
現在の前記送信信号を基にして第1アドレスを生成する第1アドレス生成部と、
過去の前記送信信号を基にして前記第1アドレスと異なる第2アドレスを生成する第2アドレス生成部と、
前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を各前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記増幅部に入力される前記送信信号に対してプリディストーション処理を行う歪補償部と
を備えたことを特徴とする送信機。 - コンピュータにより実行される歪補償方法であって、
入力信号を増幅する増幅部に入力される現在の前記入力信号を基にして第1アドレスを生成し、
過去の前記入力信号を基にして前記第1アドレスと異なる第2アドレスを生成し、
前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を、前記増幅部の歪みを補償するための歪補償係数を異なる2つのアドレスと対応付けて記憶する複数の歪補償係数記憶部それぞれから取得し、
取得した歪補償係数を用いて前記増幅部に入力される前記入力信号に対してプリディストーション処理を行う
ことを含むことを特徴とする歪補償方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011155970A JP5751056B2 (ja) | 2011-07-14 | 2011-07-14 | 歪補償装置、送信機および歪補償方法 |
US13/542,368 US8737937B2 (en) | 2011-07-14 | 2012-07-05 | Distortion compensation apparatus, transmitter, and distortion compensation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011155970A JP5751056B2 (ja) | 2011-07-14 | 2011-07-14 | 歪補償装置、送信機および歪補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013026631A true JP2013026631A (ja) | 2013-02-04 |
JP5751056B2 JP5751056B2 (ja) | 2015-07-22 |
Family
ID=47518601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011155970A Active JP5751056B2 (ja) | 2011-07-14 | 2011-07-14 | 歪補償装置、送信機および歪補償方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8737937B2 (ja) |
JP (1) | JP5751056B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015061106A (ja) * | 2013-09-17 | 2015-03-30 | 富士通株式会社 | 歪補償装置、送信装置および歪補償方法 |
US9225364B1 (en) | 2014-08-25 | 2015-12-29 | Fujitsu Limited | Distortion compensation method, distortion compensation apparatus, and non-transitory computer readable storage medium |
JP2016115952A (ja) * | 2014-12-10 | 2016-06-23 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP2016213798A (ja) * | 2015-05-13 | 2016-12-15 | 富士通株式会社 | 歪み補償装置及び歪み補償方法 |
JP2017534224A (ja) * | 2014-11-14 | 2017-11-16 | 華為技術有限公司Huawei Technologies Co.,Ltd. | アナログプリディストータコアモジュールおよびアナログプリディストータシステム |
JP2018133603A (ja) * | 2017-02-13 | 2018-08-23 | 株式会社日立国際電気 | プリディストータ |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5853913B2 (ja) * | 2012-09-12 | 2016-02-09 | 富士通株式会社 | アドレス制御装置、送信装置およびアドレス制御方法 |
US8804872B1 (en) * | 2013-01-29 | 2014-08-12 | Texas Instruments Incorporated | Dynamic determination of volterra kernels for digital pre-distortion |
CN105024960B (zh) * | 2015-06-23 | 2018-11-09 | 大唐移动通信设备有限公司 | 一种dpd系统 |
EP3766174A4 (en) * | 2018-03-16 | 2021-11-17 | Telefonaktiebolaget LM Ericsson (publ.) | METHOD AND ARRANGEMENT FOR COMPENSATION OF STORAGE EFFECTS IN A POWER AMPLIFIER |
US10491443B1 (en) * | 2018-08-21 | 2019-11-26 | Phazr, Inc. | Methods and systems for selective crest factor reduction and digital pre-distortion in wireless transmitters |
US10985951B2 (en) | 2019-03-15 | 2021-04-20 | The Research Foundation for the State University | Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006505160A (ja) * | 2002-10-31 | 2006-02-09 | 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 | 広帯域プリディストーション線形化の方法およびシステム |
WO2009090825A1 (ja) * | 2008-01-15 | 2009-07-23 | Mitsubishi Electric Corporation | プレディストータ |
JP2009194576A (ja) * | 2008-02-13 | 2009-08-27 | Panasonic Corp | 送信装置及び歪み補償方法 |
JP2009213113A (ja) * | 2008-03-05 | 2009-09-17 | Fujitsu Ltd | 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ |
JP2010074723A (ja) * | 2008-09-22 | 2010-04-02 | Japan Radio Co Ltd | プリディストータ |
US20100093290A1 (en) * | 2008-10-15 | 2010-04-15 | Nortel Networks Limited | Multi-dimensional volterra series transmitter linearization |
JP2011010107A (ja) * | 2009-06-26 | 2011-01-13 | Fujitsu Ltd | 送信装置、歪み補償装置及び歪み補償方法 |
JP2012238966A (ja) * | 2011-05-10 | 2012-12-06 | Fujitsu Ltd | 歪補償装置及び歪補償方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0486133A (ja) | 1990-07-30 | 1992-03-18 | Nec Corp | 二重化データリンクのスタンバイリンク同期検出方式 |
US5867065A (en) * | 1997-05-07 | 1999-02-02 | Glenayre Electronics, Inc. | Frequency selective predistortion in a linear transmitter |
WO2001008320A1 (fr) | 1999-07-28 | 2001-02-01 | Fujitsu Limited | Procede et appareil pour compensation de distorsion de dispositif radio |
JP5505002B2 (ja) * | 2010-03-17 | 2014-05-28 | 富士通株式会社 | 歪補償装置、増幅装置、送信装置および歪補償方法 |
JP5505001B2 (ja) * | 2010-03-17 | 2014-05-28 | 富士通株式会社 | 歪補償装置、増幅装置、送信装置および歪補償方法 |
-
2011
- 2011-07-14 JP JP2011155970A patent/JP5751056B2/ja active Active
-
2012
- 2012-07-05 US US13/542,368 patent/US8737937B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006505160A (ja) * | 2002-10-31 | 2006-02-09 | 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 | 広帯域プリディストーション線形化の方法およびシステム |
WO2009090825A1 (ja) * | 2008-01-15 | 2009-07-23 | Mitsubishi Electric Corporation | プレディストータ |
JP2009194576A (ja) * | 2008-02-13 | 2009-08-27 | Panasonic Corp | 送信装置及び歪み補償方法 |
JP2009213113A (ja) * | 2008-03-05 | 2009-09-17 | Fujitsu Ltd | 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ |
JP2010074723A (ja) * | 2008-09-22 | 2010-04-02 | Japan Radio Co Ltd | プリディストータ |
US20100093290A1 (en) * | 2008-10-15 | 2010-04-15 | Nortel Networks Limited | Multi-dimensional volterra series transmitter linearization |
JP2011010107A (ja) * | 2009-06-26 | 2011-01-13 | Fujitsu Ltd | 送信装置、歪み補償装置及び歪み補償方法 |
JP2012238966A (ja) * | 2011-05-10 | 2012-12-06 | Fujitsu Ltd | 歪補償装置及び歪補償方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015061106A (ja) * | 2013-09-17 | 2015-03-30 | 富士通株式会社 | 歪補償装置、送信装置および歪補償方法 |
US9548703B2 (en) | 2013-09-17 | 2017-01-17 | Fujitsu Limited | Distortion compensation apparatus, transmission apparatus, and distortion compensation method |
US9225364B1 (en) | 2014-08-25 | 2015-12-29 | Fujitsu Limited | Distortion compensation method, distortion compensation apparatus, and non-transitory computer readable storage medium |
JP2017534224A (ja) * | 2014-11-14 | 2017-11-16 | 華為技術有限公司Huawei Technologies Co.,Ltd. | アナログプリディストータコアモジュールおよびアナログプリディストータシステム |
JP2016115952A (ja) * | 2014-12-10 | 2016-06-23 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP2016213798A (ja) * | 2015-05-13 | 2016-12-15 | 富士通株式会社 | 歪み補償装置及び歪み補償方法 |
JP2018133603A (ja) * | 2017-02-13 | 2018-08-23 | 株式会社日立国際電気 | プリディストータ |
Also Published As
Publication number | Publication date |
---|---|
US8737937B2 (en) | 2014-05-27 |
US20130015917A1 (en) | 2013-01-17 |
JP5751056B2 (ja) | 2015-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5751056B2 (ja) | 歪補償装置、送信機および歪補償方法 | |
JP4786644B2 (ja) | 歪補償装置 | |
JP5251757B2 (ja) | ベースバンド・プレディストーション装置及び方法 | |
US8451055B2 (en) | Distortion compensating apparatus, transmitting apparatus, and distortion compensating method | |
JP5420887B2 (ja) | 歪補償装置 | |
JP5505001B2 (ja) | 歪補償装置、増幅装置、送信装置および歪補償方法 | |
JP5505002B2 (ja) | 歪補償装置、増幅装置、送信装置および歪補償方法 | |
JP2012235316A (ja) | 歪補償装置及び歪補償方法 | |
JP6054739B2 (ja) | 歪み補償装置及び歪み補償方法 | |
JP5707999B2 (ja) | 歪補償装置、送信機及び歪補償方法 | |
JPWO2011086752A1 (ja) | 増幅装置及び信号処理装置 | |
JP6207806B2 (ja) | 歪補償装置及び歪補償方法 | |
JP6197518B2 (ja) | 歪補償装置、送信装置および歪補償方法 | |
JP5850150B2 (ja) | 歪補償装置及び歪補償方法 | |
JP2015012412A (ja) | 歪補償装置、歪補償方法、及び無線通信装置 | |
JP5482561B2 (ja) | 歪補償増幅装置及び歪補償方法 | |
JP6015386B2 (ja) | 歪補償装置及び歪補償方法 | |
JP2010068217A (ja) | 歪補償装置及び方法 | |
JP7268335B2 (ja) | 歪補償回路、送信装置および歪補償方法 | |
JP2013251649A (ja) | 歪補償装置、および、歪補償方法 | |
JP5115976B2 (ja) | プリディストータ | |
JP2015023507A (ja) | 歪み補償装置 | |
JP6235899B2 (ja) | 送信装置及び歪み補償方法 | |
JP5238564B2 (ja) | プリディストータ | |
JP5706129B2 (ja) | プリディストータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150421 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150504 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5751056 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |