JP2016115952A - 歪補償装置及び歪補償方法 - Google Patents

Abstract

【課題】入力信号の位相の変化量が少ない場合でも、歪補償性能の劣化を改善すること。【解決手段】歪補償装置は、記憶部と、第１の生成部と、第２の生成部と、歪補償部とを備えた。記憶部は、入力信号を増幅する増幅部の歪を補償するための歪補償係数を複数のアドレスの組合せに対応付けて記憶する。第１の生成部は、入力信号の電力又は振幅に応じた第１のアドレスを生成する。第２の生成部は、入力信号のサンプル点が時系列に描かれるＩＱ平面においてサンプル点間を結ぶベクトルに応じた第２のアドレスを生成する。歪補償部は、第１のアドレスと第２のアドレスとの組合せに対応する歪補償係数を記憶部から取得し、取得した歪補償係数を用いて入力信号に対してプリディストーション処理を行う。【選択図】図３

Description

本発明は、歪補償装置及び歪補償方法に関する。

近年、無線通信の高速化に伴い、ディジタル化による高能率伝送が採用されるようになっている。このような状況の下で、信号品質の低下を抑えるために、電力増幅器に高い線形性が期待されている。また、それと同時に、装置の小型化や運用コストの削減等の観点から、高い電力交換効率で動作する電力増幅器の開発が進んでいる。ただし、一般に電力増幅器においては、線形性と電力交換率とは相反関係にある。

そこで、線形性と電力交換効率とを両立させるために、電力交換効率の高い非線形領域で電力増幅器を動作させ、その際に発生する非線形歪を除去する歪補償装置を使用して線形性を維持することが行われている。歪補償装置で用いられる歪補償の一形態として、例えば、プリディストーション方式（以下「ＰＤ方式」という）がある。ＰＤ方式は、電力増幅器の非線形歪みの逆特性を予め送信信号に付与することで電力増幅器の出力での線形性を高める技術である。ＰＤ方式を採用した歪補償装置では、例えば、歪補償を行うための歪補償係数をルックアップテーブル（ＬＵＴ：Look Up Table）に格納し、電力増幅器へ入力される入力信号の電力又は振幅に応じたアドレスを指定してＬＵＴから歪補償係数を読み出す。

ここで、電力増幅器においては、メモリ効果という現象が発生することが知られている。メモリ効果とは、ある時点の電力増幅器の入力信号に対する出力信号が過去の入力信号の影響を受ける現象である。電力増幅器のメモリ効果が発生すると、現時点の入力信号の電力又は振幅に応じたアドレスのみを指定する歪補償装置では、歪補償性能が劣化する恐れがある。

これに対して、現時点の信号の電力又は振幅に応じたアドレスに加えて、異なる時点での入力信号の位相差に応じたアドレス（以下「位相差アドレス」という）を生成し、位相差アドレスでアドレスを指定してＬＵＴから歪補償係数を読み出す技術が提案されている。

特開２０１１−１９９４２９号公報

しかしながら、従来技術では、入力信号の位相の変化量が少ない場合に歪補償性能が劣化するという問題がある。

図１４は、従来技術の問題点を説明するための図である。図１４では、入力信号のサンプル点が時系列に描かれるＩＱ平面が示されている。図１４において、破線は、各サンプル点の位相に対応する。また、破線間の角は、サンプル点間の位相差に対応する。

図１４に示すように、入力信号の位相の変化量が少なくなると、異なる時点に対応するサンプル点間の位相差は、零に近づく。例えば、図１４の例において、矩形枠により囲まれた部分Ｐ１〜Ｐ３に注目すると、入力信号の位相の変化量が少なくなる際に、異なる時点に対応するサンプル点間の位相差が、零に近づいている。ここで、従来技術では、異なる時点での入力信号の位相差に応じて位相差アドレスを生成し、位相差アドレスを用いてＬＵＴから歪補償係数を読み出す。位相差アドレスの分解能は、異なる時点に対応するサンプル点間の位相差が零に近づくほど、劣化する。このため、従来技術では、ＬＵＴから歪補償係数を読み出すための最適なアドレスが位相差アドレスによって指定されない可能性がある。結果として、歪補償性能が劣化する恐れがある。

開示の技術は、上記に鑑みてなされたものであって、入力信号の位相の変化量が少ない場合でも、歪補償性能の劣化を改善することができる歪補償装置及び歪補償方法を提供することを目的とする。

本願の開示する歪補償装置は、一つの態様において、記憶部と、第１の生成部と、第２の生成部と、歪補償部とを備えた。記憶部は、入力信号を増幅する増幅部の歪を補償するための歪補償係数を複数のアドレスの組合せに対応付けて記憶する。第１の生成部は、前記入力信号の電力又は振幅に応じた第１のアドレスを生成する。第２の生成部は、前記入力信号のサンプル点が時系列に描かれるＩＱ平面において前記サンプル点間を結ぶベクトルに応じた第２のアドレスを生成する。歪補償部は、前記第１のアドレスと前記第２のアドレスとの組合せに対応する歪補償係数を前記記憶部から取得し、取得した歪補償係数を用いて前記入力信号に対してプリディストーション処理を行う。

本願の開示する歪補償装置の一つの態様によれば、入力信号の位相の変化量が少ない場合でも、歪補償性能の劣化を改善することができるという効果を奏する。

図１は、実施例１の歪補償装置を有する送信装置の構成を示す図である。 図２は、実施例１の歪補償装置の構成例を示す図である。 図３は、実施例１の歪補償装置の構成の詳細を説明するための図である。 図４は、過去サンプル点と現在サンプル点とを結ぶベクトルａを説明するための図である。 図５は、実施例１の歪補償装置の処理動作の一例を示すフローチャートである。 図６は、実施例２の歪補償装置の構成の詳細を説明するための図である。 図７は、現在サンプル点と未来サンプル点とを結ぶベクトルｂを説明するための図である。 図８は、実施例２の歪補償装置の処理動作の一例を示すフローチャートである。 図９は、実施例３の歪補償装置の構成の詳細を説明するための図である。 図１０は、外積の大きさを説明するための図である。 図１１は、実施例３の歪補償装置の処理動作の一例を示すフローチャートである。 図１２は、実施例４の歪補償装置の構成の詳細を説明するための図である。 図１３は、実施例４の歪補償装置の処理動作の一例を示すフローチャートである。 図１４は、従来技術の問題点を説明するための図である。

以下に、本願の開示する歪補償装置及び歪補償方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する歪補償装置及び歪補償方法が限定されるものではない。

図１は、実施例１の歪補償装置を有する送信装置の構成を示す図である。実施例１の送信装置は、送信信号発生部１、Ｓ／Ｐ（Serial to Parallel）変換器２、歪補償装置３、Ｄ／Ａ（Digital to Analog）変換器４及びＡ／Ｄ（Analog to Digital）変換器５を有している。さらに、本実施例に係る送信装置は、直交変調器６、直交検波器７、周波数変換部８、搬送波生成部９、周波数変換部１０、増幅器１１、方向性結合器１２及びアンテナ１３を有している。

送信信号発生部１は、シリアルのデジタルデータ列を生成する。そして、送信信号発生部１は、生成したデータ列をＳ／Ｐ変換器２へ入力する。

Ｓ／Ｐ変換器２は、シリアルのデジタルデータ列の入力を送信信号発生部１から受ける。そして、Ｓ／Ｐ変換器２は、受信したデジタルデータ列を１ビットずつ交互に振り分けて歪補償装置３へ出力することで、同相成分信号（Ｉ信号：In-Phase component）と直交成分信号（Ｑ信号：Quadrature component）の２系列に変換する。

歪補償装置３は、Ｉ信号及びＱ信号に分けられた送信信号の入力をＳ／Ｐ変換器２から受ける。Ｉ信号及びＱ信号に分けられた送信信号は、入力信号の一例である。さらに、歪補償装置３は、帰還復調信号（フィードバック信号）の入力を後述するＡ／Ｄ変換器５から受ける。そして、歪補償装置３は、送信信号と帰還復調信号との差から歪補償係数を算出する。そして、歪補償装置３は、算出した歪補償係数を複数のアドレスの組合せに対応付けてＬＵＴに格納する。

また、歪補償装置３は、ＬＵＴから歪補償係数を取得するための２つのアドレスを生成する。歪補償装置３は、生成した２つのアドレスの組合せに対応する歪補償係数をＬＵＴから取得する。歪補償装置３は、取得した歪補償係数を用いて増幅器１１に入力される送信信号に対してプリディストーション処理を行う。その後、歪補償装置３は、プリディストーション処理を施した送信信号をＤ／Ａ変換器４へ出力する。この歪補償装置３によるアドレスの生成及び歪補償については、後に説明する。

Ｄ／Ａ変換器４は、Ｉ信号及びＱ信号を有する送信信号の入力を歪補償装置３から受ける。そして、Ｄ／Ａ変換器４は、受信したＩ信号及びＱ信号のそれぞれをアナログのベースバンド信号に変換する。その後、Ｄ／Ａ変換器４は、ベースバンド信号を直交変調器６へ出力する。

搬送波生成部９は、基準搬送波を生成する。そして、搬送波生成部９は、生成した搬送波を直交変調器６及び直交検波器７へ出力する。

直交変調器６は、Ｄ／Ａ変換器４からベースバンド信号の入力を受ける。さらに、直交変調器６は、搬送波生成部９から基準搬送波の入力を受ける。そして、直交変調器６は、受信したベースバンド信号のうちのＩ信号に基準搬送波を乗算する。また、直交変調器６は、受信したベースバンド信号のうちのＱ信号に、基準搬送波を９０°移相した搬送波を乗算する。そして、直交変調器６は、それぞれの乗算結果を加算することで、直交変換を行う。その後、直交変調器６は、直交変換を行ったベースバンド信号である直交変調信号を周波数変換部８へ出力する。

周波数変換部８は、直交変調器６から直交変調信号の入力を受ける。そして、周波数変換部８は、受信した直交変調信号と局部発信信号とをミキシングして無線周波数に変換する。そして、周波数変換部８は、無線周波数を有する信号を増幅器１１へ出力する。

増幅器１１は、無線周波数を有する信号の入力を周波数変換部８から受ける。そして、増幅器１１は、受信した信号の電力を増幅する。その後、増幅器１１は、増幅した信号を方向性結合器１２へ出力する。

方向性結合器１２は、増幅器１１から受信した信号の一部をアンテナ１３を介して送信する。また、方向性結合器１２は、増幅器１１から受信した信号の一部を周波数変換部１０へ出力する。

周波数変換部１０は、アンテナ１３を介して送信された信号と同じ信号の入力を方向性結合器１２から受ける。そして、周波数変換部１０は、局部発振信号を用いて受信した信号を周波数変換する。周波数変換部１０は、周波数変換した直交変調信号を直交検波器７へ出力する。

直交検波器７は、周波数変換部１０により周波数変換された直交変調信号の入力を受ける。そして、直交検波器７は、受信した直交変調信号に、互いに位相が９０°異なる各基準搬送波を乗算して直交検波を行う。直交検波器７は、直交検波により得られたＩ信号及びＱ信号をＡ／Ｄ変換器５へ出力する。

Ａ／Ｄ変換器５は、Ｉ信号及びＱ信号の入力を直交検波器７から受ける。そして、Ａ／Ｄ変換器５は、受信したＩ信号及びＱ信号をデジタル信号に変換する。その後、Ａ／Ｄ変換器５は、デジタル信号に変換したＩ信号及びＱ信号を歪補償装置３へ出力する。

次に、歪補償装置３の構成例を説明する。図２は、実施例１の歪補償装置の構成例を示す図である。

歪補償装置３は、図２に示すように、アドレス生成部３１、プリディストーション部３２、歪補償係数記憶部３３及び歪補償係数演算部３４を有している。なお、歪補償装置３は、例えばＤＳＰ（Digital Signal Processor：デジタルシグナルプロセッサ）等によって実現される。

アドレス生成部３１は、Ｓ／Ｐ変換器２から入力される送信信号の電力又は振幅に応じた第１のアドレスを生成する。また、アドレス生成部３１は、Ｓ／Ｐ変換器２から入力される送信信号のサンプル点間を結ぶベクトルに応じた第２のアドレスを生成する。アドレス生成部３１は、第１のアドレスと第２のアドレスの組合せをアドレスの指定情報として歪補償係数記憶部３３へ出力する。

歪補償係数記憶部３３は、複数のアドレスの組合せと、歪補償係数とを対応付けたルックアップテーブル（ＬＵＴ：Look Up Table）を記憶している。歪補償係数は、増幅器１１で発生する歪みを補償するための係数である。複数のアドレスの組合せは、例えば、Ｘ軸方向アドレスとＹ軸方向アドレスとを組合せた２次元アドレスや、Ｘ軸方向アドレスとＹ軸方向アドレスとＺ軸方向アドレスとを組み合わせた３次元アドレス等を含む。

歪補償係数記憶部３３は、アドレスの指定情報の入力をアドレス生成部３１から受け付ける。歪補償係数記憶部３３は、プリディストーション部３２からの要求を受けて、アドレスの指定情報で指定されている、第１のアドレスと第２のアドレスとの組合せに対応する歪補償係数を読み出す。読み出された歪補償係数は、プリディストーション部３２によって取得される。

プリディストーション部３２は、送信信号の入力をＳ／Ｐ変換器２から受け付ける。プリディストーション部３２は、受信した送信信号に対する歪補償係数の取得を歪補償係数記憶部３３に要求する。プリディストーション部３２は、受信した送信信号に対する歪補償係数の入力を歪補償係数記憶部３３から受け付ける。プリディストーション部３２は、歪補償係数を用いて、受信した送信信号、すなわち、増幅器１１に入力される送信信号に対してプリディストーション処理を施す。プリディストーション部３２は、プリディストーション処理を施した送信信号をＤ／Ａ変換器４へ出力する。

歪補償係数演算部３４は、送信信号の入力をＳ／Ｐ変換器２から受け付ける。歪補償係数演算部３４は、帰還復調信号の入力をＡ／Ｄ変換器５から受け付ける。歪補償係数演算部３４は、ＬＭＳ（Least Mean Square）アルゴリズムを用いた適応信号処理により歪補償前の送信信号と帰還復調信号とを比較し、その差が０になるように歪補償係数を演算する。歪補償係数演算部３４は、演算した歪補償係数を用いて歪補償係数記憶部３３が保持しているＬＵＴに格納された係数を更新する。

このように、歪補償装置３は、増幅器１１によって増幅された信号の一部である帰還復調信号と、歪補償前の送信信号との差が０になるように、適応的に歪補償係数を更新する。

次に、図２に示した歪補償装置３の構成を更に詳細に説明する。図３は、実施例１の歪補償装置の構成の詳細を説明するための図である。図３に示すように、歪補償装置３は、ＬＵＴ１０１と、第１のアドレス生成回路１０２と、第２のアドレス生成回路１０３と、乗算器１０４とを有する。

図３のＬＵＴ１０１は、図２の歪補償係数記憶部３３に相当する。また、図３の第１のアドレス生成回路１０２及び第２のアドレス生成回路１０３は、図２のアドレス生成部３１に相当する。また、図３の乗算器１０４は、図２のプリディストーション部３２に相当する。

ＬＵＴ１０１は、増幅器１１の歪を補償するための歪補償係数を複数のアドレスの組合せに対応付けて記憶している。ＬＵＴ１０１は、第１のアドレスと第２のアドレスとの組合せをアドレスの指定情報として第１のアドレス生成回路１０２及び第２のアドレス生成回路１０３から受け付ける。そして、ＬＵＴ１０１は、アドレスの指定情報で指定されている、第１のアドレスと第２のアドレスとの組合せに対応する歪補償係数を読み出す。読み出された歪補償係数は、乗算器１０４によって取得される。

第１のアドレス生成回路１０２は、送信信号が入力されると、送信信号の電力又は振幅を算出し、算出された送信信号の電力又は振幅に一意に対応する第１のアドレスを生成する。送信信号の電力又は振幅に一意に対応する第１のアドレスは、例えば、一次元方向のアドレスであるＸ軸方向アドレスである。生成された第１のアドレスは、ＬＵＴ１０１へ出力される。第１のアドレス生成回路１０２は、第１の生成部の一例である。

第２のアドレス生成回路１０３は、送信信号のサンプル点が時系列に描かれるＩＱ平面においてサンプル点間を結ぶベクトルを算出し、算出されたベクトルに一意に対応する第２のアドレスを生成する。具体的には、第２のアドレス生成回路１０３は、遅延素子１３１と、減算器１３２とを有する。第２のアドレス生成回路１０３は、第２の生成部の一例である。

遅延素子１３１は、送信信号を１サンプル点分だけ遅延させ、送信信号が１サンプル点分だけ遅延されて得られる遅延信号を減算器１３２へ出力する。

減算器１３２は、遅延素子１３１から入力される遅延信号を送信信号から減算することによって、ＩＱ平面において過去の時点に対応する送信信号のサンプル点と、現在の時点に対応する送信信号のサンプル点とを結ぶベクトルａを算出する。以下では、ＩＱ平面において過去の時点に対応する送信信号のサンプル点を「過去サンプル点」と呼び、ＩＱ平面において現在の時点に対応する送信信号のサンプル点を「現在サンプル点」と呼ぶ。減算器１３２によって算出される、過去サンプル点と現在サンプル点とを結ぶベクトルａは、以下の式（１）により表される。

減算器１３２は、算出されたベクトルａに一意に対応する第２のアドレスを生成する。ベクトルａに一意に対応する第２のアドレスは、ベクトルａの大きさ及び向きを表すアドレスであれば良く、例えば、極座標を用いて表現される。ベクトルａに一意に対応する第２のアドレスは、例えば、二次元方向のアドレスであるＹ軸方向アドレスである。生成された第２のアドレスは、ＬＵＴ１０１へ出力される。

図４は、過去サンプル点と現在サンプル点とを結ぶベクトルａを説明するための図である。図４では、過去サンプル点及び現在サンプル点を含む入力信号のサンプル点が時系列に描かれるＩＱ平面が示されている。図４において、２つの破線は、それぞれ、過去サンプル点の位相及び現在サンプル点の位相に対応する。また、破線間の角は、過去サンプル点と現在サンプル点との間の位相差に対応する。

図４に示すように、入力信号の位相の変化量が少なくなる際に、２つの破線間の角が、零に近づいている。言い換えると、過去サンプル点と現在サンプル点との間の位相差が、零に近づいている。このため、異なる時点での入力信号の位相差に応じたアドレスを生成する従来技術では、アドレスの分解能が低下し、ＬＵＴから歪補償係数を読み出すための最適なアドレスが指定されない可能性がある。

これに対して、本実施例の第２のアドレス生成回路１０３は、過去サンプル点と現在サンプル点とを結ぶベクトルａに応じた第２のアドレスを生成する。ベクトルａは、図４に示すように、過去サンプル点と現在サンプル点との間の位相差が零に近づく場合であっても、大きさ及び向きを失わない。このため、入力信号の位相の変化量が少なくなる場合であっても、ベクトルａに応じて生成される第２のアドレスの分解能の低下が抑えられる。

乗算器１０４は、第１のアドレスと第２のアドレスとの組合せに対応する歪補償係数をＬＵＴ１０１から取得する。乗算器１０４は、取得した歪補償係数を用いて送信信号に対してプリディストーション処理を行う。具体的には、乗算器１０４は、歪補償係数を送信信号に乗算することによって、プリディストーション処理を施した送信信号を生成する。

次に、実施例１の歪補償装置３の処理動作について説明する。図５は、実施例１の歪補償装置の処理動作の一例を示すフローチャートである。

図５に示すように、第１のアドレス生成回路１０２は、送信信号が入力されると、送信信号の電力又は振幅を算出し、算出された送信信号の電力又は振幅に一意に対応する第１のアドレスを生成する（ステップＳ１１）。

第２のアドレス生成回路１０３の減算器１３２は、遅延素子１３１から入力される遅延信号を送信信号から減算することによって、ＩＱ平面において過去サンプル点と現在サンプル点とを結ぶベクトルａを算出する（ステップＳ１２）。減算器１３２は、算出されたベクトルａに一意に対応する第２のアドレスを生成する（ステップＳ１３）。

乗算器１０４は、第１のアドレスと第２のアドレスとの組合せに対応する歪補償係数をＬＵＴ１０１から取得し（ステップＳ１４）、取得した歪補償係数を用いて送信信号に対してプリディストーション処理を行う（ステップＳ１５）。

上述したように、実施例１の歪補償装置３は、入力信号の電力又は振幅に応じた第１のアドレスに加えて、ＩＱ平面において入力信号のサンプル点間を結ぶベクトルに応じた第２のアドレスを生成する。このため、入力信号の位相の変化量が少なくなる場合であっても、第２のアドレスの分解能の低下が抑えられ、ＬＵＴから歪補償係数を読み出すための最適なアドレスが第１のアドレスと第２のアドレスとの組合せによって指定される。結果として、入力信号の位相の変化量が少ない場合でも、歪補償性能の劣化を改善することができる。

また、実施例１の歪補償装置３は、ＩＱ平面において過去サンプル点と現在サンプル点とを結ぶベクトルａに応じた第２のアドレスを生成する。このため、過去の入力信号の位相と現在の入力信号の位相との間の変化量が少なくなる場合であっても、第２のアドレスの分解能の低下が抑えられる。結果として、過去の入力信号の位相と現在の入力信号の位相との間の変化量が少なくなる場合であっても、歪補償性能の劣化を改善することができる。

なお、実施例１では、送信信号が１サンプル点分だけ遅延されて得られる遅延信号を送信信号から減算することによって、ＩＱ平面において過去サンプル点と現在サンプル点とを結ぶベクトルａを算出する例を示したが、開示の技術はこれには限定されない。例えば、送信信号が２サンプル点以上遅延されて得られる遅延信号を送信信号から減算することによって、ＩＱ平面において過去サンプル点と現在サンプル点とを結ぶベクトルａを算出しても良い。

実施例２は、ＩＱ平面においてベクトルａによって結ばれるサンプル点とは異なるサンプル点間を結ぶ他のベクトルに応じた第３のアドレスを生成する点が、実施例１と異なる。そこで、以下では、ＩＱ平面においてベクトルａによって結ばれるサンプル点とは異なるサンプル点間を結ぶ他のベクトルに応じた第３のアドレスを生成する例について説明する。

図６は、実施例２の歪補償装置の構成の詳細を説明するための図である。なお、実施例２の送信装置の構成は実施例１と同様に図１で表される。また、実施例２において実施例１と同様の符号を有する各部は、特に説明の無い限り実施例１と同様の機能を有するものとする。

図６に示すように、実施例２の歪補償装置３ａは、図３で示した第２のアドレス生成回路１０３に代えて、第２のアドレス生成回路２０３を有する。

第２のアドレス生成回路２０３は、ＩＱ平面においてサンプル点間を結ぶベクトルに一意に対応する第２のアドレスと、ＩＱ平面において他のサンプル点間を結ぶ他のベクトルに一意に対応する第３のアドレスとを生成する。具体的には、第２のアドレス生成回路２０３は、第１の遅延素子２３１と、第２の遅延素子２３２と、第１の減算器２３３と、第２の減算器２３４とを有する。

第１の遅延素子２３１は、送信信号を１サンプル点分だけ遅延させ、送信信号が１サンプル点分だけ遅延されて得られる第１の遅延信号を第２の遅延素子２３２、第１の減算器２３３及び第２の減算器２３４へ出力する。

第２の遅延素子２３２は、第１の遅延素子２３１から入力される第１の遅延信号を１サンプル点分だけ遅延させ、第１の遅延信号が１サンプル点分だけ遅延されて得られる第２の遅延信号を第１の減算器２３３へ出力する。

第１の減算器２３３は、第２の遅延素子２３２から第２の遅延信号の入力を受け付ける。第１の減算器２３３は、第１の遅延素子２３１から第１の遅延信号の入力を受け付ける。第１の減算器２３３は、第２の遅延信号を第１の遅延信号から減算することによって、ＩＱ平面において過去の時点に対応する送信信号のサンプル点と、現在の時点に対応する送信信号のサンプル点とを結ぶベクトルａを算出する。以下では、ＩＱ平面において過去の時点に対応する送信信号のサンプル点を「過去サンプル点」と呼び、ＩＱ平面において現在の時点に対応する送信信号のサンプル点を「現在サンプル点」と呼ぶ。第１の減算器２３３によって算出される、過去サンプル点と現在サンプル点とを結ぶベクトルａは、上述の式（１）により表される。第１の減算器２３３は、算出されたベクトルａに一意に対応する第２のアドレスを生成する。ベクトルａに一意に対応する第２のアドレスは、ベクトルａの大きさ及び向きを表すアドレスであれば良く、例えば、極座標を用いて表現される。ベクトルａに一意に対応する第２のアドレスは、例えば、二次元方向のアドレスであるＹ軸方向アドレスである。生成された第２のアドレスは、ＬＵＴ１０１へ出力される。

第２の減算器２３４は、第１の遅延素子２３１から第１の遅延信号の入力を受け付ける。第２の減算器２３４は、第１の遅延信号を送信信号から減算することによって、ＩＱ平面において現在サンプル点と、未来の時点に対応するサンプル点とを結ぶベクトルｂを算出する。以下では、ＩＱ平面において未来の時点に対応する送信信号のサンプル点を「未来サンプル点」と呼ぶ。第２の減算器２３４によって算出される、現在サンプル点と未来サンプル点とを結ぶベクトルｂは、以下の式（２）により表される。

第２の減算器２３４は、算出されたベクトルｂに一意に対応する第３のアドレスを生成する。ベクトルｂに一意に対応する第３のアドレスは、ベクトルｂの大きさ及び向きを表すアドレスであれば良く、例えば、極座標を用いて表現される。ベクトルｂに一意に対応する第３のアドレスは、例えば、三次元方向のアドレスであるＺ軸方向アドレスである。生成された第３のアドレスは、ＬＵＴ１０１へ出力される。

図７は、現在サンプル点と未来サンプル点とを結ぶベクトルｂを説明するための図である。図７では、過去サンプル点、現在サンプル点及び未来サンプル点を含む入力信号のサンプル点が時系列に描かれるＩＱ平面が示されている。図７において、３つの破線は、それぞれ、過去サンプル点の位相、現在サンプル点の位相及び未来サンプル点の位相に対応する。また、破線間の角は、過去サンプル点と現在サンプル点との間の位相差と、現在サンプル点と未来サンプル点との間の位相差とに対応する。

図７に示すように、入力信号の位相の変化量が少なくなる際に、破線間の角が零に近づいている。言い換えると、過去サンプル点と現在サンプル点との間の位相差と、現在サンプル点と未来サンプル点との間の位相差とが、零に近づいている。このため、異なる時点での入力信号の位相差に応じたアドレスを生成する従来技術では、アドレスの分解能が低下し、ＬＵＴから歪補償係数を読み出すための最適なアドレスが指定されない可能性がある。

これに対して、本実施例の第２のアドレス生成回路２０３は、過去サンプル点と現在サンプル点とを結ぶベクトルａに応じた第２のアドレスと、現在サンプル点と未来サンプル点とを結ぶベクトルｂに応じた第３のアドレスとを生成する。ベクトルａは、図７に示すように、過去サンプル点と現在サンプル点との間の位相差が零に近づく場合であっても、大きさ及び向きを失わない。また、ベクトルｂは、図７に示すように、現在サンプル点と未来サンプル点との間の位相差が零に近づく場合であっても、大きさ及び向きを失わない。このため、入力信号の位相の変化量が少なくなる場合であっても、ベクトルａに応じて生成される第２のアドレスの分解能が抑えられ、かつ、ベクトルｂに応じて生成される第３のアドレスの分解能が抑えられる。

なお、実施例２のＬＵＴ１０１は、第１のアドレスと第２のアドレスと第３のアドレスとの組合せをアドレスの指定情報として第１のアドレス生成回路１０２及び第２のアドレス生成回路１０３から受け付ける。そして、ＬＵＴ１０１は、アドレスの指定情報で指定されている、第１のアドレスと第２のアドレスと第３のアドレスとの組合せに対応する歪補償係数を読み出す。読み出された歪補償係数は、乗算器１０４によって取得される。乗算器１０４は、取得した歪補償係数を用いて送信信号に対してプリディストーション処理を行う。

次に、実施例２の歪補償装置３ａの処理動作について説明する。図８は、実施例２の歪補償装置の処理動作の一例を示すフローチャートである。

図８に示すように、第１のアドレス生成回路１０２は、送信信号が入力されると、送信信号の電力又は振幅を算出し、算出された送信信号の電力又は振幅に一意に対応する第１のアドレスを生成する（ステップＳ２１）。

第２のアドレス生成回路２０３の第１の減算器２３３は、第２の遅延素子２３２から第２の遅延信号の入力を受け付ける。第１の減算器２３３は、第１の遅延素子２３１から第１の遅延信号の入力を受け付ける。第１の減算器２３３は、第２の遅延信号を第１の遅延信号から減算することによって、ＩＱ平面において過去サンプル点と、現在サンプル点とを結ぶベクトルａを算出する（ステップＳ２２）。

第２の減算器２３４は、第１の遅延素子２３１から第１の遅延信号の入力を受け付ける。第２の減算器２３４は、第１の遅延信号を送信信号から減算することによって、ＩＱ平面において現在サンプル点と、未来サンプル点とを結ぶベクトルｂを算出する（ステップＳ２３）。第１の減算器２３３及び第２の減算器２３４は、ベクトルａに一意に対応する第２のアドレスと、ベクトルｂに一意に対応する第３のアドレスとを生成する（ステップＳ２４）。

乗算器１０４は、第１のアドレスと第２のアドレスと第３のアドレスとの組合せに対応する歪補償係数をＬＵＴ１０１から取得し（ステップＳ２５）、取得した歪補償係数を用いて送信信号に対してプリディストーション処理を行う（ステップＳ２６）。

上述したように、実施例２の歪補償装置３ａは、第１のアドレス及び第２のアドレスに加えて、ＩＱ平面においてベクトルによって結ばれるサンプル点とは異なるサンプル点間を結ぶ他のベクトルに応じた第３のアドレスを生成する。このため、入力信号の位相の変化量が少なくなる場合であっても、第２のアドレス及び第３のアドレスの分解能の低下が抑えられ、ＬＵＴの最適なアドレスが第１のアドレスと第２のアドレスと第３のアドレスとの組合せによって指定される。結果として、入力信号の位相の変化量が少ない場合でも、歪補償性能の劣化をより改善することができる。

また、実施例２の歪補償装置３ａは、ＩＱ平面において過去サンプル点と現在サンプル点とを結ぶベクトルａに応じた第２のアドレスと、ＩＱ平面において現在サンプル点と未来サンプル点とを結ぶベクトルｂに応じた第３のアドレスとを生成する。このため、過去の入力信号の位相と現在の入力信号の位相との間の変化量と、現在の入力信号の位相と未来の入力信号の位相との間の変化量とが少なくなる場合であっても、第２のアドレス及び第３のアドレスの分解能の低下が抑えられる。結果として、過去の入力信号の位相と現在の入力信号の位相との間の変化量と、現在の入力信号の位相と未来の入力信号の位相との間の変化量が少なくなる場合であっても、歪補償性能の劣化を改善することができる。

実施例３は、ＩＱ平面において過去サンプル点と現在サンプル点とを結ぶベクトルａと、現在サンプル点と未来サンプル点とを結ぶベクトルｂとの外積に応じた第２のアドレスを生成する点が、実施例２と異なる。そこで、以下では、ＩＱ平面において過去サンプル点と現在サンプル点とを結ぶベクトルａと、現在サンプル点と未来サンプル点とを結ぶベクトルｂとの外積に応じた第２のアドレスを生成する例について説明する。

図９は、実施例３の歪補償装置の構成の詳細を説明するための図である。なお、実施例３の送信装置の構成は実施例１と同様に図１で表される。また、実施例３において実施例２と同様の符号を有する各部は、特に説明の無い限り実施例２と同様の機能を有するものとする。

図９に示すように、実施例３の歪補償装置３ｂは、図６で示した第２のアドレス生成回路２０３に代えて、第２のアドレス生成回路３０３を有する。

第２のアドレス生成回路３０３は、ＩＱ平面において過去サンプル点と現在サンプル点とを結ぶベクトルａと、現在サンプル点と未来サンプル点とを結ぶベクトルｂとの外積に応じた第２のアドレスを生成する。具体的には、第２のアドレス生成回路３０３は、第１の遅延素子２３１と、第２の遅延素子２３２と、第１の減算器２３３と、第２の減算器２３４と、外積演算器３３５とを有する。

第１の遅延素子２３１及び第２の遅延素子２３２は、それぞれ、図６で示した第１の遅延素子２３１及び第２の遅延素子２３２に対応する。

第１の減算器２３３は、図６で示した第１の減算器２３３と同様に、第２の遅延信号を第１の遅延信号から減算することによって、ＩＱ平面において過去サンプル点と、現在サンプル点とを結ぶベクトルａを算出する。第１の減算器２３３によって算出されたベクトルａは、外積演算器３３５へ出力される。

第２の減算器２３４は、図６で示した第２の減算器２３４と同様に、第１の遅延信号を送信信号から減算することによって、ＩＱ平面において現在サンプル点と、未来サンプル点とを結ぶベクトルｂを算出する。第２の減算器２３４によって算出されたベクトルｂは、外積演算器３３５へ出力される。

外積演算器３３５は、第１の減算器２３３から入力されるベクトルａと、第２の減算器２３４から入力されるベクトルｂとの外積ａ×ｂを算出する。外積演算器３３５は、算出された外積ａ×ｂに一意に対応する第２のアドレスを生成する。外積ａ×ｂに一意に対応する第２のアドレスは、例えば、外積ａ×ｂの大きさを用いて表現される。生成された第２のアドレスは、ＬＵＴ１０１へ出力される。ベクトルａの成分が（ｘ１，ｙ１）であり、ベクトルｂの成分が（ｘ２，ｙ２）であり、ベクトルａとベクトルｂとの成す角がθである場合に、外積演算器３３５によって算出される外積ａ×ｂの大きさ｜ａ×ｂ｜は、以下の式（３）により表される。

図１０は、外積の大きさを説明するための図である。図１０に示すように、外積ａ×ｂの大きさ｜ａ×ｂ｜は、ベクトルａ及びベクトルｂを２辺とする平行四辺形Ｐａｂの面積｜ａ｜｜ｂ｜ｓｉｎθに等しい。つまり、外積ａ×ｂの大きさ｜ａ×ｂ｜は、ベクトルａの大きさと、ベクトルｂの大きさと、ベクトルａとベクトルｂとの成す角とに応じて決定されるスカラー量である。

次に、実施例３の歪補償装置３ｂの処理動作について説明する。図１１は、実施例３の歪補償装置の処理動作の一例を示すフローチャートである。

図１１に示すように、第１のアドレス生成回路１０２は、送信信号が入力されると、送信信号の電力又は振幅を算出し、算出された送信信号の電力又は振幅に一意に対応する第１のアドレスを生成する（ステップＳ３１）。

第２のアドレス生成回路３０３の第１の減算器２３３は、第２の遅延素子２３２から第２の遅延信号の入力を受け付ける。第１の減算器２３３は、第１の遅延素子２３１から第１の遅延信号の入力を受け付ける。第１の減算器２３３は、第２の遅延信号を第１の遅延信号から減算することによって、ＩＱ平面において過去サンプル点と、現在サンプル点とを結ぶベクトルａを算出する（ステップＳ３２）。第１の減算器２３３によって算出されたベクトルａは、外積演算器３３５へ出力される。

第２の減算器２３４は、第１の遅延素子２３１から第１の遅延信号の入力を受け付ける。第２の減算器２３４は、第１の遅延信号を送信信号から減算することによって、ＩＱ平面において現在サンプル点と、未来サンプル点とを結ぶベクトルｂを算出する（ステップＳ３３）。第２の減算器２３４によって算出されたベクトルｂは、外積演算器３３５へ出力される。

外積演算器３３５は、ベクトルａと、ベクトルｂとの外積ａ×ｂを算出する（ステップＳ３４）。外積演算器３３５は、外積ａ×ｂに一意に対応する第２のアドレスを生成する（ステップＳ３５）。例えば、外積演算器３３５は、外積ａ×ｂの大きさ｜ａ×ｂ｜を第２のアドレスとして生成する。

乗算器１０４は、第１のアドレスと第２のアドレスとの組合せに対応する歪補償係数をＬＵＴ１０１から取得し（ステップＳ３６）、取得した歪補償係数を用いて送信信号に対してプリディストーション処理を行う（ステップＳ３７）。

上述したように、実施例３の歪補償装置３ｂは、ＩＱ平面において過去サンプル点と現在サンプル点とを結ぶベクトルａと、現在サンプル点と未来サンプル点とを結ぶベクトルｂとの外積に応じた第２のアドレスを生成する。過去の入力信号の位相と現在の入力信号の位相との間の変化量と、現在の入力信号の位相と未来の入力信号の位相との間の変化量とが少なくなる場合であっても、第２のアドレスの分解能の低下が抑えられる。結果として、過去の入力信号の位相と現在の入力信号の位相との間の変化量と、現在の入力信号の位相と未来の入力信号の位相との間の変化量が少なくなる場合であっても、歪補償性能の劣化を改善することができる。さらに、ＬＵＴから歪補償係数を読み出すための最適なアドレスが第１のアドレスと第２のアドレスとの組合せによって指定されるので、ＬＵＴの読み出しアドレスの数の増大を抑えることができる。

実施例４は、ＩＱ平面において過去サンプル点と現在サンプル点とを結ぶベクトルａの平均値に応じた第２のアドレスを生成する点が、実施例１と異なる。そこで、以下では、ＩＱ平面において過去サンプル点と現在サンプル点とを結ぶベクトルａの平均値に応じた第２のアドレスを生成する例について説明する。

図１２は、実施例４の歪補償装置の構成の詳細を説明するための図である。なお、実施例４の送信装置の構成は実施例１と同様に図１で表される。また、実施例４において実施例１と同様の符号を有する各部は、特に説明の無い限り実施例１と同様の機能を有するものとする。

図１２に示すように、実施例４の歪補償装置３ｃは、図３に示した第２のアドレス生成回路１０３に代えて、第２のアドレス生成回路４０３を有する。

第２のアドレス生成回路４０３は、ＩＱ平面において過去サンプル点と現在サンプル点とを結ぶベクトルａの平均値に応じた第２のアドレスを生成する。具体的には、第２のアドレス生成回路４０３は、遅延素子１３１と、減算器１３２と、平均値演算器４３３とを有する。

遅延素子１３１は、図３で示した遅延素子１３１に対応する。

減算器１３２は、図３で示した減算器１３２と同様に、遅延素子１３１から入力される遅延信号を送信信号から減算することによって、ＩＱ平面において過去サンプル点と、現在サンプル点とを結ぶベクトルａを算出する。減算器１３２によって算出されたベクトルａは、平均値演算器４３３へ出力される。

平均値演算器４３３は、減算器１３２から入力されるベクトルａの平均値を算出する。平均値は、例えば、単純移動平均値や加重移動平均値等を含む。平均値演算器４３３は、算出されたベクトルａの平均値に一意に対応する第２のアドレスを生成する。ベクトルａの平均値に一意に対応する第２のアドレスは、ベクトルａの大きさ及び向きの平均値を表すアドレスであれば良く、例えば、極座標を用いて表現される。ベクトルａに一意に対応する第２のアドレスは、例えば、二次元方向のアドレスであるＹ軸方向アドレスである。生成された第２のアドレスは、ＬＵＴ１０１へ出力される。

次に、実施例４の歪補償装置３ｃの処理動作について説明する。図１３は、実施例４の歪補償装置の処理動作の一例を示すフローチャートである。

図１３に示すように、第１のアドレス生成回路１０２は、送信信号が入力されると、送信信号の電力又は振幅を算出し、算出された送信信号の電力又は振幅に一意に対応する第１のアドレスを生成する（ステップＳ４１）。

第２のアドレス生成回路１０３の減算器１３２は、遅延素子１３１から入力される遅延信号を送信信号から減算することによって、ＩＱ平面において過去サンプル点と現在サンプル点とを結ぶベクトルａを算出する（ステップＳ４２）。

平均値演算器４３３は、ベクトルａの平均値を算出する（ステップＳ４３）。平均値演算器４３３は、算出されたベクトルａに一意に対応する第２のアドレスを生成する（ステップＳ４４）。

乗算器１０４は、第１のアドレスと第２のアドレスとの組合せに対応する歪補償係数をＬＵＴ１０１から取得し（ステップＳ４５）、取得した歪補償係数を用いて送信信号に対してプリディストーション処理を行う（ステップＳ４６）。

上述したように、実施例４の歪補償装置３ｃは、ＩＱ平面において過去サンプル点と現在サンプル点とを結ぶベクトルａの平均値に応じた第２のアドレスを生成する。このため、過去の入力信号の位相と現在の入力信号の位相との間の変化量が少なくなる場合であっても、第２のアドレスの変動が平滑化され、第２のアドレスの分解能の低下がより一層抑えられる。結果として、過去の入力信号の位相と現在の入力信号の位相との間の変化量が少なくなる場合であっても、歪補償性能の劣化をさらに改善することができる。

これまで本願の開示する歪補償装置及び歪補償方法の実施例について説明したが、上述した実施例以外にも種々の異なる形態にて実施されてもよいものである。そこで、以下では実施例５として実施例の変形例を説明する。

上記実施例２では、第２のアドレス生成回路２０３が、ベクトルａに応じた第２のアドレスと、ベクトルｂに応じた第３のアドレスとを生成する例を説明したが、開示技術はこれには限られない。例えば、第２のアドレス生成回路２０３が、ベクトルａの平均値と、ベクトルｂの平均値とを算出する平均値演算器を含み、ベクトルａの平均値に応じた第２のアドレスと、ベクトルｂの平均値に応じた第３のアドレスとを生成しても良い。

また、上記実施例３では、第２のアドレス生成回路３０３が、ベクトルａと、ベクトルｂとの外積に応じた第２のアドレスを生成する例を説明したが、開示技術はこれには限られない。例えば、第２のアドレス生成回路３０３が、ベクトルａと、ベクトルｂとの外積の平均値を算出する平均値演算器を含み、ベクトルａと、ベクトルｂとの外積の平均値に応じた第２のアドレスを生成しても良い。

３、３ａ、３ｂ、３ｃ 歪補償装置
１１ 増幅器
３１ アドレス生成部
３２ プリディストーション部
３３ 歪補償係数記憶部
３４ 歪補償係数演算部
１０２ 第１のアドレス生成回路
１０３、２０３、３０３、４０３ 第２のアドレス生成回路
１０４ 乗算器
１３１ 遅延素子
１３２ 減算器
２３１ 第１の遅延素子
２３２ 第２の遅延素子
２３３ 第１の減算器
２３４ 第２の減算器
３３５ 外積演算器
４３３ 平均値演算器

Claims (10)

1. 入力信号を増幅する増幅部の歪を補償するための歪補償係数を複数のアドレスの組合せに対応付けて記憶する記憶部と、
   前記入力信号の電力又は振幅に応じた第１のアドレスを生成する第１の生成部と、
   前記入力信号のサンプル点が時系列に描かれるＩＱ平面において前記サンプル点間を結ぶベクトルに応じた第２のアドレスを生成する第２の生成部と、
   前記第１のアドレスと前記第２のアドレスとの組合せに対応する歪補償係数を前記記憶部から取得し、取得した歪補償係数を用いて前記入力信号に対してプリディストーション処理を行う歪補償部と
   を備えたことを特徴とする歪補償装置。
2. 前記第２の生成部は、
   前記入力信号が遅延されて得られる遅延信号を出力する遅延素子と、
   前記遅延信号を記入力信号から減算することによって、前記ＩＱ平面において過去の時点に対応する前記サンプル点と、現在の時点に対応する前記サンプル点とを結ぶベクトルを算出する減算器と
   を含み、
   前記減算器によって算出された前記ベクトルに応じた第２のアドレスを生成することを特徴とする請求項１に記載の歪補償装置。
3. 前記第２の生成部は、
   前記減算器によって算出された前記ベクトルの平均値を算出する平均値演算器をさらに含み、
   前記平均値演算器によって算出された前記ベクトルの平均値に応じた第２のアドレスを生成することを特徴とする請求項２に記載の歪補償装置。
4. 前記第２の生成部は、
   前記第２のアドレスと、前記ＩＱ平面において前記ベクトルによって結ばれる前記サンプル点とは異なる他のサンプル点間を結ぶ他のベクトルに応じた第３のアドレスとを生成し、
   前記歪補償部は、
   前記第１のアドレスと前記第２のアドレスと前記第３のアドレスとの組合せに対応する歪補償係数を前記記憶部から取得し、取得した歪補償係数を用いて前記入力信号に対してプリディストーション処理を行うことを特徴とする請求項１に記載の歪補償装置。
5. 前記第２の生成部は、
   前記入力信号が遅延されて得られる第１の遅延信号を出力する第１の遅延素子と、
   前記第１の遅延信号が遅延されて得られる第２の遅延信号を出力する第２の遅延素子と、
   前記第２の遅延信号を前記第１の遅延信号から減算することによって、前記ＩＱ平面において過去の時点に対応する前記サンプル点と、現在の時点に対応する前記サンプル点とを結ぶ第１のベクトルを算出する第１の減算器と、
   前記第１の遅延信号を前記入力信号から減算することによって、前記ＩＱ平面において現在の時点に対応する前記サンプル点と、未来の時点に対応する前記サンプル点とを結ぶ第２のベクトルを算出する第２の減算器と
   を含み、
   前記第１の減算器によって算出された前記第１のベクトルに応じた第２のアドレスと、前記第２の減算器によって算出された前記第２のベクトルに応じた第３のアドレスとを生成することを特徴とする請求項４に記載の歪補償装置。
6. 前記第２の生成部は、
   前記第１の減算器によって算出された前記第１のベクトルの平均値と、前記第２の減算器によって算出された前記第２のベクトルの平均値とを算出する平均値演算器をさらに含み、
   前記平均値演算器によって算出された前記第１のベクトルの平均値に応じた第２のアドレスと、前記平均値演算器によって算出された前記第２のベクトルの平均値に応じた第３のアドレスとを生成することを特徴とする請求項５に記載の歪補償装置。
7. 前記第２の生成部は、
   前記ベクトルと、前記ＩＱ平面において前記ベクトルによって結ばれる前記サンプル点とは異なる他のサンプル点間を結ぶ他のベクトルとの外積に応じた第２のアドレスを生成することを特徴とする請求項１に記載の歪補償装置。
8. 前記第２の生成部は、
   前記入力信号が遅延されて得られる第１の遅延信号を出力する第１の遅延素子と、
   前記第１の遅延信号が遅延されて得られる第２の遅延信号を出力する第２の遅延素子と、
   前記第２の遅延信号を前記第１の遅延信号から減算することによって、前記ＩＱ平面において過去の時点に対応する前記サンプル点と、現在の時点に対応する前記サンプル点とを結ぶ第１のベクトルを算出する第１の減算器と、
   前記第１の遅延信号を前記入力信号から減算することによって、前記ＩＱ平面において現在の時点に対応する前記サンプル点と、未来の時点に対応する前記サンプル点とを結ぶ第２のベクトルを算出する第２の減算器と、
   前記第１のベクトルと、前記第２のベクトルとの外積を算出する外積演算器と
   を含み、
   前記外積演算器によって算出された前記外積に応じた第２のアドレスを生成することを特徴とする請求項７に記載の歪補償装置。
9. 前記第２の生成部は、
   前記外積演算器によって算出された前記外積の平均値を算出する平均値演算器をさらに含み、
   前記平均値演算器によって算出された前記外積の平均値に応じた第２のアドレスを生成することを特徴とする請求項７に記載の歪補償装置。
10. 入力信号の電力又は振幅に応じた第１のアドレスを生成し、
    前記入力信号のサンプル点が時系列に描かれるＩＱ平面において前記サンプル点間を結ぶベクトルに応じた第２のアドレスを生成し、
    前記第１のアドレスと前記第２のアドレスとの組合せに対応する歪補償係数を、前記入力信号を増幅する増幅部の歪を補償するための歪補償係数を複数のアドレスの組合せに対応付けて記憶する記憶部から取得し、取得した歪補償係数を用いて前記入力信号に対してプリディストーション処理を行う
    ことを特徴とする歪補償方法。

Images