JP2011199429A - 歪補償装置、増幅装置、送信装置および歪補償方法 - Google Patents
歪補償装置、増幅装置、送信装置および歪補償方法 Download PDFInfo
- Publication number
- JP2011199429A JP2011199429A JP2010061657A JP2010061657A JP2011199429A JP 2011199429 A JP2011199429 A JP 2011199429A JP 2010061657 A JP2010061657 A JP 2010061657A JP 2010061657 A JP2010061657 A JP 2010061657A JP 2011199429 A JP2011199429 A JP 2011199429A
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- address
- unit
- signal
- axis direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【解決手段】歪補償装置110は、増幅器120による信号の歪を補償する。乗算部111は、歪補償係数を用いて入力信号に歪補償を行う。LUT114aは、歪補償係数を記憶する。アドレス生成部112は、入力信号の電力値に基づいてLUT114aから歪補償係数を取得するための第1のアドレスを生成する。アドレス生成部112は、入力信号の電力値に応じて正規化する範囲を決定した、電力値もしくは入力信号の位相もしくは入力信号の振幅値に基づいてLUT114aから歪補償係数を取得するための第2のアドレスを生成する。
【選択図】図1
Description
図1は、実施の形態1にかかる歪補償装置の一例を示すブロック図である。図1に示す増幅装置100は、歪補償装置110と、増幅器120と、帰還系130と、を備えている。歪補償装置110は、たとえば適応LMS(Least Mean Square)を用いて、増幅器120による信号の歪を補償する。
実施の形態2にかかる歪補償装置110の構成は、図1に示した構成と同様である。ただし、実施の形態2にかかる歪補償装置110のアドレス生成部112は、信号x(t)の異なる時点間の振幅差分Δ√pを算出し、算出した振幅差分Δ√pに一意に対応するアドレスをY軸方向アドレス(第2のアドレス)として生成する。
実施の形態3にかかる歪補償装置110の構成は、図1に示した構成と同様である。ただし、実施の形態3にかかる歪補償装置110のアドレス生成部112は、信号x(t)の異なる時点間の位相差分Δθを算出し、算出した位相差分Δθに一意に対応するアドレスをY軸方向アドレス(第2のアドレス)として生成する。
実施の形態4にかかる歪補償装置110の構成は、図1に示した構成と同様である。ただし、実施の形態4にかかる歪補償装置110のアドレス生成部112は、入力信号の電力値に応じて正規化する範囲を決定した、第3のアドレスを生成する。
図16は、実施の形態5にかかる送信装置の一例を示すブロック図である。実施の形態5にかかる送信装置1600は、適応LMSによるデジタル非線形歪補償を行う。図16に示すように、送信装置1600は、送信信号生成部1601と、パラレル変換器1602と、歪補償部1603と、アナログ変換器1604と、搬送波生成部1605と、直交変調器1606と、周波数変換器1607と、増幅器1608と、方向性結合器1609と、アンテナ1610と、周波数変換器1611と、直交検波器1612と、デジタル変換器1613と、を備えている。
110 歪補償装置
111,118b〜118d,207〜209,1505〜1507 乗算部
112 アドレス生成部
113,115,116,203,205,206,1503,1504 遅延部
114 テーブル管理部
114a LUT
117 減算部
118 係数演算部
118a 共役複素信号出力部
119,210,1508 加算部
120,1608 増幅器
130 帰還系
201 パワー算出部
202 X軸アドレス算出部
204,1501 正規化範囲決定部
211 Y軸アドレス算出部
212 アドレス算出部
301,501,1502 振幅算出部
401 電力対数算出部
600,1000 テーブル
700,800,1100,1200 斜線部
811,812,1211〜1213 範囲
901 位相算出部
1300,1400 特性
1509 Z軸アドレス算出部
1600 送信装置
1601 送信信号生成部
1602 パラレル変換器
1603 歪補償部
1604 アナログ変換器
1605 搬送波生成部
1606 直交変調器
1607,1611 周波数変換器
1609 方向性結合器
1610 アンテナ
1612 直交検波器
1613 デジタル変換器
1701 入出力特性
1801,1802 周波数スペクトラム
f0 送信周波数
tap1〜tap3,tap11〜tap13 タップ係数
Claims (10)
- 増幅器による信号の歪を補償する歪補償装置において、
歪補償係数を用いて入力信号に歪補償を行う歪補償処理部と、
前記歪補償係数を記憶する記憶部と、
前記入力信号の電力値に基づいて前記記憶部から歪補償係数を取得するための第1のアドレスを生成し、前記入力信号の電力値に応じて正規化する範囲を決定した、前記電力値もしくは前記入力信号の位相もしくは前記入力信号の振幅値に基づいて前記記憶部から歪補償係数を取得するための第2のアドレスを生成するアドレス生成部と、
を有し、
前記歪補償処理部は、前記第1および第2のアドレスに基づいて前記記憶部から歪補償係数を取得して前記歪補償を行う
ことを特徴とする歪補償装置。 - 前記歪補償前の入力信号と前記増幅器の出力信号に基づいて前記歪補償係数を算出する演算部をさらに有し、
前記記憶部は、前記第1および第2のアドレスに対応させて前記演算部によって算出された歪補償係数を記憶する
ことを特徴とする請求項1に記載の歪補償装置。 - 前記アドレス生成部は、前記電力値、もしくは前記電力値に基づく振幅、もしくは前記電力値を対数化した対数値に応じて正規化する範囲を決定した前記第2のアドレスを生成することを特徴とする請求項1または2に記載の歪補償装置。
- 前記入力信号の電力値に基づく値と前記正規化する範囲とを対応付けた対応情報を記憶する対応情報記憶部と、
前記対応情報記憶部によって記憶された対応情報に基づいて、前記入力信号の電力値に応じて前記範囲を決定する決定部と、
をさらに有し、
前記アドレス生成部は、前記決定部によって決定された範囲によって正規化した前記第2のアドレスを生成する
ことを特徴とする請求項1〜3のいずれか一つに記載の歪補償装置。 - 前記アドレス生成部は、前記入力信号の電力値に応じて正規化する範囲を決定した、前記電力値もしくは前記入力信号の位相もしくは前記入力信号の振幅値に基づいて前記記憶部から歪補償係数を取得するための第3のアドレスを生成し、
前記歪補償処理部は、前記第1、第2および第3のアドレスに基づいて前記記憶部から歪補償係数を取得して前記歪補償を行う
ことを特徴とする請求項1〜4のいずれか一つに記載の歪補償装置。 - 前記アドレス生成部は、前記電力値、もしくは前記電力値に基づく振幅、もしくは前記電力値を対数化した対数値に応じて正規化する範囲を決定した前記第3のアドレスを生成することを特徴とする請求項5に記載の歪補償装置。
- 前記アドレス生成部は、前記電力値、もしくは前記電力値に基づく振幅、もしくは前記電力値を対数化した対数値を算出する算出部を有し、
前記算出部で算出した値と前記算出した値を所定の時間だけ遅延させた値との差分に基づいて第1のアドレスを生成する
ことを特徴とする請求項1に記載の歪補償装置。 - 請求項2に記載の歪補償装置と、
前記増幅器と、
前記増幅器の出力信号を前記演算部へ帰還させる帰還系と、
を有することを特徴とする増幅装置。 - 請求項8に記載の増幅装置と、
前記増幅装置によって増幅された信号を送信する送信部と、
を有することを特徴とする送信装置。 - 増幅器による信号の歪を補償する歪補償方法において、
歪補償係数を用いて入力信号に歪補償を行う工程と、
前記歪補償係数を記憶する工程と、
前記入力信号の電力値に基づいて前記記憶された歪補償係数の中から前記歪補償に用いる歪補償係数を取得するための第1のアドレスを生成する工程と、
前記入力信号の電力値に応じて正規化する範囲を決定した、前記電力値もしくは前記入力信号の位相もしくは前記入力信号の振幅値に基づいて前記記憶された歪補償係数の中から前記歪補償に用いる歪補償係数を取得するための第2のアドレスを生成する工程と、
を有し、
前記第1および第2のアドレスに基づいて前記記憶された歪補償係数の中から取得した歪補償係数を用いて前記歪補償を行う
ことを特徴とする歪補償方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061657A JP5505002B2 (ja) | 2010-03-17 | 2010-03-17 | 歪補償装置、増幅装置、送信装置および歪補償方法 |
US12/985,552 US8384477B2 (en) | 2010-03-17 | 2011-01-06 | Distortion compensating apparatus, amplifying apparatus, transmitting apparatus, and distortion compensating method |
KR1020110003864A KR101159480B1 (ko) | 2010-03-17 | 2011-01-14 | 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법 |
EP11152185.2A EP2369739B1 (en) | 2010-03-17 | 2011-01-26 | Distortion compensating apparatus, amplifying apparatus, transmitting apparatus, and distortion compensating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061657A JP5505002B2 (ja) | 2010-03-17 | 2010-03-17 | 歪補償装置、増幅装置、送信装置および歪補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011199429A true JP2011199429A (ja) | 2011-10-06 |
JP5505002B2 JP5505002B2 (ja) | 2014-05-28 |
Family
ID=44246568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010061657A Active JP5505002B2 (ja) | 2010-03-17 | 2010-03-17 | 歪補償装置、増幅装置、送信装置および歪補償方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8384477B2 (ja) |
EP (1) | EP2369739B1 (ja) |
JP (1) | JP5505002B2 (ja) |
KR (1) | KR101159480B1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014107841A (ja) * | 2012-11-29 | 2014-06-09 | Fujitsu Ltd | 歪補償装置及び歪補償方法 |
US8897391B2 (en) | 2011-09-30 | 2014-11-25 | Fujitsu Limited | Distortion compensator and distortion compensation method |
JP2016115952A (ja) * | 2014-12-10 | 2016-06-23 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP2016136688A (ja) * | 2015-01-23 | 2016-07-28 | 富士通株式会社 | 歪補償装置 |
US9768891B2 (en) | 2015-12-21 | 2017-09-19 | Fujitsu Limited | Distortion compensation device and distortion compensation method |
JP2018521581A (ja) * | 2015-07-02 | 2018-08-02 | ザイリンクス インコーポレイテッドXilinx Incorporated | 移動平均およびマグニチュード・デュアルパス・デジタル・プリディストーション |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5751056B2 (ja) * | 2011-07-14 | 2015-07-22 | 富士通株式会社 | 歪補償装置、送信機および歪補償方法 |
EP2858251B1 (en) | 2012-05-29 | 2016-07-13 | Fujitsu Limited | Distortion compensation device and distortion compensation method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347944A (ja) * | 2002-05-24 | 2003-12-05 | Fujitsu Ltd | 歪補償送信装置 |
JP2006261969A (ja) * | 2005-03-16 | 2006-09-28 | Fujitsu Ltd | 歪補償装置 |
JPWO2006095422A1 (ja) * | 2005-03-09 | 2008-08-14 | 富士通株式会社 | 歪補償装置 |
WO2008155819A1 (ja) * | 2007-06-19 | 2008-12-24 | Fujitsu Limited | 電力増幅制御装置 |
JP2009089118A (ja) * | 2007-10-01 | 2009-04-23 | Hitachi Kokusai Electric Inc | 歪補償装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923712A (en) * | 1997-05-05 | 1999-07-13 | Glenayre Electronics, Inc. | Method and apparatus for linear transmission by direct inverse modeling |
KR100326176B1 (ko) | 1998-08-06 | 2002-04-17 | 윤종용 | 이동통신시스템의전력증폭장치및방법 |
US6798843B1 (en) | 1999-07-13 | 2004-09-28 | Pmc-Sierra, Inc. | Wideband digital predistortion linearizer for nonlinear amplifiers |
JP2001268151A (ja) | 2000-03-21 | 2001-09-28 | Matsushita Electric Ind Co Ltd | プリディストーション歪補償装置 |
US7349490B2 (en) | 2003-04-16 | 2008-03-25 | Powerwave Technologies, Inc. | Additive digital predistortion system employing parallel path coordinate conversion |
US6998909B1 (en) | 2004-02-17 | 2006-02-14 | Altera Corporation | Method to compensate for memory effect in lookup table based digital predistorters |
JP4812643B2 (ja) | 2007-02-01 | 2011-11-09 | 株式会社日立国際電気 | 増幅装置 |
-
2010
- 2010-03-17 JP JP2010061657A patent/JP5505002B2/ja active Active
-
2011
- 2011-01-06 US US12/985,552 patent/US8384477B2/en active Active
- 2011-01-14 KR KR1020110003864A patent/KR101159480B1/ko active IP Right Grant
- 2011-01-26 EP EP11152185.2A patent/EP2369739B1/en not_active Not-in-force
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347944A (ja) * | 2002-05-24 | 2003-12-05 | Fujitsu Ltd | 歪補償送信装置 |
JPWO2006095422A1 (ja) * | 2005-03-09 | 2008-08-14 | 富士通株式会社 | 歪補償装置 |
JP2006261969A (ja) * | 2005-03-16 | 2006-09-28 | Fujitsu Ltd | 歪補償装置 |
WO2008155819A1 (ja) * | 2007-06-19 | 2008-12-24 | Fujitsu Limited | 電力増幅制御装置 |
JP2009089118A (ja) * | 2007-10-01 | 2009-04-23 | Hitachi Kokusai Electric Inc | 歪補償装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8897391B2 (en) | 2011-09-30 | 2014-11-25 | Fujitsu Limited | Distortion compensator and distortion compensation method |
JP2014107841A (ja) * | 2012-11-29 | 2014-06-09 | Fujitsu Ltd | 歪補償装置及び歪補償方法 |
JP2016115952A (ja) * | 2014-12-10 | 2016-06-23 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
US9819370B2 (en) | 2014-12-10 | 2017-11-14 | Fujitsu Limited | Distortion compensation device and distortion compensation method |
JP2016136688A (ja) * | 2015-01-23 | 2016-07-28 | 富士通株式会社 | 歪補償装置 |
JP2018521581A (ja) * | 2015-07-02 | 2018-08-02 | ザイリンクス インコーポレイテッドXilinx Incorporated | 移動平均およびマグニチュード・デュアルパス・デジタル・プリディストーション |
US9768891B2 (en) | 2015-12-21 | 2017-09-19 | Fujitsu Limited | Distortion compensation device and distortion compensation method |
Also Published As
Publication number | Publication date |
---|---|
US20110227643A1 (en) | 2011-09-22 |
JP5505002B2 (ja) | 2014-05-28 |
EP2369739A1 (en) | 2011-09-28 |
US8384477B2 (en) | 2013-02-26 |
KR101159480B1 (ko) | 2012-06-26 |
KR20110104870A (ko) | 2011-09-23 |
EP2369739B1 (en) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5505002B2 (ja) | 歪補償装置、増幅装置、送信装置および歪補償方法 | |
JP5505001B2 (ja) | 歪補償装置、増幅装置、送信装置および歪補償方法 | |
JP4786644B2 (ja) | 歪補償装置 | |
US8831136B2 (en) | Wireless apparatus and distortion compensating method | |
JP4619827B2 (ja) | 歪補償装置 | |
JP2013026631A (ja) | 歪補償装置、送信機および歪補償方法 | |
US9337783B2 (en) | Distortion compensation apparatus and distortion compensation method | |
US8798197B2 (en) | Distortion compensation amplifier device and distortion compensation method | |
JP2015012412A (ja) | 歪補償装置、歪補償方法、及び無線通信装置 | |
JP2015061106A (ja) | 歪補償装置、送信装置および歪補償方法 | |
US9172333B2 (en) | Distortion compensation device and distortion compensation method | |
JPWO2007036990A1 (ja) | 歪補償装置 | |
JP5672728B2 (ja) | 無線装置、歪補償装置及び歪補償方法 | |
KR100939882B1 (ko) | 왜곡 보상 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5505002 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |