KR20110104870A - 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법 - Google Patents

왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법 Download PDF

Info

Publication number
KR20110104870A
KR20110104870A KR1020110003864A KR20110003864A KR20110104870A KR 20110104870 A KR20110104870 A KR 20110104870A KR 1020110003864 A KR1020110003864 A KR 1020110003864A KR 20110003864 A KR20110003864 A KR 20110003864A KR 20110104870 A KR20110104870 A KR 20110104870A
Authority
KR
South Korea
Prior art keywords
address
distortion compensation
input signal
signal
axis direction
Prior art date
Application number
KR1020110003864A
Other languages
English (en)
Other versions
KR101159480B1 (ko
Inventor
사또시 마쯔바라
슈야 히라따
다께시 오바
히데하루 샤꼬
준 스기야마
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20110104870A publication Critical patent/KR20110104870A/ko
Application granted granted Critical
Publication of KR101159480B1 publication Critical patent/KR101159480B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

본원 발명은, 신호의 왜곡을 정밀도 좋게 보상하는 것이다. 왜곡 보상 장치(110)는, 증폭기(120)에 의한 신호의 왜곡을 보상한다. 승산부(111)는, 왜곡 보상 계수를 이용하여 입력 신호에 왜곡 보상을 행한다. LUT(114a)는, 왜곡 보상 계수를 기억한다. 어드레스 생성부(112)는, 입력 신호의 전력값에 기초하여 LUT(114a)로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성한다. 어드레스 생성부(112)는, 입력 신호의 전력값에 따라서 정규화하는 범위를 결정한, 전력값 혹은 입력 신호의 위상 혹은 입력 신호의 진폭값에 기초하여 LUT(114a)로부터 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성한다.

Description

왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법{DISTORTION COMPENSATING APPARATUS, AMPLIFYING APPARATUS, TRANSMITTING APPARATUS, AND DISTORTION COMPENSATING METHOD}
본 발명은, 신호의 왜곡을 보상하는 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법에 관한 것이다.
최근, W-CDMA(Wideband Code Division Multiple Access) 등의 무선 통신에서, 디지털화에 의한 전송의 고능률화가 행해지고 있다. 무선 통신에서 다치 위상변조 방식을 적용하는 경우에는, 송신측에서 송신용 전력 증폭기의 증폭 특성을 선형화하여 비선형 왜곡을 억제하여, 인접 채널 누설 전력을 저감하는 기술이 이용된다. 또한, 선형성이 뒤떨어지는 증폭기를 사용하여 전력 효율의 향상을 도모하는 경우에는, 신호의 비선형 왜곡을 보상하는 기술이 이용된다(예를 들면, 하기 특허 문헌 1 참조).
예를 들면, 메모리 효과를 보상하기 위해서, 상이한 시점간에서의 송신 신호의 각 상태(예를 들면 전력 차분이나 진폭 차분)에 어드레스를 부가한 LUT(룩업 테이블)에 의해 왜곡 보상 계수를 선택함으로써, 송신 신호의 각 상태에 따른 왜곡 보상을 행하는 기술이 이용된다.
[특허 문헌 1] 일본 특개 2003-347944호 공보
그러나, 전술한 종래 기술에서는, 신호의 왜곡을 정밀도 좋게 보상할 수 없다고 하는 문제가 있다. 예를 들면, W-CDMA 등의 이동 통신에서는, 송신 장치의 송신 전력이 커서, 송신 신호에 큰 비선형 왜곡이 발생한다. 이 때문에, 송신 신호의 주파수 스펙트럼의 사이드 로브가 발생하여, 송신 신호의 전력이 인접 채널에 누설된다. 이와 같은 누설 전력은, 잡음으로 되어 인접 채널의 통신 품질을 열화시킨다. 특히, 송신 신호에 광대역 신호를 이용하는 경우에는 협대역 신호를 이용하는 경우보다도 메모리 효과가 커서, 메모리 효과에 의한 송신 신호의 근방의 왜곡을 보상하는 것이 곤란하다.
또한, 송신 신호의 상태가 변동하면, 예를 들면 송신 신호의 전력 차분이나 진폭 차분의 취할 수 있는 범위가 변화하기 때문에, 송신 신호의 상태에 따라서는 LUT의 어드레스의 분포 범위가 좁아져, LUT를 이용해도 입력 신호의 상태를 정밀도 좋게 구별할 수 없게 된다. 이 때문에, 적절한 왜곡 보상 계수를 선택할 수 없어, 신호의 왜곡을 정밀도 좋게 보상할 수 없다.
개시의 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법은, 전술한 문제점을 해소하는 것이며, 신호의 왜곡을 정밀도 좋게 보상하는 것을 목적으로 한다.
전술한 과제를 해결하고, 목적을 달성하기 위해서, 개시 기술은, 증폭기에 의한 신호의 왜곡을 보상하는 왜곡 보상 장치에 있어서, 왜곡 보상 계수를 이용하여 입력 신호에 왜곡 보상을 행하는 왜곡 보상 처리부와, 상기 왜곡 보상 계수를 기억하는 기억부와, 상기 입력 신호의 전력값에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성하고, 상기 입력 신호의 전력값에 따라서 정규화하는 범위를 결정한, 상기 전력값 혹은 상기 입력 신호의 위상 혹은 상기 입력 신호의 진폭값에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성하는 어드레스 생성부를 갖고, 상기 왜곡 보상 처리부는, 상기 제1 및 제2 어드레스에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하여 상기 왜곡 보상을 행한다.
개시의 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법에 의하면, 신호의 왜곡을 정밀도 좋게 보상할 수 있다.
도 1은 실시 형태 1에 따른 왜곡 보상 장치의 일례를 도시하는 블록도.
도 2는 도 1에 도시한 어드레스 생성부의 일례를 도시하는 블록도.
도 3은 도 2에 도시한 어드레스 생성부의 변형예 1을 도시하는 블록도.
도 4는 도 2에 도시한 어드레스 생성부의 변형예 2를 도시하는 블록도.
도 5는 실시 형태 2에 따른 어드레스 생성부의 일례를 도시하는 블록도.
도 6은 X축 방향 어드레스와 정규화 범위의 대응 정보의 일례를 도시하는 도면.
도 7은 정규화 범위의 확장 전의 각 어드레스의 분포를 도시하는 그래프.
도 8은 정규화 범위의 확장 후의 각 어드레스의 분포를 도시하는 그래프.
도 9는 실시 형태 3에 따른 어드레스 생성부의 일례를 도시하는 블록도.
도 10은 X축 방향 어드레스와 정규화 범위의 대응 정보의 일례를 도시하는 도면.
도 11은 정규화 범위의 확장 전의 각 어드레스의 분포를 도시하는 그래프.
도 12는 정규화 범위의 확장 후의 각 어드레스의 분포를 도시하는 그래프.
도 13은 정규화 범위의 확장 전의 Y축 방향 어드레스의 분포를 도시하는 그래프.
도 14는 정규화 범위의 확장 후의 Y축 방향 어드레스의 분포를 도시하는 그래프.
도 15는 실시 형태 4에 따른 어드레스 생성부의 일례를 도시하는 블록도.
도 16은 실시 형태 5에 따른 송신 장치의 일례를 도시하는 블록도.
도 17은 증폭기의 입출력 특성을 도시하는 그래프.
도 18은 증폭기의 입출력 특성의 비선형에 의한 신호의 왜곡을 도시하는 도면.
이하에 도면을 참조하여, 개시 기술의 바람직한 실시 형태를 상세하게 설명한다. 개시 기술은, 입력 신호의 전력값에 따라서 어드레스의 정규화 범위를 결정하고, 입력 신호의 상태에 대하여 어드레스를 분산시킴으로써, 입력 신호의 상태에 대하여 적절한 왜곡 보상 계수를 선택하여, 증폭기에 의한 신호의 비선형 왜곡을 정밀도 좋게 보상한다.
(실시 형태 1)
도 1은 실시 형태 1에 따른 왜곡 보상 장치의 일례를 도시하는 블록도이다. 도 1에 도시한 증폭 장치(100)는, 왜곡 보상 장치(110)와, 증폭기(120)와, 귀환계(130)를 구비하고 있다. 왜곡 보상 장치(110)는, 예를 들면 적응 LMS(Least Mean Square)를 이용하여, 증폭기(120)에 의한 신호의 왜곡을 보상한다.
도 1에 도시한 바와 같이, 왜곡 보상 장치(110)는, 승산부(111)와, 어드레스 생성부(112)와, 지연부(113)와, 테이블 관리부(114)와, 지연부(115)와, 지연부(116)와, 감산부(117)와, 계수 연산부(118)와, 가산부(119)를 구비하고 있다. 이하의 설명에서, x, y, f, h, u, e는 복소수이다. 또한, *는 공액 복소수를 나타낸다. t는 시간을 나타낸다.
왜곡 보상 장치(110)에 입력된 신호 x(t)는, 승산부(111), 어드레스 생성부(112) 및 지연부(116)의 각각에 입력된다. 승산부(111)는, 왜곡 보상 계수를 이용하여 입력 신호에 왜곡 보상을 행하는 왜곡 보상 처리부이다. 구체적으로는, 승산부(111)는, 입력된 신호 x(t)와, 테이블 관리부(114)로부터 출력된 왜곡 보상 계수 hn-1(p)를 승산한다. 승산부(111)는, 승산한 신호를 증폭기(120)에 출력한다.
증폭기(120)는, 증폭 특성으로서 비선형의 왜곡 함수 f(p)를 갖고, 승산부(111)로부터 출력된 신호를 증폭한다. 증폭기(120)는, 증폭한 신호 y(t)(=hn-1(p)x(t)f(p))를 출력한다. 증폭기(120)로부터 출력된 신호 y(t)는 후단에 출력됨과 함께, 일부가 분기되어 귀환 신호 y(t)로서 귀환계(130)에 출력된다.
귀환계(130)는, 증폭기(120)로부터 일부 분기된 귀환 신호 y(t)를 귀환시키는 회로이다. 예를 들면, 귀환계(130)는, 증폭기(120)로부터 일부 분기된 귀환 신호 y(t)를 주파수 변환하고, 직교 검파하고, 디지털 신호로 변환하고, 디지털 신호로 변환한 귀환 신호 y(t)를 감산부(117) 및 계수 연산부(118)의 각각에 출력한다.
어드레스 생성부(112)는, 입력 신호의 파워(전력값)에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성한다. 또한, 어드레스 생성부(112)는, 입력 신호의 파워(전력값)에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성한다. 또한, 어드레스 생성부(112)는, 입력 신호의 전력값에 따라서 제2 어드레스를 정규화하는 범위를 결정한다(예를 들면 도 2 참조).
구체적으로는, 어드레스 생성부(112)는, 입력된 신호 x(t)의 파워 p(=x2(t))를 산출하고, 산출한 파워 p에 일의로 대응하는 어드레스를 X축 방향 어드레스(제1 어드레스)로서 생성한다. 또한, 어드레스 생성부(112)는, 신호 x(t)의 상이한 시점간의 파워 차분 Δp를 산출하고, 산출한 파워 차분 Δp에 일의로 대응하는 어드레스를 Y축 방향 어드레스(제2 어드레스)로서 생성한다.
또한, 어드레스 생성부(112)는, X축 방향 어드레스와 Y축 방향 어드레스를 합성한 합성 어드레스를 생성한다. 합성 어드레스는, 예를 들면 X축 방향 어드레스와 Y축 방향 어드레스의 조합에 일의로 대응하는 어드레스이다. 예를 들면, 어드레스 생성부(112)는, 「X축 방향 어드레스 : Y축 방향 어드레스」와 같이, X축 방향 어드레스와 Y축 방향 어드레스를 배열한 합성 어드레스를 생성한다. 어드레스 생성부(112)에 의해 생성된 합성 어드레스는, 지연부(113)에 출력됨과 함께, 읽어들이기 어드레스 AR로서 테이블 관리부(114)에 출력된다.
지연부(113)는, 어드레스 생성부(112)로부터 출력된 합성 어드레스를 지연시키고, 지연시킨 합성 어드레스를 기입 어드레스 AW로서 테이블 관리부(114)에 출력한다. 지연부(113)에서의 지연량은, 감산부(117) 및 계수 연산부(118)에 의해 LUT(114a)의 갱신값을 얻기까지의 연산 시간 등에 기초하여 설정한다. 이에 의해, 어드레스 생성부(112)로부터 출력된 합성 어드레스를 기입 어드레스 AW로서 이용할 수 있다.
테이블 관리부(114)는, 감산부(117) 및 계수 연산부(118)에 의해 산출된 왜곡 보상 계수를 기억하는 기억부이다. 구체적으로는, 테이블 관리부(114)는, 왜곡 보상 계수와 2차원 어드레스를 대응지은 LUT(114a)(룩업 테이블)를 기억하고 있다. 왜곡 보상 계수는, 승산부(111)에서의 왜곡 보상에 이용되는 계수이다. 2차원 어드레스는, X축 방향 어드레스와 Y축 방향 어드레스의 조합의 어드레스이다.
테이블 관리부(114)는, 어드레스 생성부(112)로부터 출력된 읽어들이기 어드레스 AR로부터 X축 방향 어드레스와 Y축 방향 어드레스를 취득한다. 그리고, 테이블 관리부(114)는, 취득한 X축 방향 어드레스와 Y축 방향 어드레스에 대응하는 왜곡 보상 계수를 LUT(114a)로부터 읽어낸다. 테이블 관리부(114)는, 읽어낸 왜곡 보상 계수 hn-1(p)를, 승산부(111) 및 지연부(115)의 각각에 출력한다.
또한, 테이블 관리부(114)는, 지연부(113)로부터 출력된 기입 어드레스 AW로부터 X축 방향 어드레스와 Y축 방향 어드레스를 취득한다. 그리고, 테이블 관리부(114)는, 취득한 X축 방향 어드레스와 Y축 방향 어드레스에 대응하는 LUT(114a)의 영역에, 가산부(119)로부터 출력된 왜곡 보상 계수의 갱신값을 기입한다.
지연부(115)는, 테이블 관리부(114)로부터 출력된 왜곡 보상 계수 hn-1(p)를 지연시켜, 계수 연산부(118) 및 가산부(119)의 각각에 출력한다. 지연부(116)는, 입력된 신호 x(t)를 지연시켜 감산부(117)에 출력한다.
감산부(117) 및 계수 연산부(118)는, 승산부(111)에 의한 왜곡 보상 전의 입력 신호와 증폭기(120)의 출력 신호에 기초하여 왜곡 보상 계수를 산출하는 연산부이다. 구체적으로는, 감산부(117)는, 귀환계(130)로부터 출력된 귀환 신호 y(t)와, 지연부(116)로부터 출력된 신호 x(t)와의 차 e(t)를 계수 연산부(118)에 출력한다. 계수 연산부(118)는, 테이블 관리부(114)의 LUT(114a)에 저장한 왜곡 보상 계수의 갱신값을 연산한다. 구체적으로는, 계수 연산부(118)는, 공액 복소 신호 출력부(118a)(Conj) 및 승산부(118b∼118d)를 갖는다.
공액 복소 신호 출력부(118a)는, 귀환계(130)로부터의 귀환 신호 y(t)의 공액 복소 신호 y*(t)를 승산부(118b)에 출력한다. 승산부(118b)는, 지연부(115)로부터의 왜곡 보상 계수 hn-1(p)와, 공액 복소 신호 출력부(118a)로부터의 공액 복소 신호 y*(t)와의 승산 결과 u*(t)(=hn-1(p)y*(t))를 승산부(118c)에 출력한다.
승산부(118c)는, 감산부(117)로부터의 차 e(t)와, 승산부(118b)로부터의 승산 결과 u*(t)와의 승산 결과 e(t)u*(t)를 승산부(118d)에 출력한다. 승산부(118d)는, 승산부(118c)로부터의 승산 결과 e(t)u*(t)와 스텝 사이즈 파라미터 μ와의 승산 결과 μe(t)u*(t)를 가산부(119)에 출력한다.
가산부(119)는, 지연부(115)로부터의 왜곡 보상 계수 hn-1(p)와, 승산부(118d)로부터의 승산 결과 μe(t)u*(t)를 가산한다. 가산부(119)는, 가산 결과 hn-1(p)+μe(t)u*(t)를 LUT(114a)의 갱신값으로서 테이블 관리부(114)에 출력한다. 가산부(119)로부터 출력된 갱신값은, 테이블 관리부(114)에 입력되는 기입 어드레스 AW에 대응하는 LUT(114a)의 영역에 기입된다.
지연부(113, 115, 116)의 지연 시간은, 예를 들면 신호 x(t)가 왜곡 보상 장치(110)에 입력되고 나서, 귀환 신호 y(t)가 감산부(117)에 입력될 때까지의 시간 D로 한다. 구체적으로는, 증폭기(120)에서의 신호의 지연 시간을 D0으로 하고, 귀환계(130)에서의 신호의 지연 시간을 D1로 하면, 지연부(113, 115, 116)의 지연 시간을 각각 D0+D1로 한다.
이에 의해, 테이블 관리부(114)에 입력되는 기입 어드레스 AW에 대하여, 테이블 관리부(114)의 LUT(114a)가, 신호 x(t)와 귀환 신호 y(t)의 차 신호 e(t)가 최소로 되는 왜곡 보상 계수 h(p)로 갱신된다. 최종적으로 최적의 왜곡 보상 계수값에 수속하고, 증폭기(120)에 의한 신호의 왜곡이 보상된다.
이와 같이, X축 방향 어드레스와 Y축 방향 어드레스에 기초하여 테이블 관리부(114)의 LUT(114a)로부터 왜곡 보상 계수를 취득하여 왜곡 보상을 행함으로써, 비선형 왜곡을 억제하여 인접 채널 누설 전력을 저감할 수 있다.
또한, 어드레스 생성부(112)에서 X축 방향 어드레스와 Y축 방향 어드레스를 합성한 합성 어드레스를 생성하여 출력하는 구성에 대하여 설명하였지만, 이와 같은 구성에 한하지 않고, 테이블 관리부(114)가 X축 방향 어드레스와 Y축 방향 어드레스를 취득할 수 있으면 된다. 예를 들면, 어드레스 생성부(112)가 X축 방향 어드레스 및 Y축 방향 어드레스의 각각을 출력하는 구성으로 하여도 된다.
도 2는 도 1에 도시한 어드레스 생성부의 일례를 도시하는 블록도이다. 도 2에 도시한 바와 같이, 도 1에 도시한 어드레스 생성부(112)는, 파워 산출부(201)와, X축 어드레스 산출부(202)와, 지연부(203)와, 정규화 범위 결정부(204)와, 지연부(205, 206)와, 승산부(207∼209)와, 가산부(210)와, Y축 어드레스 산출부(211)와, 어드레스 산출부(212)를 구비하고 있다. 어드레스 생성부(112)에 입력된 신호 x(t)는 파워 산출부(201)에 입력된다.
파워 산출부(201), X축 어드레스 산출부(202) 및 지연부(203)는, 입력 신호의 전력값(파워)에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성한다. 구체적으로는, 파워 산출부(201)는, 입력된 신호 x(t)의 파워 p(=x2(t))를 산출한다. 파워 산출부(201)는, 산출한 파워 p를 나타내는 파워 정보를, X축 어드레스 산출부(202), 지연부(205) 및 승산부(207)의 각각에 출력한다.
X축 어드레스 산출부(202)는, 파워 산출부(201)로부터 출력된 파워 정보를 정규화함으로써 X축 방향 어드레스를 산출한다. X축 어드레스 산출부(202)는, 산출한 X축 방향 어드레스를, 지연부(203) 및 정규화 범위 결정부(204)의 각각에 출력한다. 지연부(203)는, X축 어드레스 산출부(202)로부터 출력된 X축 방향 어드레스를 1샘플 지연시켜 어드레스 산출부(212)에 출력한다(xadr(t)).
정규화 범위 결정부(204)는, Y축 어드레스 산출부(211)에서의 Y축 방향 어드레스의 정규화에서의 정규화 범위를 결정한다. 구체적으로는, 정규화 범위 결정부(204)는, X축 어드레스 산출부(202)로부터 출력된 X축 방향 어드레스에 기초하여 정규화 배율을 결정한다. 정규화 범위 결정부(204)는, 결정한 정규화 배율을 Y축 어드레스 산출부(211)에 통지한다.
예를 들면, 왜곡 보상 장치(110)의 메모리(대응 정보 기억부)에는, X축 방향 어드레스와 정규화 배율(정규화 범위)을 대응짓는 대응 정보가 미리 기억된다. 정규화 범위 결정부(204)는, X축 방향 어드레스에 대응하는 정규화 배율을 대응 정보로부터 취득하고, 취득한 정규화 배율을 Y축 어드레스 산출부(211)에 통지한다.
파워 산출부(201), 지연부(205, 206), 승산부(207∼209), 가산부(210) 및 Y축 어드레스 산출부(211)는, 입력 신호의 파워(전력값)에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성한다. 구체적으로는, 지연부(205)는, 파워 산출부(201)로부터 출력된 파워 정보를 1샘플 지연시켜 지연부(206) 및 승산부(208)의 각각에 출력한다. 지연부(206)는, 지연부(205)로부터 출력된 파워 정보를 1샘플 지연시켜 승산부(209)에 출력한다.
승산부(207)는, 파워 산출부(201)로부터 출력된 파워 정보에 탭 계수 tap1을 승산하여 가산부(210)에 출력한다. 승산부(208)는, 지연부(205)로부터 출력된 파워 정보에 탭 계수 tap2를 승산하여 가산부(210)에 출력한다. 승산부(209)는, 지연부(206)로부터 출력된 파워 정보에 탭 계수 tap3을 승산하여 가산부(210)에 출력한다. 가산부(210)는, 승산부(207∼209)로부터 출력된 각 신호를 가산한다.
가산부(210)에 의한 가산 결과는, 상이한 3개의 시점(예를 들면 과거, 현재, 미래)에서의 신호 x(t)의 파워 차분 Δp(전력 차분)를 나타낸다. 또한, 3개의 시점의 파워 차분 Δp를 산출하는 경우에 대하여 설명하였지만, 3개의 시점에 한하지 않고 2 또는 4 이상의 시점의 파워 차분 Δp를 산출하여도 된다. 가산부(210)는, 가산 결과를 파워차 정보로서 Y축 어드레스 산출부(211)에 출력한다.
Y축 어드레스 산출부(211)는, 가산부(210)로부터 출력된 파워차 정보를 정규화함으로써 Y축 방향 어드레스를 산출한다. 또한, Y축 어드레스 산출부(211)는, 정규화 범위 결정부(204)로부터 통지된 정규화 배율을 이용하여 정규화를 행한다. Y축 어드레스 산출부(211)는, 산출한 Y축 방향 어드레스를 어드레스 산출부(212)에 출력한다. 예를 들면, Y축 어드레스 산출부(211)는, 하기 수학식 1에 의해 Y축 방향 어드레스를 산출한다.
Figure pat00001
상기 수학식 1에서, yadr은 Y축 방향 어드레스이다. Δp는, 파워차 정보가 나타내는 파워 차분 Δp이다. yadrMAX는, Y축 방향 어드레스의 최대값이다. ΔpMAX는, 파워 차분 Δp의 최대값이다. 정규화 배율은, 정규화 범위 결정부(204)로부터 통지된 정규화 배율이다. 이와 같이, 파워 산출부(201)에서 산출한 파워 p와, 산출한 파워 p를 소정 시간만큼 지연시킨 파워와의 파워 차분 Δp에 기초하여 Y축 방향 어드레스(제2 어드레스)를 생성한다.
어드레스 산출부(212)는, 지연부(203)로부터 출력된 X축 방향 어드레스(xadr(t))와, Y축 어드레스 산출부(211)로부터 출력된 Y축 방향 어드레스(yadr(t))를 합성하고, 합성한 합성 어드레스를 출력한다(adr(t)). 어드레스 산출부(212)로부터 출력된 합성 어드레스는, 지연부(113)에 출력됨과 함께, 읽어들이기 어드레스 AR로서 테이블 관리부(114)에 출력된다.
이와 같이, 파워 산출부(201)에서 산출한 파워 p와, 산출한 파워 p를 소정 시간만큼 지연시킨 파워 p와의 파워 차분 Δp에 기초하여 Y축 방향 어드레스(제2 어드레스)를 생성한다. 이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 파워 p와 파워 차분 Δp와의 2차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이에 의해, 증폭기(120)의 출력 파형의 주파수 스펙트럼의 사이드 로브를 내려, 인접 채널에의 누설 전력을 저감할 수 있다.
여기서는, 정규화 범위 결정부(204)가 X축 방향 어드레스에 기초하여 정규화 배율을 결정하는 구성에 대하여 설명하였지만, 이와 같은 구성에 한하지 않는다. 예를 들면, 정규화 범위 결정부(204)는, 파워 산출부(201)로부터 출력된 파워 정보를 취득하고, 취득한 파워 정보에 기초하여 정규화 배율을 결정하는 구성으로 하여도 된다.
이 경우에는, 예를 들면, 왜곡 보상 장치(110)의 메모리에는, 파워 정보와 정규화 배율을 대응짓는 대응 정보가 미리 기억된다. 정규화 범위 결정부(204)는, 파워 산출부(201)로부터 출력된 파워 정보에 대응하는 정규화 배율을 대응 정보로부터 취득하고, 취득한 정규화 배율을 Y축 어드레스 산출부(211)에 통지한다.
또한, 지연부(203, 205, 206)의 각각에서의 지연량은, 신호 x(t)의 1샘플분에 한하지 않는다. 예를 들면, 지연부(203, 205, 206)의 각각에서의 지연량을 신호 x(t)의 1/2샘플분이나 2샘플분 등으로 하여도 된다.
예를 들면, 지연부(203, 205)의 각각에서의 지연량은, 파워 산출부(201)로부터 출력되는 파워 정보와, 승산부(208)로부터 출력되는 위상 정보와의 타이밍이 동일하게 되도록 설정한다. 이에 의해, 승산부(208)로부터 출력되는 위상 정보를 Y축 방향 어드레스의 기준으로 하여, X축 방향 어드레스와 Y축 방향 어드레스의 출력 타이밍을 동일하게 할 수 있다.
도 3은 도 2에 도시한 어드레스 생성부의 변형예 1을 도시하는 블록도이다. 도 3에서, 도 2에 도시한 구성과 마찬가지의 구성에 대해서는 동일한 부호를 붙이고 설명을 생략한다. 도 3에 도시한 바와 같이, 어드레스 생성부(112)는, 도 2에 도시한 파워 산출부(201) 대신에 진폭 산출부(301)를 구비하고 있어도 된다. 어드레스 생성부(112)에 입력된 신호 x(t)는 진폭 산출부(301)에 입력된다.
진폭 산출부(301), X축 어드레스 산출부(202) 및 지연부(203)는, 입력 신호의 진폭값에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성한다. 진폭 산출부(301)는, 입력된 신호 x(t)의 파워 p(=x2(t))에 의해 신호 x(t)의 진폭 √p(=√(x2(t)))를 산출한다. 진폭 산출부(301)는, 산출한 진폭 √p를 나타내는 진폭 정보를, X축 어드레스 산출부(202), 지연부(205) 및 승산부(207)에 출력한다. X축 어드레스 산출부(202)는, 진폭 산출부(301)로부터 출력된 진폭 정보를 정규화함으로써 X축 방향 어드레스를 산출한다.
진폭 산출부(301), 지연부(205, 206), 승산부(207∼209), 가산부(210) 및 Y축 어드레스 산출부(211)는, 입력 신호의 진폭값에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성한다. 구체적으로는, 지연부(205)는, 진폭 산출부(301)로부터 출력된 진폭 정보를 1샘플 지연시켜 지연부(206) 및 승산부(208)의 각각에 출력한다. 지연부(206)는, 지연부(205)로부터 출력된 진폭 정보를 1샘플 지연시켜 승산부(209)에 출력한다.
승산부(207)는, 진폭 산출부(301)로부터 출력된 진폭 정보에 탭 계수 tap1을 승산하여 가산부(210)에 출력한다. 승산부(208)는, 지연부(205)로부터 출력된 진폭 정보에 탭 계수 tap2를 승산하여 가산부(210)에 출력한다. 승산부(209)는, 지연부(206)로부터 출력된 진폭 정보에 탭 계수 tap3을 승산하여 가산부(210)에 출력한다.
이 경우에는, 가산부(210)에 의한 가산 결과는, 상이한 3개의 시점(예를 들면 과거, 현재, 미래)에서의 신호 x(t)의 진폭 차분 Δ√p를 나타낸다. 또한, 3개의 시점의 진폭 차분 Δ√p를 산출하는 경우에 대하여 설명하였지만, 3개의 시점에 한하지 않고 2 또는 4 이상의 시점의 진폭 차분 Δ√p를 산출하여도 된다. 가산부(210)는, 가산 결과를 진폭차 정보로서 Y축 어드레스 산출부(211)에 출력한다.
Y축 어드레스 산출부(211)는, 가산부(210)로부터 출력된 진폭차 정보를 정규화함으로써 Y축 방향 어드레스를 산출한다. 또한, Y축 어드레스 산출부(211)는, 정규화 범위 결정부(204)로부터 통지된 정규화 배율을 이용하여 정규화를 행한다.
이와 같이, 진폭 산출부(301)에서 산출한 진폭 √p와, 산출한 진폭 √p를 소정 시간만큼 지연시킨 진폭 √p와의 진폭 차분 Δ√p에 기초하여 Y축 방향 어드레스(제2 어드레스)를 생성한다. 이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 파워 p와 진폭 차분 Δ√p와의 2차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이에 의해, 증폭기(120)의 출력 파형의 주파수 스펙트럼의 사이드 로브를 내려, 인접 채널에의 누설 전력을 저감할 수 있다.
도 4는 도 2에 도시한 어드레스 생성부의 변형예 2를 도시하는 블록도이다. 도 4에서, 도 2에 도시한 구성과 마찬가지의 구성에 대해서는 동일한 부호를 붙이고 설명을 생략한다. 도 4에 도시한 바와 같이, 어드레스 생성부(112)는, 도 2에 도시한 파워 산출부(201) 대신에 전력 대수 산출부(401)를 구비하고 있어도 된다. 어드레스 생성부(112)에 입력된 신호 x(t)는 전력 대수 산출부(401)에 입력된다.
전력 대수 산출부(401), X축 어드레스 산출부(202) 및 지연부(203)는, 입력 신호의 파워 p를 대수화한 값(대수값 logep)에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성한다. 전력 대수 산출부(401)는, 입력된 신호 x(t)의 파워 p의 대수값 logep를 산출한다.
전력 대수 산출부(401)는, 산출한 대수값 logep를 나타내는 전력 대수 정보를, X축 어드레스 산출부(202), 지연부(205) 및 승산부(207)에 출력한다. X축 어드레스 산출부(202)는, 전력 대수 산출부(401)로부터 출력된 전력 대수 정보를 정규화함으로써 X축 방향 어드레스를 산출한다.
전력 대수 산출부(401), 지연부(205, 206), 승산부(207∼209), 가산부(210) 및 Y축 어드레스 산출부(211)는, 입력 신호의 파워 p의 대수값 logep에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성한다. 구체적으로는, 지연부(205)는, 전력 대수 산출부(401)로부터 출력된 전력 대수 정보를 1샘플 지연시켜 지연부(206) 및 승산부(208)의 각각에 출력한다. 지연부(206)는, 지연부(205)로부터 출력된 전력 대수 정보를 1샘플 지연시켜 승산부(209)에 출력한다.
승산부(207)는, 전력 대수 산출부(401)로부터 출력된 전력 대수 정보에 탭 계수 tap1을 승산하여 가산부(210)에 출력한다. 승산부(208)는, 지연부(205)로부터 출력된 전력 대수 정보에 탭 계수 tap2를 승산하여 가산부(210)에 출력한다. 승산부(209)는, 지연부(206)로부터 출력된 전력 대수 정보에 탭 계수 tap3을 승산하여 가산부(210)에 출력한다.
이 경우에는, 가산부(210)에 의한 가산 결과는, 상이한 3개의 시점(예를 들면 과거, 현재, 미래)에서의 입력 신호의 대수 전력 차분 Δlogep를 나타낸다. 또한, 3개의 시점의 대수 전력 차분 Δlogep를 산출하는 경우에 대하여 설명하였지만, 3개의 시점에 한하지 않고 2 또는 4 이상의 시점의 대수 전력 차분 Δlogep를 산출하여도 된다. 가산부(210)는, 가산 결과를 전력 대수차 정보로서 Y축 어드레스 산출부(211)에 출력한다.
Y축 어드레스 산출부(211)는, 가산부(210)로부터 출력된 전력 대수차 정보를 정규화함으로써 Y축 방향 어드레스를 산출한다. 또한, Y축 어드레스 산출부(211)는, 정규화 범위 결정부(204)로부터 통지된 정규화 배율을 이용하여 정규화를 행한다.
이와 같이, 전력 대수 산출부(401)에서 산출한 대수값 logep와, 산출한 대수값 logep를 소정 시간만큼 지연시킨 대수값 logep와의 대수 전력 차분 Δlogep에 기초하여 Y축 방향 어드레스(제2 어드레스)를 생성한다. 이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 파워 p와 대수 전력 차분 Δlogep와의 2차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이 때문에, 증폭기(120)의 출력 파형의 주파수 스펙트럼의 사이드 로브를 내려, 인접 채널에의 누설 전력을 저감할 수 있다.
이와 같이, 실시 형태 1에 따른 왜곡 보상 장치(110)에 의하면, 입력 신호의 전력값에 따라서 Y축 방향 어드레스의 정규화 범위를 결정함으로써, 입력 신호의 상태(예를 들면 파워 차분 Δp)에 대하여 Y축 방향 어드레스를 분산시킬 수 있다. 이에 의해, Y축 방향 어드레스에 의해 입력 신호의 상태를 정밀도 좋게 구별할 수 있기 때문에, 입력 신호의 상태에 대하여 테이블 관리부(114)에서 적절한 왜곡 보상 계수를 선택할 수 있다.
이 때문에, 증폭기(120)에서 발생하는 메모리 효과에 의한 신호의 비선형 왜곡을 정밀도 좋게 보상할 수 있다. 따라서, 예를 들면 선형성이 뒤떨어지는 증폭기(120)를 사용하여 전력 효율의 향상을 도모하는 경우에도, 신호의 비선형 왜곡을 정밀도 좋게 보상하여, 인접 채널 누설 전력을 저감할 수 있다.
(실시 형태 2)
실시 형태 2에 따른 왜곡 보상 장치(110)의 구성은, 도 1에 도시한 구성과 마찬가지이다. 단, 실시 형태 2에 따른 왜곡 보상 장치(110)의 어드레스 생성부(112)는, 신호 x(t)의 상이한 시점간의 진폭 차분 Δ√p를 산출하고, 산출한 진폭 차분 Δ√p에 일의로 대응하는 어드레스를 Y축 방향 어드레스(제2 어드레스)로서 생성한다.
도 5는 실시 형태 2에 따른 어드레스 생성부의 일례를 도시하는 블록도이다. 도 5에서, 도 2에 도시한 구성과 마찬가지의 구성에 대해서는 동일한 부호를 붙이고 설명을 생략한다. 도 5에 도시한 바와 같이, 실시 형태 2에 따른 어드레스 생성부(112)는, 도 2에 도시한 구성 외에 진폭 산출부(501)를 구비하고 있다. 어드레스 생성부(112)에 입력된 신호 x(t)는, 파워 산출부(201) 및 진폭 산출부(501)의 각각에 입력된다.
진폭 산출부(501)는, 입력된 신호 x(t)의 파워 p(=x2(t))에 의해 신호 x(t)의 진폭 √p(=√(x2(t)))를 산출한다. 진폭 산출부(501)는, 산출한 진폭 √p를 나타내는 진폭 정보를, 지연부(205) 및 승산부(207)의 각각에 출력한다. 지연부(205)는, 진폭 산출부(501)로부터 출력된 진폭 정보를 1샘플 지연시켜 지연부(206) 및 승산부(208)의 각각에 출력한다. 지연부(206)는, 지연부(205)로부터 출력된 진폭 정보를 1샘플 지연시켜 승산부(209)에 출력한다.
승산부(207)는, 진폭 산출부(501)로부터 출력된 진폭 정보에 탭 계수 tap1을 승산하여 가산부(210)에 출력한다. 승산부(208)는, 지연부(205)로부터 출력된 진폭 정보에 탭 계수 tap2를 승산하여 가산부(210)에 출력한다. 승산부(209)는, 지연부(206)로부터 출력된 진폭 정보에 탭 계수 tap3을 승산하여 가산부(210)에 출력한다.
이 경우에는, 가산부(210)에 의한 가산 결과는, 상이한 3개의 시점(예를 들면 과거, 현재, 미래)에서의 신호 x(t)의 진폭 차분 Δ√p를 나타낸다. 또한, 3개의 시점의 진폭 차분 Δ√p를 산출하는 경우에 대하여 설명하였지만, 3개의 시점에 한하지 않고 2 또는 4 이상의 시점의 진폭 차분 Δ√p를 산출해도 된다. 가산부(210)는, 가산 결과를 진폭차 정보로서 Y축 어드레스 산출부(211)에 출력한다. Y축 어드레스 산출부(211)는, 가산부(210)로부터 출력된 진폭차 정보를 정규화함으로써 Y축 방향 어드레스를 산출한다.
이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 파워 p와 진폭 차분 Δ√p와의 2차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이에 의해, 증폭기(120)의 출력 파형의 주파수 스펙트럼의 사이드 로브를 내려, 인접 채널에의 누설 전력을 저감할 수 있다.
도 6은 X축 방향 어드레스와 정규화 범위의 대응 정보의 일례를 도시하는 도면이다. 여기서는, X축 방향 어드레스의 최소값을 0으로 하고, 최대값을 875로 한다. 또한, Y축 방향 어드레스의 최소값을 -10으로 하고, 최대값을 10으로 한다. 왜곡 보상 장치(110)의 메모리(대응 정보 기억부)에는, 예를 들면 도 6에 도시한 테이블(600)이 기억된다. 테이블(600)에서는, X축 방향 어드레스의 각 범위와, 정규화 배율이 대응지어져 있다.
구체적으로는, X축 방향 어드레스의 0∼699의 범위에 대하여, 정규화 배율=1.0이 대응지어져 있다. 정규화 배율=1.0의 경우에는, Y축 방향 어드레스의 10이 진폭 차분 Δ√p의 200에 상당한다. 또한, X축 방향 어드레스의 700∼875의 범위에 대하여, 정규화 배율=2.0이 대응지어져 있다. 정규화 배율=2.0의 경우에는, Y축 방향 어드레스의 10이 진폭 차분 Δ√p의 100에 상당한다.
정규화 범위 결정부(204)는, X축 어드레스 산출부(202)로부터 출력된 X축 방향 어드레스에 대응하는 정규화 배율을 테이블(600)로부터 취득한다. 그리고, 정규화 범위 결정부(204)는, 취득한 정규화 배율을 Y축 어드레스 산출부(211)에 통지한다. Y축 어드레스 산출부(211)는, 예를 들면 하기 수학식 2에 기초하여 Y축 방향 어드레스를 산출한다.
Figure pat00002
상기 수학식 2에서, yadr은 Y축 방향 어드레스이다. Δ√p는, 진폭차 정보가 나타내는 진폭 차분 Δ√p이다. yadrMAX는, Y축 방향 어드레스의 최대값이다. ΔpMAX는, 파워 차분 Δp의 최대값이다. 200은, 진폭 차분 Δ√p가 취할 수 있는 최대값이다. 정규화 배율은, 정규화 범위 결정부(204)로부터 통지된 정규화 배율이다. 여기서는 Y축 방향 어드레스의 최대값을 10으로 하고 있기 때문에, 상기 수학식 2는 하기 수학식 3과 같이 된다.
Figure pat00003
상기 수학식 3에서, 진폭 차분 Δ√p가 -200∼200의 범위를 취하는 경우에는, 정규화 배율을 1로 하면, Y축 방향 어드레스는 -10∼10의 값을 취한다. 이 때문에, 입력 신호의 상태(진폭 차분 Δ√p)의 변동에 대하여, Y축 방향 어드레스가 전체 범위(-10∼10)에 분포한다. 한편, 진폭 차분 Δ√p가 -100∼100의 범위를 취하는 경우에서는, 정규화 배율을 1로 하면, Y축 방향 어드레스는 -5∼5의 범위로 된다. 이 때문에, 입력 신호의 상태(진폭 차분 Δ√p)의 변동에 대한 Y축 방향 어드레스의 분포가 좁다.
이에 대하여, 정규화 범위 결정부(204)는, X축 방향 어드레스 및 테이블(600)에 기초하여, 정규화 배율을 예를 들면 2로 결정한다. 이 경우에는, 진폭 차분 Δ√p가 -100∼100의 범위를 취하는 경우에서도, Y축 방향 어드레스는 -10∼10의 범위로 된다. 이 때문에, 입력 신호의 상태(진폭 차분 Δ√p)의 변동에 대하여, Y축 방향 어드레스가 전체 범위(-10∼10)에 분포한다.
진폭 차분 Δ√p가 취할 수 있는 범위는, 예를 들면 입력 신호의 파워 p, 진폭 √p 또는 대수값 logep(X축 방향 어드레스)에 따라서 변화한다. 이 때문에, X축 방향 어드레스에 따라서 정규화 범위를 확장함으로써, 진폭 차분 Δ√p가 취할 수 있는 범위에 따라서 Y축 방향 어드레스의 분포를 적절하게 넓힐 수 있다. 이에 의해, Y축 방향 어드레스의 분해능이 향상되어, Y축 방향 어드레스에 의해 신호의 상태를 정밀도 좋게 구별할 수 있다. 이 때문에, 메모리 효과에 의한 신호의 왜곡에 대하여 테이블 관리부(114)에서 적절한 왜곡 보상 계수를 선택하여, 메모리 효과에 의한 신호의 왜곡을 정밀도 좋게 보상할 수 있다.
도 7은 정규화 범위의 확장 전의 각 어드레스의 분포를 도시하는 그래프이다. 도 7에서, 종축은 X축 방향 어드레스를 나타내고 있다. 횡축은 진폭 차분 Δ√p를 정규화한 Y축 방향 어드레스를 나타내고 있다. 사선부(700)는, 정규화 범위의 확장 전에서의, 왜곡 보상 장치(110)의 입력 신호의 변동에 대한 X축 방향 어드레스 및 Y축 방향 어드레스의 분포를 나타내고 있다. 사선부(700)에 나타내는 바와 같이, X축 방향 어드레스가 700∼875의 범위에서는, Y축 방향 어드레스의 분포 범위가 좁게 되어 있다.
도 8은 정규화 범위의 확장 후의 각 어드레스의 분포를 도시하는 그래프이다. 사선부(800)는, 정규화 범위의 확장 후에서의, 왜곡 보상 장치(110)의 입력 신호의 변동에 대한 X축 방향 어드레스 및 Y축 방향 어드레스의 분포를 나타내고 있다. 사선부(800)에 나타내는 바와 같이, 정규화 범위 결정부(204)는, X축 방향 어드레스가 0∼699의 범위(811)에서는, 정규화 범위를 1배(정규화 배율=1.0)로 한다(도 6 참조).
또한, 정규화 범위 결정부(204)는, X축 방향 어드레스가 700∼875의 범위에서는, 정규화 범위를 2배(정규화 배율=2.0)로 확장한다(도 6 참조). 이 때문에, X축 방향 어드레스가 700∼875의 범위(812)에서의 Y축 방향 어드레스의 분포 범위가, 정규화 범위의 확장 전(도 7 참조)보다 넓어진다. 이에 의해, X축 방향 어드레스가 700∼875의 범위에서도, Y축 방향 어드레스의 분해능을 향상시킬 수 있다.
이와 같이, 실시 형태 2에 따른 왜곡 보상 장치(110)에 의하면, 입력 신호의 전력값에 따라서 Y축 방향 어드레스의 정규화 범위를 결정함으로써, 입력 신호의 상태(진폭 차분 Δ√p)에 대하여 Y축 방향 어드레스를 분산시킬 수 있다. 이에 의해, Y축 방향 어드레스에 의해 입력 신호의 상태를 정밀도 좋게 구별할 수 있기 때문에, 입력 신호의 상태에 대하여 테이블 관리부(114)에서 바람직한 왜곡 보상 계수를 선택할 수 있다.
이 때문에, 증폭기(120)에서 발생하는 메모리 효과에 의한 신호의 비선형 왜곡을 정밀도 좋게 보상할 수 있다. 따라서, 예를 들면 선형성이 뒤떨어지는 증폭기(120)를 사용하여 전력 효율의 향상을 도모하는 경우에도, 신호의 비선형 왜곡을 정밀도 좋게 보상하여, 인접 채널 누설 전력을 저감할 수 있다.
(실시 형태 3)
실시 형태 3에 따른 왜곡 보상 장치(110)의 구성은, 도 1에 도시한 구성과 마찬가지이다. 단, 실시 형태 3에 따른 왜곡 보상 장치(110)의 어드레스 생성부(112)는, 신호 x(t)의 상이한 시점간의 위상 차분 Δθ를 산출하고, 산출한 위상 차분 Δθ에 일의로 대응하는 어드레스를 Y축 방향 어드레스(제2 어드레스)로서 생성한다.
도 9는 실시 형태 3에 따른 어드레스 생성부의 일례를 도시하는 블록도이다. 도 9에서, 도 2에 도시한 구성과 마찬가지의 구성에 대해서는 동일한 부호를 붙이고 설명을 생략한다. 도 9에 도시한 바와 같이, 실시 형태 3에 따른 어드레스 생성부(112)는, 도 2에 도시한 구성 외에 위상 산출부(901)를 구비하고 있다. 어드레스 생성부(112)에 입력된 신호 x(t)는, 파워 산출부(201) 및 위상 산출부(901)의 각각에 입력된다.
위상 산출부(901)는, 입력된 신호 x(t)의 위상 θ를 산출한다. 위상 θ의 산출 방법으로서는, 위상 산출부(901)를 하드웨어로 실현하는 경우에는 coedic법이나 테이블 참조법을 이용할 수 있다. 또한, 위상 산출부(901)를 소프트웨어로 실현하는 경우에는 coedic법이나 테이블 참조법 외에, 저장된 위상 산출 함수를 이용할 수도 있다. 위상 산출부(901)는, 산출한 위상 θ를 나타내는 위상 정보를 지연부(205) 및 승산부(207)의 각각에 출력한다.
지연부(205)는, 위상 산출부(901)로부터 출력된 위상 정보를 1샘플 지연시켜 지연부(206) 및 승산부(208)의 각각에 출력한다. 지연부(206)는, 지연부(205)로부터 출력된 위상 정보를 1샘플 지연시켜 승산부(209)에 출력한다.
승산부(207)는, 위상 산출부(901)로부터 출력된 위상 정보에 탭 계수 tap1을 승산하여 가산부(210)에 출력한다. 승산부(208)는, 지연부(205)로부터 출력된 위상 정보에 탭 계수 tap2를 승산하여 가산부(210)에 출력한다. 승산부(209)는, 지연부(206)로부터 출력된 위상 정보에 탭 계수 tap3을 승산하여 가산부(210)에 출력한다.
이 경우에는, 가산부(210)에 의한 가산 결과는, 상이한 3개의 시점(예를 들면 과거, 현재, 미래)에서의 신호 x(t)의 위상 차분 Δθ를 나타낸다. 또한, 3개의 시점의 위상 차분 Δθ를 산출하는 경우에 대하여 설명하였지만, 3개의 시점에 한하지 않고 2 또는 4 이상의 시점의 위상 차분 Δθ를 산출해도 된다. 가산부(210)는, 가산 결과를 위상차 정보로서 Y축 어드레스 산출부(211)에 출력한다. Y축 어드레스 산출부(211)는, 가산부(210)로부터 출력된 위상차 정보를 정규화함으로써 Y축 방향 어드레스를 산출한다.
이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 파워 p와 위상 차분 Δθ와의 2차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이에 의해, 증폭기(120)의 출력 파형의 주파수 스펙트럼의 사이드 로브를 내려, 인접 채널에의 누설 전력을 저감할 수 있다.
또한, 도 9에 도시한 파워 산출부(201) 대신에 진폭 산출부(301)(도 3 참조)를 구비한 구성으로 하여도 된다. 또한, 도 9에 도시한 파워 산출부(201) 대신에 전력 대수 산출부(401)(도 4 참조)를 구비한 구성으로 하여도 된다.
도 10은 X축 방향 어드레스와 정규화 범위의 대응 정보의 일례를 도시하는 도면이다. 여기서는, X축 방향 어드레스의 최소값을 0으로 하고, 최대값을 875로 한다. 또한, Y축 방향 어드레스의 최소값을 -10으로 하고, 최대값을 10으로 한다. 왜곡 보상 장치(110)의 메모리(대응 정보 기억부)에는, 예를 들면 도 10에 도시한 테이블(1000)이 기억된다. 테이블(1000)에서는, X축 방향 어드레스의 각 범위와, 정규화 배율이 대응지어져 있다.
구체적으로는, X축 방향 어드레스의 0∼574의 범위에 대하여, 정규화 배율=1.0이 대응지어져 있다. 정규화 배율=1.0의 경우에는, Y축 방향 어드레스의 10이 위상 차분 Δθ의 360°에 상당한다. 또한, X축 방향 어드레스의 575∼624의 범위에 대하여, 정규화 배율=2.0이 대응지어져 있다. 정규화 배율=2.0의 경우에는, Y축 방향 어드레스의 10이 위상 차분 Δθ의 180°에 상당한다. 또한, X축 방향 어드레스의 625∼875의 범위에 대하여, 정규화 배율=4.0이 대응지어져 있다. 정규화 배율=4.0의 경우에는, Y축 방향 어드레스의 10이 위상 차분 Δθ의 90°에 상당한다.
정규화 범위 결정부(204)는, X축 어드레스 산출부(202)로부터 출력된 X축 방향 어드레스에 대응하는 정규화 배율을 테이블(1000)로부터 취득한다. 그리고, 정규화 범위 결정부(204)는, 취득한 정규화 배율을 Y축 어드레스 산출부(211)에 통지한다. Y축 어드레스 산출부(211)는, 예를 들면 하기 수학식 4에 기초하여 Y축 방향 어드레스를 산출한다.
Figure pat00004
상기 수학식 4에서, yadr은 Y축 방향 어드레스이다. Δθ는, 위상차 정보가 나타내는 위상 차분 Δθ이다. yadrMAX는, Y축 방향 어드레스의 최대값이다. 360은, 위상 차분 Δθ가 취할 수 있는 최대값이다. 정규화 배율은, 정규화 범위 결정부(204)로부터 통지된 정규화 배율이다. 여기서는 Y축 방향 어드레스의 최대값을 10으로 하고 있기 때문에, 상기 수학식 4는 하기 수학식 5와 같이 된다.
Figure pat00005
상기 수학식 5에서, 위상 차분 Δθ가 -360°∼360°의 범위를 취하는 경우에는, 정규화 배율을 1로 하면, Y축 방향 어드레스는 -10∼10의 값을 취한다. 이 때문에, 입력 신호의 상태(위상 차분 Δθ)의 변동에 대하여, Y축 방향 어드레스가 전체 범위(-10∼10)에 분포한다. 한편, 위상 차분 Δθ가 -180°∼180°의 범위를 취하는 경우에서는, 정규화 배율을 1로 하면, Y축 방향 어드레스는 -5∼5의 범위로 된다. 이 때문에, 입력 신호의 상태(위상 차분 Δθ)의 변동에 대한 Y축 방향 어드레스의 분포가 좁다.
이에 대하여, 정규화 범위 결정부(204)는, X축 방향 어드레스 및 테이블(1000)에 기초하여, 정규화 배율을 예를 들면 2로 결정한다. 이 경우에는, 위상 차분 Δθ가 -180°∼180°의 범위를 취하는 경우에서도, Y축 방향 어드레스는 -10∼10의 범위로 된다. 이 때문에, 입력 신호의 상태(위상 차분 Δθ)의 변동에 대하여, Y축 방향 어드레스가 전체 범위(-10∼10)에 분포한다.
위상 차분 Δθ가 취할 수 있는 범위는, 예를 들면 입력 신호의 파워 p, 진폭 √p 또는 대수값 logep(X축 방향 어드레스)에 따라서 변화한다. 이 때문에, X축 방향 어드레스에 따라서 정규화 범위를 확장함으로써, 위상 차분 Δθ가 취할 수 있는 범위에 따라서 Y축 방향 어드레스의 분포를 적절하게 넓힐 수 있다. 이에 의해, Y축 방향 어드레스의 분해능이 향상되어, Y축 방향 어드레스에 의해 신호의 상태를 정밀도 좋게 구별할 수 있다. 이 때문에, 메모리 효과에 의한 신호의 왜곡에 대하여 테이블 관리부(114)에서 적절한 왜곡 보상 계수를 선택하여, 신호의 왜곡을 정밀도 좋게 보상할 수 있다.
도 11은 정규화 범위의 확장 전의 각 어드레스의 분포를 도시하는 그래프이다. 도 11에서, 종축은 X축 방향 어드레스를 나타내고 있다. 횡축은 위상 차분 Δθ를 정규화한 Y축 방향 어드레스(위상 차분)를 나타내고 있다. 사선부(1100)는, 정규화 범위의 확장 전에서의, 왜곡 보상 장치(110)의 입력 신호의 변동에 대한 X축 방향 어드레스 및 Y축 방향 어드레스의 분포를 나타내고 있다. 사선부(1100)에 나타내는 바와 같이, X축 방향 어드레스가 0∼499의 범위에 비해, X축 방향 어드레스가 500∼624의 범위에서는, Y축 방향 어드레스의 분포 범위가 좁게 되어 있다. 또한, X축 방향 어드레스가 625∼875의 범위에서는, Y축 방향 어드레스의 분포 범위가 더욱 좁게 되어 있다.
도 12는 정규화 범위의 확장 후의 각 어드레스의 분포를 도시하는 그래프이다. 사선부(1200)는, 정규화 범위의 확장 후에서의, 왜곡 보상 장치(110)의 입력 신호의 변동에 대한 X축 방향 어드레스 및 Y축 방향 어드레스의 분포를 나타내고 있다. 정규화 범위 결정부(204)는, X축 방향 어드레스가 0∼574의 범위(1211)에서는, 정규화 범위를 1배(정규화 배율=1.0)로 한다(도 10 참조).
또한, 정규화 범위 결정부(204)는, X축 방향 어드레스가 575∼624의 범위(1212)에서는, 정규화 범위를 2배(정규화 배율=2.0)로 확장한다(도 10 참조). 이 때문에, 범위(1212)에서의 Y축 방향 어드레스의 분포 범위가, 정규화 범위의 확장 전(도 11 참조)보다 넓어진다. 또한, 정규화 범위 결정부(204)는, X축 방향 어드레스가 625∼875의 범위(1213)에서는, 정규화 범위를 4배(정규화 배율=4.0)로 확장한다(도 10 참조). 이 때문에, 범위(1213)에서의 Y축 방향 어드레스의 분포 범위가, 정규화 범위의 확장 전(도 11 참조)보다 넓어진다.
이와 같이, X축 방향 어드레스에 따라서 Y축 방향 어드레스의 정규화 범위를 결정함으로써, X축 방향 어드레스의 각 범위에서 Y축 방향 어드레스의 분포 범위를 넓혀, Y축 방향 어드레스의 분해능을 향상시킬 수 있다. 이에 의해, Y축 방향 어드레스에 의해 입력 신호의 상태(위상 차분 Δθ)를 정밀도 좋게 구별할 수 있다.
또한, 위상 차분 Δθ에 기초하여 Y축 방향 어드레스를 생성하는 경우에는, 도 10 및 도 11에 도시한 바와 같이, X축 방향 어드레스의 일부의 범위(예를 들면 범위(1213))에서 Y축 방향 어드레스의 분포 범위가 극단적으로 좁아진다. 이 때문에, X축 방향 어드레스에 따라서 정규화 범위를 확장함으로써, Y축 방향 어드레스의 분해능을 크게 향상시킬 수 있다.
도 13은 정규화 범위의 확장 전의 Y축 방향 어드레스의 분포를 도시하는 그래프이다. 도 13에서, 횡축은 Y축 방향 어드레스를 나타내고 있다. 종축은, 신호(입력 신호)의 분포 수를 나타내고 있다. 특성(1300)은, X축 방향 어드레스가 875이고, 정규화 배율을 1.0으로 한 경우에서의, Y축 방향 어드레스마다의 신호의 분포 수를 나타내고 있다. 특성(1300)에 나타내는 바와 같이, 정규화 범위를 확장하기 전에는 Y축 방향 어드레스의 분포 범위가 좁게 되어 있다.
도 14는 정규화 범위의 확장 후의 Y축 방향 어드레스의 분포를 도시하는 그래프이다. 특성(1400)은, X축 방향 어드레스가 875이고, 정규화 배율을 4.0으로 한 경우에서의, Y축 방향 어드레스마다의 신호의 분포 수를 나타내고 있다. 특성(1400)에 나타내는 바와 같이, 정규화 범위를 4배(정규화 배율=4.0)로 확장함으로써, 정규화 범위를 확장하기 전(도 13 참조)에 비해 Y축 방향 어드레스의 분포 범위를 넓게 할 수 있다.
도 13, 도 14에서는, 위상 차분 Δθ에 기초하여 Y축 방향 어드레스를 생성하는 경우에서의 Y축 방향 어드레스의 분포에 대하여 설명하였다. 마찬가지로, 파워 차분 Δp나 진폭 차분 Δ√p에 기초하여 Y축 방향 어드레스를 생성하는 경우(실시 형태 1, 2)에서도, 정규화 범위를 확장함으로써 Y축 방향 어드레스의 분포 범위를 넓게 할 수 있다.
이와 같이, 실시 형태 3에 따른 왜곡 보상 장치(110)에 의하면, 입력 신호의 전력값에 따라서 Y축 방향 어드레스의 정규화 범위를 결정함으로써, 입력 신호의 상태(위상 차분 Δθ)에 대하여 Y축 방향 어드레스를 분산시킬 수 있다. 이에 의해, Y축 방향 어드레스에 의해 입력 신호의 상태를 정밀도 좋게 구별할 수 있기 때문에, 입력 신호의 상태에 대하여 테이블 관리부(114)에서 적절한 왜곡 보상 계수를 선택할 수 있다.
이 때문에, 증폭기(120)에서 발생하는 메모리 효과에 의한 신호의 비선형 왜곡을 정밀도 좋게 보상할 수 있다. 따라서, 예를 들면 선형성이 뒤떨어지는 증폭기(120)를 사용하여 전력 효율의 향상을 도모하는 경우에도, 신호의 비선형 왜곡을 정밀도 좋게 보상하여, 인접 채널 누설 전력을 저감할 수 있다.
(실시 형태 4)
실시 형태 4에 따른 왜곡 보상 장치(110)의 구성은, 도 1에 도시한 구성과 마찬가지이다. 단, 실시 형태 4에 따른 왜곡 보상 장치(110)의 어드레스 생성부(112)는, 입력 신호의 전력값에 따라서 정규화하는 범위를 결정한, 제3 어드레스를 생성한다.
도 15는 실시 형태 4에 따른 어드레스 생성부의 일례를 도시하는 블록도이다. 도 15에서, 도 9에 도시한 구성과 마찬가지의 구성에 대해서는 동일한 부호를 붙이고 설명을 생략한다. 도 15에 도시한 바와 같이, 실시 형태 4에 따른 어드레스 생성부(112)는, 도 9에 도시한 구성 외에, 정규화 범위 결정부(1501)와, 진폭 산출부(1502)와, 지연부(1503, 1504)와, 승산부(1505∼1507)와, 가산부(1508)와, Z축 어드레스 산출부(1509)를 구비하고 있다. 어드레스 생성부(112)에 입력된 신호 x(t)는, 파워 산출부(201), 위상 산출부(901) 및 진폭 산출부(1502)의 각각에 입력된다.
X축 어드레스 산출부(202)는, 산출한 X축 방향 어드레스를, 지연부(203), 정규화 범위 결정부(204) 및 정규화 범위 결정부(1501)의 각각에 출력한다. 정규화 범위 결정부(1501)는, Z축 어드레스 산출부(1509)에서의 Z축 방향 어드레스의 정규화에서의 정규화 범위를 결정한다. 구체적으로는, 정규화 범위 결정부(1501)는, X축 어드레스 산출부(202)로부터 출력된 X축 방향 어드레스에 기초하여 정규화 배율을 결정한다. 정규화 범위 결정부(204)는, 결정한 정규화 배율을 Z축 어드레스 산출부(1509)에 통지한다.
예를 들면, 왜곡 보상 장치(110)의 메모리(대응 정보 기억부)에는, X축 방향 어드레스와 정규화 배율(정규화 범위)을 대응짓는 대응 정보가 미리 기억된다. 정규화 범위 결정부(1501)는, X축 방향 어드레스에 대응하는 정규화 배율을 대응 정보로부터 취득하고, 취득한 정규화 배율을 Z축 어드레스 산출부(1509)에 통지한다.
진폭 산출부(1502), 지연부(1503, 1504), 승산부(1505∼1507), 가산부(1508) 및 Z축 어드레스 산출부(1509)는, 입력 신호의 진폭에 기초하여 LUT(114a)로부터 왜곡 보상 계수를 취득하기 위한 제3 어드레스를 생성한다. 구체적으로는, 진폭 산출부(1502)는, 입력된 신호 x(t)의 진폭 √p를 산출하고, 산출한 진폭 √p를 나타내는 진폭 정보를 지연부(1503) 및 승산부(1505)의 각각에 출력한다.
지연부(1503)는, 진폭 산출부(1502)로부터 출력된 진폭 정보를 1샘플 지연시켜 지연부(1504) 및 승산부(1506)의 각각에 출력한다. 지연부(1504)는, 지연부(1503)로부터 출력된 진폭 정보를 1샘플 지연시켜 승산부(1507)에 출력한다. 승산부(1505)는, 진폭 산출부(1502)로부터 출력된 진폭 정보에 탭 계수 tap11을 승산하여 가산부(1508)에 출력한다. 승산부(1506)는, 지연부(1503)로부터 출력된 진폭 정보에 탭 계수 tap12를 승산하여 가산부(1508)에 출력한다. 승산부(1507)는, 지연부(1504)로부터 출력된 진폭 정보에 탭 계수 tap13을 승산하여 가산부(1508)에 출력한다.
가산부(1508)는, 승산부(1505∼1507)로부터 출력된 각 신호를 가산한다. 가산부(1508)에 의한 가산 결과는, 상이한 3개의 시점(예를 들면 과거, 현재, 미래)에서의 신호 x(t)의 진폭 차분 Δ√p를 나타낸다. 또한, 3개의 시점의 진폭 차분 Δ√p를 산출하는 경우에 대하여 설명하였지만, 3개의 시점에 한하지 않고 2 또는 4 이상의 시점의 진폭 차분 Δ√p를 산출해도 된다. 가산부(1508)는, 가산 결과를 진폭차 정보로서 Z축 어드레스 산출부(1509)에 출력한다.
Z축 어드레스 산출부(1509)는, 가산부(1508)로부터 출력된 진폭차 정보를 정규화함으로써 Z축 방향 어드레스를 산출한다. 또한, Z축 어드레스 산출부(1509)는, 정규화 범위 결정부(1501)로부터 통지된 정규화 배율을 이용하여 정규화를 행한다. Z축 어드레스 산출부(1509)는, 산출한 Y축 방향 어드레스를 어드레스 산출부(212)에 출력한다. 예를 들면, Z축 어드레스 산출부(1509)는, 상기 수학식 3에 의해 Y축 방향 어드레스를 산출한다. 이 경우에는, 상기 수학식 3의 정규화 배율은, 정규화 범위 결정부(1501)로부터 통지된 정규화 배율이다.
어드레스 산출부(212)는, 지연부(203)로부터의 X축 방향 어드레스(xadr(t))와, Y축 어드레스 산출부(211)로부터의 Y축 방향 어드레스(yadr(t))와, Z축 어드레스 산출부(1509)로부터의 Z축 방향 어드레스(zadr(t))를 합성한다.
이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 파워 p와 위상 차분 Δθ와 진폭 차분 Δ√p와의 3차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이에 의해, 증폭기(120)의 출력 파형의 주파수 스펙트럼의 사이드 로브를 내려, 인접 채널에의 누설 전력을 저감할 수 있다.
여기서는, 정규화 범위 결정부(1501)가 X축 방향 어드레스에 기초하여 정규화 배율을 결정하는 구성에 대하여 설명하였지만, 이와 같은 구성에 한하지 않는다. 예를 들면, 정규화 범위 결정부(1501)는, 파워 산출부(201)로부터 출력된 파워 정보를 취득하고, 취득한 파워 정보에 기초하여 정규화 배율을 결정하는 구성으로 하여도 된다.
이 경우에는, 예를 들면, 왜곡 보상 장치(110)의 메모리에는, 파워 정보와 정규화 배율을 대응짓는 대응 정보가 미리 기억된다. 정규화 범위 결정부(1501)는, 파워 산출부(201)로부터 출력된 파워 정보에 대응하는 정규화 배율을 대응 정보로부터 취득하고, 취득한 정규화 배율을 Y축 어드레스 산출부(211)에 통지한다.
또한, 도 15에 도시한 파워 산출부(201) 대신에 진폭 산출부(301)(도 3 참조)를 구비한 구성으로 하여도 된다. 또한, 도 15에 도시한 파워 산출부(201) 대신에 전력 대수 산출부(401)(도 4 참조)를 구비한 구성으로 하여도 된다.
또한, 지연부(203, 205, 206, 1503, 1504)의 각각에서의 지연량은, 신호 x(t)의 1샘플분에 한하지 않는다. 예를 들면, 지연부(203, 205, 206, 1503, 1504)의 각각에서의 지연량을 신호 x(t)의 1/2샘플분이나 2샘플분 등으로 하여도 된다.
예를 들면, 지연부(203, 205, 1503)의 각각에서의 지연량은, 파워 산출부(201)로부터 출력되는 파워 정보와, 승산부(208)로부터 출력되는 위상 정보와, 승산부(1506)로부터 출력되는 진폭 정보와의 타이밍이 동일하게 되도록 설정한다. 이에 의해, 승산부(208)로부터 출력되는 위상 정보를 Y축 방향 어드레스의 기준으로 하고, 승산부(1506)로부터 출력되는 진폭 정보를 Z축 방향 어드레스의 기준으로 하여, X축 방향 어드레스와 Y축 방향 어드레스와 Z축 방향 어드레스의 출력 타이밍을 동일하게 할 수 있다.
이와 같이, 실시 형태 4에 따른 왜곡 보상 장치(110)에 의하면, 실시 형태 1∼3과 마찬가지의 효과를 발휘함과 함께, 위상 차분 Δθ를 포함하는 3차원의 값에 의해 어드레스가 부여된 LUT(114a)를 이용함으로써 신호의 비선형 왜곡을 더욱 정밀도 좋게 보상할 수 있다.
(실시 형태 5)
도 16은 실시 형태 5에 따른 송신 장치의 일례를 도시하는 블록도이다. 실시 형태 5에 따른 송신 장치(1600)는, 적응 LMS에 의한 디지털 비선형 왜곡 보상을 행한다. 도 16에 도시한 바와 같이, 송신 장치(1600)는, 송신 신호 생성부(1601)와, 패럴렐 변환기(1602)와, 왜곡 보상부(1603)와, 아날로그 변환기(1604)와, 반송파 생성부(1605)와, 직교 변조기(1606)와, 주파수 변환기(1607)와, 증폭기(1608)와, 방향성 결합기(1609)와, 안테나(1610)와, 주파수 변환기(1611)와, 직교 검파기(1612)와, 디지털 변환기(1613)를 구비하고 있다.
송신 신호 생성부(1601)는, 디지털의 송신 신호(시리얼 신호)를 생성하여 패럴렐 변환기(1602)에 출력한다. 패럴렐 변환기(1602)는, 송신 신호 생성부(1601)로부터 출력된 송신 신호를, 1비트씩 교대로 분류하여 I 신호(동상 성분 신호 : In-Phase component)와 Q 신호(직교 성분 신호 : Quadrature component)의 2계열의 패럴렐 신호로 변환한다. 패럴렐 변환기(1602)는, 변환한 I 신호 및 Q 신호를 왜곡 보상부(1603)에 출력한다.
왜곡 보상부(1603)는, 패럴렐 변환기(1602)로부터 출력된 I 신호 및 Q 신호의 디지털 비선형 왜곡 보상을 행한다. 구체적으로는, 왜곡 보상부(1603)는, 패럴렐 변환기(1602)로부터 출력된 왜곡 보상 전의 송신 신호와 직교 검파기(1612)에서 복조되어 디지털 변환기(1613)로부터 출력된 피드백 신호를 비교한다. 그리고, 왜곡 보상부(1603)는, 비교한 각 신호의 차가 0으로 되도록 왜곡 보상 계수를 연산한다. 왜곡 보상부(1603)는, 디지털 비선형 왜곡 보상을 행한 I 신호 및 Q 신호를 아날로그 변환기(1604)에 출력한다.
아날로그 변환기(1604)는, 왜곡 보상부(1603)로부터 출력된 I 신호 및 Q 신호를 아날로그의 베이스 밴드 신호로 변환하여 직교 변조기(1606)에 출력한다. 반송파 생성부(1605)는, 기준 반송파를 생성한다. 반송파 생성부(1605)는, 생성한 기준 반송파를 직교 변조기(1606) 및 직교 검파기(1612)의 각각에 출력한다.
직교 변조기(1606)는, 반송파 생성부(1605)로부터 출력된 기준 반송파를, 아날로그 변환기(1604)로부터 출력된 I 신호 및 Q 신호에 기초하여 직교 변조한다. 구체적으로는, 직교 변조기(1606)는, 서로 위상이 90° 상이한 각 기준 반송파에 각각 I 신호 및 Q 신호를 승산하고, 승산 결과를 가산함으로써 직교 변조를 행한다. 직교 변조기(1606)는, 직교 변조한 직교 변조 신호를 주파수 변환기(1607)에 출력한다.
주파수 변환기(1607)는, 직교 변조기(1606)로부터 출력된 직교 변조 신호에 국부 발진 신호를 믹싱하여 주파수 변환한다. 주파수 변환기(1607)는, 주파수 변환한 무선 주파수 신호를 증폭기(1608)에 출력한다. 증폭기(1608)는, 주파수 변환기(1607)로부터 출력된 무선 주파수 신호를 전력 증폭하는 송신용 전력 증폭기이다. 증폭기(1608)는, 증폭한 무선 주파수 신호를 방향성 결합기(1609)에 출력한다.
방향성 결합기(1609)는, 증폭기(1608)로부터 출력된 무선 주파수 신호를 분기하고, 분기한 각 무선 주파수 신호를 각각 안테나(1610) 및 주파수 변환기(1611)에 출력한다. 안테나(1610)는, 방향성 결합기(1609)로부터 출력된 무선 주파수 신호를 공중에 방사하는 송신부이다. 이에 의해, 무선 주파수 신호가 무선 송신된다.
주파수 변환기(1611)는, 방향성 결합기(1609)로부터 출력된 무선 주파수 신호를 국부 발진 신호에 기초하여 주파수 변환한다. 주파수 변환기(1611)는, 주파수 변환한 직교 변조 신호를 직교 검파기(1612)에 출력한다.
직교 검파기(1612)는, 주파수 변환기(1611)로부터 출력된 직교 변조 신호에, 서로 위상이 90° 상이한 각 기준 반송파를 승산하여 직교 검파를 행한다. 직교 검파기(1612)는, 직교 검파에 의해 얻어진 I 신호 및 Q 신호를 디지털 변환기(1613)에 출력한다. 디지털 변환기(1613)는, 직교 검파기(1612)로부터 출력된 I 신호 및 Q 신호를 디지털 신호로 변환하여 왜곡 보상부(1603)에 출력한다.
도 1에 도시한 왜곡 보상 장치(110)는, 예를 들면 왜곡 보상부(1603)에 대응한다. 도 1에 도시한 증폭기(120)는, 예를 들면 증폭기(1608)에 대응한다. 도 1에 도시한 귀환계(130)는, 예를 들면 방향성 결합기(1609), 주파수 변환기(1611), 직교 검파기(1612) 및 디지털 변환기(1613)에 대응한다.
도 17은 증폭기의 입출력 특성을 도시하는 그래프이다. 도 17에서, 횡축은 증폭기(1608)에의 입력 전력[㏈]을 나타내고 있다. 종축은 증폭기(1608)로부터의 출력 전력[㏈]을 나타내고 있다. 입출력 특성(1701)은, 증폭기(1608)의 입출력 특성을 나타내고 있다. W-CDMA 등의 이동 통신에서는, 송신 장치의 송신 전력은 10[㎷]∼수십[W]으로 크기 때문에, 증폭기(1608)의 입출력 특성(1701)은 비선형으로 된다.
도 18은 증폭기의 입출력 특성의 비선형에 의한 신호의 왜곡을 도시하는 도면이다. 도 18에서, 횡축은, 증폭기(1608)에 의해 증폭되는 신호의 주파수를 나타내고 있다. 종축은, 증폭기(1608)에 의해 증폭되는 신호의 전력을 나타내고 있다. 송신 주파수 f0은, 증폭기(1608)에 의해 증폭되는 신호의 송신 주파수를 나타내고 있다.
주파수 스펙트럼(1801)은, 왜곡 보상부(1603)에 의한 왜곡 보상을 행하지 않은 상태에서 증폭기(1608)에 입력되는 신호를 나타내고 있다. 주파수 스펙트럼(1802)은, 왜곡 보상부(1603)에 의한 왜곡 보상을 행하지 않은 상태에서 증폭기(1608)로부터 출력되는 신호를 나타내고 있다. 주파수 스펙트럼(1801, 1802)에 나타내는 바와 같이, 증폭기(1608)의 입출력 특성(1701)의 비선형(도 17 참조)에 의해, 신호의 송신 주파수 f0 주변의 주파수 스펙트럼은, 증폭기(1608)에서 사이드 로브가 발생한다.
이에 대하여, 도 16에 도시한 송신 장치(1600)에서는, 왜곡 보상부(1603)에 의한 적응 LMS에 의해, 신호의 비선형 왜곡을 정밀도 좋게 보상하여, 신호의 사이드 로브의 발생을 억제할 수 있다. 이 때문에, 인접 채널에의 전력 누설을 억제하면서 신호를 증폭하여 송신할 수 있다.
이와 같이, 실시 형태 5에 따른 송신 장치(1600)에 의하면, 증폭기(1608)에 의한 비선형 왜곡을 정밀도 좋게 보상한 송신 신호를 송신할 수 있다. 예를 들면, W-CDMA 등의 송신 전력이 큰 이동 통신에서도, 송신 신호에 발생하는 비선형 왜곡을 정밀도 좋게 보상하여, 송신 신호의 전력의 인접 채널에의 누설을 회피할 수 있다. 또한, 송신 신호에 광대역 신호를 이용하는 경우라도, 메모리 효과에 의한 송신 신호의 근방에서의 왜곡을 정밀도 좋게 보상할 수 있다. 이 때문에, 통신 품질을 향상시킬 수 있다.
이상 설명한 바와 같이, 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법에 의하면, 신호의 왜곡을 정밀도 좋게 보상할 수 있다.
100 : 증폭 장치
110 : 왜곡 보상 장치
111, 118b∼118d, 207∼209, 1505∼1507 : 승산부
112 : 어드레스 생성부
113, 115, 116, 203, 205, 206, 1503, 1504 : 지연부
114 : 테이블 관리부
114a : LUT
117 : 감산부
118 : 계수 연산부
118a : 공액 복소 신호 출력부
119, 210, 1508 : 가산부
120, 1608 : 증폭기
130 : 귀환계
201 : 파워 산출부
202 : X축 어드레스 산출부
204, 1501 : 정규화 범위 결정부
211 : Y축 어드레스 산출부
212 : 어드레스 산출부
301, 501, 1502 : 진폭 산출부
401 : 전력 대수 산출부
600, 1000 : 테이블
700, 800, 1100, 1200 : 사선부
811, 812, 1211∼1213 : 범위
901 : 위상 산출부
1300, 1400 : 특성
1509 : Z축 어드레스 산출부
1600 : 송신 장치
1601 : 송신 신호 생성부
1602 : 패럴렐 변환기
1603 : 왜곡 보상부
1604 : 아날로그 변환기
1605 : 반송파 생성부
1606 : 직교 변조기
1607, 1611 : 주파수 변환기
1609 : 방향성 결합기
1610 : 안테나
1612 : 직교 검파기
1613 : 디지털 변환기
1701 : 입출력 특성
1801, 1802 : 주파수 스펙트럼
f0 : 송신 주파수
tap1∼tap3, tap11∼tap13 : 탭 계수

Claims (10)

  1. 증폭기에 의한 신호의 왜곡을 보상하는 왜곡 보상 장치에 있어서,
    왜곡 보상 계수를 이용하여 입력 신호에 왜곡 보상을 행하는 왜곡 보상 처리부와,
    상기 왜곡 보상 계수를 기억하는 기억부와,
    상기 입력 신호의 전력값에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성하고, 상기 입력 신호의 전력값에 따라서 정규화하는 범위를 결정한, 상기 전력값 혹은 상기 입력 신호의 위상 혹은 상기 입력 신호의 진폭값에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성하는 어드레스 생성부
    를 갖고,
    상기 왜곡 보상 처리부는, 상기 제1 및 제2 어드레스에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하여 상기 왜곡 보상을 행하는 것을 특징으로 하는 왜곡 보상 장치.
  2. 제1항에 있어서,
    상기 왜곡 보상 전의 입력 신호와 상기 증폭기의 출력 신호에 기초하여 상기 왜곡 보상 계수를 산출하는 연산부를 더 갖고,
    상기 기억부는, 상기 제1 및 제2 어드레스에 대응시켜 상기 연산부에 의해 산출된 왜곡 보상 계수를 기억하는 것을 특징으로 하는 왜곡 보상 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 어드레스 생성부는, 상기 전력값, 혹은 상기 전력값에 기초하는 진폭, 혹은 상기 전력값을 대수화한 대수값에 따라서 정규화하는 범위를 결정한 상기 제2 어드레스를 생성하는 것을 특징으로 하는 왜곡 보상 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 입력 신호의 전력값에 기초하는 값과 상기 정규화하는 범위를 대응지은 대응 정보를 기억하는 대응 정보 기억부와,
    상기 대응 정보 기억부에 의해 기억된 대응 정보에 기초하여, 상기 입력 신호의 전력값에 따라서 상기 범위를 결정하는 결정부
    를 더 갖고,
    상기 어드레스 생성부는, 상기 결정부에 의해 결정된 범위에 의해 정규화한 상기 제2 어드레스를 생성하는 것을 특징으로 하는 왜곡 보상 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 어드레스 생성부는, 상기 입력 신호의 전력값에 따라서 정규화하는 범위를 결정한, 상기 전력값 혹은 상기 입력 신호의 위상 혹은 상기 입력 신호의 진폭값에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하기 위한 제3 어드레스를 생성하고,
    상기 왜곡 보상 처리부는, 상기 제1, 제2 및 제3 어드레스에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하여 상기 왜곡 보상을 행하는 것을 특징으로 하는 왜곡 보상 장치.
  6. 제5항에 있어서,
    상기 어드레스 생성부는, 상기 전력값, 혹은 상기 전력값에 기초하는 진폭, 혹은 상기 전력값을 대수화한 대수값에 따라서 정규화하는 범위를 결정한 상기 제3 어드레스를 생성하는 것을 특징으로 하는 왜곡 보상 장치.
  7. 제1항에 있어서,
    상기 어드레스 생성부는, 상기 전력값, 혹은 상기 전력값에 기초하는 진폭, 혹은 상기 전력값을 대수화한 대수값을 산출하는 산출부를 갖고,
    상기 산출부에서 산출한 값과 상기 산출한 값을 소정 시간만큼 지연시킨 값과의 차분에 기초하여 제1 어드레스를 생성하는 것을 특징으로 하는 왜곡 보상 장치.
  8. 제2항에 기재된 왜곡 보상 장치와,
    상기 증폭기와,
    상기 증폭기의 출력 신호를 상기 연산부에 귀환시키는 귀환계
    를 갖는 것을 특징으로 하는 증폭 장치.
  9. 제8항에 기재된 증폭 장치와,
    상기 증폭 장치에 의해 증폭된 신호를 송신하는 송신부
    를 갖는 것을 특징으로 하는 송신 장치.
  10. 증폭기에 의한 신호의 왜곡을 보상하는 왜곡 보상 방법에 있어서,
    왜곡 보상 계수를 이용하여 입력 신호에 왜곡 보상을 행하는 공정과,
    상기 왜곡 보상 계수를 기억하는 공정과,
    상기 입력 신호의 전력값에 기초하여 상기 기억된 왜곡 보상 계수 중으로부터 상기 왜곡 보상에 이용하는 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성하는 공정과,
    상기 입력 신호의 전력값에 따라서 정규화하는 범위를 결정한, 상기 전력값 혹은 상기 입력 신호의 위상 혹은 상기 입력 신호의 진폭값에 기초하여 상기 기억된 왜곡 보상 계수 중으로부터 상기 왜곡 보상에 이용하는 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성하는 공정
    을 갖고,
    상기 제1 및 제2 어드레스에 기초하여 상기 기억된 왜곡 보상 계수 중으로부터 취득한 왜곡 보상 계수를 이용하여 상기 왜곡 보상을 행하는 것을 특징으로 하는 왜곡 보상 방법.
KR1020110003864A 2010-03-17 2011-01-14 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법 KR101159480B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010061657A JP5505002B2 (ja) 2010-03-17 2010-03-17 歪補償装置、増幅装置、送信装置および歪補償方法
JPJP-P-2010-061657 2010-03-17

Publications (2)

Publication Number Publication Date
KR20110104870A true KR20110104870A (ko) 2011-09-23
KR101159480B1 KR101159480B1 (ko) 2012-06-26

Family

ID=44246568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110003864A KR101159480B1 (ko) 2010-03-17 2011-01-14 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법

Country Status (4)

Country Link
US (1) US8384477B2 (ko)
EP (1) EP2369739B1 (ko)
JP (1) JP5505002B2 (ko)
KR (1) KR101159480B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5751056B2 (ja) * 2011-07-14 2015-07-22 富士通株式会社 歪補償装置、送信機および歪補償方法
JP5673475B2 (ja) 2011-09-30 2015-02-18 富士通株式会社 歪補償装置および歪補償方法
WO2013179399A1 (ja) * 2012-05-29 2013-12-05 富士通株式会社 歪補償装置及び歪補償方法
JP6015386B2 (ja) * 2012-11-29 2016-10-26 富士通株式会社 歪補償装置及び歪補償方法
JP2016115952A (ja) 2014-12-10 2016-06-23 富士通株式会社 歪補償装置及び歪補償方法
JP6413795B2 (ja) * 2015-01-23 2018-10-31 富士通株式会社 歪補償装置
US9590567B2 (en) * 2015-07-02 2017-03-07 Xilinx, Inc. Moving mean and magnitude dual path digital predistortion
JP2017118199A (ja) 2015-12-21 2017-06-29 富士通株式会社 歪補償装置および歪補償方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923712A (en) * 1997-05-05 1999-07-13 Glenayre Electronics, Inc. Method and apparatus for linear transmission by direct inverse modeling
KR100326176B1 (ko) 1998-08-06 2002-04-17 윤종용 이동통신시스템의전력증폭장치및방법
US6798843B1 (en) 1999-07-13 2004-09-28 Pmc-Sierra, Inc. Wideband digital predistortion linearizer for nonlinear amplifiers
JP2001268151A (ja) 2000-03-21 2001-09-28 Matsushita Electric Ind Co Ltd プリディストーション歪補償装置
JP2003347944A (ja) * 2002-05-24 2003-12-05 Fujitsu Ltd 歪補償送信装置
US7349490B2 (en) * 2003-04-16 2008-03-25 Powerwave Technologies, Inc. Additive digital predistortion system employing parallel path coordinate conversion
US6998909B1 (en) 2004-02-17 2006-02-14 Altera Corporation Method to compensate for memory effect in lookup table based digital predistorters
CN101189792B (zh) * 2005-03-09 2010-07-14 富士通株式会社 失真补偿装置
JP4652091B2 (ja) * 2005-03-16 2011-03-16 富士通株式会社 歪補償装置
JP4812643B2 (ja) * 2007-02-01 2011-11-09 株式会社日立国際電気 増幅装置
JP4947144B2 (ja) * 2007-06-19 2012-06-06 富士通株式会社 電力増幅制御装置
JP5016435B2 (ja) * 2007-10-01 2012-09-05 株式会社日立国際電気 歪補償装置

Also Published As

Publication number Publication date
US20110227643A1 (en) 2011-09-22
KR101159480B1 (ko) 2012-06-26
EP2369739A1 (en) 2011-09-28
US8384477B2 (en) 2013-02-26
JP5505002B2 (ja) 2014-05-28
JP2011199429A (ja) 2011-10-06
EP2369739B1 (en) 2013-10-23

Similar Documents

Publication Publication Date Title
KR101159480B1 (ko) 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법
KR101159478B1 (ko) 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법
JP4801079B2 (ja) 任意波形のプリディストーション・テーブルの生成
JP4786644B2 (ja) 歪補償装置
JP4619827B2 (ja) 歪補償装置
US9337783B2 (en) Distortion compensation apparatus and distortion compensation method
US8798197B2 (en) Distortion compensation amplifier device and distortion compensation method
US9548703B2 (en) Distortion compensation apparatus, transmission apparatus, and distortion compensation method
US9172333B2 (en) Distortion compensation device and distortion compensation method
US8897391B2 (en) Distortion compensator and distortion compensation method
KR20110103329A (ko) 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법
KR100939882B1 (ko) 왜곡 보상 장치
JP2009218769A (ja) 歪み補償係数更新装置および歪み補償増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8