JP5673475B2 - 歪補償装置および歪補償方法 - Google Patents
歪補償装置および歪補償方法 Download PDFInfo
- Publication number
- JP5673475B2 JP5673475B2 JP2011217256A JP2011217256A JP5673475B2 JP 5673475 B2 JP5673475 B2 JP 5673475B2 JP 2011217256 A JP2011217256 A JP 2011217256A JP 2011217256 A JP2011217256 A JP 2011217256A JP 5673475 B2 JP5673475 B2 JP 5673475B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- unit
- value
- index value
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
[第1の実施の形態]
図1は、第1の実施の形態の歪補償装置を示す図である。歪補償装置10は、非線形な増幅特性をもつ増幅器を用いることで生じる信号の歪みを補償する。歪補償装置10は、例えば、増幅器に入力される前の信号に対して増幅器と逆特性の歪みを付与するプリディストーション方式の歪補償装置であり、基地局などの無線通信装置に搭載され得る。
記憶部11は、歪補償に用いられる複数の補償係数を記憶する。補償係数は、例えば、信号の同相成分(I成分)に対応する実数部と信号の直交成分(Q成分)に対応する虚数部を含む複素数である。記憶部11は、揮発性または不揮発性のメモリでもよく、記憶部11の記憶領域は、ルックアップテーブル(LUT)として利用されてもよい。例えば、記憶部11は、補償係数をアドレスに対応付けて記憶し、選択部12から指定されるアドレスに対応する補償係数を補償処理部13に出力する。
図2は、第2の実施の形態の無線通信システムを示す図である。第2の実施の形態の無線通信システムは、基地局100および移動局20を有する。基地局100は、移動局20を含む複数の移動局と無線通信を行う。図2には、基地局100から移動局20に無線信号を送信するために用いられる回路の例が記載されている。
SP変換部102は、送信信号生成部101が生成したシリアルなデジタル信号列を、I成分とQ成分の2系列のデジタル信号列に変換する。例えば、SP変換部102は、デジタル信号列の各ビットを交互にI成分またはQ成分に振り分ける。
方向性結合器111は、増幅器106で増幅された無線周波信号の電力の一部を、周波数変換部112に出力する。アンテナ107に出力される電力と周波数変換部112に出力される電力の比が予め設定され、後者は前者に比べて十分に小さいことが好ましい。
歪補償部115は、非線形な増幅特性をもつ増幅器106を用いることで生じる送信信号の歪みを、プリディストーション方式によって補償する。歪補償部115は、例えば、デジタル信号プロセッサ(DSP:Digital Signal Processor)をとして実装される。歪補償部115は、SP変換部102からI成分およびQ成分を含む送信信号を取得し、送信信号の電力レベルに応じた補償係数を適用することで、当該送信信号に増幅器106の増幅特性と逆特性の歪みを付与する。また、歪補償部115は、フィードバック信号をAD変換部114から取得し、歪補償前の元の送信信号とフィードバック信号との差異が小さくなるように、補償係数を継続的に更新していく。
減算器144は、遅延部141から取得する元の送信信号から、AD変換部114から取得するフィードバック信号を減算し、減算結果を乗算器145に出力する。
乗算器146は、乗算器145の乗算結果に定数を乗算する。
加算器147は、遅延部134から取得する現在の補償係数に乗算器146の乗算結果を加算し、算出された値を新たな補償係数として、メモリ133に出力する。なお、遅延部141、共役部142、乗算器143,145,146、加算器147および減算器144は、メモリ133に記憶された補償係数を更新する係数算出部に含まれる。
選択部162は、遅延部161から取得する電力値と平均の電力値を示す閾値とを比較する。閾値として、例えば、図7に示した電力値100000を用いる。選択部162は、電力値が閾値を超える場合、遅延部153から取得する電力値に応じたアドレスまたは遅延部156から取得する振幅に応じたアドレスを選択する。電力値と振幅の何れを採用するかは、選択部162に設定しておく。また、選択部162は、電力値が閾値以下の場合、遅延部159から取得する対数に応じたアドレスを選択する。選択部162は、選択したアドレスを遅延部132およびメモリ133に出力する。
図11は、アドレス生成部の第1の変形例を示すブロック図である。図11に示す変形例では、アドレス生成部131は、図10の遅延部161および選択部162に代えて、遅延部161aおよび選択部162aを有する。
選択部162aは、遅延部161aから取得する振幅と平均の振幅を示す閾値とを比較する。閾値として、例えば、図8に示した振幅316.2を用いる。選択部162aは、振幅が閾値を超える場合、遅延部153または遅延部156から取得するアドレスを選択し、振幅が閾値以下の場合、遅延部159から取得するアドレスを選択する。
選択部162bは、遅延部161bから取得する対数と平均の対数を示す閾値とを比較する。閾値として、例えば、図9に示した対数50を用いる。選択部162bは、対数が閾値を超える場合、遅延部153または遅延部156から取得するアドレスを選択し、対数が閾値以下の場合、遅延部159から取得するアドレスを選択する。
図13は、アドレス生成部の第3の変形例を示すブロック図である。図13に示す変形例では、アドレス生成部131は、図10の遅延部161および選択部162に代えて、遅延部161cおよび選択部162cを有する。
選択部162cは、遅延部161cから取得するアドレスと閾値=50とを比較する。選択部162cは、アドレスが閾値を超える場合(50以上の場合)、遅延部153または遅延部156から取得するアドレスを選択し、アドレスが閾値以下の場合(50である場合)、遅延部159から取得するアドレスを選択する。
選択部162dは、遅延部161dから取得するアドレスと閾値=50とを比較する。選択部162dは、アドレスが閾値を超える場合(50以上の場合)、遅延部153または遅延部156から取得するアドレスを選択し、アドレスが閾値以下の場合(50である場合)、遅延部159から取得するアドレスを選択する。
選択部162eは、遅延部161eから取得するアドレスと閾値=49とを比較する。選択部162eは、アドレスが閾値を超える場合(50である場合)、遅延部153または遅延部156から取得するアドレスを選択し、アドレスが閾値以下の場合(49以下の場合)、遅延部159から取得するアドレスを選択する。
(ステップS17)選択部162は、対数から生成された第3のアドレスを選択する。
(ステップS27)選択部162は、対数から生成された第3のアドレスを選択する。
11 記憶部
12 選択部
13 補償処理部
14,15 指標値
Claims (8)
- 増幅器で生じる信号の歪みを補償する歪補償装置であって、
歪補償に用いられる複数の補償係数を記憶する記憶部と、
信号の電力レベルを示す指標値に対応する補償係数を、前記記憶部に記憶された前記複数の補償係数の中から選択する選択部と、を有し、
前記選択部は、前記電力レベルが閾値を超えるか否か判定し、判定結果に応じて、対数演算を用いずに算出される第1の指標値または対数演算を用いて算出される第2の指標値を前記指標値として使用する、歪補償装置。 - 前記電力レベルが閾値を超えるとき前記第1の指標値を使用し、前記電力レベルが閾値以下のとき前記第2の指標値を使用する、請求項1記載の歪補償装置。
- 前記記憶部では、前記複数の補償係数がアドレスによって識別され、
前記選択部は、前記第1の指標値または前記第2の指標値から変換したアドレスを用いて、選択される補償係数を指定する、請求項1記載の歪補償装置。 - 前記電力レベルが閾値を超える場合の前記第1の指標値の取り得る値が第1のアドレス範囲に対応付けられ、前記電力レベルが閾値以下の場合の前記第2の指標値の取り得る値が第2のアドレス範囲に対応付けられる、請求項3記載の歪補償装置。
- 前記判定では、前記第1および第2の指標値を含む複数の指標値の1つと閾値とを比較する、請求項1記載の歪補償装置。
- 前記判定では、前記第1および第2の指標値を含む複数の指標値の1つから変換したアドレスと閾値とを比較する、請求項1記載の歪補償装置。
- 前記第1の指標値は信号の電力値または振幅であり、前記第2の指標値は信号の電力値に対数演算を行うことで算出される値である、請求項1記載の歪補償装置。
- 増幅器で生じる信号の歪みを補償する歪補償方法であって、
信号の電力レベルが閾値を超えるか否か判定し、判定結果に応じて、前記電力レベルを示す指標値として対数演算を用いずに算出される第1の指標値または対数演算を用いて算出される第2の指標値を選択し、
歪補償に用いられる複数の補償係数の中から、選択した前記第1の指標値または前記第2の指標値に対応する補償係数を選択する、歪補償方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011217256A JP5673475B2 (ja) | 2011-09-30 | 2011-09-30 | 歪補償装置および歪補償方法 |
US13/612,728 US8897391B2 (en) | 2011-09-30 | 2012-09-12 | Distortion compensator and distortion compensation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011217256A JP5673475B2 (ja) | 2011-09-30 | 2011-09-30 | 歪補償装置および歪補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013078018A JP2013078018A (ja) | 2013-04-25 |
JP5673475B2 true JP5673475B2 (ja) | 2015-02-18 |
Family
ID=47992578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011217256A Expired - Fee Related JP5673475B2 (ja) | 2011-09-30 | 2011-09-30 | 歪補償装置および歪補償方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8897391B2 (ja) |
JP (1) | JP5673475B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5853913B2 (ja) * | 2012-09-12 | 2016-02-09 | 富士通株式会社 | アドレス制御装置、送信装置およびアドレス制御方法 |
JP6413795B2 (ja) * | 2015-01-23 | 2018-10-31 | 富士通株式会社 | 歪補償装置 |
JP2017050694A (ja) * | 2015-09-01 | 2017-03-09 | 富士通株式会社 | 無線通信装置及びバースト歪み補正方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6587514B1 (en) * | 1999-07-13 | 2003-07-01 | Pmc-Sierra, Inc. | Digital predistortion methods for wideband amplifiers |
JP3994308B2 (ja) * | 2000-10-26 | 2007-10-17 | 株式会社ケンウッド | プリディストーション型歪補償回路 |
JP2002223171A (ja) * | 2001-01-29 | 2002-08-09 | Fujitsu Ltd | 歪補償係数を補正及び補間する非線形歪補償送信装置 |
US6976084B2 (en) | 2001-05-30 | 2005-12-13 | Polaroid Corporation | Method and apparatus for printing remote images using a network-enabled printer |
JP2003347944A (ja) | 2002-05-24 | 2003-12-05 | Fujitsu Ltd | 歪補償送信装置 |
EP1499027B1 (en) | 2002-05-31 | 2010-12-01 | Fujitsu Limited | Distortion compensation apparatus |
US7333561B2 (en) * | 2002-06-28 | 2008-02-19 | Motorola, Inc. | Postdistortion amplifier with predistorted postdistortion |
US7336725B2 (en) * | 2004-03-03 | 2008-02-26 | Powerwave Technologies, Inc. | Digital predistortion system and method for high efficiency transmitters |
JP4323470B2 (ja) | 2005-08-08 | 2009-09-02 | 富士通株式会社 | アドレス生成装置およびその方法 |
JP2007208684A (ja) | 2006-02-02 | 2007-08-16 | Matsushita Electric Ind Co Ltd | 歪補償機能付き送信装置 |
JP5303809B2 (ja) * | 2009-10-20 | 2013-10-02 | 株式会社日立国際電気 | 歪補償装置 |
JP5505002B2 (ja) | 2010-03-17 | 2014-05-28 | 富士通株式会社 | 歪補償装置、増幅装置、送信装置および歪補償方法 |
-
2011
- 2011-09-30 JP JP2011217256A patent/JP5673475B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-12 US US13/612,728 patent/US8897391B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20130083866A1 (en) | 2013-04-04 |
US8897391B2 (en) | 2014-11-25 |
JP2013078018A (ja) | 2013-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4786644B2 (ja) | 歪補償装置 | |
US7486744B2 (en) | Distortion compensation apparatus | |
US8831136B2 (en) | Wireless apparatus and distortion compensating method | |
JP5176692B2 (ja) | 歪補償回路及び歪補償方法 | |
JP4619827B2 (ja) | 歪補償装置 | |
US8451055B2 (en) | Distortion compensating apparatus, transmitting apparatus, and distortion compensating method | |
US20080068191A1 (en) | Amplifier failure detection apparatus | |
US9337783B2 (en) | Distortion compensation apparatus and distortion compensation method | |
JP5707999B2 (ja) | 歪補償装置、送信機及び歪補償方法 | |
KR101197394B1 (ko) | 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법 | |
JP5170259B2 (ja) | 歪補償回路、送信装置、および歪補償方法 | |
JP5673475B2 (ja) | 歪補償装置および歪補償方法 | |
US8798197B2 (en) | Distortion compensation amplifier device and distortion compensation method | |
US9172333B2 (en) | Distortion compensation device and distortion compensation method | |
KR101196584B1 (ko) | 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법 | |
KR100939882B1 (ko) | 왜곡 보상 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5673475 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |