KR101196584B1 - 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법 - Google Patents

무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법 Download PDF

Info

Publication number
KR101196584B1
KR101196584B1 KR1020110017405A KR20110017405A KR101196584B1 KR 101196584 B1 KR101196584 B1 KR 101196584B1 KR 1020110017405 A KR1020110017405 A KR 1020110017405A KR 20110017405 A KR20110017405 A KR 20110017405A KR 101196584 B1 KR101196584 B1 KR 101196584B1
Authority
KR
South Korea
Prior art keywords
power
distortion compensation
input
signal
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110017405A
Other languages
English (en)
Other versions
KR20110103329A (ko
Inventor
사또시 마쯔바라
슈야 히라따
다께시 오바
히데하루 샤꼬
준 스기야마
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20110103329A publication Critical patent/KR20110103329A/ko
Application granted granted Critical
Publication of KR101196584B1 publication Critical patent/KR101196584B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

소규모의 회로에 의해 입력 전력에 적합한 왜곡 보상 계수 갱신 처리를 행할 수 있는 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법을 제공하는 것이다. 전력 증폭기에 입력되는 입력 신호의 전력과, 전력 증폭기로부터 출력되는 출력 신호의 전력과의 오차를 산출하고, 산출한 오차를 입력 신호의 전력 또는 출력 신호의 전력에 기초하여 정규화하고, 정규화 후의 오차를 이용하여, 입력 신호의 전력에 대응지어 소정의 기억부에 기억되어 있는 왜곡 보상 계수를 갱신한다.

Description

무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법{RADIO APPARATUS, DISTORTION CORRECTION DEVICE, AND DISTORTION CORRECTION METHOD}
본 발명은, 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법에 관한 것이다.
최근, 무선 통신에서, 디지털화에 의한 고능률 전송이 채용되도록 되고 있다. 이와 같은 무선 통신을 행하는 무선 장치는, 일반적으로 전력 증폭기를 갖는다. 그리고, 무선 장치는, 송신 신호를 전력 증폭기에 입력하고, 전력 증폭기로부터 출력되는 전력 증폭 후의 송신 신호를 안테나를 통하여 공중으로 방사한다. 또한, 이하에서는, 전력 증폭기에 입력되는 신호의 전력을 「입력 전력」이라고 하는 경우가 있고, 전력 증폭기로부터 출력되는 신호의 전력을 「출력 전력」이라고 하는 경우가 있다.
이와 같은 전력 증폭기는, 입력 전력이 일정값보다도 커지면, 입력 전력과 출력 전력과의 관계가 선형이 아니게 된다는 특성을 갖는다. 이러한 특성에 대해서 도 9를 이용하여 설명한다. 도 9는, 전력 증폭기의 입출력 특성의 일례를 도시하는 도면이다. 도 9의 횡축은, 전력 증폭기에 입력되는 신호의 전력을 나타내고, 도 9의 종축은, 전력 증폭기로부터 출력되는 신호의 전력을 나타낸다.
도 9에 도시한 예에서, 입력 전력이 일정값 「PX」보다도 작은 경우에는, 입력 전력과 출력 전력은 선형의 관계에 있다. 한편, 입력 전력이 일정값 「PX」보다도 커지면, 입력 전력과 출력 전력은 선형의 관계가 아니게 된다. 구체적으로는, 출력 전력은, 입력 전력이 일정값 「PX」보다 커지면 포화한다. 이와 같이, 전력 증폭기의 입출력 특성은, 입력 전력과 출력 전력이 선형의 관계에 있는 「선형 영역」과, 입력 전력과 출력 전력이 선형의 관계가 아닌 「비선형 영역」으로 나눌 수 있다.
이와 같은 비선형 영역을 갖는 전력 증폭기로부터 출력되는 신호에는, 비선형 왜곡이 포함되므로, 통신 품질을 열화시킨다고 하는 문제가 있다. 이러한 문제에 대해서 도 10을 이용하여 설명한다. 도 10은, 주파수 스펙트럼의 일례를 도시하는 도면이다. 도 10의 횡축은 주파수를 나타내고, 도 10의 종축은 전력을 나타낸다. 또한, 도 10에 도시한 실선 L11은, 비선형 영역에서 전력 증폭이 행해진 신호의 주파수 스펙트럼을 나타내고, 도 10에 도시한 점선 L12는, 선형 영역에서 전력 증폭이 행해진 신호의 주파수 스펙트럼을 나타낸다.
도 10에 도시한 바와 같이, 비선형 영역에서 전력 증폭이 행해진 신호의 전력은, 선형 영역에서 전력 증폭이 행해진 신호의 전력보다도 사이드 로브가 증가하여, 인접 채널에 누설된다. 이것은, 비선형 영역에서 전력 증폭이 행해진 신호에는, 선형 영역에서 전력 증폭이 행해진 신호보다도 비선형 왜곡이 많이 포함되기 때문이다. 이와 같은 누설 전력은, 인접 채널의 통신 품질을 열화시킨다.
최근 무선 장치에는, 통신 품질의 열화를 방지하기 위해, 송신 신호에 포함되는 비선형 왜곡을 보상하는 왜곡 보상부를 갖는 것이 있다. 구체적으로는, 왜곡 보상부는, 소정의 기억부에 기억되어 있는 왜곡 보상 계수를 이용하여, 전력 증폭기에 입력되는 입력 신호에 대하여 왜곡 보상 처리를 행한다. 또한, 왜곡 보상부는, 전력 증폭기에 입력되는 입력 신호와 전력 증폭기로부터 피드백되는 피드백 신호와의 오차 신호를 산출하고, 산출한 오차 신호에 스텝 사이즈 파라미터를 승산한다. 그리고, 왜곡 보상부는, 승산 결과와, 소정의 기억부에 기억되어 있는 왜곡 보상 계수를 가산함으로써 왜곡 보상 계수의 갱신값을 얻는다. 그리고, 왜곡 보상부는, 소정의 기억부에 기억되어 있는 왜곡 보상 계수를 왜곡 보상 계수의 갱신값으로 갱신한다.
상기의 스텝 사이즈 파라미터는, 왜곡 보상 계수를 서서히 갱신시키기 위한 값이며, 왜곡 보상 계수의 갱신율을 나타낸다. 즉, 왜곡 보상부는, 입력 신호와 피드백 신호와의 오차 신호에 스텝 사이즈 파라미터를 승산함으로써, 왜곡 보상 계수 기억부에 기억되어 있는 왜곡 보상 계수를 서서히 갱신한다.
여기서, 스텝 사이즈 파라미터가 큰 값인 경우에는, 왜곡 보상 계수의 변동량이 커져, 왜곡 보상 계수가 수속하지 않을 우려가 있다. 특히, 오차 신호가 큰 값인 경우에는, 큰 값의 스텝 사이즈 파라미터와, 큰 값의 오차 신호를 승산하는 것이 되므로, 왜곡 보상 계수의 변동량이 커져, 왜곡 보상 계수가 수속하지 않을 우려가 있다.
또한, 스텝 사이즈 파라미터가 작은 값인 경우에는, 왜곡 보상 계수의 수속 속도가 늦어진다. 또한, 오차 신호가 작은 값인 경우에는, 작은 값의 스텝 사이즈 파라미터와, 작은 값의 오차 신호를 승산하는 것이 되므로, 오차가 사라지게 되어 왜곡 보상 계수가 갱신되지 않는다고 하는 사상도 발생한다.
최근에는, 소정의 범위의 입력 전력마다 스텝 사이즈 파라미터를 적응적으로 가변시키는 기술이 제안되고 있다. 이러한 기술에 따르면, 소정의 범위의 입력 전력마다 왜곡 보상 계수의 수속 속도를 조정할 수 있다고 생각된다. 또한, 송신 신호나 피드백 신호의 복소 공액 신호를 송신 신호나 피드백 신호의 진폭값으로 제산함으로써, 왜곡 보상 계수를 갱신하는 기술도 제안되어 있다. 이러한 기술에 따르면, 입력 신호의 진폭 레벨에 의존하지 않고 안정된 수속 특성을 실현할 수 있다고 생각된다.
[특허 문헌 1] 일본 특허 공개 제2006-270246호 공보 [특허 문헌 2] 일본 특허 공개 제2005-102029호 공보
그러나, 상기의 종래 기술에는, 회로 규모가 증대한다고 하는 문제가 있었다. 구체적으로는, 소정의 범위의 입력 전력마다 스텝 사이즈 파라미터를 가변하는 종래 기술에는, 복수의 스텝 사이즈 파라미터를 유지하는 것으로 되므로, 메모리 사이즈가 증대한다고 하는 문제가 있었다. 또한, 복소 공액 신호를 송신 신호나 피드백 신호의 진폭값으로 제산하는 종래 기술은, 송신 신호의 I 신호(In-Phase Component) 및 Q 신호(Quadrature Component)와, 복소 공액 신호의 I 신호 및 Q 신호를 제산한다. 즉, 이러한 기술을 실현하기 위해서는 4개의 제산기를 이용하는 것으로 되므로, 회로 규모가 증대한다고 하는 문제가 있었다.
개시된 기술은, 상기를 감안하여 이루어진 것이며, 소규모의 회로에 의해 입력 전력에 적합한 왜곡 보상 계수 갱신 처리를 행할 수 있는 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법을 제공하는 것을 목적으로 한다.
본원이 개시한 무선 장치는, 하나의 양태에서, 입력되는 신호의 전력을 증폭하는 전력 증폭기와, 상기 전력 증폭기에 입력되는 입력 신호의 전력에 대응지어, 상기 전력 증폭기에서 발생하는 왜곡을 보상하기 위한 왜곡 보상 계수를 기억하는 기억부와, 상기 전력 증폭기에 입력되는 입력 신호의 전력에 대응하는 왜곡 보상 계수를 상기 기억부로부터 취득하고, 취득한 왜곡 보상 계수를 이용하여 그 입력 신호에 대하여 왜곡 보상 처리를 행하는 왜곡 보상부와, 상기 전력 증폭기에 입력되는 입력 신호의 전력과, 상기 전력 증폭기로부터 출력되는 출력 신호의 전력과의 오차를 산출하는 산출부와, 상기 산출부에 의해서 산출된 오차를 상기 입력 신호의 전력 또는 상기 출력 신호의 전력에 기초하여 정규화하는 정규화부와, 상기 정규화부에 의해서 정규화된 후의 오차를 이용하여, 상기 입력 신호의 전력에 대응지어 상기 기억부에 기억되어 있는 왜곡 보상 계수를 갱신하는 갱신부를 구비한다.
본원이 개시한 무선 장치의 하나의 양태에 따르면, 소규모의 회로에 의해 입력 전력에 적합한 왜곡 보상 계수 갱신 처리를 행할 수 있다고 하는 효과를 발휘한다.
도 1은 실시예 1에 따른 무선 장치의 구성예를 도시하는 블록도.
도 2는 실시예 2에 따른 무선 장치의 구성예를 도시하는 블록도.
도 3은 실시예 2에서의 왜곡 보상부의 구성예를 도시하는 블록도.
도 4는 실시예 2에 따른 무선 장치의 상세 구성의 일례를 도시하는 블록도.
도 5는 실시예 2에 따른 무선 장치에 의한 왜곡 보상 계수 갱신 처리 수순을 나타내는 플로우차트.
도 6은 실시예 2에 따른 무선 장치의 상세 구성의 일례를 도시하는 블록도.
도 7은 실시예 2에 따른 무선 장치의 상세 구성의 일례를 도시하는 블록도.
도 8은 실시예 2에 따른 무선 장치의 상세 구성의 일례를 도시하는 블록도.
도 9는 전력 증폭기의 입출력 특성의 일례를 도시하는 도면.
도 10은 주파수 스펙트럼의 일례를 도시하는 도면.
이하에, 본원이 개시한 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법의 실시예를 도면에 기초하여 상세하게 설명한다. 또한, 이 실시예에 의해 본원이 개시한 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법이 한정되는 것은 아니다.
<실시예 1>
우선, 도 1을 이용하여, 실시예 1에 따른 무선 장치에 대해서 설명한다. 도 1은, 실시예 1에 따른 무선 장치의 구성예를 도시하는 블록도이다. 도 1에 도시한 바와 같이, 실시예 1에 따른 무선 장치(1)는, 전력 증폭기(2)와, 기억부(3)와, 왜곡 보상부(4)와, 산출부(5)와, 정규화부(6)와, 갱신부(7)를 갖는다.
전력 증폭기(2)는, 입력되는 신호의 전력을 증폭한다. 구체적으로는, 전력 증폭기(2)는, 후술하는 왜곡 보상부(4)로부터 입력되는 신호의 전력을 증폭한다. 전력 증폭기(2)에 의해서 전력 증폭된 신호는, 산출부(5)에 피드백된다. 기억부(3)는, 전력 증폭기(2)에 입력되는 입력 신호의 전력에 대응지어, 전력 증폭기(2)에서 발생하는 왜곡을 보상하기 위한 왜곡 보상 계수를 기억한다.
왜곡 보상부(4)는, 기억부(3)로부터, 전력 증폭기(2)에 입력되는 입력 신호의 전력에 대응하는 왜곡 보상 계수를 취득하고, 취득한 왜곡 보상 계수를 이용하여 입력 신호에 대하여 왜곡 보상 처리를 행한다. 또한, 왜곡 보상부(4)는, 전력 증폭기(2)에서 발생하는 왜곡에 대응하는 왜곡을 미리 입력 신호에 공급해 둔다. 이에 의해, 입력 신호에 미리 공급된 왜곡과, 전력 증폭기(2)에서 생기는 왜곡이 상쇄된다.
산출부(5)는, 전력 증폭기(2)에 입력되는 입력 신호의 전력과, 전력 증폭기(2)로부터 출력되는 출력 신호의 전력과의 오차를 산출한다. 정규화부(6)는, 산출부(5)에 의해서 산출된 오차를 전력 증폭기(2)에 입력되는 입력 신호의 전력에 기초하여 정규화한다. 예를 들면, 정규화부(6)는, 산출부(5)에 의해서 산출된 오차를 입력 신호의 전력에 의해 제산한다.
갱신부(7)는, 정규화부(6)에 의해서 정규화된 후의 오차를 이용하여, 입력 신호의 전력에 대응지어 기억부(3)에 기억되어 있는 왜곡 보상 계수를 갱신한다. 예를 들면, 갱신부(7)는, 정규화부(6)에 의해서 정규화된 후의 오차를 이용하여, 왜곡 보상 계수의 갱신값을 산출한다. 그리고, 갱신부(7)는, 산출한 기억부(3)에 기억되어 있는 왜곡 보상 계수를 왜곡 보상 계수의 갱신값으로 갱신한다.
상술해 온 바와 같이, 실시예 1에 따른 무선 장치(1)는, 전력 증폭기(2)에 입력되는 입력 신호와 전력 증폭기(2)로부터 출력되는 출력 신호와의 오차를, 입력 신호의 전력에 의해 정규화한다. 이에 의해, 실시예 1에 따른 무선 장치(1)는, 입력 신호의 전력에 따라서, 왜곡 보상 계수의 갱신율을 변동시킬 수 있다.
일반적으로, 전력 증폭기(2)에 입력되는 입력 신호의 전력이 큰 경우에는, 입력 신호의 전력 및 출력 신호의 전력이 큰 값이므로, 입력 신호의 전력과 출력 신호의 전력과의 오차도 크다. 따라서, 입력 신호의 전력이 큰 경우에는, 왜곡 보상 계수의 변동량이 커져, 왜곡 보상 계수가 수속하지 않을 우려가 있다. 따라서, 일반적으로는, 입력 신호의 전력이 큰 경우에는, 스텝 사이즈 파라미터가 작은 값인 것이 바람직하다.
또한, 전력 증폭기(2)에 입력되는 입력 신호의 전력이 작은 경우에는, 입력 신호의 전력 및 출력 신호의 전력이 작은 값이므로, 입력 신호의 전력과 출력 신호의 전력과의 오차도 작다. 따라서, 입력 신호의 전력이 작은 경우에는, 작은 값의 오차를 큰 값으로 제산하면, 이러한 오차가 사라지게 되어 왜곡 보상 계수가 갱신되지 않게 된다. 따라서, 일반적으로는, 입력 신호의 전력이 작은 경우에는, 스텝 사이즈 파라미터가 큰 값인 것이 바람직하다.
실시예 1에 따른 무선 장치(1)는, 입력 신호의 전력과 출력 신호의 전력과의 오차를 입력 신호의 전력에 의해 정규화한다. 즉, 무선 장치(1)는, 입력 신호의 전력이 큰 경우에는, 큰 값의 전력에 의해 오차를 정규화하고, 입력 신호의 전력이 작은 경우에는, 작은 값의 전력에 의해 오차를 정규화한다.
예를 들면, 실시예 1에 따른 무선 장치(1)가, 입력 신호의 전력과 출력 신호의 전력과의 오차를 입력 신호의 전력에 의해 제산하는 것으로 한다. 이러한 경우에, 무선 장치(1)는, 입력 신호의 전력이 큰 경우에는, 큰 값의 전력에 의해 오차를 제산하므로, 왜곡 보상 계수의 변동량을 작게 할 수 있다. 또한, 무선 장치(1)는, 입력 신호의 전력이 작은 경우에는, 작은 값의 전력에 의해 오차를 제산하므로, 오차가 사라지게 되는 것을 방지할 수 있어, 그 결과, 왜곡 보상 계수가 갱신되지 않게 되는 것을 방지할 수 있다.
또한, 실시예 1에 따른 무선 장치(1)는, 입력 신호의 전력과 출력 신호의 전력과의 오차를 입력 신호의 전력에 의해 정규화하므로, 1개의 제산기 등이 추가되는 것만으로 실현된다. 이와 같은 점으로부터, 실시예 1에 따른 무선 장치(1)는, 소규모의 회로에 의해 입력 전력에 적합한 왜곡 보상 계수 갱신 처리를 행할 수 있다.
<실시예 2>
[실시예 2에 따른 무선 장치의 구성]
우선, 도 2를 이용하여, 실시예 2에 따른 무선 장치의 구성에 대해서 설명한다. 도 2는, 실시예 2에 따른 무선 장치의 구성예를 도시하는 블록도이다. 도 2에 도시한 무선 장치(100)는, 예를 들면, 무선 기지국이나 RRH(Remote Radio Head) 등이다. 도 2에 도시한 바와 같이, 무선 장치(100)는, 송신 신호 발생 장치(110)와, S/P(Serial/Parallel) 변환기(120)와, 왜곡 보상부(130)와, D/A(Digital/Analog) 변환기(141)와, 기준 반송파 출력부(150)와, 직교 변조기(161)와, 주파수 변환기(171)를 갖는다.
송신 신호 발생 장치(110)는, 송신 신호를 발생시켜 S/P 변환기(120)에 출력한다. 구체적으로는, 송신 신호 발생 장치(110)는, 시리얼의 디지털 데이터열을 S/P 변환기(120)에 출력한다.
S/P 변환기(120)는, 송신 신호 발생 장치(110)로부터 입력되는 시리얼의 디지털 데이터열을 1비트씩 교대로 분류하여, 동상 성분 신호(I 신호:In-Phase Component)와 직교 성분 신호(Q 신호:Quadrature Component)와의 2계열로 변환한다. 그리고, S/P 변환기(120)는, I 신호와 Q 신호를 왜곡 보상부(130)에 출력한다. 또한, 이하에서는, I 신호 또는 Q 신호 중 어느 하나의 신호를 단순히 「송신 신호」라고 하는 경우가 있다.
왜곡 보상부(130)는, S/P 변환기(120)로부터 입력되는 송신 신호에 대하여 왜곡 보상 처리를 행한다. 그리고, 왜곡 보상부(130)는, 왜곡 보상 처리 후의 송신 신호를 D/A 변환기(141)에 출력한다. 또한, 왜곡 보상부(130)에 의한 처리에 대해서는, 도 3 및 도 4를 이용하여 후술한다.
D/A 변환기(141)는, 왜곡 보상부(130)로부터 입력되는 디지털의 송신 신호를 아날로그의 베이스 밴드 신호로 변환한다. 그리고, D/A 변환기(141)는, D/A 변환 후의 송신 신호를 직교 변조기(161)에 출력한다.
기준 반송파 출력부(150)는, 주파수대가 반송파인 신호를 직교 변조기(161)와 후술하는 직교 검파기(162)에 출력한다. 직교 변조기(161)는, D/A 변환기(141)로부터 입력되는 송신 신호의 I 신호와, 기준 반송파 출력부(150)로부터 입력되는 기준 반송파를 승산한다. 또한, 직교 변조기(161)는, D/A 변환기(141)로부터 입력되는 송신 신호의 Q 신호와, 기준 반송파를 90[°] 위상 시프트시킨 신호를 승산한다. 그리고, 직교 변조기(161)는, I 신호에 대한 승산 결과와, Q 신호에 대한 승산 결과를 가산함으로써 직교 변조를 행한다. 그리고, 직교 변조기(161)는, 직교 변조 후의 송신 신호를 주파수 변환기(171)에 출력한다.
주파수 변환기(171)는, 직교 변조기(161)로부터 입력되는 직교 변조 후의 송신 신호와, 도시하지 않은 국부 발진기로부터 출력되는 국부 발진 신호를 믹싱함으로써, 송신 신호에 대하여 주파수 변환을 행한다. 그리고, 주파수 변환기(171)는, 주파수 변환 후의 송신 신호를 후술하는 전력 증폭기(180)에 출력한다.
또한, 도 2에 도시한 바와 같이, 무선 장치(100)는, 전력 증폭기(180)와, 방향성 결합기(190)와, 안테나(191)와, 주파수 변환기(172)와, 직교 검파기(162)와, A/D(Analog/Digital) 변환기(142)를 갖는다.
전력 증폭기(180)는, 주파수 변환기(171)로부터 입력되는 송신 신호의 전력을 증폭하고, 전력 증폭 후의 송신 신호를 방향성 결합기(190)에 출력한다. 방향성 결합기(190)는, 예를 들면, 커플러 등이며, 전력 증폭기(180)로부터 입력되는 송신 신호를 안테나(191) 및 주파수 변환기(172)에 출력한다. 또한, 이하에서는, 방향성 결합기(190)로부터 주파수 변환기(172)에 출력되는 신호를 「피드백 신호」라고 하는 경우가 있다. 안테나(191)는, 방향성 결합기(190)로부터 입력되는 송신 신호를 공중으로 방사한다.
주파수 변환기(172)는, 방향성 결합기(190)로부터 입력되는 피드백 신호의 주파수를 변환한다. 그리고, 주파수 변환기(172)는, 주파수 변환 후의 피드백 신호를 직교 검파기(162)에 출력한다.
직교 검파기(162)는, 주파수 변환기(172)로부터 입력되는 피드백 신호에, 기준 반송파 출력부(150)로부터 입력되는 기준 반송파를 승산함과 함께, 피드백 신호에, 90[°] 위상 시프트시킨 기준 반송파를 승산함으로써 직교 검파를 행한다. 이에 의해, 직교 검파기(162)는, 베이스 밴드대의 I 신호와 Q 신호를 재현한다. 그리고, 직교 검파기(162)는, I 신호 및 Q 신호를 A/D 변환기(142)에 출력한다.
A/D 변환기(142)는, 직교 검파기(162)로부터 입력되는 I 신호 및 Q 신호를 디지털 신호로 변환하고, A/D 변환 후의 I 신호 및 Q 신호를 왜곡 보상부(130)에 출력한다. 이와 같이 하여, 방향성 결합기(190), 주파수 변환기(172), 직교 검파기(162), A/D 변환기(142)는, 전력 증폭기(180)로부터 출력되는 신호를 왜곡 보상부(130)에 피드백한다.
[실시예 2에서의 왜곡 보상부의 구성]
다음으로, 도 3을 이용하여, 실시예 2에서의 왜곡 보상부(130)의 구성에 대해서 설명한다. 도 3은, 실시예 2에서의 왜곡 보상부(130)의 구성예를 도시하는 블록도이다. 도 3에 도시한 바와 같이, 왜곡 보상부(130)는, 왜곡 보상 계수 기억부(131)와, 프리 디스토션부(132)와, 왜곡 보상 계수 연산부(133)를 갖는다.
왜곡 보상 계수 기억부(131)는, S/P 변환기(120)로부터 왜곡 보상부(130)에 입력되는 송신 신호 x(t)의 전력 pi에 대응하는 왜곡 보상 계수 h(i)를 기억한다. 전력 pi의 i는, 예를 들면, 0～1023의 범위의 값이다. 이러한 경우에는, 왜곡 보상 계수 기억부(131)는, 송신 신호 x(t)의 전력 p0～p1023에 대응하는 왜곡 보상 계수 h(0)～h(1023)를 기억한다. 또한, 왜곡 보상 계수 기억부(131)는, 예를 들면 도 1에 도시한 기억부(3)에 대응한다.
프리 디스토션부(132)는, 송신 신호 x(t)에 대하여 왜곡 보상 처리(프리 디스토션)를 행한다. 구체적으로는, 프리 디스토션부(132)는, 왜곡 보상 계수 기억부(131)로부터, 송신 신호 x(t)의 전력 pi에 대응하는 왜곡 보상 계수 h(i)를 취득하고, 취득한 왜곡 보상 계수 h(i)를 이용하여 송신 신호 x(t)에 대하여 왜곡 보상 처리를 행한다. 또한, 프리 디스토션부(132)는, 예를 들면 도 1에 도시한 왜곡 보상부(4)에 대응한다.
왜곡 보상 계수 연산부(133)는, 송신 신호 x(t)와, A/D 변환기(142)로부터 입력되는 피드백 신호 y(t)에 기초하여, 왜곡 보상 계수 h(i)의 갱신값을 연산한다. 그리고, 왜곡 보상 계수 연산부(133)는, 왜곡 보상 계수 기억부(131) 내의 전력 pi에 대응하는 왜곡 보상 계수를 갱신값으로 갱신한다.
구체적으로는, 왜곡 보상 계수 연산부(133)는, LMS(Least Mean Square) 알고리즘을 이용한 적용 신호 처리에 의해, 송신 신호 x(t)와 피드백 신호 y(t)를 비교한다. 그리고, 왜곡 보상 계수 연산부(133)는, 송신 신호 x(t)와 피드백 신호 y(t)와의 오차 신호 e(t)를 송신 신호 x(t)의 전력 pi에 의해 제산한다. 그리고, 왜곡 보상 계수 연산부(133)는, 제산 결과에 스텝 사이즈 파라미터 μ를 승산한다. 그리고, 왜곡 보상 계수 연산부(133)는, 왜곡 보상 계수 기억부(131)로부터 송신 신호 x(t)에 대응하는 왜곡 보상 계수를 취득하고, 취득한 왜곡 보상 계수와, 승산 결과의 μㆍe(t)를 가산함으로써, 왜곡 보상 계수 h(i)를 연산한다. 또한, 왜곡 보상 계수 연산부(133)는, 예를 들면 도 1에 도시한 산출부(5), 정규화부(6), 갱신부(7)에 대응한다.
다음으로, 도 4를 이용하여, 도 3에 도시한 왜곡 보상부(130)의 구성에 대해서 보다 상세하게 설명한다. 도 4는, 실시예 2에 따른 무선 장치(100)의 상세 구성의 일례를 도시하는 블록도이다. 또한, 도 4에서는, 도 2에 도시한 각 부 중, 송신 신호 발생 장치(110), S/P 변환기(120), D/A 변환기(141), 직교 변조기(161), 주파수 변환기(171), 안테나(191) 등에 대해서는 도시하는 것을 생략하고 있다.
도 4에 도시한 바와 같이, 무선 장치(100)는, 승산기(11)와, 전력 증폭기(12)와, 귀환계(13)와, LUT(Lookup Table)(14)와, 어드레스 생성 회로(15)와, 지연부(16)와, 지연부(17)를 갖는다. 승산기(11)는, 예를 들면 도 3에 도시한 프리 디스토션부(132)에 대응한다. 또한, 전력 증폭기(12)는, 예를 들면 도 2에 도시한 전력 증폭기(180)에 대응한다. 또한, 귀환계(13)는, 예를 들면 도 2에 도시한 주파수 변환기(172), 직교 검파기(162), A/D 변환기(142)에 대응한다. 또한, LUT(14)는, 예를 들면 도 3에 도시한 왜곡 보상 계수 기억부(131)에 대응한다.
승산기(11)는, S/P 변환기(120)로부터 입력되는 송신 신호 x(t)와, 송신 신호 x(t)의 전력 pi에 대응하는 왜곡 보상 계수 h(i)를 승산한다. 이에 의해, 승산기(11)는, 송신 신호 x(t)에 대하여 왜곡 보상 처리를 행한다. 또한, 승산기(11)는, 후술하는 LUT(14)로부터, 송신 신호 x(t)의 전력 pi에 대응하는 왜곡 보상 계수 h(i)를 취득한다.
전력 증폭기(12)는, 승산기(11)로부터 입력되는 송신 신호의 전력을 증폭한다. 전력 증폭기(12)에 의해서 전력 증폭된 송신 신호는, 도시하지 않은 안테나나, 귀환계(13)에 출력된다.
귀환계(13)는, 상술한 바와 같이, 도 2에 도시한 주파수 변환기(172), 직교 검파기(162), A/D 변환기(142)에 대응하고, 전력 증폭기(12)에 의해서 전력 증폭된 송신 신호를 피드백 신호 y(t)로서 극좌표 변환부(19)에 출력한다.
LUT(14)는, 송신 신호 x(t)의 이산적인 각 전력에 대응하는 어드레스 위치에, 전력 증폭기(12)에서 발생하는 왜곡을 보상하기 위한 왜곡 보상 계수를 기억한다. 또한, LUT(14)는, 송신 신호 x(t)의 이산적인 각 전력에 대응하는 2차원 어드레스 위치에, 왜곡 보상 계수를 기억하여도 된다. 예를 들면, LUT(14)는, 송신 신호 x(t)의 전력 pi에 일의로(uniquely) 대응하는 X축 방향 어드레스와, 송신 신호 x(t)의 전력 pi와 송신 신호 x(t-1)의 전력 pi와의 차이 ΔP에 일의로 대응하는 Y축 방향 어드레스를 유지한다. 그리고, LUT(14)는, X축 방향 어드레스와 Y축 방향 어드레스와의 조합에 의해서 결정되는 어드레스 위치에, 왜곡 보상 계수를 기억하여도 된다. 또한, LUT(14)는, 상기의 X축 방향 어드레스와 Y축 방향 어드레스와, 또 다른 정보에 의해서 일의로 대응하는 Z축 방향 어드레스와의 조합에 의해서 결정되는 어드레스 위치에, 왜곡 보상 계수를 기억하여도 된다.
어드레스 생성 회로(15)는, 송신 신호 x(t)의 전력 pi를 연산하고, 연산 결과의 전력 pi에 일의로 대응하는 어드레스를 생성한다. 또한, 상기 예와 같이 LUT(14)가 이차원 어드레스 위치에 왜곡 보상 계수를 기억하는 경우에는, 어드레스 생성 회로(15)는, 송신 신호 x(t)의 전력 pi를 연산하고, 연산 결과의 전력 pi에 일의로 대응하는 X축 방향 어드레스를 생성한다. 또한, 어드레스 생성 회로(15)는, 송신 신호 x(t)의 전력 pi와, 유지해 둔 송신 신호 x(t-1)의 전력 pi와의 차이 ΔP로 일의로 대응하는 Y축 방향 어드레스를 생성한다.
지연부(16)는, 어드레스 생성 회로(15)에 의해서 생성된 어드레스를 지연시켜 LUT(14)에 출력한다. 예를 들면, 지연부(16)는, 어드레스 생성 회로(15)로부터 입력되는 어드레스를, 송신 신호 x(t)가 어드레스 생성 회로(15)에 입력되고 나서 피드백 신호 y(t)가 감산기(20)에 입력될 때까지의 시간만큼 지연시킨 후, LUT(14)에 출력한다.
여기서, 어드레스 생성 회로(15)로부터 LUT(14)에 입력되는 어드레스는, 승산기(11)에 이용되는 왜곡 보상 계수의 판독 어드레스로 된다. 구체적으로는, LUT(14)는, 어드레스 생성 회로(15)로부터 입력되는 어드레스에 대응하는 왜곡 보상 계수를 직교 좌표 변환부(25)에 출력한다. 그리고, 승산기(11)는, 송신 신호 x(t)에, 직교 좌표 변환부(25)에 의해서 극좌표계 신호로부터 직교 좌표계 신호로 변환된 왜곡 보상 계수를 승산함으로써 왜곡 보상 처리를 행한다.
또한, 지연부(16)로부터 LUT(14)에 입력되는 어드레스는, 후술하는 가산기(24)에 의해서 왜곡 보상 계수가 기입되는 기입 어드레스로 된다. 또한, 기입 어드레스는, 상기의 판독 어드레스와 마찬가지의 어드레스이다. 지연부(16)에 의해서 LUT(14)에 어드레스를 입력하는 시간을 지연시키는 이유는, 후술하는 감산기(20), 승산기(22) 등이 갱신값으로 되는 왜곡 보상 계수를 연산하는 시간을 필요로 하기 때문이다.
지연부(17)는, 송신 신호 x(t)가 입력되고 나서 피드백 신호 y(t)가 감산기(20)에 입력될 때까지의 지연 시간을 송신 신호 x(t)에 부가한다. 예를 들면, 지연부(17)는, 전력 증폭기(12)에서의 지연 시간 D1과, 귀환계(13)의 지연 시간 D2를 가산한 지연 시간 D=D1+D2를 송신 신호 x(t)에 부가한다.
또한, 도 4에 도시한 바와 같이, 무선 장치(100)는, 극좌표 변환부(18)와, 극좌표 변환부(19)와, 감산기(20)와, 정규화부(21)와, 승산기(22)와, 지연부(23)와, 가산기(24)를 갖는다. 극좌표 변환부(18), 극좌표 변환부(19), 감산기(20), 정규화부(21), 승산기(22), 가산기(24)는, 예를 들면 도 3에 도시한 왜곡 보상 계수 연산부(133)에 대응한다. 또한, 감산기(20)는, 예를 들면 도 1에 도시한 산출부(5)에 대응하고, 정규화부(21)는, 도 1에 도시한 정규화부(6)에 대응한다.
극좌표 변환부(18)는, 지연부(17)로부터 입력되는 직교 좌표계의 송신 신호 x(t)를 극좌표계 신호로 변환한다. 그리고, 극좌표 변환부(18)는, 극좌표계 신호로 변환한 송신 신호를 감산기(20)에 출력한다.
극좌표 변환부(19)는, 귀환계(13)로부터 입력되는 직교 좌표계의 피드백 신호 y(t)를 극좌표계 신호로 변환한다. 그리고, 극좌표 변환부(19)는, 극좌표계 신호로 변환한 피드백 신호를 감산기(20)에 출력한다.
감산기(20)는, 극좌표 변환부(18)로부터 입력되는 송신 신호와, 극좌표 변환부(19)로부터 입력되는 피드백 신호와의 차 e(t)를 산출한다. 그리고, 감산기(20)는, 송신 신호와 피드백 신호와의 차 e(t)를 정규화부(21)에 출력한다.
정규화부(21)는, 극좌표 변환부(18)로부터 입력되는 송신 신호에 기초하여, 감산기(20)로부터 입력되는 송신 신호와 피드백 신호와의 차 e(t)를 정규화한다. 구체적으로는, 정규화부(21)는, 차 e(t)의 전력을 송신 신호의 전력에 의해 제산한다. 예를 들면, 극좌표 변환부(18)로부터 입력되는 송신 신호 x(t)가 「r∠θ」인 경우에는, 정규화부(21)는, 송신 신호 「r∠θ」의 진폭 성분인 「r」에 의해 차 e(t)의 전력을 제산한다. 그리고, 정규화부(21)는, 제산 결과를 승산기(22)에 출력한다. 또한, 이하에서는, 정규화부(21)로부터 승산기(22)에 출력되는 신호를 「e(t)/r」로 표기하는 경우가 있다.
승산기(22)는, 정규화부(21)로부터 입력되는 정규화된 오차 신호 e(t)/r에, 스텝 사이즈 파라미터 μ를 승산한다. 이러한 스텝 사이즈 파라미터 μ는, 왜곡 보상 계수를 서서히 갱신시키기 위한 값이며, 왜곡 보상 계수의 갱신율을 나타낸다.
지연부(23)는, LUT(14)로부터 출력되는 왜곡 보상 계수 h(i)에 지연 시간 D를 부가한다. 이러한 지연 시간 D는, 상기의 지연부(17)에 의해서 송신 신호 x(t)에 부가되는 지연 시간 D와 마찬가지이다.
가산기(24)는, 승산기(22)로부터 출력되는 값 μㆍe(t)/r과, 지연부(23)로부터 출력되는 왜곡 보상 계수 h(i)를 가산한다. 이에 의해, 가산기(24)는, LUT(14)에 기억되어 있는 왜곡 보상 계수 h(i)의 갱신값으로 되는 왜곡 보상 계수를 얻는다. 그리고, 가산기(24)는, 지연부(16)로부터 LUT(14)에 입력되는 기입 어드레스가 나타내는 위치에, 왜곡 보상 계수의 갱신값을 저장한다.
[실시예 2에 따른 무선 장치에 의한 왜곡 보상 계수 갱신 처리 수순]
다음으로, 도 5를 이용하여, 실시예 2에 따른 무선 장치(100)에 의한 왜곡 보상 계수 갱신 처리의 수순에 대해서 설명한다. 도 5는, 실시예 2에 따른 무선 장치(100)에 의한 왜곡 보상 계수 갱신 처리 수순을 나타내는 플로우차트이다. 또한, 이하에서는, 도 2 및 도 3에 도시한 각 부에 의한 왜곡 보상 계수 갱신 처리에 대해서 설명한다.
도 5에 도시한 바와 같이, 무선 장치(100)의 S/P 변환기(120)는, 송신 신호를 왜곡 보상부(130)의 프리 디스토션부(132) 및 왜곡 보상 계수 연산부(133)에 입력한다(스텝 S101).
계속해서, 왜곡 보상부(130)의 프리 디스토션부(132)는, S/P 변환기(120)로부터 입력되는 입력 신호의 전력에 대응하는 왜곡 보상 계수를 왜곡 보상 계수 기억부(131)로부터 취득하고, 취득한 왜곡 보상 계수를 이용하여 입력 신호에 대하여 왜곡 보상 처리를 행한다(스텝 S102). 왜곡 보상부(130)에 의해서 왜곡 보상 처리가 행해진 송신 신호는, 전력 증폭기(180)에 입력된다. 그리고, 전력 증폭기(180)에 의해서 전력 증폭이 행해진 송신 신호는, 안테나(191)를 통하여 공중으로 방사됨과 함께, 왜곡 보상부(130)의 왜곡 보상 계수 연산부(133)에 피드백된다.
왜곡 보상 계수 연산부(133)는, S/P 변환기(120)로부터 입력되는 입력 신호와, 피드백 신호와의 차를 산출한다(스텝 S103). 계속해서, 왜곡 보상 계수 연산부(133)는, 입력 신호의 전력에 기초하여, 입력 신호와 피드백 신호와의 차를 정규화한다(스텝 S104). 예를 들면, 왜곡 보상 계수 연산부(133)는, 입력 신호와 피드백 신호와의 차를 입력 신호의 전력에 의해 제산한다.
계속해서, 왜곡 보상 계수 연산부(133)는, 정규화 후의 오차 신호에 스텝 사이즈 파라미터 μ를 승산하고, 이러한 승산 결과에, 왜곡 보상 계수 기억부(131)에 기억되어 있는 왜곡 보상 계수를 가산함으로써 왜곡 보상 계수의 갱신값을 연산한다(스텝 S105). 이 때, 왜곡 보상 계수 연산부(133)는, 왜곡 보상 계수 기억부(131)로부터 입력 신호의 전력에 대응하는 왜곡 보상 계수를 취득한다.
계속해서, 왜곡 보상 계수 연산부(133)는, 입력 전력에 대응하는 왜곡 보상 계수 기억부(131)의 왜곡 보상 계수를 스텝 S105에서 연산한 왜곡 보상 계수의 갱신값으로 갱신한다(스텝 S106).
[실시예 2의 효과]
상술해 온 바와 같이, 실시예 2에 따른 무선 장치(100)는, 전력 증폭기(180)(전력 증폭기(12))에 입력하는 신호의 전력과, 전력 증폭기(180)로부터 출력되는 출력 신호의 전력과의 오차를 입력 신호의 전력에 의해 정규화한다. 즉, 무선 장치(100)는, 입력 신호의 전력이 큰 경우에는, 큰 값의 전력에 의해 오차를 정규화하고, 입력 신호의 전력이 작은 경우에는, 작은 값의 전력에 의해 오차를 정규화할 수 있다. 이에 의해, 실시예 2에 따른 무선 장치(100)는, 입력 신호의 전력이 큰 경우라도, 왜곡 보상 계수의 변동량을 작게 할 수 있고, 입력 신호의 전력이 작은 경우라도, 왜곡 보상 계수가 갱신되지 않게 되는 것을 방지할 수 있다. 그리고, 실시예 2에 따른 무선 장치(100)는, 오차를 입력 신호의 전력으로 정규화하므로, 소규모의 회로에 의해 입력 전력에 적합한 왜곡 보상 계수 갱신 처리를 행할 수 있다.
그런데, 상기 실시예 2에서는, 도 4에, 무선 장치(100)의 상세 구성예를 나타냈지만, 무선 장치(100)의 상세 구성예는, 도 4에 도시한 예에 한정되지 않는다. 도 6～도 8에, 무선 장치(100)의 상세 구성의 다른 예를 나타낸다. 또한, 이하에서는, 이미 기재한 구성 부위와 마찬가지의 기능을 갖는 부위에는 동일 부호를 붙이는 것으로 하여, 그 상세한 설명을 생략한다.
도 6에 도시한 무선 장치(200)는, 도 4에 도시한 무선 장치(100)와 비교하여, 정규화부(21) 대신에 정규화부(31)를 갖는다. 정규화부(31)는, 승산기(22)에 의해서, 입력 신호와 피드백 신호와의 차 e(t)에 스텝 사이즈 파라미터 μ가 승산된 신호 μㆍe(t)를 정규화한다. 이와 같이, 무선 장치(200)는, 스텝 사이즈 파라미터 μ가 승산된 오차 신호를 정규화하여도 된다.
도 7에 도시한 무선 장치(300)는, 도 4에 도시한 무선 장치(100)와 비교하여, 정규화부(21) 대신에 정규화부(41)를 갖는다. 정규화부(41)는, 극좌표 변환부(19)로부터 입력되는 피드백 신호에 기초하여, 감산기(20)로부터 입력되는 송신 신호와 피드백 신호와의 차 e(t)를 정규화한다. 예를 들면, 정규화부(41)는, 감산기(20)로부터 입력되는 송신 신호와 피드백 신호와의 차 e(t)를 피드백 신호의 전력에 의해 제산한다. 이와 같이, 무선 장치(300)는, 피드백 신호의 전력에 기초하여, 정규화하여도 된다.
도 8에 도시한 무선 장치(400)는, 도 7에 도시한 무선 장치(300)와 비교하여, 정규화부(41) 대신에 정규화부(51)를 갖는다. 정규화부(51)는, 극좌표 변환부(19)로부터 입력되는 피드백 신호에 기초하여, 승산기(22)로부터 입력되는 신호 μㆍe(t)를 정규화한다. 이와 같이, 무선 장치(400)는, 피드백 신호의 전력에 기초하여, 스텝 사이즈 파라미터 μ가 승산된 오차 신호를 정규화하여도 된다.
또한, 상기 문서 중이나 도면 중에서 나타낸 처리 수순, 제어 수순, 구체적 명칭, 각종의 데이터나 파라미터를 포함하는 정보(예를 들면, 도 5 등)에 대해서는, 특기하는 경우를 제외하고 임의로 변경할 수 있다.
1 : 무선 장치
2 : 전력 증폭기
3 : 기억부
4 : 왜곡 보상부
5 : 산출부
6 : 정규화부
7 : 갱신부
11 : 승산기
12 : 전력 증폭기
13 : 귀환계
14 : LUT
15 : 어드레스 생성 회로
16, 17, 23 : 지연부
18, 19 : 극좌표 변환부
20 : 감산기
21, 31, 41, 51 : 정규화부
22 : 승산기
24 : 가산기
25 : 직교 좌표 변환부
100, 200, 300, 400 : 무선 장치
110 : 송신 신호 발생 장치
120 : S/P 변환기
130 : 왜곡 보상부
131 : 왜곡 보상 계수 기억부
132 : 프리 디스토션부
133 : 왜곡 보상 계수 연산부
141 : D/A 변환기
142 : A/D 변환기
150 : 기준 반송파 출력부
161 : 직교 변조기
162 : 직교 검파기
171, 172 : 주파수 변환기
180 : 전력 증폭기
190 : 방향성 결합기
191 : 안테나

Claims (6)

  1. 입력되는 신호의 전력을 증폭하는 전력 증폭기와,
    상기 전력 증폭기에 입력되는 입력 신호의 전력에 대응지어, 상기 전력 증폭기에서 발생하는 왜곡을 보상하기 위한 왜곡 보상 계수를 기억하는 기억부와,
    상기 전력 증폭기에 입력되는 입력 신호의 전력에 대응하는 왜곡 보상 계수를 상기 기억부로부터 취득하고, 취득한 왜곡 보상 계수를 이용하여 그 입력 신호에 대하여 왜곡 보상 처리를 행하는 왜곡 보상부와,
    상기 전력 증폭기에 입력되는 입력 신호의 전력과, 상기 전력 증폭기로부터 출력되는 출력 신호의 전력과의 오차를 산출하는 산출부와,
    상기 산출부에 의해서 산출된 오차를 상기 입력 신호의 전력 또는 상기 출력 신호의 전력에 기초하여 정규화하는 정규화부와,
    상기 정규화부에 의해서 정규화된 후의 오차를 이용하여, 상기 입력 신호의 전력에 대응지어 상기 기억부에 기억되어 있는 왜곡 보상 계수를 갱신하는 갱신부
    를 구비한 것을 특징으로 하는 무선 장치.
  2. 제1항에 있어서,
    상기 산출부에 의해서 산출된 오차에 왜곡 보상 계수의 갱신율을 승산하는 승산부를 더 구비하고,
    상기 정규화부는, 상기 승산부에 의한 승산 결과를 상기 입력 신호의 전력 또는 상기 출력 신호의 전력에 기초하여 정규화하는 것을 특징으로 하는 무선 장치.
  3. 제1항에 있어서,
    상기 정규화부에 의해서 정규화된 후의 오차에 왜곡 보상 계수의 갱신율을 승산하는 승산부를 더 구비하고,
    상기 갱신부는, 상기 승산부에 의해서 승산된 후의 오차를 이용하여, 상기 입력 신호의 전력에 대응지어 상기 기억부에 기억되어 있는 왜곡 보상 계수를 갱신하는 것을 특징으로 하는 무선 장치.
  4. 제1항에 있어서,
    상기 정규화부는, 상기 산출부에 의해서 산출된 오차를 상기 입력 신호의 전력 또는 상기 출력 신호의 전력에 의해 제산하는 것을 특징으로 하는 무선 장치.
  5. 전력 증폭기에 입력되는 입력 신호의 전력에 대응지어, 상기 전력 증폭기에서 발생하는 왜곡을 보상하기 위한 왜곡 보상 계수를 기억하는 기억부와,
    상기 전력 증폭기에 입력되는 입력 신호의 전력에 대응하는 왜곡 보상 계수를 상기 기억부로부터 취득하고, 취득한 왜곡 보상 계수를 이용하여 그 입력 신호에 대하여 왜곡 보상 처리를 행하는 왜곡 보상부와,
    상기 전력 증폭기에 입력되는 입력 신호의 전력과, 상기 전력 증폭기로부터 출력되는 출력 신호의 전력과의 오차를 산출하는 산출부와,
    상기 산출부에 의해서 산출된 오차를 상기 입력 신호의 전력 또는 상기 출력 신호의 전력에 기초하여 정규화하는 정규화부와,
    상기 정규화부에 의해서 정규화된 후의 오차를 이용하여, 상기 입력 신호의 전력에 대응지어 상기 기억부에 기억되어 있는 왜곡 보상 계수를 갱신하는 갱신부
    를 구비한 것을 특징으로 하는 왜곡 보상 장치.
  6. 전력 증폭기에 의한 신호의 왜곡을 보상하는 왜곡 보상 방법으로서,
    전력 증폭기에 입력되는 입력 신호의 전력에 대응지어 상기 전력 증폭기에서 발생하는 왜곡을 보상하기 위한 왜곡 보상 계수를 기억하는 기억부로부터, 상기 전력 증폭기에 입력되는 입력 신호의 전력에 대응하는 왜곡 보상 계수를 취득하고, 취득한 왜곡 보상 계수를 이용하여 그 입력 신호에 대하여 왜곡 보상 처리를 행하는 왜곡 보상 스텝과,
    상기 전력 증폭기에 입력되는 입력 신호의 전력과, 상기 전력 증폭기로부터 출력되는 출력 신호의 전력과의 오차를 산출하는 산출 스텝과,
    상기 산출 스텝에 의해서 산출된 오차를 상기 입력 신호의 전력 또는 상기 출력 신호의 전력에 기초하여 정규화하는 정규화 스텝과,
    상기 정규화 스텝에 의해서 정규화된 후의 오차를 이용하여, 상기 입력 신호의 전력에 대응지어 상기 기억부에 기억되어 있는 왜곡 보상 계수를 갱신하는 갱신 스텝
    을 실행하는 것을 특징으로 하는 왜곡 보상 방법.
KR1020110017405A 2010-03-12 2011-02-25 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법 Expired - Fee Related KR101196584B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010056587A JP5672728B2 (ja) 2010-03-12 2010-03-12 無線装置、歪補償装置及び歪補償方法
JPJP-P-2010-056587 2010-03-12

Publications (2)

Publication Number Publication Date
KR20110103329A KR20110103329A (ko) 2011-09-20
KR101196584B1 true KR101196584B1 (ko) 2012-11-02

Family

ID=44201303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110017405A Expired - Fee Related KR101196584B1 (ko) 2010-03-12 2011-02-25 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법

Country Status (4)

Country Link
US (1) US8311493B2 (ko)
EP (1) EP2367283B1 (ko)
JP (1) JP5672728B2 (ko)
KR (1) KR101196584B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130044836A1 (en) * 2011-08-18 2013-02-21 Vyycore Ltd. Device and method for pre-distorting and amplifying a signal based on an error attribute
US20130113559A1 (en) * 2011-11-08 2013-05-09 Vyycore Ltd. Device and method for pre-distorting and amplifying a signal based on an error attribute
JP6221518B2 (ja) * 2013-05-24 2017-11-01 富士通株式会社 電力増幅装置、送信機および電力増幅装置制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111401A (ja) 2000-10-03 2002-04-12 Fujitsu Ltd 信号の歪補償装置および歪補償方法
JP2003142959A (ja) 2001-10-31 2003-05-16 Fujitsu Ltd 歪補償装置及び歪補償方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100326176B1 (ko) 1998-08-06 2002-04-17 윤종용 이동통신시스템의전력증폭장치및방법
JP2001268149A (ja) * 2000-03-17 2001-09-28 Matsushita Electric Ind Co Ltd アダプティブプリディストーション歪補償装置及びアダプティブプリディストーション歪補償方法
US6940919B2 (en) 2001-04-16 2005-09-06 Northrop Grumman Corporation Bandpass predistortion method and apparatus for radio transmission
US7058369B1 (en) * 2001-11-21 2006-06-06 Pmc-Sierra Inc. Constant gain digital predistortion controller for linearization of non-linear amplifiers
JP2003198272A (ja) 2001-12-25 2003-07-11 Anten Corp フィードフォワード増幅器
US7340265B2 (en) * 2002-02-28 2008-03-04 Atheros Communications, Inc. Method and apparatus for transient frequency distortion compensation
JP3874688B2 (ja) * 2002-03-29 2007-01-31 富士通株式会社 歪補償装置
EP1511181B1 (en) * 2002-05-31 2009-12-09 Fujitsu Limited Distortion compensator
DE10301499A1 (de) * 2003-01-16 2004-07-29 Siemens Ag Schaltungsanordnung für ein Multimode-Mobiltelefon zum Senden/Empfangen von Signalen in/aus verschiedene/n Mobilfunknetze/n
JP4374963B2 (ja) * 2003-09-26 2009-12-02 三菱電機株式会社 適応型プリディストータ
JP4641715B2 (ja) * 2003-11-14 2011-03-02 富士通株式会社 歪補償装置及び無線基地局
US7915954B2 (en) * 2004-01-16 2011-03-29 Qualcomm, Incorporated Amplifier predistortion and autocalibration method and apparatus
US7342976B2 (en) * 2004-01-27 2008-03-11 Crestcom, Inc. Predistortion circuit and method for compensating A/D and other distortion in a digital RF communications transmitter
EP1791310B1 (en) * 2004-09-13 2011-07-13 Mitsubishi Electric Corporation Distortion compensating apparatus
JP4652091B2 (ja) 2005-03-16 2011-03-16 富士通株式会社 歪補償装置
JP4308163B2 (ja) * 2005-03-22 2009-08-05 富士通株式会社 歪補償装置
KR100856615B1 (ko) 2007-03-13 2008-09-03 미쓰비시덴키 가부시키가이샤 왜곡 보상 장치
JP5157479B2 (ja) 2008-01-28 2013-03-06 富士通株式会社 歪補償装置及びこれを備えた電力増幅装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111401A (ja) 2000-10-03 2002-04-12 Fujitsu Ltd 信号の歪補償装置および歪補償方法
JP2003142959A (ja) 2001-10-31 2003-05-16 Fujitsu Ltd 歪補償装置及び歪補償方法

Also Published As

Publication number Publication date
KR20110103329A (ko) 2011-09-20
EP2367283B1 (en) 2013-11-06
EP2367283A1 (en) 2011-09-21
US8311493B2 (en) 2012-11-13
JP2011193156A (ja) 2011-09-29
JP5672728B2 (ja) 2015-02-18
US20110221525A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
US7430250B2 (en) Distortion compensating apparatus
JP5811929B2 (ja) 無線装置、歪補償方法、及び歪補償プログラム
JP4308163B2 (ja) 歪補償装置
US8933752B2 (en) Power amplifier apparatus, distortion compensation coefficient updating method, and transmission apparatus
JP5505001B2 (ja) 歪補償装置、増幅装置、送信装置および歪補償方法
KR101197394B1 (ko) 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법
US9337783B2 (en) Distortion compensation apparatus and distortion compensation method
KR101196584B1 (ko) 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법
JP4619827B2 (ja) 歪補償装置
US8798197B2 (en) Distortion compensation amplifier device and distortion compensation method
US8897391B2 (en) Distortion compensator and distortion compensation method
KR100939882B1 (ko) 왜곡 보상 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110225

PA0201 Request for examination
PG1501 Laying open of application
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120420

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121019

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121025

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121025

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20151002

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160929

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20170929

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20181001

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20190927

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20201005

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20211005

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230805