JP4308163B2 - 歪補償装置 - Google Patents

歪補償装置 Download PDF

Info

Publication number
JP4308163B2
JP4308163B2 JP2005082364A JP2005082364A JP4308163B2 JP 4308163 B2 JP4308163 B2 JP 4308163B2 JP 2005082364 A JP2005082364 A JP 2005082364A JP 2005082364 A JP2005082364 A JP 2005082364A JP 4308163 B2 JP4308163 B2 JP 4308163B2
Authority
JP
Japan
Prior art keywords
distortion compensation
transmission signal
value
compensation coefficient
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005082364A
Other languages
English (en)
Other versions
JP2006270246A (ja
Inventor
英治 車古
康人 舟生
健 大庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005082364A priority Critical patent/JP4308163B2/ja
Priority to EP05254618.1A priority patent/EP1705801B1/en
Priority to US11/188,782 priority patent/US7486744B2/en
Publication of JP2006270246A publication Critical patent/JP2006270246A/ja
Application granted granted Critical
Publication of JP4308163B2 publication Critical patent/JP4308163B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3294—Acting on the real and imaginary components of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/321—Use of a microprocessor in an amplifier circuit or its control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は， 増幅前の送信信号に対して予め歪補償処理を施す前置歪補償装置に関する。
近年，無線通信において，ディジタル化による高能率伝送が多く採用されるようになっている。無線通信に多値位相変調方式を適用する場合，送信側で特に送信用電力増幅器の増幅特性を直線化して非線形歪を抑え，隣接チャネル漏洩電力を低減する技術が重要である。
また線形性に劣る増幅器を使用し電力効率の向上を図る場合は，そのために生じる非線形歪を補償する技術が必須である。
図１は従来の無線機における送信装置の一例を示すブロック図である。送信信号発生装置１はシリアルのディジタルデータ列を送出し，シリアル/パラレル変換器(Ｓ／Ｐ変換器)２はディジタルデータ列を１ビットづつ交互に振り分けて同相成分信号(Ｉ信号:In-Phase component)と直交成分信号(Ｑ信号: Quadrature component)の２系列に変換する。
Ｄ／Ａ変換器３はＩ信号，Ｑ信号のそれぞれをアナログのべ一スバンド信号に変換して直交変調器４に入力する。直交変調器４は入力されたＩ信号，Ｑ信号(送信ベースバンド信号)に，それぞれ基準搬送波８とこれを９０°移相した搬送波を乗算し，乗算結果を加算することにより直交変換を行って出力する。
周波数変換器５は直交変調信号と局部発振信号をミキシングして無線周波数に変換し，送信用電力増幅器６は周波数変換器５から出力された無線周波数信号を電力増幅して空中線(アンテナ)７より空中に放射する。
ここで，Ｗ−ＣＤＭＡ等の移動通信においては，送信装置の送信電力は１０ｍＷ〜数１０Ｗと大きく，送信用電力増幅器６の入出力特性(歪関数ｆ(ｐ)を持つ)は図２の点線で示すように非直線性になる。この非直線特性により非線形歪が発生し，送信周波数ｆ0周辺の周波数スペクトラムは図３の波線特性ａから実線ｂに示すようにサイドローブが持ち上がり，隣接チャネルに漏洩し，隣接妨害を生じる。すなわち，図２に示す非線形歪により図３に示すように，送信波が隣接周波数チャネルに漏洩する電力が大きくなってしまう。
漏洩電力の大きさを示すＡＣＰＲ(Adjacent Channel Power Ratio)は，図３のＡ-Ａ’線間のスペクトラム面積である着目チャネルの電力と，Ｂ-Ｂ’線間の隣接チャネルに漏れるスペクトラム面積である隣接漏洩電力の比である。このような漏洩電力は，他チャネルに対して雑音となり，そのチャネルの通信品質を劣化させてしまう。よって，厳しく規定されている。
漏洩電力は，例えば電力増幅器の線形領域(図２，線形領域Ｉ参照)で小さく，非線形領
域IIで大きくなる。そこで，高出力の送信用電力増幅器とするためには，線形領域Ｉを広くする必要がある。しかし，このためには実際に必要な能力以上の増幅器が必要となり，コスト及び装置サイズにおいて不利となる問題がある。そこで，送信電力の歪を補償する歪補償機能を無線装置に付することが行われている。
図４はディジタル非線形歪補償機能を備えた送信装置のブロック図である。送信信号発生装置１から送出されるディジタルデータ群(送信信号)は，Ｓ／Ｐ変換器２においてＩ信号，Ｑ信号の２系列に変換され，好ましい例としてＤＳＰ（デジタルシグナルプロセッサ）で構成される歪補償部９に入力される。
歪補償部９は，図４の下部に拡大して示すように，送信信号ｘ（ｔ）のパワーｐｉ(ｉ＝０〜１０２３)に応じた歪補償係数ｈ(pｉ)を記憶する歪補償係数記憶部９０，送信信号のパワーレベルに応じた歪補償係数ｈ(ｐｉ)を用いて送信信号に歪補償処理(プリディストーション)を施すプリディストーション部９１，更に送信信号ｘ（ｔ）と後述する直交検波器１２で復調された復調信号(フィードバック信号)ｙ（ｔ）を比較し，その差が零となるように歪補償係数ｈ(ｐｉ)を演算し，歪補償係数記憶部９０の歪補償係数を更新する歪補償係数演算部９２を備えている。
歪補償部９でプリディストーション処理を施された信号はＤ／Ａ変換器３に入力される。Ｄ／Ａ変換器３は入力されたＩ信号とＱ信号をアナログのべ一スバンド信号に変換して直交変調器４に入力する。直交変調器４は入力されたＩ信号，Ｑ信号にそれぞれ基準搬送波８とこれを９０°移相した信号を乗算し，乗算結果を加算することにより直交変調を行って出力する。
周波数変換器５は直交変調信号と局部発振信号をミキシングして周波数変換し，送信用電力増幅器６は周波数変換器５から出力された無線周波数信号を電力増幅して空中線(アンテナ)７より空中に放射する。
送信信号の一部は方向性結合器１０を通して周波数変換器１１に入力される。この周波数変換器１１で周波数変換されて直交検波器１２に入力される。直交検波器１２は送信信号にそれぞれ基準搬送波とこれを９０°移相した信号を乗算して直交検波を行い，送信側におけるベースバンドのＩ,Ｑ信号を再現してＡ／Ｄ変換器１３に入力する。
Ａ／Ｄ変換器１３は入力されたＩ,Ｑ信号をディジタル信号に変換して歪補償部９に入力する。歪補償部９の歪補償係数演算部９２によりＬＭＳ(Least Mean Square)アルゴリズムを用いた適応信号処理により歪補償前の送信信号と直交検波器１２で復調されたフィードバック信号を比較し，その差が零となるように歪補償係数ｈ(pｌ)を演算して歪補償係数記憶部９０に記憶された係数を更新する。以後，上記動作を繰り返すことにより，送信用電力増幅器６の非線形歪を抑えて隣接チャネル漏洩電力を低減する。
図４における歪補償部９の実施例構成として図５に示すような適応ＬＭＳによる歪補償処理を行う場合の構成例が，例えば特許文献１に記載されている。
図５において，図４のプリディストーション部９１は，乗算器１５ａが対応し，送信信号ｘ（ｔ）に歪補償係数ｈn-1(p)を乗算する。図４の送信用電力増幅器６は，歪関数ｆ(p)を有する歪みデバイス１５ｂとして対応されている。
また，図４における送信用電力増幅器１５ｂからの出力信号を帰還する周波数変換器１１，直交検波器１２及びＡ／Ｄ変換器１３を含む部分は，図５において，帰還系１５ｃとして示されている。
さらに，図５では図４における歪補償係数記憶部９０をルックアップテーブル（ＬＵＴ）１５ｅにより構成している。ルックアップテーブル１５ｅに格納された歪補償係数に対する更新値を生成する図４の歪補償係数演算部９２は歪補償係数演算部１６により構成される。
かかる図５に示す構成の歪補償装置において，ルックアップテーブル１５ｅは，送信信号ｘ（ｔ）の離散的な各パワーに対応する２次元アドレス位置に，歪デバイス１５ｂである送信用電力増幅器６の歪みを打ち消すための歪補償係数を記憶している。
送信信号ｘ（ｔ）が入力されると、アドレス生成回路１５ｄは、送信信号ｘ（ｔ）のパワーｐ(＝ｘ2(t))を演算し，演算された送信信号ｘ（ｔ）のパワーｐ(＝ｘ2(t))に一意に対応する一次元方向，例えばＸ軸方向アドレスを生成する。同時にアドレス生成回路１５ｄに記憶されている先の時点（ｔ−１）の送信信号ｘ（ｔ−１）のパワーｐ1(＝ｘ2(t−１)との差ΔＰを求め，これに一意に対応する他方の次元方向，例えばＹ軸方向アドレスを生成する。
したがって，アドレス生成回路１５ｄからＸ軸方向アドレスＰとＹ軸方向アドレスΔＰで特定されるルックアップテーブル１５ｅの記憶位置を読み出しアドレスの指定情報（ＡＲ）として出力する。
そして、この読み出しアドレスに格納された歪補償係数ｈn-1(ｐ)がルックアップテーブル１５ｅから読み出され、乗算器１５ａにおける歪補償処理に利用される。
一方，ルックアップテーブル１５ｅに格納した歪補償係数の更新のための更新値は、歪補償係数演算部１６により演算される。すなわち，歪補償係数演算部１６は，共役複素信号出力部１５ｆ及び乗算器１５ｈ〜１５ｊを有して構成される。減算器１５gにより，送信信号ｘ（ｔ）と帰還復調信号ｙ（ｔ）との差e(t)を出力する。乗算器１５ｈは，歪補償係数ｈn-1(ｐ)とｙ*(t)の乗算を行い，出力ｕ*(t)（＝ｈn-1(ｐ) ｙ*(t)）を得る。乗算器１５ｉは，減算器１５gの差出力ｅ(t)とｕ*(t)との乗算を行う。乗算器１５ｊは，ステップサイズパラメータμと乗算器１５ｉの出力を乗算する。
ついで，加算器１５ｋは，歪補償係数ｈn-1(ｐ)と乗算器１５ｊの出力μｅ(t) ｕ*(t)を加算し，ルックアップテーブル１５ｅの更新値を得る。この更新値は、アドレス生成回路１５ｄが送信信号のパワーｐ(＝ｘ2(t))に対応するアドレスとして，Ｘ軸方向アドレスとＹ軸方向アドレスで特定される書き込みアドレス（ＡＷ）に記憶される。
尚、先に説明した読み出しアドレス（ＡＲ）と書き込みアドレス（ＡＷ）は同じアドレスであるが、更新値を得るまでに演算時間等が必要とされるため、遅延部１５ｍにより、読み出しアドレスを遅延させて書き込みアドレスとして用いている。
遅延部１５ｍ,１５ｎ,１５ｐは，送信信号ｘ（ｔ）が入力してから帰還復調信号ｙ（ｔ）が減算器１５ｇに入力するまでの遅延時間Ｄを送信信号に付加する。遅延部１５ｍ,１５ｎ,１５ｐに設定する遅延時間Ｄは，例えば，送信用電力増幅器１５ｂにおける遅延時間をＤO，帰還系１５ｃの遅延時間をＤ1とすれば，Ｄ＝Ｄ0＋Ｄ1を満足するように決定する。
上記構成により，以下に示す演算が行われる。
ｈn(ｐ)＝ｈn-1(ｐ)＋μｅ(t)ｕ*(t)
ｅ(t)＝ｘ（ｔ）−ｙ（ｔ）
ｙ（ｔ）＝ｈn-1(ｐ)ｘ（ｔ）ｆ(ｐ)
ｕ*(t)＝ｘ（ｔ）ｆ(ｐ)＝ｈn-1(ｐ) ｙ*(t)
ｐ＝｜ｘ（ｔ）｜2
ただし，ｘ，ｙ，ｆ，ｈ，ｕ，ｅは複素数，＊は共役複素数である。
上記演算処理を行うことにより，送信信号ｘ（ｔ）と帰還復調信号ｙ（ｔ）の差信号ｅ(t)が最小となるように歪補償係数ｈ(ｐ)が更新され，最終的に最適の歪補償係数値に収束し，送信用電力増幅器６の歪が補償される。
ＰＣＴ国際公開 ＷＯ２００３／１０３１６３号公報
ここで，上記の演算において，ステップサイズパラメータμは，参照信号である送信信号ｘ（ｔ）とフィードバック信号である帰還復調信号ｙ（ｔ）との誤差成分ｅ(t)が歪補償係数の更新値に与える影響度を決定するが，その値は従来システムでは，固定値に設定されていた。
本発明者は、図５に示す歪補償器の構成において，歪デバイスである送信用電力増幅器１５ｂからの出力をスペクトルアナライザに入力し，周波数をスイープしてその出力を観察してみた。その際に、得られた結果が図６、図７である。図６，図７に示す例では４つの周波数帯（チャネル）の送信信号のレベルを変えて観察している。
図６は，送信信号のレベルが大きい（43dB）時のスペクトルアナライザの出力スペクトラム波形であり，更に図６Ａはステップサイズパラメータμを１／１０２４とし，図６Ｂはステップサイズパラメータμを１／１６とした時のスペクトラム波形である。
図７は，送信信号のレベルが小さい（27dB）時のスペクトルアナライザのスペクトラム波形であり，更に図７Ａはステップサイズパラメータμを１／１０２４とし，図７Ｂはステップサイズパラメータμを１／１６とした時のスペクトラム波形である。
この図６，図７から，送信信号のレベルとステップサイズパラメータμとの関係が，歪補償係数に影響を与えることが分かった。図６において，送信信号のレベル
が大きい時にステップサイズパラメータμを大きくすると（図６Ｂ参照），外乱要素（位相回転やＡ／Ｄ変換器等の量子化誤差）の影響が大きくなり立ち上がりパルスが多くなる。このために誤差演算時における補償係数を発散してしまうという傾向になる。
反対に，送信信号のレベルが小さい時にステップサイズパラメータμを小さくすると，検出した微少な誤差が消されてしまい，適切な補償係数の更新が行われないという問題がある（図７Ａ参照）。
したがって，本発明の目的は，これらの結果を踏まえて、歪補償特性の更なる改善を図った歪補償器を提供することにある。
上記の課題を達成する本発明に従う歪補償装置の第１の態様は，指定された書き込みアドレスに歪補償係数を記憶し、指定された読み出しアドレスに記憶している歪み補償係数を出力する記憶部と、前記記憶部から出力された歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と，前記歪補償処理の前の送信信号と増幅器による増幅後の送信信号との誤差成分に基づいて前記歪補償係数の更新値を演算する歪補償部とを供え，
前記歪補償部は，更に、前記歪補償係数の更新値を演算する際に，前記誤差成分が前記更新値に与える影響度を変更する制御を行う機能を備えたことを特徴とする。
上記の課題を達成する本発明に従う歪補償装置の第２の態様は，第１の態様において，前記影響度の変更は、前記誤差成分に乗算されるパラメータの大きさの変更により実現され、前記歪補償部は，前記歪補償処理の前の送信信号又は，前記増幅器による増幅後の送信信号の積分値に対応させてパラメータを予め記憶するメモリと，前記歪補償処理の前の送信信号又は，前記増幅器による増幅後の送信信号の積分値を生成する積分器と，前記積分器の出力に対応するパラメータを前記メモリから読み出す制御手段を有し，前記積分値に対応するパラメータは，前記積分値が大きくなるほど小さくなる値に設定されていることを特徴とする。
上記の課題を達成する本発明に従う歪補償装置の第３の態様は，第２の態様において，前記積分値が所定値以下であるとき，前記制御手段は，前記パラメータの値を０に設定することを特徴とする。
上記の課題を達成する本発明に従う歪補償装置の第４の態様は，第１の態様において，前記影響度の変更は、前記誤差成分に乗算されるパラメータの大きさの変更により実現され、 前記増幅器による増幅後の送信信号をファーストフーリエ変換するファーストフーリエ変換回路と，前記ファーストフーリエ変換回路の出力に基づき最適なパラメータの値を設定する制御手段を有し，前記制御手段は，前記パラメータの大きさを１／２nで表すとき，前記ｎ値を±１ずつ変化させ，歪補償係数更新後の前記ファーストフーリエ変換回路の出力におけるノイズフロアの電力量の小さくなる方向に前記ｎ値を変化させることを特徴とする。
上記の課題を達成する本発明に従う歪補償装置の第５の態様は，第４の態様において，前記制御手段は，前記ノイズフロアの電力量が変わらないときは，パラメータの値の小さい方を選択することを特徴とする。
本発明の特徴は，以下に図面に従い説明される発明の実施の形態例から更に明らかになる。
本発明によれば，歪補償特性の改善が図られる。
以下に図面に従い本発明の実施の形態例を説明する。なお，実施の形態例は本発明の理解のためのものであり，本発明の技術的範囲がこれに限定されるものではない。
［第１の実施例］
図８は，本発明を適用した歪補償装置の第１の実施例構成ブロック図である。図５の従来例構成と同様の機能を有する部位には同じ参照番号を付している。したがって，図５と同様部位についての更なる説明は省略する。以下，他の実施例についても同様である。
図８において、特徴としてステップサイズパラメータμ（誤差成分が更新値に与える影響度を可変するためのパラメータ）を適応的に可変設定する（変更制御する機能を有する）制御ブロック３０を有している。
制御ブロック３０は，バス３１に接続された，制御手段としてのＣＰＵ３２及び不揮発性メモリ３３を有する。さらに，歪補償係数生成回路１６は，図５における回路と同様に動作するが，図８に示す実施の形態例では，乗算器１５ｊにより乗算器１５ｈの出力と乗算されるステップサイズパラメータμが，制御ブロック３０から供給される構成である。
そして，制御ブロック３０から供給されるステップサイズパラメータμは，ＣＰＵ３２により，不揮発性メモリ３３に格納されたテーブルを参照して積分器２０の出力に対応する値が選択出力される。
すなわち，積分器２０は，参照信号即ち送信信号ｘ（ｔ）又は，帰還信号ｙ（ｔ）を積分し，所定期間毎（歪補償係数演算時毎）の積分値として出力する。一方，制御ブロック３０内のバス３１に接続された不揮発性メモリ３３には積分器２０における積分値と対応するステップサイズパラメータμの値を予め書込み，保存している。
したがって，ＣＰＵ３２は，積分器２０の出力を読み取り，これに対応する大きさのステップサイズパラメータμを不揮発性メモリ３３に保持されるテーブルから読み出し，乗算器１５ｊに入力する。
不揮発性メモリ３３に格納されるテーブルに保持されるステップサイズパラメータμの大きさは，積分器２０の出力の大きさが大きい程，従って，帰還信号ｙ（ｔ）又は，参照信号ｘ（ｔ）のレベルが大きい程，小さい値に設定されている。これにより，図６Ａに示した関係が維持できる。
反対に，積分器２０の出力が余り小さい値となる即ち，帰還信号ｙ（ｔ）又は，参照信号ｘ（ｔ）の値が小さいと，Ａ／Ｄ変換器（図４のＡ／Ｄ変換器１３参照）による量子化誤差等により歪補償係数誤差が大きくなり，正しい歪補償係数の更新ができなくなる。
したがって，かかる場合は，ステップサイズパラメータμを“０”に設定する。これにより，乗算器１５ｊの出力は“０”となり，加算器１５ｋの出力は，先に読み出した歪補償係数ｈn-1（ｐ）をそのまま出力することになるので，ルックアップテーブル１５ｅに記憶されている歪補償係数は更新されない。このことは，送信信号ｘ（ｔ）のレベルが小さい場合は，生じる歪も小さいので歪補償係数の更新は不要であることと意義的に同じになる。
［第２の実施例］
図９は，本発明を適用した歪補償装置の第２の実施例構成ブロック図である。図８の第１の実施例に対して，積分器２０に代えファーストフーリエ変換（ＦＦＴ：Fast Fourier Transform）回路２１を備えている。
この実施例における処理は，ステップサイズパラメータμの値を振ることにより最適なμ値を決定する方法である。
すなわち，ステップサイズパラメータμの値を１／２nで表すとき，ＣＰＵ３２により“ｎ”の値を定期的に＋１または，−１ずつ変化させる。その変化の都度ＦＦＴ回路（Fast Fourier Transform）２１の出力のノイズフロア（例えば，図６Ａの○で囲んだΔ５Ｍの範囲）の電力量を求める。
そして，ＣＰＵ３２は，この電力量が小さくなる方向即ち，前記“ｎ”の値を＋１または，−１に変化する方向を選択する。さらに，“ｎ”の値を変化させ，前記ノイズフロアの電力量が殆ど変化しない状態を検知したときは，更新係数の発散を防ぐために，ステップサイズパラメータμの値の小さい方（ステップサイズパラメータμの値を１／２nで表しているので，“ｎ”の値を＋１方向に変化する場合は変化後のμの値，−１方向に変化する場合は変化前のμ値）を選択する。
［第３の実施例］
図１０は，本発明を適用した歪補償装置の第３の実施例構成ブロック図である。他の実施例構成と同様の機能を有する部位には同じ参照番号を付している。
図１０において、特徴として，減算器１５ｇにより求められる参照信号である送信信号ｘ（ｔ）と帰還信号ｙ（ｔ）との差分即ち，誤差信号ｅ（ｔ）を入力する誤差平均回路２２を有している。
誤差平均回路２２は，減算器１５ｇにより求められた誤差信号を入力して誤差信号の振幅平均値を演算出力する。
ここで，誤差信号は，ノイズと等価に考えることができ，一般的に送信信号が大きいほどノイズレベルも大きくなる。したがって，図６，図７により説明した送信信号レベルとステップサイズパラメータμの関係を考慮して，ノイズの平均レベル即ち，誤差信号の振幅平均値を演算し，誤差信号の振幅平均値に対応する値の逆数値をステップサイズパラメータμとする。
これにより、誤差信号の振幅平均値が小さいほど、ステップサイズパラメータは大きな値となり、誤差信号の振幅平均が大きいほど、ステップサイズパラメータは小さな値となり、誤差信号の振幅が小さいために歪補償係数がほとんど更新されなかったり、逆に、誤差信号の振幅が大きいために歪補償係数が発散してしまうといったことを抑制することができる。
このために制御ブロック３０内の不揮発性メモリ３３に，誤差信号の振幅平均値に対応する値の逆数値をステップサイズパラメータμとして予めテーブル化しておく。ＣＰＵ３２は，誤差平均回路２２の振幅平均値出力を読み取り，これに対応する大きさのステップサイズパラメータμを不揮発性メモリ３３に保持されるテーブルから読み出し，乗算器１５ｊに入力する。
この実施例方法によって，誤差信号の振幅平均値即ち，ノイズの平均レベルを基準に更新する歪補正係数を生成することが可能である。したがって，歪補正係数が発散してしまうこと及び，微少な誤差成分が“０”にされてしまうことを防ぐことができる。
ここで，上記第１〜第３の各実施例において，一般的に送信開始時や，送信出力に大きな変動が生じた時は，ルックアップテーブル内の歪補償係数の最適値が大きく変動する。そこで，ＣＰＵ３２により送信開始時や，送信出力に大きな変動を検出し，その時点から数百ｍｓｅｃの時間は，ステップサイズパラメータμの値を大きく設定する。
この動作により更新速度を速くして高速にルックアップテーブル内の歪補償係数の最適化をすることが可能である。
ついで，上記数百ｍｓｅｃの時間経過後は，ルックアップテーブル１５ｅにおける歪補償係数の更新値は，ほぼ完了しているので，ステップサイズパラメータμの値を小さくする。これにより歪補償係数の発散を抑えることができる。
以上のように、上述実施形態では、ステップサイズパラメータの値を変更制御する手段を設けることで、状況に応じて誤差信号が歪補償係数の更新値に与える影響度を制御可能となり、例えば、送信信号（増幅後の送信信号）のレベルが大きい場合や、誤差信号のレベルが大きい場合には、ステップサイズパラメータを小さくして歪補償係数の発散を抑制し、逆に、送信信号（増幅後の送信信号）のレベルが小さい場合や、誤差信号のレベルが小さい場合には、ステップサイズパラメータを大きくして歪補償係数を効果的に更新することができる。
（付記１）
指定された書き込みアドレスに歪補償係数を記憶し、指定された読み出しアドレスに記憶している歪み補償係数を出力する記憶部と、
該記憶部から出力された歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と，
該歪補償処理の前の送信信号と増幅器による増幅後の送信信号との誤差成分に基づいて前記歪補償係数の更新値を演算する歪補償部とを供え，
該歪補償部は，更に、前記歪補償係数の更新値を演算する際に，前記誤差成分が前記更新値に与える影響度を変更する制御を行う機能を備えた，
ことを特徴とする歪補償装置。
（付記２）
付記１において，
前記影響度の変更は、前記誤差成分に乗算されるパラメータの大きさの変更により実現され、
前記歪補償部は，前記歪補償処理の前の送信信号又は，前記増幅器による増幅後の送信信号の積分値に対応させてパラメータを予め記憶するメモリと，
前記歪補償処理の前の送信信号又は，前記増幅器による増幅後の送信信号の積分値を生成する積分器と，
前記積分器の出力に対応するパラメータを前記メモリから読み出す制御手段を有し，
前記積分値に対応するパラメータは，前記積分値が大きくなるほど小さくなる値に設定されている，
ことを特徴とする歪補償装置。
（付記３）
付記２において，
前記積分値が所定値以下であるとき，前記制御手段は，前記パラメータの値を０に設定することを特徴とする歪補償器。
（付記４）
付記１において，
前記影響度の変更は、前記誤差成分に乗算されるパラメータの大きさの変更により実現され、
前記増幅器による増幅後の送信信号をファーストフーリエ変換するファーストフーリエ変換回路と，
前記ファーストフーリエ変換回路の出力に基づき最適なパラメータの値を設定する制御手段を有し，
該制御手段は，前記パラメータの大きさを１／２nで表すとき，該ｎ値を±１ずつ変化させ，歪補償係数更新後の前記ファーストフーリエ変換回路の出力におけるノイズフロアの電力量の小さくなる方向に前記ｎ値を変化させる，
ことを特徴とする歪補償装置。
（付記５）
付記４において，
前記制御手段は，前記ノイズフロアの電力量が変わらないときは，パラメータの値の小さい方を選択することを特徴とする歪補償装置。
（付記６）
付記１乃至５において，
前記制御手段は，送信開始時又は，送信出力に所定以上の大きさの変動が有るとき，該送信開始時及び，変動時から一定時間を経過するまでは，前記ステップサイズパラメータの値を所定の大きさに設定し，前記一定時間の経過後は，前記所定の大きさより小さい値になるように制御することを特徴とする歪補償装置。
上記の通り，本発明により，歪補償係数の発散を防止することができるので信頼性の高い歪補償器が提供可能である。
従来の無線機における送信装置の一例を示すブロック図である。 送信電力増幅器の入出力特性(歪関数ｆ(ｐ)を持つ)を示す図である。 非直線特性により発生する非線形歪を説明する図である。 ＤＳＰ(digital Signal Processor)を用いたディジタル非線形歪補償機能を備えた送信装置のブロック図である。 図４における歪補償部９の実施例構成を示す図である。 送信信号のレベルが大きい（43dB）時のスペクトルアナライザの出力波形である。 送信信号のレベルが小さい（27dB）時のスペクトルアナライザの出力波形である。 本発明を適用した歪補償装置の第１の実施例構成ブロック図である。 本発明を適用した歪補償装置の第２の実施例構成ブロック図である。 本発明を適用した歪補償装置の第３の実施例構成ブロック図である。
符号の説明
１ 送信信号発生装置
２ シリアル／パラレル変換回路
９ 歪保証部
３ Ｄ／Ａ変換器
４ 直交変調器
５ 周波数変換器
６ 電力増幅器
７ アンテナ
１５ａ 乗算器
１５ｄ アドレス生成回路
１５ｅ 歪補償係数ルックアップテーブル
１５ｇ 減算器
１６ 歪補償係数生成回路
３０ 制御ブロック
３１ バス
３２ ＣＰＵ
３３ 不揮発性メモリ
２０ 積分器
２１ ＦＦＴ(Fast Fourier Transform)
２２ 誤差平均回路


Claims (5)

  1. 送信信号のパワーレベルに応じた歪補償係数を記憶する記憶部と、
    前記記憶部に記憶された歪補償係数を用いて送信信号に歪補償処理を施す歪補償処理部と、
    前記歪補償処理が施された前記送信信号を増幅する増幅部と、
    前記歪補償処理が施される前の送信信号と前記増幅部により増幅された送信信号との誤差成分に、前記歪補償処理が施される前の送信信号の信号レベル又は前記増幅された送信信号の信号レベルに応じたパラメータを乗算し、前記歪補償係数の更新値を演算する演算部とを備え、
    前記パラメータは、前記歪補償処理が施される前の送信信号の前記信号レベルまたは前記増幅された送信信号の送信信号レベルが大きいほど小さい値に設定された
    ことを特徴とする歪補償装置。
  2. 指定された書き込みアドレスに歪補償係数を記憶し、指定された読み出しアドレスに記憶している歪補償係数を出力する記憶部と、
    該記憶部から出力された歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と，
    該歪補償処理の前の送信信号と増幅器による増幅後の送信信号との誤差成分に基づいて前記歪補償係数の更新値を演算する歪補償部とを備え，
    該歪補償部は，更に、前記歪補償係数の更新値を演算する際に，前記誤差成分が前記更新値に与える影響度を変更する制御を行う機能を備え，
    前記影響度の変更は、前記誤差成分に乗算されるパラメータの大きさの変更により実現され、
    前記歪補償部は，前記歪補償処理の前の送信信号又は，前記増幅器による増幅後の送信信号の積分値に対応させてパラメータを予め記憶するメモリと，
    前記歪補償処理の前の送信信号又は，前記増幅器による増幅後の送信信号の積分値を生成する積分器と，
    前記積分器の出力に対応するパラメータを前記メモリから読み出す制御手段を有し，
    前記積分値に対応するパラメータは，前記積分値が大きくなるほど小さくなる値に設定されている，
    ことを特徴とする歪補償装置。
  3. 請求項２において，
    前記積分値が所定値以下であるとき，前記制御手段は，前記パラメータの値を０に設定することを特徴とする歪補償器。
  4. 指定された書き込みアドレスに歪補償係数を記憶し、指定された読み出しアドレスに記憶している歪補償係数を出力する記憶部と、
    該記憶部から出力された歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と，
    該歪補償処理の前の送信信号と増幅器による増幅後の送信信号との誤差成分に基づいて前記歪補償係数の更新値を演算する歪補償部とを備え，
    該歪補償部は，更に、前記歪補償係数の更新値を演算する際に，前記誤差成分が前記更新値に与える影響度を変更する制御を行う機能を備え，
    前記影響度の変更は、前記誤差成分に乗算されるパラメータの大きさの変更により実現され、
    前記増幅器による増幅後の送信信号をファーストフーリエ変換するファーストフーリエ変換回路と，
    前記ファーストフーリエ変換回路の出力に基づき最適なパラメータの値を設定する制御手段を有し，
    該制御手段は，前記パラメータの大きさを１／２nで表すとき，該ｎ値を±１ずつ変化させ，歪補償係数更新後の前記ファーストフーリエ変換回路の出力におけるノイズフロアの電力量の小さくなる方向に前記ｎ値を変化させる，
    ことを特徴とする歪補償装置。
  5. 請求項４において，
    前記制御手段は，前記ノイズフロアの電力量が変わらないときは，パラメータの値の小さい方を選択することを特徴とする歪補償装置。
JP2005082364A 2005-03-22 2005-03-22 歪補償装置 Expired - Fee Related JP4308163B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005082364A JP4308163B2 (ja) 2005-03-22 2005-03-22 歪補償装置
EP05254618.1A EP1705801B1 (en) 2005-03-22 2005-07-25 Distortion compensation apparatus
US11/188,782 US7486744B2 (en) 2005-03-22 2005-07-26 Distortion compensation apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005082364A JP4308163B2 (ja) 2005-03-22 2005-03-22 歪補償装置

Publications (2)

Publication Number Publication Date
JP2006270246A JP2006270246A (ja) 2006-10-05
JP4308163B2 true JP4308163B2 (ja) 2009-08-05

Family

ID=36581727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005082364A Expired - Fee Related JP4308163B2 (ja) 2005-03-22 2005-03-22 歪補償装置

Country Status (3)

Country Link
US (1) US7486744B2 (ja)
EP (1) EP1705801B1 (ja)
JP (1) JP4308163B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2383886A1 (en) 2010-04-30 2011-11-02 Fujitsu Limited Memory effect canceller, transmitter, and memory effect cancelling method

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4308163B2 (ja) * 2005-03-22 2009-08-05 富士通株式会社 歪補償装置
EP1953913B1 (en) * 2005-09-28 2010-03-31 Fujitsu Ltd. Distortion compensating device
JP2007221613A (ja) * 2006-02-20 2007-08-30 Fujitsu General Ltd 歪補償方法および装置
US7616524B1 (en) * 2006-08-25 2009-11-10 The University Of Tulsa Wavelet based intercept attribute for seismic exploration
US7848450B2 (en) * 2007-03-22 2010-12-07 Texas Instruments Incorporated Methods and apparatus to pre-compensate for I/Q distortion in quadrature transmitters
CN101689834B (zh) * 2007-03-28 2013-01-16 富士通株式会社 畸变校正控制装置和畸变校正控制方法
WO2008126217A1 (ja) * 2007-03-28 2008-10-23 Fujitsu Limited 歪補正制御装置及び歪補正制御方法
ES2379994T3 (es) 2007-06-08 2012-05-07 Siae Microelettronica S.P.A. Sistema y método para linealizar transmisiones de microondas
JP4941261B2 (ja) 2007-12-04 2012-05-30 富士通株式会社 歪補償増幅装置および歪補償方法
JP5071168B2 (ja) * 2008-03-10 2012-11-14 富士通株式会社 歪み補償係数更新装置および歪み補償増幅器
JP5056490B2 (ja) * 2008-03-10 2012-10-24 富士通株式会社 歪み補償係数更新装置および歪み補償増幅器
US8050880B2 (en) * 2008-10-28 2011-11-01 C & P Technologies, Inc. Generation of a constant envelope signal
JP5299958B2 (ja) * 2008-12-01 2013-09-25 日本無線株式会社 プリディストータ
JP5338378B2 (ja) * 2009-03-02 2013-11-13 富士通株式会社 歪補償装置及び方法
JP5238564B2 (ja) * 2009-03-18 2013-07-17 日本無線株式会社 プリディストータ
JP2010258597A (ja) 2009-04-22 2010-11-11 Fujitsu Ltd 電力増幅器の歪補償装置、電力増幅器の歪補償装置における故障検出方法
JP5404219B2 (ja) * 2009-07-08 2014-01-29 三菱電機株式会社 アレーアンテナ用送信機
JP5375683B2 (ja) * 2010-03-10 2013-12-25 富士通株式会社 通信装置および電力補正方法
JP5672728B2 (ja) 2010-03-12 2015-02-18 富士通株式会社 無線装置、歪補償装置及び歪補償方法
US9300444B2 (en) * 2013-07-25 2016-03-29 Analog Devices, Inc. Wideband quadrature error correction
US11012201B2 (en) 2013-05-20 2021-05-18 Analog Devices, Inc. Wideband quadrature error detection and correction
TWI542139B (zh) * 2014-07-31 2016-07-11 瑞昱半導體股份有限公司 數位預失真電路與方法以及數位預失真訓練電路
US11374803B2 (en) 2020-10-16 2022-06-28 Analog Devices, Inc. Quadrature error correction for radio transceivers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156439B2 (ja) * 1993-04-20 2001-04-16 三菱電機株式会社 歪補償回路
JP4014343B2 (ja) * 1999-12-28 2007-11-28 富士通株式会社 歪補償装置
JP4326673B2 (ja) * 2000-06-06 2009-09-09 富士通株式会社 非線形歪補償装置を有する通信装置の起動方法
WO2002087097A1 (fr) * 2001-04-18 2002-10-31 Fujitsu Limited Dispositif de correction de distorsion
JP3876408B2 (ja) * 2001-10-31 2007-01-31 富士通株式会社 歪補償装置及び歪補償方法
JP2003188656A (ja) * 2001-12-21 2003-07-04 Nec Corp 歪補償回路
JP3957077B2 (ja) * 2002-05-31 2007-08-08 富士通株式会社 歪補償装置
WO2003103163A1 (ja) 2002-05-31 2003-12-11 富士通株式会社 歪補償装置
JP4255361B2 (ja) * 2003-11-07 2009-04-15 富士通株式会社 歪み補償増幅器
JP4505238B2 (ja) * 2004-02-25 2010-07-21 株式会社日立国際電気 歪補償回路
JP4308163B2 (ja) * 2005-03-22 2009-08-05 富士通株式会社 歪補償装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2383886A1 (en) 2010-04-30 2011-11-02 Fujitsu Limited Memory effect canceller, transmitter, and memory effect cancelling method
US8605819B2 (en) 2010-04-30 2013-12-10 Fujitsu Limited Memory effect canceller, transmitter, and memory effect cancelling method

Also Published As

Publication number Publication date
EP1705801A2 (en) 2006-09-27
EP1705801A3 (en) 2007-08-01
JP2006270246A (ja) 2006-10-05
US20060215783A1 (en) 2006-09-28
US7486744B2 (en) 2009-02-03
EP1705801B1 (en) 2014-12-31

Similar Documents

Publication Publication Date Title
JP4308163B2 (ja) 歪補償装置
JP4786644B2 (ja) 歪補償装置
JP4652091B2 (ja) 歪補償装置
JP4555702B2 (ja) 歪補償装置
JP4619827B2 (ja) 歪補償装置
US8022763B2 (en) Amplifier failure detection apparatus
JP5811929B2 (ja) 無線装置、歪補償方法、及び歪補償プログラム
WO2000074232A1 (fr) Amplificateur de compensation de distorsion du type predistorsion
JP5505001B2 (ja) 歪補償装置、増幅装置、送信装置および歪補償方法
JP5505002B2 (ja) 歪補償装置、増幅装置、送信装置および歪補償方法
JP5707999B2 (ja) 歪補償装置、送信機及び歪補償方法
US9337783B2 (en) Distortion compensation apparatus and distortion compensation method
JP5488073B2 (ja) 無線装置、歪補償装置及び歪補償方法
US8798197B2 (en) Distortion compensation amplifier device and distortion compensation method
WO2007036990A1 (ja) 歪補償装置
JP5672728B2 (ja) 無線装置、歪補償装置及び歪補償方法
JP5673475B2 (ja) 歪補償装置および歪補償方法
KR100939882B1 (ko) 왜곡 보상 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090430

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4308163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees