JP5505001B2 - 歪補償装置、増幅装置、送信装置および歪補償方法 - Google Patents

歪補償装置、増幅装置、送信装置および歪補償方法 Download PDF

Info

Publication number
JP5505001B2
JP5505001B2 JP2010061656A JP2010061656A JP5505001B2 JP 5505001 B2 JP5505001 B2 JP 5505001B2 JP 2010061656 A JP2010061656 A JP 2010061656A JP 2010061656 A JP2010061656 A JP 2010061656A JP 5505001 B2 JP5505001 B2 JP 5505001B2
Authority
JP
Japan
Prior art keywords
distortion compensation
address
unit
signal
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010061656A
Other languages
English (en)
Other versions
JP2011199428A (ja
Inventor
聡之 松原
修也 平田
健 大庭
英治 車古
準 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010061656A priority Critical patent/JP5505001B2/ja
Priority to US13/005,747 priority patent/US8461925B2/en
Priority to KR1020110003863A priority patent/KR101159478B1/ko
Priority to EP11152187.8A priority patent/EP2369740B1/en
Publication of JP2011199428A publication Critical patent/JP2011199428A/ja
Application granted granted Critical
Publication of JP5505001B2 publication Critical patent/JP5505001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、信号の歪を補償する歪補償装置、増幅装置、送信装置および歪補償方法に関する。
近年、W−CDMA(Wideband Code Division Multiple Access)などの無線通信において、デジタル化による伝送の高能率化が行われている。無線通信において多値位相変調方式を適用する場合は、送信側で送信用電力増幅器の増幅特性を線形化して非線形歪を抑え、隣接チャネル漏洩電力を低減する技術が用いられる。また、線形性に劣る増幅器を使用して電力効率の向上を図る場合は、信号の非線形歪を補償する技術が用いられる(たとえば、下記特許文献1,2参照。)。
特開2006−253749号公報 国際公開第2007/036990号パンフレット
しかしながら、上述した従来技術では、信号の歪を精度よく補償することができないという問題がある。たとえば、W−CDMAなどの移動通信においては、送信装置の送信電力が大きく、送信信号に大きな非線形歪が発生する。このため、送信信号の周波数スペクトラムのサイドローブが持ち上がり、送信信号の電力が隣接チャネルに漏洩する。このような漏洩電力は、雑音となって隣接チャネルの通信品質を劣化させる。特に、送信信号に広帯域信号を用いる場合は狭帯域信号を用いる場合よりもメモリ効果が大きく、メモリ効果による送信信号の近傍の歪を補償することが困難である。
開示の歪補償装置、増幅装置、送信装置および歪補償方法は、上述した問題点を解消するものであり、信号の歪を精度よく補償することを目的とする。
上述した課題を解決し、目的を達成するため、開示技術は、増幅器による信号の歪を補償する歪補償装置において、歪補償係数を用いて入力信号に歪補償を行う歪補償処理部と、前記歪補償係数を記憶する記憶部と、前記入力信号の電力値に基づいて前記記憶部から歪補償係数を取得するための第1のアドレスを生成し、前記入力信号の位相に基づいて前記記憶部から歪補償係数を取得するための第2のアドレスを生成するアドレス生成部と、を有し、前記歪補償処理部は、前記第1および第2のアドレスに基づいて前記記憶部から歪補償係数を取得して前記歪補償を行う。
開示の歪補償装置、増幅装置、送信装置および歪補償方法によれば、信号の歪を精度よく補償することができる。
実施の形態1にかかる歪補償装置の一例を示すブロック図である。 図1に示したアドレス生成部の一例を示すブロック図である。 歪補償を行った後の信号の一例を示す図(その1)である。 歪補償を行った後の信号の一例を示す図(その2)である。 狭帯域信号の信号遷移を示す図である。 広帯域信号の信号遷移を示す図である。 図2に示したアドレス生成部の変形例1を示すブロック図である。 図2に示したアドレス生成部の変形例2を示すブロック図である。 実施の形態2にかかるアドレス生成部の一例を示すブロック図である。 図9に示したアドレス生成部の変形例を示すブロック図である。 歪補償を行った後の信号を示す図(その3)である。 図10に示したアドレス生成部の変形例1を示すブロック図である。 図10に示したアドレス生成部の変形例2を示すブロック図である。 実施の形態3にかかる送信装置の一例を示すブロック図である。 増幅器の入出力特性を示すグラフである。 増幅器の入出力特性の非線形による信号の歪を示す図である。
以下に図面を参照して、開示技術の好適な実施の形態を詳細に説明する。開示技術は、位相差分でアドレス付けられた歪補償係数のルックアップテーブルを用いることで、信号の位相差分に応じて適切な歪補償係数を選択し、増幅器におけるメモリ効果による信号の非線形歪を精度よく補償する。
(実施の形態1)
図1は、実施の形態1にかかる歪補償装置の一例を示すブロック図である。図1に示す増幅装置100は、歪補償装置110と、増幅器120と、帰還系130と、を備えている。歪補償装置110は、たとえば適応LMS(Least Mean Square)を用いて、増幅器120による信号の歪を補償する。
図1に示すように、歪補償装置110は、乗算部111と、アドレス生成部112と、遅延部113と、テーブル管理部114と、遅延部115と、遅延部116と、減算部117と、係数演算部118と、加算部119と、を備えている。以下の説明において、x,y,f,h,u,eは複素数である。また、*は共役複素数を示す。tは時間を示す。
歪補償装置110へ入力された信号x(t)は、乗算部111、アドレス生成部112および遅延部116のそれぞれへ入力される。乗算部111は、歪補償係数を用いて入力信号に歪補償を行う歪補償処理部である。具体的には、乗算部111は、入力された信号x(t)と、テーブル管理部114から出力された歪補償係数hn-1(p)と、を乗算する。乗算部111は、乗算した信号を増幅器120へ出力する。
増幅器120は、増幅特性として非線形の歪関数f(p)を有し、乗算部111から出力された信号を増幅する。増幅器120は、増幅した信号y(t)(=hn-1(p)x(t)f(p))を出力する。増幅器120から出力された信号y(t)は後段へ出力されるとともに、一部が分岐されて帰還信号y(t)として帰還系130へ出力される。
帰還系130は、増幅器120から一部分岐された帰還信号y(t)を帰還させる回路である。たとえば、帰還系130は、増幅器120から一部分岐された帰還信号y(t)を周波数変換し、直交検波し、デジタル信号に変換し、デジタル信号に変換した帰還信号y(t)を減算部117および係数演算部118のそれぞれへ出力する。
アドレス生成部112は、入力信号の電力値に基づいてテーブル管理部114から歪補償係数を取得するための第1のアドレスを生成する。また、アドレス生成部112は、入力信号の位相に基づいてテーブル管理部114から歪補償係数を取得するための第2のアドレスを生成する。
具体的には、アドレス生成部112は、入力された信号x(t)のパワーp(=x2(t))を算出し、算出したパワーpに一意に対応するアドレスをX軸方向アドレス(第1のアドレス)として生成する。また、アドレス生成部112は、信号x(t)の異なる時点間の位相差分Δを算出し、算出した位相差分Δに一意に対応するアドレスをY軸方向アドレス(第2のアドレス)として生成する。
また、アドレス生成部112は、X軸方向アドレスとY軸方向アドレスを合成した合成アドレスを生成する。合成アドレスは、たとえばX軸方向アドレスとY軸方向アドレスの組み合わせに一意に対応するアドレスである。たとえば、アドレス生成部112は、「X軸方向アドレス:Y軸方向アドレス」のように、X軸方向アドレスとY軸方向アドレスを並べた合成アドレスを生成する。アドレス生成部112によって生成された合成アドレスは、遅延部113へ出力されるとともに、読み込みアドレスARとしてテーブル管理部114へ出力される。
遅延部113は、アドレス生成部112から出力された合成アドレスを遅延させ、遅延させた合成アドレスを書き込みアドレスAWとしてテーブル管理部114へ出力する。遅延部113における遅延量は、減算部117および係数演算部118によってLUT114aの更新値を得るまでの演算時間等に基づいて設定する。これにより、アドレス生成部112から出力された合成アドレスを書き込みアドレスAWとして用いることができる。
テーブル管理部114は、減算部117および係数演算部118によって算出された歪補償係数を記憶する記憶部である。具体的には、テーブル管理部114は、歪補償係数と2次元アドレスとを対応付けたLUT114a(ルックアップテーブル)を記憶している。歪補償係数は、乗算部111における歪補償に用いられる係数である。2次元アドレスは、X軸方向アドレスとY軸方向アドレスの組み合わせのアドレスである。
テーブル管理部114は、アドレス生成部112から出力された読み込みアドレスARからX軸方向アドレスとY軸方向アドレスを取得する。そして、テーブル管理部114は、取得したX軸方向アドレスとY軸方向アドレスに対応する歪補償係数をLUT114aから読み出す。テーブル管理部114は、読み出した歪補償係数hn-1(p)を、乗算部111および遅延部115のそれぞれへ出力する。
また、テーブル管理部114は、遅延部113から出力された書き込みアドレスAWからX軸方向アドレスとY軸方向アドレスを取得する。そして、テーブル管理部114は、取得したX軸方向アドレスとY軸方向アドレスに対応するLUT114aの領域に、加算部119から出力された歪補償係数の更新値を書き込む。
遅延部115は、テーブル管理部114から出力された歪補償係数hn-1(p)を遅延させ、係数演算部118および加算部119のそれぞれへ出力する。遅延部116は、入力された信号x(t)を遅延させて減算部117へ出力する。
減算部117および係数演算部118は、乗算部111による歪補償前の入力信号と増幅器120の出力信号に基づいて歪補償係数を算出する演算部である。具体的には、減算部117は、帰還系130から出力された帰還信号y(t)と、遅延部116から出力された信号x(t)と、の差e(t)を係数演算部118へ出力する。係数演算部118は、テーブル管理部114のLUT114aに格納した歪補償係数の更新値を演算する。具体的には、係数演算部118は、共役複素信号出力部118a(Conj)および乗算部118b〜118dを有する。
共役複素信号出力部118aは、帰還系130からの帰還信号y(t)の共役複素信号y*(t)を乗算部118bへ出力する。乗算部118bは、遅延部115からの歪補償係数hn-1(p)と、共役複素信号出力部118aからの共役複素信号y*(t)と、の乗算結果u*(t)(=hn-1(p)y*(t))を乗算部118cへ出力する。
乗算部118cは、減算部117からの差e(t)と、乗算部118bからの乗算結果u*(t)と、の乗算結果e(t)u*(t)を乗算部118dへ出力する。乗算部118dは、乗算部118cからの乗算結果e(t)u*(t)とステップサイズパラメータμとの乗算結果μe(t)u*(t)を加算部119へ出力する。
加算部119は、遅延部115からの歪補償係数hn-1(p)と、乗算部118dからの乗算結果μe(t)u*(t)と、を加算する。加算部119は、加算結果hn-1(p)+μe(t)u*(t)をLUT114aの更新値としてテーブル管理部114へ出力する。加算部119から出力された更新値は、テーブル管理部114へ入力される書き込みアドレスAWに対応するLUT114aの領域に書き込まれる。
遅延部113,115,116の遅延時間は、たとえば信号x(t)が歪補償装置110に入力されてから、帰還信号y(t)が減算部117に入力されるまでの時間Dとする。具体的には、増幅器120における信号の遅延時間をD0とし、帰還系130における信号の遅延時間をD1とすると、遅延部113,115,116の遅延時間をそれぞれD0+D1とする。
これにより、テーブル管理部114へ入力される書き込みアドレスAWに対して、テーブル管理部114のLUT114aが、信号x(t)と帰還信号y(t)の差信号e(t)が最小となる歪補償係数h(p)に更新される。最終的に最適の歪補償係数値に収束し、増幅器120による信号の歪が補償される。
このように、X軸方向アドレスとY軸方向アドレスに基づいてテーブル管理部114のLUT114aから歪補償係数を取得して歪補償を行うことで、非線形歪を抑えて隣接チャネル漏洩電力を低減することができる。
なお、アドレス生成部112においてX軸方向アドレスとY軸方向アドレスを合成した合成アドレスを生成して出力する構成について説明したが、このような構成に限らず、テーブル管理部114がX軸方向アドレスとY軸方向アドレスを取得できればよい。たとえば、アドレス生成部112がX軸方向アドレスおよびY軸方向アドレスのそれぞれを出力する構成にしてもよい。
図2は、図1に示したアドレス生成部の一例を示すブロック図である。図2に示すように、図1に示したアドレス生成部112は、パワー算出部201と、遅延部202と、X軸アドレス算出部203と、位相算出部204と、遅延部205,206と、乗算部207〜209と、加算部210と、Y軸アドレス算出部211と、アドレス算出部212と、を備えている。アドレス生成部112へ入力された信号x(t)は、パワー算出部201および位相算出部204のそれぞれに入力される。
パワー算出部201、遅延部202およびX軸アドレス算出部203は、入力信号の電力値(パワー)に基づいてテーブル管理部114から歪補償係数を取得するための第1のアドレスを生成する。
具体的には、パワー算出部201は、入力された信号x(t)のパワーp(=x2(t))を算出する。パワー算出部201は、算出したパワーpを示すパワー情報を遅延部202へ出力する。遅延部202は、パワー算出部201から出力されたパワー情報を1サンプル遅延させてX軸アドレス算出部203へ出力する。X軸アドレス算出部203は、遅延部202から出力されたパワー情報を正規化することによってX軸方向アドレスを算出し、算出したX軸方向アドレスxadr(t)をアドレス算出部212へ出力する。
位相算出部204、遅延部205,206、乗算部207〜209、加算部210およびY軸アドレス算出部211は、入力信号の位相に基づいてテーブル管理部114から歪補償係数を取得するための第2のアドレスを生成する。
位相算出部204は、入力された信号x(t)の位相θを算出する。位相θの算出方法としては、位相算出部204をハードウェアで実現する場合にはcoedic法やテーブル参照法を用いることができる。また、位相算出部204をソフトウェアで実現する場合にはcoedic法やテーブル参照法の他に、組み込まれた位相算出関数を用いることもできる。位相算出部204は、算出した位相θを示す位相情報を遅延部205および乗算部207のそれぞれへ出力する。
遅延部205は、位相算出部204から出力された位相情報を1サンプル遅延させて遅延部206および乗算部208のそれぞれへ出力する。遅延部206は、遅延部205から出力された位相情報を1サンプル遅延させて乗算部209へ出力する。
乗算部207は、位相算出部204から出力された位相情報にタップ係数tap1を乗算して加算部210へ出力する。乗算部208は、遅延部205から出力された位相情報にタップ係数tap2を乗算して加算部210へ出力する。乗算部209は、遅延部206から出力された位相情報にタップ係数tap3を乗算して加算部210へ出力する。
加算部210は、乗算部207〜209から出力された各信号を加算する。加算部210による加算結果は、異なる3つの時点(たとえば過去、現在、未来)における信号x(t)の位相差分Δθを示す。なお、3つの時点の位相差分Δθを算出する場合について説明したが、3つの時点に限らず2または4以上の時点の位相差分Δθを算出してもよい。加算部210は、加算結果を位相差情報としてY軸アドレス算出部211へ出力する。
Y軸アドレス算出部211は、加算部210から出力された位相差情報を正規化することによってY軸方向アドレスを算出する。Y軸アドレス算出部211は、算出したY軸方向アドレスyadr(t)をアドレス算出部212へ出力する。このように、位相算出部204で算出した位相と、算出した位相を所定の時間(たとえば1サンプル)だけ遅延させた位相との差分に基づいてY軸方向アドレス(第2のアドレス)を生成する。
アドレス算出部212は、X軸アドレス算出部203から出力されたX軸方向アドレスxadr(t)と、Y軸アドレス算出部211から出力されたY軸方向アドレスyadr(t)と、を合成し、合成した合成アドレスadr(t)を出力する。アドレス算出部212から出力された合成アドレスadr(t)は、遅延部113へ出力されるとともに、読み込みアドレスARとしてテーブル管理部114へ出力される。
なお、遅延部202,205,206のそれぞれにおける遅延量は、信号x(t)の1サンプル分に限らない。たとえば、遅延部202,205,206のそれぞれにおける遅延量を信号x(t)の1/2サンプル分や2サンプル分などにしてもよい。
たとえば、遅延部202,205のそれぞれにおける遅延量は、パワー算出部201から出力されるパワー情報と、乗算部208から出力される位相情報と、のタイミングが同一となるように設定する。これにより、乗算部208から出力される位相情報をY軸方向アドレスの基準とし、X軸方向アドレスとY軸方向アドレスの出力タイミングを同一にすることができる。
図3は、歪補償を行った後の信号の一例を示す図(その1)である。図3に示す周波数スペクトラム301は、信号x(t)のパワーpの1次元アドレスを用いたLUT114aによる歪補償を行ったと仮定した場合の信号y(t)を示している。周波数スペクトラム302は、信号x(t)のパワーpと振幅√pとの2次元アドレスを用いたLUT114aによる歪補償を行ったと仮定した場合の信号y(t)を示している。
周波数スペクトラム301,302に示すように、信号x(t)パワーpと振幅√pとの2次元アドレスを用いる場合は、信号x(t)のパワーpの1次元アドレスを用いる場合よりも信号y(t)のサイドローブが下がる。
図4は、歪補償を行った後の信号の一例を示す図(その2)である。図4において、図3に示した部分と同様の部分については同一の符号を付して説明を省略する。図4に示す周波数スペクトラム401は、信号x(t)のパワーpと位相差分Δθとの2次元アドレスを用いたLUT114aによる歪補償を行う場合の信号y(t)を示している。
周波数スペクトラム302,401に示すように、信号x(t)のパワーpと位相差分Δθとの2次元アドレスを用いる場合は、信号x(t)のパワーpと振幅√pとの2次元アドレスを用いる場合よりもさらに信号y(t)のサイドローブを下げることができる。このように、歪補償装置110によれば、信号x(t)のパワーpと位相差分Δθとの2次元アドレスを用いたLUT114aによる歪補償を行うことで、周波数スペクトラムのサイドローブを下げて隣接チャネルへの漏洩電力を低減することができる。
図5は、狭帯域信号の信号遷移を示す図である。図5は、狭帯域信号の例としてWcdma1キャリア信号の信号遷移500を示している。図6は、広帯域信号の信号遷移を示す図である。図6は、広帯域信号の例としてWcdma4キャリア信号の信号遷移600を示している。図5および図6において、横軸は信号のサンプルの番号を示している。縦軸は、サンプルの番号(7)の信号からの位相差分Δθを示している。
図5および図6に示すように、広帯域信号は、狭帯域信号に比べて1サンプルごとの位相差分Δθが大きい。このため、広帯域信号は狭帯域信号よりも位相差分Δθによるメモリ効果が大きくなる。歪補償装置110においては、入力電力の瞬時値pと入力位相変動値Δθから参照されるLUTを用いる。このため、増幅器120の出力波形の近傍に発生するメモリ効果による歪を精度よく補償することができる。
図7は、図2に示したアドレス生成部の変形例1を示すブロック図である。図7において、図2に示した構成と同様の構成については同一の符号を付して説明を省略する。図7に示すように、アドレス生成部112は、図2に示したパワー算出部201に代えて振幅算出部701を備えていてもよい。アドレス生成部112へ入力された信号x(t)は、振幅算出部701および位相算出部204のそれぞれに入力される。
振幅算出部701、遅延部202およびX軸アドレス算出部203は、入力信号の電力値により算出した振幅に基づいてテーブル管理部114から歪補償係数を取得するための第1のアドレスを生成する。
具体的には、振幅算出部701は、入力された信号x(t)のパワーp(=x2(t))により信号x(t)の振幅√p(=√(x2(t)))を算出する。振幅算出部701は、算出した振幅√pを示す振幅情報を遅延部202へ出力する。遅延部202は、振幅算出部701から出力された振幅情報を1サンプル遅延させてX軸アドレス算出部203へ出力する。X軸アドレス算出部203は、遅延部202から出力された振幅情報を正規化することによってX軸方向アドレスを算出する。
これにより、歪補償装置110は、信号x(t)の振幅√pと位相差分Δθとの2次元アドレスを用いたLUT114aによる歪補償を行うことができる。これにより、増幅器120の出力波形の周波数スペクトラムのサイドローブを下げて、隣接チャネルへの漏洩電力を低減することができる。
図8は、図2に示したアドレス生成部の変形例2を示すブロック図である。図8において、図2に示した構成と同様の構成については同一の符号を付して説明を省略する。図8に示すように、アドレス生成部112は、図2に示したパワー算出部201に代えて電力対数算出部801を備えていてもよい。アドレス生成部112へ入力された信号x(t)は、電力対数算出部801および位相算出部204のそれぞれに入力される。
電力対数算出部801、遅延部202およびX軸アドレス算出部203は、入力信号の電力値を対数化した値に基づいてテーブル管理部114から歪補償係数を取得するための第1のアドレスを生成する。
具体的には、電力対数算出部801は、入力された信号x(t)のパワーp(=x2(t))を対数化した値(対数値logep)を算出する。電力対数算出部801は、算出した対数値logepを示す電力対数情報を遅延部202へ出力する。遅延部202は、電力対数算出部801から出力された電力対数情報を1サンプル遅延させてX軸アドレス算出部203へ出力する。X軸アドレス算出部203は、遅延部202から出力された電力対数情報を正規化することによってX軸方向アドレスxadr(t)を算出する。
これにより、歪補償装置110は、信号x(t)のパワーpの対数値logepと位相差分Δθとの2次元アドレスを用いたLUT114aによる歪補償を行うことができる。これにより、増幅器120の出力波形の周波数スペクトラムのサイドローブを下げて、隣接チャネルへの漏洩電力を低減することができる。
このように、実施の形態1にかかる歪補償装置110によれば、位相差分Δθによってアドレス付けられたLUT114aを用いることで、位相差分から発生するメモリ効果を補償し、信号の歪を精度よく補償することができる。このため、たとえば線形性に劣る増幅器120を使用して電力効率の向上を図る場合にも、信号の非線形歪を精度よく補償し、隣接チャネル漏洩電力を低減することができる。
(実施の形態2)
実施の形態2にかかる歪補償装置110の構成は、図1に示した構成と同様である。ただし、実施の形態2にかかる歪補償装置110のアドレス生成部112は、入力信号の振幅に基づいてテーブル管理部114から歪補償係数を選択するためのZ軸方向アドレス(第3のアドレス)を生成する。
また、アドレス生成部112は、X軸方向アドレスとY軸方向アドレスとZ軸方向アドレスを合成した合成アドレスを生成する。合成アドレスは、たとえばX軸方向アドレスとY軸方向アドレスとZ軸方向アドレスの組み合わせに一意に対応するアドレスである。
また、乗算部111は、X軸方向アドレス、Y軸方向アドレスおよびZ軸方向アドレスに基づいてテーブル管理部114から取得された歪補償係数を用いて入力信号に歪補償を行う。また、テーブル管理部114は、X軸方向アドレス、Y軸方向アドレスおよびZ軸方向アドレスに対応させて算出された歪補償係数を記憶する。
テーブル管理部114は、歪補償係数と3次元アドレスとを対応付けたLUT114aを記憶している。3次元アドレスは、X軸方向アドレスとY軸方向アドレスとZ軸方向アドレスの組み合わせのアドレスである。テーブル管理部114は、アドレス生成部112から出力された読み込みアドレスARからX軸方向アドレスとY軸方向アドレスとZ軸方向アドレスを取得する。そして、テーブル管理部114は、取得した各アドレスの組み合わせに対応する歪補償係数をLUT114aから読み出す。
また、テーブル管理部114は、遅延部113から出力された書き込みアドレスAWからX軸方向アドレスとY軸方向アドレスとZ軸方向アドレスを取得する。そして、テーブル管理部114は、取得した各アドレスの組み合わせに対応するLUT114aの領域に、加算部119から出力された歪補償係数の更新値を書き込む。
図9は、実施の形態2にかかるアドレス生成部の一例を示すブロック図である。図9において、図2に示した構成と同様の構成については同一の符号を付して説明を省略する。図9に示すように、実施の形態2にかかるアドレス生成部112は、図1に示した構成に加えて、振幅算出部901と、遅延部902と、Z軸アドレス算出部903と、を備えている。アドレス生成部112へ入力された信号x(t)は、パワー算出部201、位相算出部204および振幅算出部901のそれぞれに入力される。
振幅算出部901、遅延部902およびZ軸アドレス算出部903は、入力信号の振幅に基づいてLUT114aから歪補償係数を取得するための第3のアドレスを生成する。具体的には、振幅算出部901は、入力された信号x(t)の振幅√pを算出し、算出した振幅√pを示す振幅情報を遅延部902へ出力する。遅延部902は、振幅算出部901から出力された振幅情報を1サンプル遅延させてZ軸アドレス算出部903へ出力する。
Z軸アドレス算出部903は、遅延部902から出力された振幅情報を正規化することによってZ軸方向アドレスを算出する。Z軸アドレス算出部903は、算出したZ軸方向アドレスzadr(t)をアドレス算出部212へ出力する。アドレス算出部212は、X軸アドレス算出部203からのX軸方向アドレスxadr(t)と、Y軸アドレス算出部211からのY軸方向アドレスyadr(t)と、Z軸アドレス算出部903からのZ軸方向アドレスzadr(t)と、を合成する。アドレス算出部212は、合成したアドレスadr(t)を出力する。
これにより、歪補償装置110は、信号x(t)のパワーpと位相差分Δθと振幅√pとの3次元アドレスを用いたLUT114aによる歪補償を行うことができる。これにより、増幅器120の出力波形の周波数スペクトラムのサイドローブを下げて、隣接チャネルへの漏洩電力を低減することができる。
なお、遅延部202,205,206,902のそれぞれにおける遅延量は、信号x(t)の1サンプル分に限らない。たとえば、遅延部202,205,206,902のそれぞれにおける遅延量を信号x(t)の1/2サンプル分や2サンプル分などにしてもよい。
たとえば、遅延部202,205,902のそれぞれにおける遅延量は、パワー算出部201から出力されるパワー情報と、乗算部208から出力される位相情報と、振幅算出部901から出力される振幅情報と、のタイミングが同一となるように設定する。これにより、乗算部208から出力される位相情報をY軸方向アドレスの基準とし、X軸方向アドレスとY軸方向アドレスとZ軸方向アドレスの出力タイミングを同一にすることができる。
図10は、図9に示したアドレス生成部の変形例を示すブロック図である。図10において、図2に示した構成と同様の構成については同一の符号を付して説明を省略する。図10に示すように、実施の形態2にかかるアドレス生成部112は、図1に示した構成に加えて、振幅算出部1001と、遅延部1002,1003と、乗算部1004〜1006と、加算部1007と、Z軸アドレス算出部1008と、を備えていてもよい。アドレス生成部112へ入力された信号x(t)は、パワー算出部201、位相算出部204および振幅算出部1001のそれぞれに入力される。
振幅算出部1001、遅延部1002,1003、乗算部1004〜1006、加算部1007、Z軸アドレス算出部1008は、入力信号の振幅に基づいてLUT114aから歪補償係数を取得するための第3のアドレスを生成する。具体的には、振幅算出部1001は、入力された信号x(t)の振幅√pを算出する。振幅算出部1001は、算出した振幅√pを示す振幅情報を遅延部1002および乗算部1004のそれぞれへ出力する。
遅延部1002は、振幅算出部1001から出力された振幅情報を1サンプル遅延させて遅延部1003および乗算部1005のそれぞれへ出力する。遅延部1003は、遅延部1002から出力された振幅情報を1サンプル遅延させて乗算部1006へ出力する。
乗算部1004は、振幅算出部1001から出力された振幅情報にタップ係数tap11を乗算して加算部1007へ出力する。乗算部1005は、遅延部1002から出力された振幅情報にタップ係数tap12を乗算して加算部1007へ出力する。乗算部1006は、遅延部1003から出力された振幅情報にタップ係数tap13を乗算して加算部1007へ出力する。
加算部1007は、乗算部1004〜1006から出力された各信号を加算する。加算部1007による加算結果は、異なる3つの時点(たとえば過去、現在、未来)における信号x(t)の振幅差分Δ√pを示す。なお、3つの時点の振幅差分Δ√pを算出する場合について説明したが、3つの時点に限らず2または4以上の時点の振幅差分Δ√pを算出してもよい。加算部1007は、加算結果を振幅差情報としてZ軸アドレス算出部1008へ出力する。
Z軸アドレス算出部1008は、加算部1007から出力された振幅差情報を正規化することによってZ軸方向アドレスを算出する。Z軸アドレス算出部1008は、算出したZ軸方向アドレスzadr(t)をアドレス算出部212へ出力する。
アドレス算出部212は、X軸アドレス算出部203からのX軸方向アドレスxadr(t)と、Y軸アドレス算出部211からのY軸方向アドレスyadr(t)と、Z軸アドレス算出部1008からのZ軸方向アドレスzadr(t)と、を合成する。アドレス算出部212は、合成したアドレスadr(t)を出力する。
これにより、歪補償装置110は、信号x(t)のパワーpと位相差分Δθと振幅差分Δ√pとの3次元アドレスを用いたLUT114aによる歪補償を行うことができる。これにより、増幅器120の出力波形の周波数スペクトラムのサイドローブを下げて、隣接チャネルへの漏洩電力を低減することができる。
また、図示を省略するが、図10に示した振幅算出部1001に代えて、信号x(t)のパワーpを算出するパワー算出部(電力算出部)を設け、パワー算出部の出力を遅延部1002および乗算部1004へ入力する構成にしてもよい。この場合は、加算部1007による加算結果は、異なる3つの時点における信号x(t)のパワー差分Δp(電力差分)を示す。加算部1007は、加算結果をパワー差情報としてZ軸アドレス算出部1008へ出力する。
Z軸アドレス算出部1008は、加算部1007から出力されたパワー差情報を正規化することによってZ軸方向アドレスを算出する。これにより、歪補償装置110は、信号x(t)のパワーpと位相差分Δθとパワー差分Δpとの3次元アドレスを用いたLUT114aによる歪補償を行うことができる。この構成においても、増幅器120の出力波形のサイドローブを下げて隣接チャネルへの漏洩電力を低減することができる。
また、図示を省略するが、図10に示した振幅算出部1001に代えて、信号x(t)のパワーpの対数値logepを算出する対数電力算出部を設け、対数電力算出部の出力を遅延部1002および乗算部1004へ入力する構成にしてもよい。この場合は、加算部1007による加算結果は、異なる3つの時点における対数電力差分Δlogep(対数電力差分)を示す。加算部1007は、加算結果を対数電力差情報としてZ軸アドレス算出部1008へ出力する。
Z軸アドレス算出部1008は、加算部1007からの対数電力差情報を正規化することでZ軸方向アドレスzadr(t)を算出する。これにより、歪補償装置110は、信号x(t)のパワーpと位相差分Δθと対数電力差分Δlogepの3次元アドレスを用いたLUT114aによる歪補償を行うことができる。この構成においても、増幅器120の出力波形のサイドローブを下げて隣接チャネルへの漏洩電力を低減することができる。
なお、遅延部202,205,206,1002,1003のそれぞれにおける遅延量は、信号x(t)の1サンプル分に限らない。たとえば、遅延部202,205,206,1002,1003のそれぞれにおける遅延量を信号x(t)の1/2サンプル分や2サンプル分などにしてもよい。
たとえば、遅延部202,205,1002のそれぞれにおける遅延量は、パワー算出部201から出力されるパワー情報と、乗算部208から出力される位相情報と、乗算部1005から出力される振幅情報と、のタイミングが同一となるように設定する。これにより、乗算部208から出力される位相情報をY軸方向アドレスの基準とし、乗算部1005から出力される振幅情報をX軸方向アドレスの基準とし、X軸方向アドレスとY軸方向アドレスとZ軸方向アドレスの出力タイミングを同一にすることができる。
図11は、歪補償を行った後の信号を示す図(その3)である。図11において、図4に示した部分と同様の部分については同一の符号を付して説明を省略する。図11に示す周波数スペクトラム1101は、信号x(t)のパワーpと振幅差分Δ√pと位相差分Δθとの3次元アドレスを用いたLUT114aによる歪補償を行う場合の信号y(t)を示している。
周波数スペクトラム401,1101に示すように、信号x(t)のパワーpと振幅差分Δ√pと位相差分Δθとの3次元アドレスを用いる場合は、2次元アドレスを用いる場合よりも信号y(t)のサイドローブをさらに下げることができる。このため、隣接チャネルへの漏洩電力をさらに低減することができる。
図12は、図10に示したアドレス生成部の変形例1を示すブロック図である。図12において、図7または図10に示した構成と同様の構成については同一の符号を付して説明を省略する。図12に示すように、アドレス生成部112は、図10に示したパワー算出部201に代えて振幅算出部701(図7参照)を備えていてもよい。
これにより、歪補償装置110は、信号x(t)の振幅√pと位相差分Δθと振幅差分Δ√pとの3次元アドレスを用いたLUT114aによる歪補償を行うことができる。これにより、増幅器120の出力波形の周波数スペクトラムのサイドローブを下げて、隣接チャネルへの漏洩電力を低減することができる。
また、図示を省略するが、図12に示した振幅算出部1001に代えて信号x(t)のパワーpを算出するパワー算出部を設け、パワー算出部の出力を遅延部1002および乗算部1004へ入力する構成にしてもよい。この場合は、加算部1007による加算結果は、異なる3つの時点における信号x(t)のパワー差分Δp(電力差分)を示す。加算部1007は、加算結果をパワー差情報としてZ軸アドレス算出部1008へ出力する。
Z軸アドレス算出部1008は、加算部1007から出力されたパワー差情報を正規化することによってZ軸方向アドレスzadr(t)を算出する。これにより、歪補償装置110は、信号x(t)の振幅√pと位相差分Δθとパワー差分Δpとの3次元アドレスを用いたLUT114aによる歪補償を行うことができる。この構成においても、増幅器120の出力波形のサイドローブを下げて隣接チャネルへの漏洩電力を低減することができる。
また、図示を省略するが、図12に示した振幅算出部1001に代えて、信号x(t)のパワーpの対数値logepを算出する対数電力算出部を設け、対数電力算出部の出力を遅延部1002および乗算部1004へ入力する構成にしてもよい。この場合は、加算部1007による加算結果は、異なる3つの時点における対数電力差分Δlogep(対数電力差分)を示す。加算部1007は、加算結果を対数電力差情報としてZ軸アドレス算出部1008へ出力する。
Z軸アドレス算出部1008は、加算部1007からの対数電力差情報を正規化することでZ軸方向アドレスzadr(t)を算出する。これにより、歪補償装置110は、信号x(t)の振幅√pと位相差分Δθと対数電力差分Δlogepとの3次元アドレスを用いたLUT114aによる歪補償を行うことができる。この構成においても、増幅器120の出力波形のサイドローブを下げて隣接チャネルへの漏洩電力を低減することができる。
図13は、図10に示したアドレス生成部の変形例2を示すブロック図である。図13において、図8または図10に示した構成と同様の構成については同一の符号を付して説明を省略する。図13に示すように、アドレス生成部112は、図10に示したパワー算出部201に代えて電力対数算出部801(図8参照)を備えていてもよい。
これにより、歪補償装置110は、信号x(t)のパワーpの対数値logepと位相差分Δθと振幅差分Δ√pとの3次元アドレスを用いたLUT114aによる歪補償を行うことができる。これにより、増幅器120の出力波形の周波数スペクトラムのサイドローブを下げて、隣接チャネルへの漏洩電力を低減することができる。
また、図示を省略するが、図13に示した振幅算出部1001に代えて信号x(t)のパワーpを算出するパワー算出部を設け、パワー算出部の出力を遅延部1002および乗算部1004へ入力する構成にしてもよい。この場合は、加算部1007による加算結果は、異なる3つの時点における信号x(t)のパワー差分Δp(電力差分)を示す。加算部1007は、加算結果をパワー差情報としてZ軸アドレス算出部1008へ出力する。
Z軸アドレス算出部1008は、加算部1007からのパワー差情報を正規化することでZ軸方向アドレスzadr(t)を算出する。これにより、歪補償装置110は、信号x(t)のパワーpの対数値logepと位相差分Δθとパワー差分Δpの3次元アドレスを用いたLUT114aによる歪補償を行うことができる。この構成においても、増幅器120の出力波形のサイドローブを下げて隣接チャネルへの漏洩電力を低減することができる。
また、図示を省略するが、図13に示した振幅算出部1001に代えて、信号x(t)のパワーpの対数値logepを算出する対数電力算出部を設け、対数電力算出部の出力を遅延部1002および乗算部1004へ入力する構成にしてもよい。この場合は、加算部1007による加算結果は、異なる3つの時点における対数電力差分Δlogep(対数電力差分)を示す。加算部1007は、加算結果を対数電力差情報としてZ軸アドレス算出部1008へ出力する。
Z軸アドレス算出部1008は、加算部1007から出力された対数電力差情報を正規化することでZ軸方向アドレスzadr(t)を算出する。これにより、歪補償装置110は、信号x(t)の対数値logepと位相差分Δθと対数電力差分Δlogepとの3次元アドレスを用いたLUT114aによる歪補償を行うことができる。この構成においても、増幅器120の出力波形のサイドローブを下げて隣接チャネルへの漏洩電力を低減することができる。
このように、実施の形態2にかかる歪補償装置110によれば、位相差分Δθによってアドレス付けられたLUT114aを用いることで、位相差分から発生するメモリ効果を補償し、信号の歪を精度よく補償することができる。また、位相差分Δθを含む3次元の値によってアドレス付けられたLUT114aを用いることで、信号の非線形歪をさらに精度よく補償することができる。
(実施の形態3)
図14は、実施の形態3にかかる送信装置の一例を示すブロック図である。実施の形態3にかかる送信装置1400は、適応LMSによるデジタル非線形歪補償を行う。図14に示すように、送信装置1400は、送信信号生成部1401と、パラレル変換器1402と、歪補償部1403と、アナログ変換器1404と、搬送波生成部1405と、直交変調器1406と、周波数変換器1407と、増幅器1408と、方向性結合器1409と、アンテナ1410と、周波数変換器1411と、直交検波器1412と、デジタル変換器1413と、を備えている。
送信信号生成部1401は、デジタルの送信信号(シリアル信号)を生成してパラレル変換器1402へ出力する。パラレル変換器1402は、送信信号生成部1401から出力された送信信号を、1ビットずつ交互に振り分けてI信号(同相成分信号:In−Phase component)とQ信号(直交成分信号:Quadrature component)の2系列のパラレル信号に変換する。パラレル変換器1402は、変換したI信号およびQ信号を歪補償部1403へ出力する。
歪補償部1403は、パラレル変換器1402から出力されたI信号およびQ信号のデジタル非線形歪補償を行う。具体的には、歪補償部1403は、パラレル変換器1402から出力された歪補償前の送信信号と直交検波器1412で復調されてデジタル変換器1413から出力されたフィードバック信号を比較する。そして、歪補償部1403は、比較した各信号の差が零となるように歪補償係数を演算する。歪補償部1403は、デジタル非線形歪補償を行ったI信号およびQ信号をアナログ変換器1404へ出力する。
アナログ変換器1404は、歪補償部1403から出力されたI信号およびQ信号をアナログのベースバンド信号に変換して直交変調器1406へ出力する。搬送波生成部1405は、基準搬送波を生成する。搬送波生成部1405は、生成した基準搬送波を直交変調器1406および直交検波器1412のそれぞれへ出力する。
直交変調器1406は、搬送波生成部1405から出力された基準搬送波を、アナログ変換器1404から出力されたI信号およびQ信号に基づいて直交変調する。具体的には、直交変調器1406は、互いに位相が90°異なる各基準搬送波にそれぞれI信号およびQ信号を乗算し、乗算結果を加算することにより直交変調を行う。直交変調器1406は、直交変調した直交変調信号を周波数変換器1407へ出力する。
周波数変換器1407は、直交変調器1406から出力された直交変調信号に局部発振信号をミキシングして周波数変換する。周波数変換器1407は、周波数変換した無線周波数信号を増幅器1408へ出力する。増幅器1408は、周波数変換器1407から出力された無線周波数信号を電力増幅する送信用電力増幅器である。増幅器1408は、増幅した無線周波数信号を方向性結合器1409へ出力する。
方向性結合器1409は、増幅器1408から出力された無線周波数信号を分岐し、分岐した各無線周波数信号をそれぞれアンテナ1410および周波数変換器1411へ出力する。アンテナ1410は、方向性結合器1409から出力された無線周波数信号を空中に放射する送信部である。これにより、無線周波数信号が無線送信される。
周波数変換器1411は、方向性結合器1409から出力された無線周波数信号を局部発振信号に基づいて周波数変換する。周波数変換器1411は、周波数変換した直交変調信号を直交検波器1412へ出力する。
直交検波器1412は、周波数変換器1411から出力された直交変調信号に、互いに位相が90°異なる各基準搬送波を乗算して直交検波を行う。直交検波器1412は、直交検波により得られたI信号およびQ信号をデジタル変換器1413へ出力する。デジタル変換器1413は、直交検波器1412から出力されたI信号およびQ信号をデジタル信号に変換して歪補償部1403へ出力する。
図1に示した歪補償装置110は、たとえば歪補償部1403に対応する。図1に示した増幅器120は、たとえば増幅器1408に対応する。図1に示した帰還系130は、たとえば方向性結合器1409、周波数変換器1411、直交検波器1412およびデジタル変換器1413に対応する。
図15は、増幅器の入出力特性を示すグラフである。図15において、横軸は増幅器1408への入力電力[dB]を示している。縦軸は増幅器1408からの出力電力[dB]を示している。入出力特性1501は、増幅器1408の入出力特性を示している。W−CDMAなどの移動通信においては、送信装置の送信電力は10[mW]〜数10[W]と大きいため、増幅器1408の入出力特性1501は非線形になる。
図16は、増幅器の入出力特性の非線形による信号の歪を示す図である。図16において、横軸は、増幅器1408によって増幅される信号の周波数を示している。縦軸は、増幅器1408によって増幅される信号の電力を示している。送信周波数f0は、増幅器1408によって増幅される信号の送信周波数を示している。
周波数スペクトラム1601は、歪補償部1403による歪補償を行わない状態において増幅器1408へ入力される信号を示している。周波数スペクトラム1602は、歪補償部1403による歪補償を行わない状態において増幅器1408から出力される信号を示している。周波数スペクトラム1601,1602に示すように、増幅器1408の入出力特性1501の非線形(図15参照)により、信号の送信周波数f0周辺の周波数スペクトラムは、増幅器1408においてサイドローブが持ち上がる。
これに対して、図14に示した送信装置1400においては、歪補償部1403による適応LMSによって、信号の非線形歪を精度よく補償し、信号のサイドローブの持ち上がりを抑えることができる(たとえば図4,図11参照)。このため、隣接チャネルへの電力漏洩を抑えながら信号を増幅して送信することができる。
このように、実施の形態3にかかる送信装置1400によれば、増幅器1408による非線形歪を精度よく補償した送信信号を送信することができる。たとえば、W−CDMAなどの送信電力が大きい移動通信においても、送信信号に発生する非線形歪を精度よく補償し、送信信号の電力の隣接チャネルへの漏洩を回避することができる。また、送信信号に広帯域信号を用いる場合でも、メモリ効果による送信信号の近傍における歪を精度よく補償することができる。このため、通信品質を向上させることができる。
以上説明したように、歪補償装置、増幅装置、送信装置および歪補償方法によれば、信号の歪を精度よく補償することができる。
上述した各実施の形態に関し、さらに以下の付記を開示する。
(付記1)増幅器による信号の歪を補償する歪補償装置において、
歪補償係数を用いて入力信号に歪補償を行う歪補償処理部と、
前記歪補償係数を記憶する記憶部と、
前記入力信号の電力値に基づいて前記記憶部から歪補償係数を取得するための第1のアドレスを生成し、前記入力信号の位相に基づいて前記記憶部から歪補償係数を取得するための第2のアドレスを生成するアドレス生成部と、
を有し、
前記歪補償処理部は、前記第1および第2のアドレスに基づいて前記記憶部から歪補償係数を取得して前記歪補償を行う
ことを特徴とする歪補償装置。
(付記2)前記歪補償前の入力信号と前記増幅器の出力信号に基づいて前記歪補償係数を算出する演算部をさらに有し、
前記記憶部は、前記第1および第2のアドレスに対応させて前記演算部によって算出された歪補償係数を記憶する
ことを特徴とする付記1に記載の歪補償装置。
(付記3)前記アドレス生成部は、前記入力信号の位相を算出する位相算出部を有し、
前記位相算出部で算出した位相と前記算出した位相を所定の時間だけ遅延させた位相との差分に基づいて第2のアドレスを生成する
ことを特徴とする付記1または2に記載の歪補償装置。
(付記4)前記アドレス生成部は、前記電力値によって算出した振幅に基づいて前記第1のアドレスを生成することを特徴とする付記1〜3のいずれか一つに記載の歪補償装置。
(付記5)前記アドレス生成部は、前記電力値を対数化した対数値に基づいて前記第1のアドレスを生成することを特徴とする付記1〜3のいずれか一つに記載の歪補償装置。
(付記6)前記アドレス生成部は、前記入力信号の電力値に基づいて前記記憶部から歪補償係数を取得するための第3のアドレスを生成し、
前記歪補償処理部は、前記第1、第2および第3のアドレスに基づいて前記記憶部から取得した歪補償係数を用いて前記入力信号に歪補償を行う
ことを特徴とする付記1〜5のいずれか一つに記載の歪補償装置。
(付記7)前記記憶部は、前記第1、第2および第3のアドレスに対応させて前記演算部によって算出された歪補償係数を記憶する
ことを特徴とする付記6に記載の歪補償装置。
(付記8)前記アドレス生成部は、前記入力信号の電力値に基づく振幅を算出する振幅算出部を有し、
前記振幅算出部で算出した振幅と前記算出した振幅を所定の時間だけ遅延させた振幅との差分に基づいて第3のアドレスを生成する
ことを特徴とする付記6または7に記載の歪補償装置。
(付記9)前記アドレス生成部は、前記入力信号の電力値を算出する電力算出部を有し、
前記電力算出部で算出した電力値と前記算出した電力値を所定の時間だけ遅延させた電力値との差分に基づいて第3のアドレスを生成する
ことを特徴とする付記6または7に記載の歪補償装置。
(付記10)前記アドレス生成部は、前記入力信号の電力値を対数化した対数値を算出する対数電力算出部を有し、
前記対数電力算出部で算出した対数値と前記算出した対数値を所定の時間だけ遅延させた値との差分に基づいて第3のアドレスを生成する
ことを特徴とする付記6または7に記載の歪補償装置。
(付記11)付記1に記載の歪補償装置と、
前記増幅器と、
前記増幅器の出力信号を前記歪補償装置へ帰還させる帰還系と、
を有し、
前記歪補償装置は、前記歪補償前の入力信号と、前記帰還系によって帰還した出力信号に基づいて前記歪補償係数を算出する演算部をさらに有し、
前記記憶部は、前記第1および第2のアドレスに対応させて前記演算部によって算出された歪補償係数を記憶する
ことを特徴とする増幅装置。
(付記12)付記11に記載の増幅装置と、
前記増幅装置によって増幅された信号を送信する送信部と、
を有することを特徴とする送信装置。
(付記13)増幅器による信号の歪を補償する歪補償方法において、
歪補償係数を用いて入力信号に歪補償を行う工程と、
前記歪補償係数を記憶する工程と、
前記入力信号の電力値に基づいて前記記憶された歪補償係数の中から前記歪補償に用いる歪補償係数を取得するための第1のアドレスを生成する工程と、
前記入力信号の位相に基づいて前記記憶された歪補償係数の中から前記歪補償に用いる歪補償係数を取得するための第2のアドレスを生成する工程と、
を含み、
前記第1および第2のアドレスに基づいて前記記憶された歪補償係数の中から取得した歪補償係数を用いて前記歪補償を行う
ことを特徴とする歪補償方法。
100 増幅装置
118a 共役複素信号出力部
120,1408 増幅器
301,302,401,1101,1601,1602 周波数スペクトラム
500,600 信号遷移
1400 送信装置
1402 パラレル変換器
1404 アナログ変換器
1409 方向性結合器
1410 アンテナ
1413 デジタル変換器
1501 入出力特性
f0 送信周波数
tap1〜tap3,tap11〜tap13 タップ係数

Claims (10)

  1. 増幅器による信号の歪を補償する歪補償装置において、
    歪補償係数を用いて入力信号に歪補償を行う歪補償処理部と、
    前記歪補償係数を記憶する記憶部と、
    前記入力信号の電力値に基づいて前記記憶部から歪補償係数を取得するための第1のアドレスを生成し、前記入力信号の位相および遅延させた位相をそれぞれ重み付けして加算した位相差に基づいて前記記憶部から歪補償係数を取得するための第2のアドレスを生成し得るアドレス生成部と、
    を有し、
    前記歪補償処理部は、前記第1および第2のアドレスに基づいて前記記憶部から歪補償係数を取得して前記歪補償を行うことができる
    ことを特徴とする歪補償装置。
  2. 前記アドレス生成部は、前記入力信号の位相を算出する位相算出部を有し、
    前記位相算出部で算出した位相と前記算出した位相を所定の時間だけ遅延させた位相との差分に基づいて第2のアドレスを生成する
    ことを特徴とする請求項1に記載の歪補償装置。
  3. 前記アドレス生成部は、前記電力値によって算出した振幅に基づいて前記第1のアドレスを生成することを特徴とする請求項1または2に記載の歪補償装置。
  4. 前記アドレス生成部は、前記電力値を対数化した対数値に基づいて前記第1のアドレスを生成することを特徴とする請求項1〜3のいずれか一つに記載の歪補償装置。
  5. 前記アドレス生成部は、前記入力信号の電力値に基づいて前記記憶部から歪補償係数を取得するための第3のアドレスを生成し、
    前記歪補償処理部は、前記第1、第2および第3のアドレスに基づいて前記記憶部から取得した歪補償係数を用いて前記入力信号に歪補償を行う
    ことを特徴とする請求項1〜3のいずれか一つに記載の歪補償装置。
  6. 前記アドレス生成部は、前記入力信号の電力値に基づく振幅を算出する振幅算出部を有し、
    前記振幅算出部で算出した振幅と前記算出した振幅を所定の時間だけ遅延させた振幅との差分に基づいて第3のアドレスを生成する
    ことを特徴とする請求項5に記載の歪補償装置。
  7. 前記アドレス生成部は、前記入力信号の電力値を対数化した対数値を算出する対数電力算出部を有し、
    前記対数電力算出部で算出した対数値と前記算出した対数値を所定の時間だけ遅延させた値との差分に基づいて第3のアドレスを生成する
    ことを特徴とする請求項5に記載の歪補償装置。
  8. 請求項1に記載の歪補償装置と、
    前記増幅器と、
    前記増幅器の出力信号を前記歪補償装置へ帰還させる帰還系と、
    を有し、
    前記歪補償装置は、前記歪補償前の入力信号と、前記帰還系によって帰還した出力信号に基づいて前記歪補償係数を算出する演算部をさらに有し、
    前記記憶部は、前記第1および第2のアドレスに対応させて前記演算部によって算出された歪補償係数を記憶する
    ことを特徴とする増幅装置。
  9. 請求項8に記載の増幅装置と、
    前記増幅装置によって増幅された信号を送信する送信部と、
    を有することを特徴とする送信装置。
  10. 増幅器による信号の歪を補償する歪補償方法において、
    歪補償係数を用いて入力信号に歪補償を行う工程と、
    前記歪補償係数を記憶する工程と、
    前記入力信号の電力値に基づいて前記記憶された歪補償係数の中から前記歪補償に用いる歪補償係数を取得するための第1のアドレスを生成する工程と、
    前記入力信号の位相および遅延させた位相をそれぞれ重み付けして加算した位相差に基づいて前記記憶された歪補償係数の中から前記歪補償に用いる歪補償係数を取得するための第2のアドレスを生成する工程と、
    を含み、
    前記第1および第2のアドレスに基づいて前記記憶された歪補償係数の中から取得した歪補償係数を用いて前記歪補償を行う
    ことを特徴とする歪補償方法。
JP2010061656A 2010-03-17 2010-03-17 歪補償装置、増幅装置、送信装置および歪補償方法 Active JP5505001B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010061656A JP5505001B2 (ja) 2010-03-17 2010-03-17 歪補償装置、増幅装置、送信装置および歪補償方法
US13/005,747 US8461925B2 (en) 2010-03-17 2011-01-13 Distortion compensating apparatus, amplifying apparatus, transmitting apparatus, and distortion compensating method
KR1020110003863A KR101159478B1 (ko) 2010-03-17 2011-01-14 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법
EP11152187.8A EP2369740B1 (en) 2010-03-17 2011-01-26 Distortion compensating apparatus, amplifying apparatus, transmitting apparatus, and distortion compensating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010061656A JP5505001B2 (ja) 2010-03-17 2010-03-17 歪補償装置、増幅装置、送信装置および歪補償方法

Publications (2)

Publication Number Publication Date
JP2011199428A JP2011199428A (ja) 2011-10-06
JP5505001B2 true JP5505001B2 (ja) 2014-05-28

Family

ID=44246571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010061656A Active JP5505001B2 (ja) 2010-03-17 2010-03-17 歪補償装置、増幅装置、送信装置および歪補償方法

Country Status (4)

Country Link
US (1) US8461925B2 (ja)
EP (1) EP2369740B1 (ja)
JP (1) JP5505001B2 (ja)
KR (1) KR101159478B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5751056B2 (ja) * 2011-07-14 2015-07-22 富士通株式会社 歪補償装置、送信機および歪補償方法
JP6094071B2 (ja) 2012-07-02 2017-03-15 富士通株式会社 歪補償装置及び歪補償方法
JP6015386B2 (ja) 2012-11-29 2016-10-26 富士通株式会社 歪補償装置及び歪補償方法
CN105099972B (zh) * 2012-12-11 2018-05-04 华为技术有限公司 发射机的发射通道间干扰消除方法及装置
JP2015012412A (ja) * 2013-06-28 2015-01-19 富士通株式会社 歪補償装置、歪補償方法、及び無線通信装置
JP6323120B2 (ja) 2014-03-28 2018-05-16 富士通株式会社 無線送信装置
JP2017069649A (ja) 2015-09-28 2017-04-06 富士通株式会社 無線装置
JP2017200147A (ja) * 2016-04-28 2017-11-02 富士通株式会社 無線装置及び係数更新方法
JP2017204711A (ja) 2016-05-10 2017-11-16 富士通株式会社 無線装置及び異常検出方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700151A (en) 1985-03-20 1987-10-13 Nec Corporation Modulation system capable of improving a transmission system
KR100326176B1 (ko) 1998-08-06 2002-04-17 윤종용 이동통신시스템의전력증폭장치및방법
WO2000072438A1 (en) 1999-05-25 2000-11-30 Nokia Networks Oy Linearisation and modulation device
US6356146B1 (en) 1999-07-13 2002-03-12 Pmc-Sierra, Inc. Amplifier measurement and modeling processes for use in generating predistortion parameters
JP2003168931A (ja) * 2001-12-04 2003-06-13 Nec Corp 歪補償回路
JP2003188656A (ja) * 2001-12-21 2003-07-04 Nec Corp 歪補償回路
US7349490B2 (en) 2003-04-16 2008-03-25 Powerwave Technologies, Inc. Additive digital predistortion system employing parallel path coordinate conversion
US6998909B1 (en) 2004-02-17 2006-02-14 Altera Corporation Method to compensate for memory effect in lookup table based digital predistorters
KR101126401B1 (ko) * 2004-05-11 2012-03-29 삼성전자주식회사 전력 증폭기에 디지털 전치 왜곡 장치 및 방법
JP2006253749A (ja) 2005-03-08 2006-09-21 Matsushita Electric Ind Co Ltd 歪み補償装置及びその方法
JP4786644B2 (ja) * 2005-03-09 2011-10-05 富士通株式会社 歪補償装置
JP4652091B2 (ja) * 2005-03-16 2011-03-16 富士通株式会社 歪補償装置
JP2007036990A (ja) 2005-07-29 2007-02-08 Pioneer Electronic Corp スピーカー装置用振動板の製造方法
EP1953913B1 (en) 2005-09-28 2010-03-31 Fujitsu Ltd. Distortion compensating device
WO2008155819A1 (ja) * 2007-06-19 2008-12-24 Fujitsu Limited 電力増幅制御装置
WO2009125323A1 (en) 2008-04-08 2009-10-15 Nxp B.V. Power amplifying unit and method for controlling a power amplifier unit

Also Published As

Publication number Publication date
KR101159478B1 (ko) 2012-06-26
EP2369740B1 (en) 2013-10-23
JP2011199428A (ja) 2011-10-06
KR20110104869A (ko) 2011-09-23
US8461925B2 (en) 2013-06-11
US20110227644A1 (en) 2011-09-22
EP2369740A1 (en) 2011-09-28

Similar Documents

Publication Publication Date Title
JP5505001B2 (ja) 歪補償装置、増幅装置、送信装置および歪補償方法
JP4786644B2 (ja) 歪補償装置
JP4308163B2 (ja) 歪補償装置
JP5505002B2 (ja) 歪補償装置、増幅装置、送信装置および歪補償方法
US8831136B2 (en) Wireless apparatus and distortion compensating method
JP4619827B2 (ja) 歪補償装置
US8855232B2 (en) Transmission apparatus and transmission method
JP5056490B2 (ja) 歪み補償係数更新装置および歪み補償増幅器
US9337783B2 (en) Distortion compensation apparatus and distortion compensation method
US8798197B2 (en) Distortion compensation amplifier device and distortion compensation method
JP5672728B2 (ja) 無線装置、歪補償装置及び歪補償方法
JP2014107841A (ja) 歪補償装置及び歪補償方法
JP5071168B2 (ja) 歪み補償係数更新装置および歪み補償増幅器
KR20070106761A (ko) 왜곡 보상 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R150 Certificate of patent or registration of utility model

Ref document number: 5505001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150