JP6094071B2 - 歪補償装置及び歪補償方法 - Google Patents

歪補償装置及び歪補償方法 Download PDF

Info

Publication number
JP6094071B2
JP6094071B2 JP2012148924A JP2012148924A JP6094071B2 JP 6094071 B2 JP6094071 B2 JP 6094071B2 JP 2012148924 A JP2012148924 A JP 2012148924A JP 2012148924 A JP2012148924 A JP 2012148924A JP 6094071 B2 JP6094071 B2 JP 6094071B2
Authority
JP
Japan
Prior art keywords
value
distortion compensation
threshold
unit
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012148924A
Other languages
English (en)
Other versions
JP2014011748A (ja
Inventor
聡之 松原
聡之 松原
車古 英治
英治 車古
充晴 ▲濱▼野
充晴 ▲濱▼野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012148924A priority Critical patent/JP6094071B2/ja
Priority to US13/895,014 priority patent/US9203447B2/en
Priority to CN201310205761.6A priority patent/CN103532499B/zh
Publication of JP2014011748A publication Critical patent/JP2014011748A/ja
Application granted granted Critical
Publication of JP6094071B2 publication Critical patent/JP6094071B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0408Circuits with power amplifiers
    • H04B2001/0425Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、歪補償装置及び歪補償方法に関する。
近年、携帯電話機、スマートフォンなどの無線通信装置では、デジタル通信化が進み、高効率でデータ伝送が行われている。データ送信側の無線通信装置は、データ送信方式に多値位相変調方式を適用する場合、送信用電力増幅器の増幅特性を直線化して非線形歪を抑え、隣接チャネルに漏洩する電力を低減することが重要である。
また、線形性に劣る増幅器を使用して電力効率の向上を図る場合は、線形性が劣るために生じる非線形歪を補償する技術が求められる。そこで、無線通信装置では、電力増幅器の非線形歪を補償する歪補償部が設けられる。
歪補償部は、例えば、S/P変換器によってI信号,Q信号の2系列に変換された送信信号と、I信号,Q信号に変換された後増幅処理が施された信号の一部をフィードバックした信号とを比較し、これらの信号の差が零となるように歪補償係数を演算する。そして、歪補償部は、I信号,Q信号に変換された送信信号に、歪補償係数を乗算することによって、歪補償を行う。歪補償部は、歪補償前の送信信号と、歪補償後に増幅された信号の一部をフィードバックした信号とを比較して、これらの信号の差が零となるように、随時歪補償係数を更新する。
一般的に電力増幅器の非線形特性は、飽和領域で発生する。すなわち、電力増幅器への入力信号の電力、つまり送信信号の振幅が大きいと、歪が発生し易い。このため、大きな電力に対応する歪補償係数の最適化が重要である。ところが、大きな電力の信号の出現頻度は少ないので、その歪補償係数を最適化するためには時間がかかる。そして、歪補償係数の最適化までの間に、隣接チャネルに対応する帯域にスプリアスが発生してしまう。
詳細には、図1に示すように、複数のアドレスと、各アドレスに対応する歪補償係数とが対応付けられたテーブル(以下では、「LUT(ルックアップテーブル)」と呼ばれることがある)が設けられる。図1において、横軸はアドレスであり、縦軸は歪補償係数の値である。ここで、アドレスは、入力信号の電力値に対応する。図1に示すように、最適化までの間、大きいアドレス値において、理想的な歪補償係数と実際の歪補償係数との間に差が生じる。この差が原因で、スプリアスが発生してしまうことになる。
この問題を解決するために、従来、所定の閾値よりも大きいアドレスに対応する歪補償係数を固定する技術(以下では、「アドレスクリップ」と呼ばれることある)が提案されている。この従来のアドレスクリップでは、上記した所定の閾値(以下では、「クリップ閾値」又は「アドレスクリップ値」と呼ばれることがある)より大きいアドレスに対応する歪補償係数は、クリップ閾値以下で最も近いアドレスに対応する歪補償係数(以下では、「クリップ係数」と呼ばれることがある)とされる。
特開2011−199428号公報 特開2001−284976号公報
しかしながら、クリップ閾値が小さ過ぎる値に固定されると、クリップ閾値よりも大きいアドレスであり且つ対応する歪補償係数が最適化されているアドレスにおいてもアドレスクリップが適用されてしまうことになる。また、クリップ閾値が大き過ぎる値に固定されると、実際には最適化されていないアドレスの歪補償係数がクリップ係数として用いられることになる。この結果、スプリアスが発生してしまうことになる。
開示の技術は、上記に鑑みてなされたものであって、スプリアスの発生を低減できる、歪補償装置及び歪補償方法を提供することを目的とする。
開示の態様では、入力された、送信信号と歪補償係数とを乗算する乗算部と、前記送信信号の電力に応じたアドレス値を生成する生成部と、生成されたアドレス値が設定閾値より大きい場合、前記設定閾値に対応する歪補償係数を記憶部から読み出して前記乗算部に入力し、前記生成されたアドレス値が前記設定閾値以下の場合、前記生成されたアドレス値に対応する歪補償係数を前記記憶部から読み出し、前記乗算部に入力する調整部と、前記生成されたアドレス値に基づいて閾値を算出して前記算出された閾値によって前記設定閾値を更新する閾値算出部と、を具備する。
開示の態様によれば、スプリアスの発生を低減することができる。
図1は、理想的な歪補償係数と実際の歪補償係数との間の差を示す図である。 図2は、実施例1の無線通信装置の構成を示す図である。 図3は、送信電力増幅器の入出力特性を示す図である。 図4は、非直線特性により発生する非線形歪を説明する図である。 図5は、実施例1の歪補償部の構成例を示す図である。 図6は、実施例1の係数算出部の構成例を示す図である。 図7は、実施例1の歪補償部の処理動作の一例を示すフローチャートである。 図8は、実施例1の歪補償部の、複数の調整単位期間における処理動作の説明に供する図である。 図9は、実施例1の歪補償部のLUT更新処理の説明に供する図である。 図10は、実施例2の歪補償部の処理動作の一例を示すフローチャートである。 図11は、実施例2の歪補償部の処理動作の説明に供する図である。 図12は、実施例3の歪補償部の処理動作の一例を示すフローチャートである。 図13は、実施例3の歪補償部の処理動作の説明に供する図である。 図14は、実施例4の歪補償部の構成例を示す図である。 図15は、実施例4の歪補償部の処理動作の一例を示すフローチャートである。 図16は、実施例5の歪補償部の構成例を示す図である。 図17は、実施例5の歪補償部の処理動作の一例を示すフローチャートである。 図18は、実施例6の歪補償部の構成例を示す図である。 図19は、実施例6の歪補償部の処理動作の一例を示すフローチャートである。 図20は、無線通信装置(基地局)のハードウェア構成の一例を示す図である。
以下に、本願の開示する歪補償装置及び歪補償方法の実施例を図面に基づいて詳細に説明する。なお、この実施例により本願の開示する歪補償装置及び歪補償方法が限定されるものではない。また、実施例において同一の機能を有する構成には同一の符号を付し、重複する説明は省略される。
[実施例1]
[無線通信装置の構成]
図2は、実施例1の無線通信装置の構成を示す図である。図2において、無線通信装置100は、送信信号発生部102と、シリアル/パラレル変換器(S/P変換器)104と、歪補償部110と、D(Digital)/A(Analog)変換器122とを有する。また、無線通信装置100は、直交変調器124と、周波数変換器126と、増幅器128と、方向性結合器130と、アンテナ132と、基準搬送波生成部134とを有する。また、無線通信装置100は、A/D変換器136と、直交検波器138と、周波数変換器140とを有する。歪補償部110は、プリディストーション部112と、歪補償係数記憶部114と、歪補償係数演算部116とを有する。歪補償部110は、例えばDSP(Digital Signal Processor:デジタルシグナルプロセッサ)によって実現される。無線通信装置100は、例えば、基地局である。
送信信号発生部102は、無線通信装置100から送信するシリアルのデジタルデータ列を発生する。シリアル/パラレル変換器104は、送信信号発生部102によって発生されたデジタルデータ列を1ビットずつ交互に振り分けて同相成分信号(I信号:In-Phase component)と直交成分信号(Q信号:Quadrature component)の2系列に変換する。
D/A変換器122は、I信号,Q信号のそれぞれをアナログのべ一スバンド信号に変換する。直交変調器124は、D/A変換器122から出力されたI信号,Q信号(送信ベースバンド信号)に、それぞれ基準搬送波生成部134で生成された基準搬送波とこれを90°移相した搬送波を乗算し、乗算結果を加算することにより直交変換を行う。
周波数変換器126は、直交変調器124から出力された直交信号と局部発振信号をミキシングして無線周波数に変換する。増幅器128は、周波数変換器126から出力された無線周波数信号を増幅し、方向性結合器130を介してアンテナ132を介して空中に放射する。
方向性結合器130は、送信信号の一部をフィードバックして周波数変換器140に入力する。周波数変換器140は、フィードバック信号の周波数変換を行う。直交検波器138は、周波数変換器140から出力されたフィードバック信号にそれぞれ基準搬送波生成部134で生成された基準搬送波とこれを90°移相した信号を乗算して直交検波を行い、送信側におけるベースバンドのI信号,Q信号を再現する。A/D変換器136は、直交検波器138から出力されたフィードバック信号をデジタル信号に変換して歪補償部110に入力する。
歪補償係数記憶部114は、送信信号x(t)のパワーpi(i=0〜1023)に応じた歪補償係数h(pi)を記憶する。プリディストーション部112は、送信信号のパワーレベルに応じた歪補償係数h(pi)を用いて送信信号に歪補償処理(プリディストーション)を行う。歪補償係数演算部116は、送信信号x(t)と直交検波器138で復調された復調信号(フィードバック信号)y(t)とを比較し、その差が零となるように歪補償係数h(pi)を演算し、歪補償係数記憶部114に格納された歪補償係数を更新する。
このように、歪補償部110は、増幅器128によって増幅された信号の一部であるフィードバック信号と、歪補償が行われる前の送信信号との差が零になるよう、適応的に歪補償係数を更新する。
次に、増幅器の入出力特性、及び非直線特性により発生する非線形歪について説明する。図3は、送信電力増幅器の入出力特性を示す図である。図4は、非直線特性により発生する非線形歪を説明する図である。
例えばW−CDMA等の移動通信においては、無線通信装置の送信電力は10mW〜数10Wと大きく、増幅器128の入出力特性(歪関数f(p)を持つ)は図3の点線で示すように非直線特性になる。この非直線特性により非線形歪が発生し、送信周波数f周辺の周波数スペクトラムは、図4の波線157で示す特性から実線158で示す特性のようにサイドローブが持ち上がる。このように、送信信号が隣接チャネルに漏洩することによって、隣接妨害が生じる。すなわち、図3に示す非線形歪により図4に示すように、隣接周波数チャネルに漏洩する送信信号の電力が大きくなる。
漏洩電力の大きさを示すACPR(Adjacent Channel Power Ratio)は、図4の周波数帯域152−周波数帯域154間のスペクトラム面積である着目チャネルの電力と、周波数帯域150−周波数帯域156間の隣接チャネルに漏れるスペクトラム面積である隣接漏洩電力の比である。このような漏洩電力は、他チャネルに対して雑音となり、そのチャネルの通信品質を劣化させるので、厳しく規定されている。
漏洩電力は、例えば電力増幅器の線形領域(図3の線形領域α)で小さく、非線形領域βで大きくなる。そこで、高出力の送信用電力増幅器では、線形領域αを広くすることが求められる。しかし、このためには実際に求められる能力以上の増幅器を設けることとなり、コスト及び装置サイズにおいて不利となる。そこで、上述のように、送信電力の歪を補償する歪補償部110が無線通信装置100に備えられる。
[歪補償部の構成]
図5は、実施例1の歪補償部の構成例を示す図である。図5において、歪補償部110は、乗算部212と、歪関数演算部214と、アドレス生成回路216と、閾値算出部218と、LUT(Look Up Table)220と、遅延部228,230,234と、帰還部232と、係数算出部236とを有する。また、LUT220は、調整部222と、テーブル保持部224と、書き込み部226とを有する。
図5の乗算部212は、図2のプリディストーション部112に対応する。乗算部212は、送信信号x(t)に歪補償係数hn−1(p)を乗算する。図5の歪関数演算部214は、図2の増幅器128に対応する。
また、図5の帰還部232は、図2の方向性結合器130、周波数変換器140、直交検波器138、及びA/D変換器136を含む部分に対応する。また、図5のLUT220は、図2の歪補償係数記憶部114に対応する。また、図5の係数算出部236は、図2の歪補償係数演算部116に対応する。
アドレス生成回路216は、送信信号x(t)が入力されると、送信信号x(t)のパワーpを演算し、演算された送信信号x(t)のパワーpに一意に対応する一次元方向、例えばX軸方向アドレスを生成する。同時にアドレス生成回路216に記憶されている先の時点(t−1)の送信信号x(t−1)のパワーp1との差ΔPを求め、これに一意に対応する他方の次元方向、例えばY軸方向アドレスを生成する。生成されたアドレス値は、閾値算出部218、調整部222、及び、遅延部230へ出力される。
閾値算出部218は、閾値調整のための単位期間(以下では、「調整単位期間」と呼ばれることがある)毎に、アドレス生成回路216で生成されたアドレス値の最大値を特定し、当該特定された最大値に基づいてクリップ閾値を算出する。調整単位期間は、1ミリ秒から100ミリ秒の間であることが好ましい。
具体的には、閾値算出部218は、特定された最大値から所定のオフセット値を減算することにより、クリップ閾値を算出する。すなわち、クリップ閾値は、最大値から所定のオフセット値Nだけ少ないアドレス値とされる。オフセット値Nは、正の値であり、例えば、自然数1〜3のいずれかである。算出されたクリップ閾値は、調整部222へ出力される。こうして、調整部222に設定されるクリップ閾値は、調整単位期間毎に更新される。
なお、ここでは、調整単位期間には、複数のアドレス値が生成される。すなわち、「調整単位期間」は、複数のサンプリングタイミングを含んでいる。
調整部222は、歪補償係数を、アドレス生成回路216から受け取るアドレス値と、設定されているクリップ閾値との大小関係に基づいて、調整する。
具体的には、調整部222は、アドレス生成回路216から受け取るアドレス値がクリップ閾値以下の場合、アドレス生成回路216から受け取るアドレス値に対応する歪補償係数をテーブル保持部224に保持されているLTUから読み出し、乗算部212へ出力する。一方、調整部222は、アドレス生成回路216から受け取るアドレス値がクリップ閾値より大きい場合、クリップ閾値に対応するアドレスの歪補償係数をテーブル保持部224から読み出し、乗算部212へ出力する。
なお、調整部222から出力された歪補償係数は、LTU更新値の算出に用いられる係数パラメータとして、遅延部228を介して、係数算出部236にも入力される。
テーブル保持部224は、LTUを保持している。すなわち、テーブル保持部224は、送信信号x(t)の離散的な各パワーに対応する2次元アドレス位置に、歪関数演算部214(増幅器)の歪みを打ち消すための歪補償係数を記憶している。
書き込み部226は、アドレス生成回路216で生成されたアドレスと、係数算出部236で算出された歪補償係数とを入力信号とする。そして、書き込み部226は、アドレス生成回路216で生成されたアドレスに、係数算出部236で算出された歪補償係数を書き込むことにより、LUTを更新する。なお、アドレス生成回路216で生成された読み出しアドレス(AR)と書き込みアドレス(AW)は同じアドレスであるが、更新値を得るまでに演算時間等を要するため、遅延部230により、読み出しアドレスを遅延させて書き込みアドレスとして用いる。
係数算出部236は、送信信号x(t)と、帰還復調信号y(t)(フィードバック信号)と、調整部222から出力された歪補償係数とを入力信号とする。ここで、遅延部228,234は、係数算出部236に入力される信号が同じ送信信号x(t)から得られたものとなるように、設けられている。すなわち、遅延部228,234に設定する遅延時間Dは、例えば、歪関数演算部214(増幅器)における遅延時間をD0、帰還部232の遅延時間をD1とすれば、D=D0+D1を満足するように決定される。
具体的には、係数算出部236は、図6に示すように、乗算部242,244,246と、共役複素信号出力部(Conj)248と、減算部250と、加算部252とを有する。
減算部250は、遅延部230によって遅延させた送信信号x(t)と帰還復調信号y(t)(フィードバック信号)との差e(t)を出力する。
乗算器246は、歪補償係数hn−1(p)とy*(t)の乗算を行い、出力u*(t)(=hn−1(p) y*(t))を得る。乗算部244は、減算部250の差出力e(t)とu*(t)との乗算を行う。乗算部242は、ステップサイズパラメータμと乗算部244の出力を乗算する。
次に、加算部252は、歪補償係数hn−1(p)と乗算部242の出力μe(t) u*(t)を加算し、加算結果を書き込み部226へ出力する。
これらの構成により、以下に示す演算が行われる。
hn(p)=hn−1(p)+μe(t)u*(t)
e(t)=x(t)−y(t)
y(t)=hn−1(p)x(t)f(p)
u*(t)=x(t)f(p)=hn−1(p) y*(t)
p=|x(t)|2
ただし、x,y,f,h,u,eは複素数、*は共役複素数である。上記演算処理を行うことにより、送信信号x(t)と帰還復調信号y(t)の差信号e(t)が最小となるように歪補償係数h(p)が更新され、最終的に最適の歪補償係数値に収束し、増幅器128の歪が補償される。
[歪補償部の動作]
以上の構成を有する歪補償部110の動作について説明する。図7は、実施例1の歪補償部110の処理動作の一例を示すフローチャートである。図8は、実施例1の歪補償部110の、複数の調整単位期間における処理動作の説明に供する図である。
任意の調整単位期間が始まると、図7のフローがスタートする。
閾値算出部218は、アドレス生成回路216で生成されたアドレス値を入力する(ステップS11)。
閾値算出部218は、今回入力された第1のアドレス値が、現在の調整単位期間でこれまでに入力されたアドレス値の内で最大である第2のアドレス値より、大きいか否かを判定する(ステップS12)。
第1のアドレス値が第2のアドレス値より大きい場合(ステップS12肯定)、閾値算出部218は、第1のアドレス値で第2のアドレス値を更新する(ステップS13)。一方、第1のアドレス値が第2のアドレス値以下の場合(ステップS12否定)、閾値算出部218は、アドレス値の更新を行わない。
閾値算出部218は、調整単位期間の開始から指定時間経過したか否か、つまり、調整単位期間が終了したか否かを判定する(ステップS14)。
調整単位期間が終了していない場合(ステップS14否定)、処理はステップS11へ戻る。こうして、ステップS11〜S14の処理を繰り返すことにより、調整単位期間内におけるアドレス値の最大値が特定される。
調整単位期間が終了すると(ステップS14肯定)、閾値算出部218は、特定された最大値に基づいてクリップ閾値を算出する(ステップS15)。
ここで、図8に示すように、調整単位期間は、繰り返される。調整単位期間Aで特定された最大値に基づいて算出されたクリップ閾値は、調整単位期間Aの次の調整単位期間Bと重なる期間において、調整部222に設定される。
図9は、実施例1の歪補償部110のLUT更新処理の説明に供する図である。
アドレス生成回路216で生成されたアドレスが設定クリップ閾値よりも大きい場合(ステップS21肯定)、係数算出部236は、設定クリップ閾値によって読み出された歪補償係数と、現在の送信信号x(t)とに基づいて、LUT更新値を生成する(ステップS22)。
また、アドレス生成回路216で生成されたアドレスが設定クリップ閾値以下の場合(ステップS21否定)、係数算出部236は、アドレス生成回路216で生成されたアドレスによって読み出された歪補償係数と、現在の送信信号x(t)とに基づいて、LUT更新値を生成する(ステップS23)。
書き込み部226は、アドレス生成回路216で生成されたアドレスに、係数算出部236で算出された歪補償係数を書き込むことにより、LUTを更新する(ステップS24)。
以上のように本実施例によれば、歪補償部110において、閾値算出部218は、アドレス生成回路216で生成されたアドレス値に基づいて、調整部222に設定されるクリップ閾値を算出する。
こうすることで、アドレス生成回路216で生成されたアドレス値に基づいて設定クリップ閾値を適正値に順次更新できるので、スプリアスの発生を低減することができる。
具体的には、閾値算出部218は、調整単位期間毎に、アドレス生成回路216で生成されたアドレス値の最大値を特定し、特定された最大値から所定のオフセット値Nを減算することにより、クリップ閾値を算出する。
[実施例2]
実施例2では、今回生成されたアドレス値に基づいて算出されたクリップ閾値が現在設定されているクリップ閾値よりも大きいと判定された場合、この時点で、今回算出されたクリップ閾値を新しい設定クリップ閾値とする。また、「実行周期」毎に、設定クリップ閾値から所定値を減算する減算処理が実行される。なお、実施例2の歪補償部の基本構成は、実施例1と同様であるので、図5を援用して本実施例を説明する。
実施例2の歪補償部110の閾値算出部218は、アドレス生成回路216からアドレス値を入力する度に、入力されたアドレス値に基づいてクリップ閾値を算出する。そして、閾値算出部218は、今回算出されたクリップ閾値と、調整部222に現在設定され且つ閾値算出部218に保持されている設定クリップ閾値とを比較する。比較の結果、今回算出されたクリップ閾値が現在の設定クリップ閾値よりも大きい場合、閾値算出部218は、この時点で、今回算出されたクリップ閾値を新しい設定クリップ閾値とする。
また、閾値算出部218は、実行周期毎に、設定クリップ閾値から所定値を減算し、得られたクリップ閾値を調整部222に新たに設定する。実行周期は、1ミリ秒から100ミリ秒の間であることが好ましい。
図10は、実施例2の歪補償部110の処理動作の一例を示すフローチャートである。図11は、実施例2の歪補償部110の処理動作の説明に供する図である。
閾値算出部218は、アドレス値が入力されると(ステップS31肯定)、閾値算出部218は、入力されたアドレス値に基づいてクリップ閾値を算出する(ステップS32)。
閾値算出部218は、今回算出されたクリップ閾値と、調整部222に現在設定され且つ閾値算出部218に保持されている設定クリップ閾値とを比較する(ステップS33)。
今回算出されたクリップ閾値が現在の設定クリップ閾値よりも大きい場合(ステップS33肯定)、閾値算出部218は、この時点で、今回算出されたクリップ閾値で設定クリップ閾値を更新する(ステップS34)。なお、今回算出されたクリップ閾値が現在の設定クリップ閾値以下の場合(ステップS33否定)、閾値算出部218は、更新処理を行わない。
閾値算出部218は、減算処理の実行周期が満了したか否かを判定する(ステップS35)。実行周期が満了している場合(ステップS35肯定)、閾値算出部218は、設定クリップ閾値を所定値で減算する(ステップS36)。なお、実行周期が満了していない場合(ステップS35否定)、閾値算出部218は、減算処理を実行しない。
閾値算出部218は、終了条件を満たしているか否かを判定し(ステップS37)、終了条件を満たしていない場合(ステップS37否定)、ステップS31の処理に戻り、終了条件を満たしている場合(ステップS37肯定)、図10の処理を終了する。終了条件とは、例えば、無線通信装置100の電源がオフされたこと等である。
ここで、図11に示すように、実行周期は、繰り返される。図11において実行周期A及び実行周期Dでは、設定クリップ閾値が3回更新されている。一方、実行周期B及び実行周期Cでは、設定クリップ閾値は一度も更新されていない。このように任意の実行周期においては設定クリップ閾値の更新が行われないこともある一方、減算処理は、隣接する2つの実行周期の境界において必ず実行されている。
以上のように本実施例によれば、歪補償部110において、閾値算出部218は、現在設定されているクリップ閾値よりも大きいクリップ閾値が、今回生成されたアドレス値に基づいて算出される度に、今回算出されたクリップ閾値によって設定クリップ閾値を更新する。
こうすることで、送信信号の電力変動に対する追随性を向上させることができる。
また、閾値算出部218は、実行周期毎に、設定クリップ閾値から所定値を減算する。
こうすることで、設定クリップ閾値が過度な値に設定されている場合でも、設定クリップ閾値を適正値に向けて修正することができる。
[実施例3]
実施例3では、実施例2と同様に、今回生成されたアドレス値に基づいて算出されたクリップ閾値が現在設定されているクリップ閾値よりも大きいと判定された場合、この時点で、今回算出されたクリップ閾値を新しい設定クリップ閾値とする。一方、実施例3では、実施例2と異なり、「実行判定期間」において、設定クリップ閾値の更新が新たに実行されない場合、減算処理が実行される。なお、実施例3の歪補償部の基本構成は、実施例1と同様であるので、図5を援用して本実施例を説明する。
実施例3の歪補償部110の閾値算出部218は、アドレス生成回路216からアドレス値を入力する度に、入力されたアドレス値に基づいてクリップ閾値を算出する。そして、閾値算出部218は、今回算出されたクリップ閾値と、調整部222に現在設定され且つ閾値算出部218に保持されている設定クリップ閾値とを比較する。比較の結果、今回算出されたクリップ閾値が現在の設定クリップ閾値よりも大きい場合、閾値算出部218は、この時点で、今回算出されたクリップ閾値を新しい設定クリップ閾値とする。
また、閾値算出部218は、「実行判定期間」において、設定クリップ閾値の更新が新たに実行されない場合、減算処理を実行する。「実行判定期間」は、設定クリップ閾値の任意の更新タイミングを始点とし且つ所定の時間長を有する期間である。
図12は、実施例3の歪補償部110の処理動作の一例を示すフローチャートである。図13は、実施例3の歪補償部110の処理動作の説明に供する図である。
閾値算出部218は、実行判定期間において設定クリップ閾値の更新が新たに実行されたか否か、つまり、設定クリップ閾値の直近の更新タイミングから所定時間経過したか否かを判定する(ステップS41)。
所定時間経過したと判定された場合(ステップS41肯定)、閾値算出部218は、設定クリップ閾値を所定値で減算する(ステップS36)。
ここで、図13に示すように、実行判定期間は、設定クリップ閾値の更新の度に更新される。そして、実行判定期間A及び実行判定期間Fでは、設定クリップ閾値の更新が新たに実行されていないため、実行判定期間A及び実行判定期間Fの終了時に減算処理が実行されている。なお、実行判定期間B及び実行判定期間Cを見てわかるように、減算処理が実行されたタイミングを始点としても実行判定期間が開始される。
以上のように本実施例によれば、閾値算出部218は、実行判定期間において、設定クリップ閾値の更新が新たに実行されない場合、減算処理を実行する。実行判定期間は、設定クリップ閾値の任意の更新タイミングを始点とし且つ所定の時間長を有する期間である。
こうすることで、設定クリップ閾値の過度の修正を防止しつつ、実行判定期間において設定クリップ閾値の更新が新たに実行されず設定クリップ閾値が過度な値に設定されている可能性の高い場合には確実に設定クリップ閾値を適正値に向けて修正することができる。
[実施例4]
実施例4では、次の条件が満たされる場合、設定クリップ閾値によって読み出された歪補償係数と、現在の送信信号x(t)とに基づいて、LUT更新値が生成される。その条件とは、アドレス生成回路で生成されたアドレスが設定クリップ閾値よりも大きく、且つ、アドレス生成回路で生成されたアドレスに対応する歪補償係数がテーブル初期値であることである。
図14は、実施例4の歪補償部の構成例を示す図である。図14において、歪補償部110は、LUT310を有する。LUT310は、調整部311を有する。
調整部311は、実施例1乃至3のいずれかの調整部222と同様の処理を行い、乗算部212へ歪補償係数を出力する。
また、調整部311は、次の条件1を満たす場合のみ、設定クリップ閾値によって読み出された歪補償係数を係数パラメータとして係数算出部236へ出力する。条件1とは、アドレス生成回路216で生成されたアドレスが設定クリップ閾値よりも大きく、且つ、アドレス生成回路216で生成されたアドレスに対応する歪補償係数がテーブル初期値であることである。
一方、調整部311は、条件1を満たさない場合、アドレス生成回路216で生成されたアドレスによって読み出された歪補償係数を係数パラメータとして係数算出部236へ出力する。
図15は、実施例4の歪補償部110の処理動作の一例を示すフローチャートである。
調整部311は、アドレス生成回路216で生成されたアドレス値を入力する(ステップS51)。
調整部311は、入力されたアドレス値と設定クリップ閾値とを比較する(ステップS52)。
そして、入力されたアドレス値が設定クリップ閾値より大きい場合(ステップS52肯定)、調整部311は、入力されたアドレス値とLUTで対応付けられている歪補償係数がテーブル初期値であるか否かを判定する(ステップS53)。
テーブル初期値である場合(ステップS53肯定)、調整部311は、設定クリップ閾値で読み出した歪補償係数を係数算出部236へ出力する。これにより、係数算出部236は、設定クリップ閾値で読み出された歪補償係数と、現在の送信信号x(t)とに基づいて歪補償係数、つまりLUT更新値を生成する(ステップS54)。
これに対して、入力されたアドレス値が設定クリップ閾値以下の場合(ステップS52否定)又はテーブル初期値でない場合(ステップS53否定)、調整部311は、入力されたアドレス値で読み出した歪補償係数を係数算出部236へ出力する。これにより、係数算出部236は、入力されたアドレス値で読み出された歪補償係数と、現在の送信信号x(t)とに基づいて歪補償係数、つまりLUT更新値を生成する(ステップS55)。
書き込み部226は、アドレス生成回路216で生成されたアドレスに、係数算出部236で算出された歪補償係数を書き込むことにより、LUTを更新する(ステップS56)。
以上のように本実施例によれば、歪補償部110において、係数算出部236は、歪関数演算部214(増幅器)による増幅前の送信信号と、増幅後の送信信号と、係数パラメータとに基づいて、LUTに記憶された歪補償係数の更新値を算出する。係数パラメータは、アドレス生成回路216で生成されたアドレスが設定クリップ閾値よりも大きく、且つ、アドレス生成回路216で生成されたアドレスに対応する歪補償係数がテーブル初期値である場合、設定クリップ閾値に対応する歪補償係数である。
こうすることで、初期値に比べて理想値に近い、設定クリップ閾値に対応する歪補償係数を用いて更新値を算出できるので、更新値が理想値に近づくまでの時間を短縮できる。
[実施例5]
実施例5では、アドレス生成回路で生成されたアドレスが設定クリップ閾値よりも大きい場合、加重平均値と、現在の送信信号x(t)とに基づいて、LUT更新値が生成される。その加重平均値は、設定クリップ閾値で読み出された歪補償係数と、アドレス生成回路で生成されたアドレスで読み出された歪補償係数との加重平均値である。
図16は、実施例5の歪補償部の構成例を示す図である。図16において、歪補償部110は、LUT410を有する。LUT410は、調整部411を有する。
調整部411は、実施例1乃至3のいずれかの調整部222と同様の処理を行い、乗算部212へ歪補償係数を出力する。
また、調整部411は、アドレス生成回路216で生成されたアドレスが設定クリップ閾値よりも大きい場合、設定クリップ閾値で読み出された歪補償係数と、アドレス生成回路216で生成されたアドレスで読み出された歪補償係数との加重平均を算出する。そして、調整部311は、算出された加重平均値を係数パラメータとして係数算出部236へ出力する。
一方、調整部411は、アドレス生成回路216で生成されたアドレスが設定クリップ閾値以下の場合、アドレス生成回路216で生成されたアドレスによって読み出された歪補償係数を係数パラメータとして係数算出部236へ出力する。
図17は、実施例5の歪補償部110の処理動作の一例を示すフローチャートである。
調整部411は、図15で説明した処理と同様の処理を実行する(ステップS51,S52)。
入力されたアドレス値が設定クリップ閾値より大きい場合(ステップS52肯定)、調整部411は、上記した加重平均値を算出し(ステップS61)、係数算出部236へ出力する。これにより、係数算出部236は、加重平均値と、現在の送信信号x(t)とに基づいて歪補償係数、つまりLUT更新値を生成する(ステップS62)。なお、ステップ55及びステップS56の処理も図15で説明した処理と同様である。
以上のように本実施例によれば、歪補償部110において、係数算出部236は、歪関数演算部214(増幅器)による増幅前の送信信号と、増幅後の送信信号と、係数パラメータとに基づいて、LUTに記憶された歪補償係数の更新値を算出する。係数パラメータは、アドレス生成回路216で生成されたアドレスが設定クリップ閾値よりも大きい場合、設定クリップ閾値で読み出された歪補償係数と、アドレス生成回路216で生成されたアドレスで読み出された歪補償係数との加重平均値である。
こうすることで、理想値により近い、設定クリップ閾値に対応する歪補償係数を用いて更新値を算出できるので、更新値が理想値に近づくまでの時間を短縮できる。また、アドレス生成回路216で生成されたアドレスで読み出された歪補償係数を用いて更新値を算出できるので、現状が反映された更新値を算出できる。
[実施例6]
実施例6では、設定クリップ閾値及びアドレス生成回路で生成されたアドレスの内で誤差を小さくする方と対応する歪補償係数と、現在の送信信号x(t)とに基づいて算出されたLUT更新値がLUTの更新に用いられる。
図18は、実施例6の歪補償部の構成例を示す図である。図18において、歪補償部110は、LUT510と、係数算出部520とを有する。LUT510は、調整部511を有する。
調整部511は、実施例1乃至3のいずれかの調整部222と同様の処理を行い、乗算部212へ歪補償係数を出力する。
また、調整部511は、アドレス生成回路216で生成されたアドレスが設定クリップ閾値よりも大きい場合、設定クリップ閾値で読み出された歪補償係数、及び、アドレス生成回路216で生成されたアドレスで読み出された歪補償係数の両方を、係数パラメータとして、係数算出部520へ出力する。
一方、調整部511は、アドレス生成回路216で生成されたアドレスが設定クリップ閾値以下の場合、アドレス生成回路216で生成されたアドレスによって読み出された歪補償係数を、係数パラメータとして、係数算出部520へ出力する。
係数算出部520は、設定クリップ閾値で読み出された歪補償係数と、現在の送信信号x(t)とに基づいて歪補償係数、つまり第1のLUT更新値を生成する。また、係数算出部520は、アドレス生成回路216で生成されたアドレスで読み出された歪補償係数と、現在の送信信号x(t)とに基づいて歪補償係数、つまり第2のLUT更新値を生成する。
ここで、第1のLUT更新値及び第2のLUT更新値が算出される途中で、それぞれ誤差e(t)が算出される。
係数算出部520は、第1のLUT更新値及び第2のLUT更新値の内で、対応する誤差が小さい方を選択し、書き込み部226へ出力する。
なお、係数算出部520は、アドレス生成回路216で生成されたアドレスが設定クリップ閾値以下の場合、アドレス生成回路216で生成されたアドレスによって読み出された歪補償係数しか受け取らない。従って、この場合、係数算出部520は、アドレス生成回路216で生成されたアドレスで読み出された歪補償係数と、現在の送信信号x(t)とに基づいて生成されたLUT更新値を書き込み部226へ出力する。
図19は、実施例6の歪補償部110の処理動作の一例を示すフローチャートである。
調整部511は、図15で説明した処理と同様の処理を実行する(ステップS51,S52)。
入力されたアドレス値が設定クリップ閾値より大きい場合(ステップS52肯定)、調整部511は、設定クリップ閾値で読み出された歪補償係数、及び、アドレス生成回路で生成されたアドレスで読み出された歪補償係数の両方を、係数算出部520へ出力する。これにより、係数算出部520は、設定クリップ閾値で読み出された歪補償係数と、現在の送信信号x(t)とに基づいて歪補償係数、つまり第1のLUT更新値を生成する(ステップS61)。また、係数算出部520は、アドレス生成回路216で生成されたアドレスで読み出された歪補償係数と、現在の送信信号x(t)とに基づいて歪補償係数、つまり第2のLUT更新値を生成する(ステップS71)。
係数算出部520は、第1のLUT更新値に対応する誤差e(t)と、第2のLUT更新値に対応する誤差e(t)とを比較する(ステップS72)。
係数算出部520は、第1のLUT更新値に対応する誤差e(t)が第2のLUT更新値に対応する誤差e(t)より小さい場合(ステップS72否定)、第1のLUT更新値を選択し、書き込み部226へ出力する(ステップS73)。
係数算出部520は、第2のLUT更新値に対応する誤差e(t)が第1のLUT更新値に対応する誤差e(t)より小さい場合(ステップS72肯定)、第2のLUT更新値を選択し、書き込み部226へ出力する(ステップS74)。なお、ステップS76は、図15で説明したステップS55の処理と同様である。
書き込み部226は、ステップS73,S74,S76のいずれかにおいて出力されたLUT更新値でLUTを更新する(ステップS75)。
以上のように本実施例によれば、歪補償部110において、係数算出部520は、歪関数演算部214(増幅器)による増幅前の送信信号と、増幅後の送信信号と、係数パラメータとに基づいて、LUTに記憶された歪補償係数の更新値を算出する。係数パラメータは、アドレス生成回路216で生成されたアドレスが設定クリップ閾値よりも大きい場合、設定クリップ閾値で読み出された歪補償係数、及び、アドレス生成回路216で生成されたアドレスで読み出された歪補償係数の両方である。そして、係数算出部520は、設定閾値に対応する歪補償係数とアドレス生成回路216で生成されたアドレス値に対応する歪補償係数との内で、増幅前の送信信号と増幅後の送信信号との誤差を小さくする方に基づいて算出された更新値をLUT510へ出力する。
こうすることで、理想値により近い、誤差を小さくできる係数パラメータを用いて、更新値を算出しLUTを更新できるので、更新値が理想値に近づくまでの時間を短縮できる。
[他の実施例]
[1]実施例1から実施例6の無線通信装置(基地局)は、次のようなハードウェア構成により実現することができる。
図20は、無線通信装置(基地局)のハードウェア構成の一例を示す図である。図20に示すように、無線通信装置100は、無線制御部(REC:Radio Equipment Control)100aと、無線部(RE:Radio Equipment)100bとを有する。また、無線部100bは、FPGA(Field Programmable Gate Array)100cと、MPU(Micro−Processing Unit)100dと、DAC100eと、アップコンバータ100fと、パワーアンプ(PA)100gと、ダウンコンバータ100hと、ADC100iと、コネクタ100jと、メモリ100kとを有する。FPGA100cと、MPU100dとは、各種信号やデータの入出力が可能なように接続されている。メモリ100kは、例えば、SDRAM(Synchronous Dynamic Random Access Memory)等のRAM、ROM(Read Only Memory)、フラッシュメモリにより構成される。歪補償部110は、例えばFPGA100c、MPU100d等の集積回路により実現される。
[2]また、実施例1から実施例6で説明した各種の処理は、予め用意されたプログラムをコンピュータで実行することで実現できる。すなわち、歪補償部110によって実行される各処理に対応するプログラムがメモリ100k及びFPGA10bに記録されている。そして、メモリ100kに記録されている各プログラムがMPU100dに読み出されてプロセスとして機能してもよい。
以上、本実施例を含む実施の形態に関し、更に以下の付記を開示する。
(付記1)増幅器の歪を補償する歪補償装置であって、
入力された、送信信号と歪補償係数とを乗算する乗算部と、
前記送信信号の電力に応じたアドレス値を生成する生成部と、
前記生成されたアドレス値が設定閾値より大きい場合、前記設定閾値に対応する歪補償係数を記憶部から読み出して前記乗算部に入力し、前記生成されたアドレス値が前記設定閾値以下の場合、前記生成されたアドレス値に対応する歪補償係数を前記記憶部から読み出して前記乗算部に入力する調整部と、
前記生成されたアドレス値に基づいて閾値を算出し、前記算出された閾値によって前記設定閾値を更新する閾値算出部と、
を具備することを特徴とする歪補償装置。
(付記2)前記閾値算出部は、調整単位期間毎に前記生成されたアドレス値の最大値を特定し、前記特定された最大値から所定値を減算することにより前記閾値を算出する、
ことを特徴とする付記1に記載の歪補償装置。
(付記3)前記閾値算出部は、所定周期で前記設定閾値から所定値を減算する、
ことを特徴とする付記1又は付記2に記載の歪補償装置。
(付記4)前記閾値算出部は、前記設定閾値の更新タイミングを始点とし且つ所定の時間長を有する実行判定期間内に前記設定閾値の新たな更新がない場合、前記設定閾値から所定値を減算する、
ことを特徴とする付記1又は付記2に記載の歪補償装置。
(付記5)前記増幅器による増幅前の前記送信信号と、増幅後の前記送信信号と、係数パラメータとに基づいて、前記記憶部に記憶された歪補償係数の更新値を算出する係数算出部をさらに具備し、
前記係数パラメータは、前記生成されたアドレス値が前記設定閾値より大きく、且つ、前記生成されたアドレス値に対応し且つ前記記憶部に記憶されている歪補償係数が初期値である場合、前記設定閾値に対応する歪補償係数である、
ことを特徴とする付記1から付記4のいずれか1つに記載の歪補償装置。
(付記6)前記増幅器による増幅前の前記送信信号と、増幅後の前記送信信号と、係数パラメータとに基づいて、前記記憶部に記憶された歪補償係数の更新値を算出する係数算出部をさらに具備し、
前記係数パラメータは、前記生成されたアドレス値が前記設定閾値より大きい場合、前記設定閾値に対応する歪補償係数と前記生成されたアドレス値に対応する歪補償係数との加重平均値である、
ことを特徴とする付記1から付記4のいずれか1つに記載の歪補償装置。
(付記7)前記増幅器による増幅前の前記送信信号と、増幅後の前記送信信号と、係数パラメータとに基づいて、前記記憶部に記憶された歪補償係数の更新値を算出する係数算出部をさらに具備し、
前記係数パラメータは、前記生成されたアドレス値が前記設定閾値より大きい場合、前記設定閾値に対応する歪補償係数、及び、前記生成されたアドレス値に対応する歪補償係数の両方であり、
前記係数算出部は、前記設定閾値に対応する歪補償係数と前記生成されたアドレス値に対応する歪補償係数との内で、前記増幅前の送信信号と前記増幅後の送信信号との誤差を小さくするいずれか一方に基づいて算出された前記更新値を、前記記憶部へ出力する、
ことを特徴とする付記1から付記4のいずれか1つに記載の歪補償装置。
(付記8)送信信号の電力に応じたアドレス値を生成し、
前記生成されたアドレス値が設定閾値より大きい場合、前記設定閾値に対応する歪補償係数を記憶部から読み出し、前記生成されたアドレス値が前記設定閾値以下の場合、前記生成されたアドレス値に対応する歪補償係数を前記記憶部から読み出し、
前記送信信号と前記読み出された歪補償係数とを乗算し、
前記生成されたアドレス値に基づいて閾値を算出し、前記算出された閾値によって前記設定閾値を更新する、
ことを特徴とする歪補償方法。
(付記9)増幅器の歪を補償する歪補償装置であって、
メモリと、
前記メモリと接続されたプロセッサと、
を具備し、
前記プロセッサは、
送信信号の電力に応じたアドレス値を生成し、
前記生成されたアドレス値が設定閾値より大きい場合、前記設定閾値に対応する歪補償係数を記憶部から読み出し、前記生成されたアドレス値が前記設定閾値以下の場合、前記生成されたアドレス値に対応する歪補償係数を前記記憶部から読み出し、
前記送信信号と前記読み出された歪補償係数とを乗算し、
前記生成されたアドレス値に基づいて閾値を算出し、前記算出された閾値によって前記設定閾値を更新する、プロセスを実行する、
ことを特徴とする歪補償装置。
100 無線通信装置
102 送信信号発生部
104 シリアル/パラレル変換器
110 歪補償部
112 プリディストーション部
114 歪補償係数記憶部
116 歪補償係数演算部
122 D/A変換器
124 直交変調器
126,140 周波数変換器
128 増幅器
130 方向性結合器
132 アンテナ
134 基準搬送波生成部
136 A/D変換器
138 直交検波器
212 乗算部
214 歪関数演算部
216 アドレス生成回路
218 閾値算出部
222,311,411,511 調整部
224 テーブル保持部
226 書き込み部
228,230,234 遅延部
232 帰還部
236,520 係数算出部
242,244,246 乗算部
248 共役複素信号出力部
250 減算部
252 加算部

Claims (7)

  1. 増幅器の歪を補償する歪補償装置であって、
    送信信号の電力に応じたアドレス値を生成する生成部と、
    前記生成されたアドレス値が設定閾値より大きい場合、前記設定閾値に対応する歪補償係数を記憶部から読み出し、前記生成されたアドレス値が前記設定閾値以下の場合、前記生成されたアドレス値に対応する歪補償係数を前記記憶部から読み出す調整部と、
    前記送信信号と前記読み出された歪補償係数とを乗算する乗算部と、
    前記生成されたアドレス値に基づいて閾値を算出し、前記算出された閾値によって前記設定閾値を更新する閾値算出部と、
    を具備することを特徴とする歪補償装置。
  2. 前記閾値算出部は、調整単位期間毎に前記生成されたアドレス値の最大値を特定し、前記特定された最大値から所定値を減算することにより、前記閾値を算出する、
    ことを特徴とする請求項1に記載の歪補償装置。
  3. 前記閾値算出部は、所定周期で、前記算出された閾値によって更新した前記設定閾値を、該設定閾値から所定値を減算した値でさらに更新する、
    ことを特徴とする請求項1に記載の歪補償装置。
  4. 前記閾値算出部は、前記設定閾値の更新タイミングを始点とし且つ所定の時間長を有する実行判定期間内に前記設定閾値の新たな更新がない場合、前記設定閾値から所定値を減算した値で前記設定閾値を更新する、
    ことを特徴とする請求項1に記載の歪補償装置。
  5. 前記送信信号と、前記増幅器による前記乗算から出力された信号の増幅後のフィードバック信号と、係数パラメータとに基づいて、前記記憶部に記憶された歪補償係数の更新値を算出する係数算出部をさらに具備し、
    前記係数パラメータは、前記生成されたアドレス値が前記設定閾値より大きく、且つ、前記生成されたアドレス値に対応し且つ前記記憶部に記憶されている歪補償係数が初期値である場合、前記設定閾値に対応する歪補償係数である、
    ことを特徴とする請求項1から請求項4のいずれか一項に記載の歪補償装置。
  6. 前記送信信号と、前記増幅器による前記乗算から出力された信号の増幅後のフィードバック信号と、係数パラメータとに基づいて、前記記憶部に記憶された歪補償係数の更新値を算出する係数算出部をさらに具備し、
    前記係数パラメータは、前記生成されたアドレス値が前記設定閾値より大きい場合、前記設定閾値に対応する歪補償係数と前記生成されたアドレス値に対応する歪補償係数との加重平均値である、
    ことを特徴とする請求項1から請求項4のいずれか一項に記載の歪補償装置。
  7. 送信信号の電力に応じたアドレス値を生成し、
    前記生成されたアドレス値が設定閾値より大きい場合、前記設定閾値に対応する歪補償係数を記憶部から読み出し、前記生成されたアドレス値が前記設定閾値以下の場合、前記生成されたアドレス値に対応する歪補償係数を前記記憶部から読み出し、
    前記送信信号と前記読み出された歪補償係数とを乗算し、
    前記生成されたアドレス値に基づいて閾値を算出し、前記算出された閾値によって前記設定閾値を更新する、
    ことを特徴とする歪補償方法。
JP2012148924A 2012-07-02 2012-07-02 歪補償装置及び歪補償方法 Expired - Fee Related JP6094071B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012148924A JP6094071B2 (ja) 2012-07-02 2012-07-02 歪補償装置及び歪補償方法
US13/895,014 US9203447B2 (en) 2012-07-02 2013-05-15 Distortion compensating device and distortion compensating method
CN201310205761.6A CN103532499B (zh) 2012-07-02 2013-05-29 失真补偿装置和失真补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012148924A JP6094071B2 (ja) 2012-07-02 2012-07-02 歪補償装置及び歪補償方法

Publications (2)

Publication Number Publication Date
JP2014011748A JP2014011748A (ja) 2014-01-20
JP6094071B2 true JP6094071B2 (ja) 2017-03-15

Family

ID=49778169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012148924A Expired - Fee Related JP6094071B2 (ja) 2012-07-02 2012-07-02 歪補償装置及び歪補償方法

Country Status (3)

Country Link
US (1) US9203447B2 (ja)
JP (1) JP6094071B2 (ja)
CN (1) CN103532499B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105024960B (zh) * 2015-06-23 2018-11-09 大唐移动通信设备有限公司 一种dpd系统
JP6551115B2 (ja) * 2015-09-30 2019-07-31 富士通株式会社 無線装置
GB2543751B (en) * 2015-10-21 2019-04-24 Dyson Technology Ltd Motor mount

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284976A (ja) 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd アダプティブプリディストーション歪補償方法及び装置
JP3876408B2 (ja) * 2001-10-31 2007-01-31 富士通株式会社 歪補償装置及び歪補償方法
US7514996B2 (en) * 2004-09-21 2009-04-07 Hitachi Kokusai Electric Inc. Distortion compensation amplifying apparatus
JP4619827B2 (ja) * 2005-03-07 2011-01-26 富士通株式会社 歪補償装置
JP4951238B2 (ja) * 2005-12-27 2012-06-13 パナソニック株式会社 極座標変調送信装置及び適応歪補償処理システム並びに極座標変調送信方法及び適応歪補償処理方法
JP4617265B2 (ja) * 2006-02-14 2011-01-19 富士通株式会社 歪補償装置及び歪補償方法
WO2009016686A1 (ja) * 2007-07-31 2009-02-05 Fujitsu Limited 歪補償装置および方法
JP5170259B2 (ja) * 2008-12-22 2013-03-27 日本電気株式会社 歪補償回路、送信装置、および歪補償方法
JP5113871B2 (ja) * 2009-05-21 2013-01-09 株式会社エヌ・ティ・ティ・ドコモ べき級数型ディジタルプリディストータ及びその制御方法
JP5375683B2 (ja) * 2010-03-10 2013-12-25 富士通株式会社 通信装置および電力補正方法
JP5488073B2 (ja) * 2010-03-12 2014-05-14 富士通株式会社 無線装置、歪補償装置及び歪補償方法
JP5505001B2 (ja) 2010-03-17 2014-05-28 富士通株式会社 歪補償装置、増幅装置、送信装置および歪補償方法
JP5482561B2 (ja) * 2010-08-13 2014-05-07 富士通株式会社 歪補償増幅装置及び歪補償方法

Also Published As

Publication number Publication date
JP2014011748A (ja) 2014-01-20
CN103532499B (zh) 2016-08-17
US20140003554A1 (en) 2014-01-02
US9203447B2 (en) 2015-12-01
CN103532499A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
JP4786644B2 (ja) 歪補償装置
JP5811929B2 (ja) 無線装置、歪補償方法、及び歪補償プログラム
JP4652091B2 (ja) 歪補償装置
US7486744B2 (en) Distortion compensation apparatus
JP4619827B2 (ja) 歪補償装置
US20080068191A1 (en) Amplifier failure detection apparatus
US9584167B2 (en) Wireless communication system, distortion compensation device, and distortion compensation method
US8855232B2 (en) Transmission apparatus and transmission method
JP5505001B2 (ja) 歪補償装置、増幅装置、送信装置および歪補償方法
JP2012129661A (ja) 歪補償装置、歪補償方法、及び無線装置
US9337783B2 (en) Distortion compensation apparatus and distortion compensation method
JP6094071B2 (ja) 歪補償装置及び歪補償方法
JP5482561B2 (ja) 歪補償増幅装置及び歪補償方法
US9172333B2 (en) Distortion compensation device and distortion compensation method
JP5672728B2 (ja) 無線装置、歪補償装置及び歪補償方法
US8897391B2 (en) Distortion compensator and distortion compensation method
JP2011135143A (ja) プリディストーション方式の歪補償装置
JP2017098685A (ja) 歪補償装置及び歪補償方法
JP2017200147A (ja) 無線装置及び係数更新方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170130

R150 Certificate of patent or registration of utility model

Ref document number: 6094071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees