JP2014107841A - 歪補償装置及び歪補償方法 - Google Patents

歪補償装置及び歪補償方法 Download PDF

Info

Publication number
JP2014107841A
JP2014107841A JP2012261682A JP2012261682A JP2014107841A JP 2014107841 A JP2014107841 A JP 2014107841A JP 2012261682 A JP2012261682 A JP 2012261682A JP 2012261682 A JP2012261682 A JP 2012261682A JP 2014107841 A JP2014107841 A JP 2014107841A
Authority
JP
Japan
Prior art keywords
value
distortion compensation
address
unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012261682A
Other languages
English (en)
Other versions
JP6015386B2 (ja
Inventor
Satoyuki Matsubara
聡之 松原
充晴 ▲濱▼野
Mitsuharu Hamano
Eiji Shako
英治 車古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012261682A priority Critical patent/JP6015386B2/ja
Priority to US14/010,064 priority patent/US9172333B2/en
Publication of JP2014107841A publication Critical patent/JP2014107841A/ja
Application granted granted Critical
Publication of JP6015386B2 publication Critical patent/JP6015386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High frequency amplifiers, e.g. radio frequency amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/336A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Abstract

【課題】歪補償性能を維持しつつ回路規模の増大を抑えること。
【解決手段】歪補償装置は、記憶部と、アドレス生成部と、歪補償処理部とを備えた。記憶部は、入力される信号を増幅する増幅器で発生する歪みを補償するための歪補償係数を2つのアドレスの組合せに対応付けて記憶する。アドレス生成部は、現在の信号の電力値に基づいて記憶部から歪補償係数を取得するための第1のアドレスを生成する。また、アドレス生成部は、新たに被加算値が算出されるたびに、現在の信号の電力値と被加算値との加算値を所定時間だけ遅延させる。アドレス生成部は、遅延させた加算値から該加算値よりも小さい被加算値を新たに算出することで得られる加算値に基づいて第2のアドレスを生成する。歪補償処理部は、第1のアドレスと第2のアドレスとの組合せに対応する歪補償係数を記憶部から取得し、歪補償係数を用いて増幅器に入力される信号に対して歪補償処理を施す。
【選択図】図2

Description

本発明は、歪補償装置及び歪補償方法に関する。
近年、無線通信において、デジタル化による高能率伝送が多く採用されてきている。高能率伝送の実現方法として無線通信に多値位相変調方式を適用する場合、送信側で特に増幅器の入出力特性を直線化して非線形歪を抑え、隣接チャネル漏洩電力を低減する技術が広く行われている。また、線形性に劣る増幅器を使用し、電力効率の向上を図る場合は、増幅器によって生じる非線形歪を補償することが望ましい。
W−CDMA(Wideband Code Division Multiple Access)などの移動通信においては、送信装置の送信電力は10mW〜数10Wであり、電力増幅器の入出力特性は非直線性を有する。この場合の電力増幅器の入出力特性は、歪関数f(p)で表される。この非直線特性により非線形性歪が発生し、送信周波数f(0)周辺の周波数スペクトラムは、サイドローブが持ち上がることで隣接チャネルに漏洩してしまい隣接妨害が生じる。すなわち、非線形性歪により、隣接周波数チャネルに漏洩する送信波の電力が大きくなってしまう。このような漏洩電力の大きさは、f(0)を中心とする自装置のチャネルにおける電力と、隣接チャネルに漏れる隣接漏洩電力との比であるACPR(Adjacent Channel Power Ratio)で表される。すなわち、隣接漏洩電力が自装置のチャネルにおける電力に対して大きくなると、漏洩電力が大きくなったといえる。このような漏洩電力は、他チャネルに対して雑音となり、漏洩電力の影響を受けた他チャネルの通信品質を劣化させてしまう。
漏洩電力は、例えば電力増幅器の入出力特性における線形領域で小さく、非線形領域で大きくなる。そこで、電力増幅器の出力を高めるためには、電力増幅器の入出力特性における線形領域を広くすることが考えられる。しかし、線形領域を広くするには、能力の高い増幅器を用いることが考えられるが、コストがかかり、かつ、装置サイズが大きくなってしまう。
そこで、増幅器を通過した送信信号の歪みを抑制するため、デジタル線形性歪補償方式の歪補償装置を無線通信装置に設けることがある。デジタル線形性歪補償方式は、変調信号により直交変調して得られる搬送波を帰還検波し、変調信号(送信ベースバンド信号)と帰還信号(帰還ベースバンド信号)との振幅をデジタル変換して比較し、比較結果に基づいて歪補償係数を逐次更新していく歪補償方式である。例えば、デジタル線形性歪補償方式の歪補償装置は、歪補償係数を用いて増幅特性の逆特性を求める。そして、デジタル線形性歪補償方式の歪補償装置は、増幅器に入力する前の送信信号に対して、増幅特性の逆特性の歪みを付与する。逆特性の歪みの付加によって、増幅器を通過した送信信号の歪みが抑制され、増幅器の非線形性が補償される。
このような歪補償装置には、例えば、歪補償に用いられる複数の歪補償係数をルックアップテーブル(LUT:Lookup Table)に格納し、送信信号の電力値に応じたアドレスを指定してLUTから歪補償係数を読み出すものがある。このような歪補償装置においては、例えば、信号の電力値、振幅又は位相に応じた増幅器の非線形性を補償するLUTアドレスを生成していた。
ここで、増幅器においては、Idspドリフトと呼ばれる電気的な過渡応答に起因して、ある時点における増幅器の出力が過去の入力の影響を受けるメモリ効果という現象が発生することが知られている。増幅器のメモリ効果が発生すると、現時点の信号の電力値に応じたLUTアドレスのみを生成する歪補償装置では、歪補償性能を維持することが困難であった。
これに対して、現時点の信号の電力値に応じた第1のLUTアドレスに加えて、過去の信号の電力値の変動が加味された第2のLUTアドレスを生成する技術が提案されている。この技術では、現時点の信号の電力値と過去の信号の電力値とを平均化することで得られる単純移動平均値又は加重移動平均値を用いて第2のLUTアドレスを生成し、第1及び第2のLUTアドレスを用いてLUTから歪補償係数を読み出す。これにより、信号の電力の瞬時値に応じた増幅器の非線形性が歪補償係数を用いて精度良く再現され、増幅器における電気的な過渡応答に起因したメモリ効果の発生が抑えられるため、歪補償性能を維持することが可能となる。
特開2011−199428号公報
しかしながら、従来技術では、歪補償性能を維持しつつ回路規模の増大を抑えることまでは考慮されていない。具体的には、単純移動平均値又は加重移動平均値を用いてLUTアドレスを生成する従来技術では、単純移動平均値又は加重移動平均値の算出の前提として、現在の信号を時間的に遅延させた複数のサンプル値を生成する。すなわち、かかる従来技術を実現するためには、複数の遅延回路を用いることになるので、回路規模が増大する恐れがある。また、従来技術では、加重移動平均値を算出する場合に、複数の重み付け係数を保持するための複数のメモリを用いることになるので、回路規模がさらに増大する恐れがある。
開示の技術は、上記に鑑みてなされたものであって、歪補償性能を維持しつつ回路規模の増大を抑えることができる歪補償装置及び歪補償方法を提供することを目的とする。
本願の開示する歪補償装置は、一つの態様において、記憶部と、アドレス生成部と、歪補償処理部とを備えた。記憶部は、入力される信号を増幅する増幅器で発生する歪みを補償するための歪補償係数を2つのアドレスの組合せに対応付けて記憶する。アドレス生成部は、現在の前記信号の電力値に基づいて前記記憶部から歪補償係数を取得するための第1のアドレスを生成する。また、アドレス生成部は、新たに被加算値が算出されるたびに、現在の前記信号の電力値と前記被加算値との加算値を所定時間だけ遅延させる。さらに、アドレス生成部は、所定時間だけ遅延させた加算値から該加算値よりも小さい前記被加算値を新たに算出することで得られる前記加算値に基づいて前記第1のアドレスと異なる第2のアドレスを生成する。歪補償処理部は、前記第1のアドレスと前記第2のアドレスとの組合せに対応する歪補償係数を前記記憶部から取得し、取得した歪補償係数を用いて前記増幅器に入力される前記信号に対して歪補償処理を施す。
本願の開示する歪補償装置の一つの態様によれば、歪補償性能を維持しつつ回路規模の増大を抑えることができるという効果を奏する。
図1は、実施例1に係る歪補償装置を有する送信装置の構成を示す図である。 図2は、歪補償部の詳細を表す構成図である。 図3は、増幅器の入出力特性を示す図である。 図4は、非直線特性により発生する非線形歪を説明する図である。 図5は、アドレス生成部の詳細を表す構成図である。 図6は、実施例1に係る歪補償装置のハードウェアの詳細を表す構成図である。 図7は、実施例1に係る歪補償装置による歪補償処理の流れを説明するための図である。 図8は、実施例2に係る歪補償装置におけるアドレス生成部の詳細を示す構成図である。 図9は、実施例2に係る歪補償装置による歪補償処理の流れを説明するための図である。
以下に、本願の開示する歪補償装置及び歪補償方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する歪補償装置及び歪補償方法が限定されるものではない。
図1は、実施例1に係る歪補償装置を有する送信装置の構成を示す図である。本実施例に係る送信装置は、送信信号発生部1、S/P(Serial to Parallel)変換器2、歪補償部3、D/A(Digital to Analog)変換器4及びA/D(Analog to Digital)変換器5を有している。さらに、本実施例に係る送信装置は、直交変調器6、直交検波器7、周波数変換部8、搬送波生成部9、周波数変換部10、増幅器11、方向性結合器12及びアンテナ13を有している。
送信信号発生部1は、シリアルのデジタルデータ列を生成する。そして、送信信号発生部1は、生成したデータ列をS/P変換器2へ入力する。
S/P変換器2は、シリアルのデジタルデータ列の入力を送信信号発生部1から受ける。そして、S/P変換器2は、受信したデジタルデータ列を1ビットずつ交互に振り分けて歪補償部3へ出力することで、同相成分信号(I信号:In-Phase component)と直交成分信号(Q信号:Quadrature component)の2系列に変換する。
歪補償部3は、I信号及びQ信号に分けられた送信信号の入力をS/P変換器2から受ける。さらに、歪補償部3は、帰還復調信号(フィードバック信号)の入力を後述するA/D変換器5から受ける。そして、歪補償部3は、送信信号と帰還復調信号との差から歪補償係数を算出する。そして、歪補償部3は、算出した歪補償係数を、送信信号の離散的な各パワーに対応するアドレスに格納し、LUTを更新する。
また、歪補償部3は、受信した送信信号の電力に対応するLUTにおける2つのアドレスを生成する。そして、歪補償部3は、生成した2つのアドレスに対応する歪補償係数をLUTから取得する。この取得した歪補償係数は、送信信号のパワーレベルに応じた歪補償係数である。歪補償部3は、取得した歪補償係数を用いて増幅器11に入力される送信信号に対して歪補償処理を行う。その後、歪補償部3は、歪補償処理を施した送信信号をD/A変換器4へ出力する。この歪補償部3によるアドレスの生成及び歪補償については後で詳細に説明する。
D/A変換器4は、I信号及びQ信号を有する送信信号の入力を歪補償部3から受ける。そして、D/A変換器4は、受信したI信号及びQ信号のそれぞれをアナログのベースバンド信号に変換する。その後、D/A変換器4は、ベースバンド信号を直交変調器6へ出力する。
搬送波生成部9は、基準搬送波を生成する。そして、搬送波生成部9は、生成した搬送波を直交変調器6及び直交検波器7へ出力する。
直交変調器6は、D/A変換器4からベースバンド信号の入力を受ける。さらに、直交変調器6は、搬送波生成部9から基準搬送波の入力を受ける。そして、直交変調器6は、受信したベースバンド信号のうちのI信号に基準搬送波を乗算する。また、直交変調器6は、受信したベースバンド信号のうちのQ信号に、基準搬送波を90度移相した搬送波を乗算する。そして、直交変調器6は、それぞれの乗算結果を加算することで、直交変換を行う。その後、直交変調器6は、直交変換を行ったベースバンド信号である直交変調信号を周波数変換部8へ出力する。
周波数変換部8は、直交変調器6から直交変調信号の入力を受ける。そして、周波数変換部8は、受信した直交変調信号と局部発信信号とをミキシングして無線周波数に変換する。そして、周波数変換部8は、無線周波数を有する信号を増幅器11へ出力する。
増幅器11は、無線周波数を有する信号の入力を周波数変換部8から受ける。そして、増幅器11は、受信した信号の電力を増幅する。その後、増幅器11は、増幅した信号を方向性結合器12へ出力する。
方向性結合器12は、増幅器11から受信した信号の一部をアンテナ13を介して送信する。また、方向性結合器12は、増幅器11から受信した信号の一部を周波数変換部10へ出力する。
周波数変換部10は、アンテナ13を介して送信された信号と同じ信号の入力を方向性結合器12から受ける。そして、周波数変換部10は、局部発振信号を用いて受信した信号を周波数変換する。周波数変換部10は、周波数変換した直交変調信号を直交検波器7へ出力する。
直交検波器7は、周波数変換部10により周波数変換された直交変調信号の入力を受ける。そして、直交検波器7は、受信した直交変調信号に、互いに位相が90°異なる各基準搬送波を乗算して直交検波を行う。直交検波器7は、直交検波により得られたI信号及びQ信号をA/D変換器5へ出力する。
A/D変換器5は、I信号及びQ信号の入力を直交検波器7から受ける。そして、A/D変換器5は、受信したI信号及びQ信号をデジタル信号に変換する。その後、A/D変換器5は、デジタル信号に変換したI信号及びQ信号を歪補償部3へ出力する。
次に、図2を参照して、歪補償部3の詳細を説明する。図2は、歪補償部の詳細を表す構成図である。
歪補償部3は、図2に示すように、アドレス生成部31、プリディストーション部32、歪補償係数記憶部33及び歪補償係数演算部34を有している。
アドレス生成部31は、S/P変換器2から入力される現在の送信信号の電力値に基づいて歪補償係数記憶部33から歪補償係数を取得するための第1のアドレスを生成する。また、アドレス生成部31は、S/P変換器2から入力される現在の送信信号の指数移動平均値を求め、求めた指数移動平均値に基づいて第1のアドレスと異なる第2のアドレスを生成する。アドレス生成部31は、第1のアドレスと第2のアドレスとの組合せをアドレスの指定情報として歪補償係数記憶部33へ出力する。アドレス生成部31の構成については後で詳細に説明する。
歪補償係数記憶部33は、2次元アドレスと歪補償係数とを対応付けたルックアップテーブル(LUT)を記憶している。歪補償係数は、増幅器11で発生する歪みを補償するための係数である。2次元アドレスとは、第1のアドレスと第2のアドレスとの組合せを示すアドレスである。
歪補償係数記憶部33は、アドレスの指定情報の入力をアドレス生成部31から受け付ける。歪補償係数記憶部33は、プリディストーション部32からの要求を受けて、アドレスの指定情報で指定されている、第1のアドレスと第2のアドレスとの組合せに対応する歪補償係数を読み出す。歪補償係数記憶部33は、読み出した歪補償係数をプリディストーション部32へ出力する。
プリディストーション部32は、送信信号の入力をS/P変換器2から受け付ける。プリディストーション部32は、受信した送信信号に対する歪補償係数の取得を歪補償係数記憶部33に要求する。プリディストーション部32は、受信した送信信号に対する歪補償係数の入力を歪補償係数記憶部33から受け付ける。プリディストーション部32は、歪補償係数を用いて、受信した送信信号、すなわち、増幅器11に入力される送信信号に対して歪補償処理を施す。プリディストーション部32は、歪補償処理を施した送信信号をD/A変換器4へ出力する。
歪補償係数演算部34は、送信信号の入力をS/P変換器2から受け付ける。歪補償係数演算部34は、帰還復調信号の入力をA/D変換器5から受け付ける。歪補償係数演算部34は、LMS(Least Mean Square)アルゴリズムを用いた適応信号処理により歪補償前の送信信号と帰還復調信号とを比較し、その差が0になるように歪補償係数を演算する。歪補償係数演算部34は、演算した歪補償係数を用いて歪補償係数記憶部33が保持しているLUTに格納された係数を更新する。
このように、歪補償部3は、増幅器11によって増幅された信号の一部である帰還復調信号と、歪補償前の送信信号との差が0になるように、適応的に歪補償係数を更新する。
次に、増幅器の入出力特性、及び非直線特性により発生する非線形歪について説明する。図3は、増幅器の入出力特性を示す図である。図4は、非直線特性により発生する非線形歪を説明する図である。
例えばW−CDMA等の移動通信においては、無線装置の送信電力は10mW〜数10Wと大きく、増幅器11の入出力特性(歪関数f(p)を持つ)は図3の点線で示すように非直線特性になる。この非直線特性により非線形歪が発生し、送信周波数f周辺の周波数スペクトラムは、図4の波線157で示す特性から実線158で示す特性のようにサイドローブが持ち上がる。このように、送信信号が隣接チャネルに漏洩することによって、隣接妨害が生じる。すなわち、図3に示す非線形歪により図4に示すように、隣接周波数チャネルに漏洩する送信信号の電力が大きくなる。
漏洩電力の大きさを示すACPR(Adjacent Channel Power Ratio)は、図4の周波数帯域152−周波数帯域154間のスペクトラム面積である着目チャネルの電力と、周波数帯域150−周波数帯域156間の隣接チャネルに漏れるスペクトラム面積である隣接漏洩電力の比である。このような漏洩電力は、他チャネルに対して雑音となり、そのチャネルの通信品質を劣化させるので、厳しく規定されている。
漏洩電力は、例えば電力増幅器の線形領域(図3の線形領域α)で小さく、非線形領域βで大きくなる。そこで、高出力の送信用電力増幅器では、線形領域αを広くすることが求められる。しかし、このためには実際に求められる能力以上の増幅器を設けることとなり、コスト及び装置サイズにおいて不利となる。そこで、上述のように、送信電力の歪を補償する歪補償部3が送信装置に設けられる。
次に、図5を参照して、アドレス生成部31の詳細を説明する。図5は、アドレス生成部の詳細を表す構成図である。
アドレス生成部31は、S/P変換器2から入力される現在の送信信号の電力値に基づいて第1のアドレスを生成する。また、アドレス生成部31は、S/P変換器2から入力される現在の送信信号の電力値の指数移動平均値を求め、求めた指数移動平均値に基づいて第2のアドレスを生成する。具体的には、アドレス生成部31は、図5に示すように、電力算出部301、遅延部302及びX軸アドレス算出部303を有している。また、アドレス生成部31は、nビットシフト部304、加算部305、遅延部306、nビットシフト部307、加算部308、nビットシフト部309、Y軸アドレス算出部310及びアドレス算出部311を有している。
電力算出部301は、S/P変換器2から入力される現在の送信信号の電力値を算出する。例えば、時刻tにおける送信信号をx(t)とすると、電力算出部301は、送信信号の電力p=|x(t)|を算出する。送信信号の電力値を、以下では「送信電力値」という。電力算出部301は、算出した現在の送信電力値を遅延部302及びnビットシフト部304へ出力する。
遅延部302は、送信電力値の入力を電力算出部301から受け付ける。遅延部302は、送信電力値を遅延させ、遅延させた送信電力値をX軸アドレス算出部303へ出力する。遅延部302によって送信電力値が遅延される時間は、nビットシフト部304、加算部305、遅延部306、nビットシフト部307、加算部308、nビットシフト部309及びY軸アドレス算出部310による処理時間に相当する。
X軸アドレス算出部303は、送信電力値の入力を遅延部302から受け付ける。X軸アドレス算出部303は、受け付けた送信電力値を正規化することによって、送信電力値に応じた二次元方向のアドレスであるX軸方向アドレスを生成する。X軸方向アドレスは、第1のアドレスの一例である。X軸アドレス算出部303は、生成したX軸方向アドレスをアドレス算出部311へ出力する。
nビットシフト部304は、送信電力値の入力を電力算出部301から受け付ける。nビットシフト部304は、送信電力値をn(nは任意の自然数)ビットだけ左シフトする。nビットだけ左シフトするとは、対象となる値を該値の最下位のビットから最上位のビットへ向かう方向にnビットだけシフトすることを意味する。対象となる値をnビットだけ左シフトすることは、対象となる値を2倍することに相当する。すなわち、nビットシフト部304は、送信電力値をnビットだけ左シフトすることによって、送信電力値を2倍する。nビットシフト部304によって送信電力値が2倍されることによって、送信電力値の整数部分の桁数が増えるので、送信電力値を用いた演算による演算結果の精度を向上することが可能となる。nビットシフト部304は、nビットだけ左シフトさせた送信電力値を加算部305へ出力する。nビットだけ左シフトさせた送信電力値を、以下では「左シフト電力値」という。左シフト電力値は、現在の信号の電力値の一例である。
加算部305は、左シフト電力値の入力をnビットシフト部304から受け付ける。加算部305は、後述する被加算値の入力を加算部308から受け付ける。加算部305は、加算部308から新たに被加算値が入力されるたびに、左シフト電力値と被加算値とを加算する。左シフト電力値と被加算値とを加算した値を、以下では「電力加算値」という。電力加算値は、加算値の一例である。加算部305は、求めた電力加算値を遅延部306へ出力する。
遅延部306は、電力加算値の入力を加算部305から受け付ける。遅延部306は、電力加算値を1サンプル遅延させる。例えば、時刻tにおける電力加算値をpsum(t)とすると、遅延部306によって1サンプル遅延させた電力加算値は、psum(t−1)として表される。遅延部306によって1サンプル遅延させた電力加算値を、以下では「遅延電力加算値」という。遅延電力加算値は、所定時間だけ遅延させた加算値の一例である。遅延電力加算値は、現在の送信電力値と過去の送信電力値とを指数移動平均化することで得られる指数移動平均値に相当する。遅延部306は、求めた遅延電力加算値をnビットシフト部307、加算部308及びnビットシフト部309へ出力する。
nビットシフト部307は、遅延電力加算値の入力を遅延部306から受け付ける。nビットシフト部307は、遅延電力加算値をnビットだけ右シフトする。nビットだけ右シフトするとは、対象となる値を該値の最上位のビットから最下位のビットへ向かう方向にnビットだけシフトすることを意味する。対象となる値をnビットだけ右シフトすることは、対象となる値を1/2倍することに相当する。すなわち、nビットシフト部307は、遅延電力加算値をnビットだけ右シフトすることによって、遅延電力加算値を1/2倍する。nビットシフト部307は、nビットだけ右シフトさせた遅延電力加算値を加算部308へ出力する。nビットだけ右シフトさせた遅延電力加算値を、以下では「右シフト加算値」という。
加算部308は、右シフト加算値の入力をnビットシフト部307から受け付ける。加算部308は、遅延電力加算値の入力を遅延部306から受け付ける。加算部308は、右シフト加算値の符号を反転させ、符号が反転された右シフト加算値と遅延電力加算値とを加算することにより、遅延電力加算値よりも小さい値である被加算値を新たに算出する。換言すれば、加算部308は、右シフト加算値を遅延電力加算値から減算することにより、被加算値を新たに算出する。加算部308は、新たに算出した被加算値を加算部305へ出力する。
nビットシフト部309は、遅延電力加算値の入力を遅延部306から受け付ける。nビットシフト部309は、遅延電力加算値をnビットだけ右シフトする。対象となる値をnビットだけ右シフトすることは、対象となる値を1/2倍することに相当する。すなわち、nビットシフト部309は、遅延電力加算値をnビットだけ右シフトすることによって、遅延電力加算値を1/2倍する。nビットシフト部309によって遅延電力加算値が1/2倍されることによって、遅延電力加算値の整数部分の桁数が送信電力値の整数部分の桁数に戻される。nビットシフト部309は、nビットだけ右シフトさせた遅延電力加算値、すなわち、右シフト加算値をY軸アドレス算出部310へ出力する。
Y軸アドレス算出部310は、右シフト加算値の入力をnビットシフト部309から受け付ける。Y軸アドレス算出部310は、受け付けた右シフト加算値を正規化することによって、右シフト加算値に応じた二次元方向のアドレスであるY軸方向アドレスを生成する。Y軸方向アドレスは、第2のアドレスの一例である。Y軸アドレス算出部310は、生成したY軸方向アドレスをアドレス算出部311へ出力する。
アドレス算出部311は、X軸方向アドレスの入力をX軸アドレス算出部303から受け付ける。アドレス算出部311は、Y軸方向アドレスの入力をY軸アドレス算出部310から受け付ける。アドレス算出部311は、X軸方向アドレスとY軸方向アドレスとの組合せを生成する。X軸方向アドレスとY軸方向アドレスとの組合せを、以下では「組合せアドレス」という。例えば、アドレス算出部311は、「X軸方向アドレス:Y軸方向アドレス」のように、X軸方向アドレスとY軸方向アドレスとが並べられた組合せアドレスを生成する。アドレス算出部311は、生成した組合せアドレスをアドレスの指定情報として歪補償係数記憶部33へ出力する。ここで、組合せアドレスは、現在の送信信号の電力値から生成されたX軸方向アドレスと、現在の送信信号の電力値と過去の送信信号の電力値との指数移動平均値から生成されたY軸方向アドレスとを含む。換言すれば、現在の信号に近い過去の信号ほど重みが指数関数的に大きくなるというトレンドが歪補償係数記憶部33のLUTのアドレス指定情報としての組合せアドレスに反映される。
次に、図6を参照して、本実施例に係る歪補償装置の詳細をより具体的に説明する。図6は、実施例1に係る歪補償装置のハードウェアの詳細を表す構成図である。
LUT113は、図2に示す歪補償係数記憶部33が有するルックアップテーブルの機能を実現する。また、乗算器101は、図2に示すプリディストーション部32の機能を実現する。また、共役複素信号出力部104、乗算器105、減算器106、乗算器107、乗算器108及び加算器109は、図2に示す歪補償係数演算部34の機能を実現する。ここで、図6では、便宜上、共役複素信号出力部104を「Conj」と表記している。
S/P変換器2から送られてきた送信信号は、乗算器101、アドレス生成部31、遅延回路111へ入力される。
アドレス生成部31は、現在の送信信号の電力値に基づいてX軸方向アドレスを生成する。また、アドレス生成部31は、新たに被加算値が算出されるたびに、現在の送信信号の電力値と被加算値との加算値を所定時間だけ遅延させ、所定時間だけ遅延させた加算値から該加算値よりも小さい被加算値を新たに算出することで指数移動平均値を求める。そして、アドレス生成部31は、求めた指数移動平均値に基づいてY軸方向アドレスを生成する。そして、アドレス生成部31は、X軸方向アドレスとY軸方向アドレスとの組合せを表す組合せアドレスを生成する。そして、アドレス生成部31は、生成した組合せアドレスをアドレス指定情報としてLUT113へ出力する。さらに、アドレス生成部31は、生成したアドレスを遅延回路110へ出力する。
乗算器101は、アドレス生成部31により指定された組合せアドレスに対応する歪補償係数をLUT113から取得する。また、LUT113から取得された歪補償係数は、遅延回路112へ送られる。そして、乗算器101は、取得した歪補償係数と送信信号とを乗算し、乗算結果を送信系回路102へ出力する。ここで、本実施例では、アドレス生成部31により指定された組合せアドレスは、現在の送信信号の電力値から生成されたX軸方向アドレスと、現在の送信信号の電力値と過去の送信信号の電力値との指数移動平均値から生成されたY軸方向アドレスとを含む。換言すれば、現在の信号に近い過去の信号ほど重みが指数関数的に大きくなるというトレンドがLUT113のアドレス指定情報としての組合せアドレスに反映されている。そのため、乗算器101による歪補償処理は、現在に近づくほど程度が大きくなるメモリ効果に起因した増幅器11の非線形歪みを適切に抑制することが可能である。
送信系回路102は、図1に示すD/A変換器4、直交変調器6及び周波数変換部8などを有している。送信系回路102は、乗算器101により歪補償処理が施された送信信号に対してD/A変換や直交変調や周波数変換などの各種処理を施し、増幅器11へ出力する。
増幅器11は、歪補償処理が施された送信信号を増幅する。そして、増幅器11は、増幅した送信信号をアンテナを介して送信するとともに、帰還系回路103へ出力する。
帰還系回路103は、図1に示すA/D変換器5、直交検波器7及び周波数変換部8などを有している。帰還系回路103は、増幅器11から受信した増幅後の送信信号に対して周波数変換や直交検波やA/D変換などの各種処理を施した帰還復調信号を共役複素信号出力部104及び減算器106へ出力する。
遅延回路110〜112は、送信信号が増幅器11に入力されてから帰還復調信号が減算器106に入力されるまでの遅延時間を、入力された各信号に付加する。例えば、増幅器11における遅延時間をD0とし、帰還系回路103における遅延時間をD1とすると、遅延回路110〜112は、D0+D1を満足するような遅延を各信号に付加する。
共役複素信号出力部104は、受信した帰還復調信号の共役複素信号を算出する。そして、共役複素信号出力部104は、共役複素信号を乗算器105へ出力する。
減算器106は、遅延回路111から受信した送信信号から帰還系回路103から受信した帰還復調信号を減算して、遅延回路111から受信した送信信号と帰還復調信号の差を求める。そして、減算器106は、求めた差を乗算器107へ出力する。
乗算器105は、共役複素信号出力部104から入力された共役複素信号と遅延回路112から入力された歪補償係数を乗算する。そして、乗算器105は、乗算結果を乗算器107へ出力する。
乗算器107は、減算器106から入力された帰還復調信号と送信信号の差と、乗算器105から入力された共役複素信号と歪補償係数との乗算結果とを乗算する。そして、乗算器107は、乗算結果を乗算器108へ出力する。
乗算器108は、乗算器107から入力された値にステップサイズパラメータμを乗算する。そして、乗算器108は、乗算結果を加算器109へ出力する。
加算器109は、乗算器108から入力された値と遅延回路112から入力された歪補償係数とを加算する。そして、加算器109は、加算結果をLUT113に送る。
LUT113は、遅延回路110から入力されたアドレスに格納されている値を加算器109から入力された値に更新する。これにより、送信信号に対応するLUT113のアドレスに格納されている値が更新されていき、最終的に最適の歪補償係数の値に収束し、増幅器11の歪が補償される。
次に、図7を参照して、本実施例に係る歪補償装置による歪補償処理の流れについて説明する。図7は、実施例1に係る歪補償装置による歪補償処理の流れを説明するための図である。
図7に示すように、歪補償部3の電力算出部301は、入力される現在の送信信号の送信電力値を算出する(ステップS101)。
遅延部302は、送信電力値の入力を電力算出部301から受け付ける。遅延部302は、送信電力値を遅延させる(ステップS102)。
X軸アドレス算出部303は、送信電力値の入力を遅延部302から受け付ける。X軸アドレス算出部303は、送信電力値を正規化することによって、送信電力値に応じた二次元方向のアドレスであるX軸方向アドレスを生成する(ステップS103)。
nビットシフト部304は、送信電力値の入力を電力算出部301から受け付ける。nビットシフト部304は、送信電力値をnビットだけ左シフトする(ステップS104)。
加算部305は、左シフト電力値の入力をnビットシフト部304から受け付ける。加算部305は、加算部308から新たに被加算値の入力がある場合には、被加算値の入力を加算部308から受け付ける(ステップS105)。
加算部305は、左シフト電力値と被加算値とを加算する(ステップS106)。遅延部306は、電力加算値の入力を加算部305から受け付ける。遅延部306は、電力加算値を1サンプル遅延させる(ステップS107)。遅延部306は、求めた遅延電力加算値をnビットシフト部307、加算部308及びnビットシフト部309へ出力する。
nビットシフト部307は、遅延電力加算値の入力を遅延部306から受け付ける。nビットシフト部307は、遅延電力加算値をnビットだけ右シフトする(ステップS108)。
加算部308は、遅延電力加算値の入力を遅延部306から受け付ける。加算部308は、右シフト加算値の入力をnビットシフト部307から受け付ける。加算部308は、右シフト加算値を遅延電力加算値から減算することにより、遅延電力加算値よりも小さい値である被加算値を新たに算出する(ステップS109)。加算部308は、新たに算出した被加算値を加算部305へ出力し、処理をステップS105に戻す。
nビットシフト部309は、遅延電力加算値の入力を遅延部306から受け付ける。nビットシフト部309は、遅延電力加算値をnビットだけ右シフトする(ステップS110)。
Y軸アドレス算出部310は、右シフト加算値の入力をnビットシフト部309から受け付ける。Y軸アドレス算出部310は、右シフト加算値を正規化することによって、右シフト加算値に応じた二次元方向のアドレスであるY軸方向アドレスを生成する(ステップS111)。
アドレス算出部311は、X軸方向アドレスの入力をX軸アドレス算出部303から受け付ける。アドレス算出部311は、Y軸方向アドレスの入力をY軸アドレス算出部310から受け付ける。アドレス算出部311は、X軸方向アドレスとY軸方向アドレスとの組合せである組合せアドレスを生成する(ステップS112)。アドレス算出部311は、生成した組合せアドレスをアドレスの指定情報として歪補償係数記憶部33へ出力する。
プリディストーション部32は、歪補償係数記憶部33が有しているLUTの中の、アドレス算出部311から組合せアドレスを用いて指定されたアドレスに格納されている歪補償係数を取得する。そして、プリディストーション部32は、取得した歪補償係数を用いて送信信号に対して歪補償処理を行う(ステップS113)。増幅器11は、プリディストーション部32により歪補償処理が施された送信信号を増幅し、増幅した送信信号をアンテナを介して送信する。
以上に説明したように、本実施例に係る歪補償装置は、現在の送信信号の電力値に基づいてX軸方向アドレスを生成する。そして、本実施例に係る歪補償装置は、現在の送信信号の電力値と被加算値との加算値を1サンプル遅延させ、1サンプル遅延させた値よりも小さい被加算値を新たに算出する処理を繰り返すことで得られる指数移動平均値に基づいてY軸方向アドレスを生成する。そして、本実施例に係る歪補償装置は、X軸方向アドレスとY軸方向アドレスとの組合せに対応する歪補償係数を用いて歪補償処理を行う。これにより、本実施例によれば、現在に近づくほど程度が指数関数的に大きくなるメモリ効果に起因した増幅器の非線形歪みを適切に抑制することができる。また、本実施例に係る歪補償装置は、現在の送信信号の電力値と被加算値との加算値を1サンプル遅延させ、1サンプル遅延させた値よりも小さい被加算値を新たに算出する処理を繰り返すので、従来技術と比して遅延回路やメモリの数を減少させることができる。つまり、本実施例によれば、歪補償性能を維持しつつ回路規模の増大を抑えることができる。
また、本実施例に係る歪補償装置は、1サンプル遅延させた加算値をnビットだけ右シフトさせ、nビットだけ右シフトさせた値を加算値から減算することにより、現在の送信信号の電力値に対する被加算値を新たに算出する。これにより、本実施例によれば、従来技術と比して、現在の送信信号の電力値を時間的に遅延させた複数のサンプル値を算出する回路を省略することができるので、回路規模の増大を一層抑えることができる。
図8は、実施例2に係る歪補償装置におけるアドレス生成部の詳細を示す構成図である。本実施例に係る歪補償装置は、現在の送信信号の電力値に対する被加算値の算出手法が実施例1と異なるものである。以下の説明では、実施例1と同様の各部の動作については説明を省略する。
本実施例におけるアドレス生成部31は、図8に示すように、電力算出部301、遅延部302及びX軸アドレス算出部303を有している。また、アドレス生成部31は、乗算部404、加算部405、遅延部406、除算部407、加算部408、除算部409及びY軸アドレス算出部410を有している。このうち、電力算出部301、遅延部302及びX軸アドレス算出部303は、図5に示した電力算出部301、遅延部302及びX軸アドレス算出部303に対応する。
電力算出部301は、S/P変換器2から入力される現在の送信信号の送信電力値を算出する。電力算出部301は、算出した現在の送信電力値を遅延部302及び乗算部404へ出力する。
乗算部404は、送信電力値の入力を電力算出部301から受け付ける。乗算部404は、送信電力値とR(Rは任意の実数)とを乗算することによって、送信電力値をR倍する。乗算部404によって送信電力値がR倍されることによって、送信電力値の整数部分の桁数が増えるので、送信電力値を用いた演算による演算結果の精度を向上することが可能となる。乗算部404は、R倍された送信電力値を加算部405へ出力する。R倍された送信電力値を、以下では「R倍電力値」という。R倍電力値は、現在の信号の電力値の一例である。
加算部405は、R倍電力値の入力を乗算部404から受け付ける。加算部405は、後述する被加算値の入力を加算部408から受け付ける。加算部405は、加算部408から新たに被加算値が入力されるたびに、R倍電力値と被加算値とを加算する。R倍電力値と被加算値とを加算した値を、以下では「電力加算値」という。電力加算値は、加算値の一例である。加算部405は、求めた電力加算値を遅延部406へ出力する。
遅延部406は、電力加算値の入力を加算部405から受け付ける。遅延部406は、電力加算値を1サンプル遅延させる。遅延部406によって1サンプル遅延させた電力加算値を、以下では「遅延電力加算値」という。遅延電力加算値は、所定時間だけ遅延させた加算値の一例である。遅延電力加算値は、現在の送信電力値と過去の送信電力値とを指数移動平均化することで得られる指数移動平均値に相当する。遅延部406は、求めた遅延電力加算値を除算部407、加算部408及び除算部409へ出力する。
除算部407は、遅延電力加算値の入力を遅延部406から受け付ける。除算部407は、遅延電力加算値を所定の実数Rで除算する。遅延電力加算値をRで除算することで得られた値を、以下では「1/R倍加算値」という。除算部407は、求めた1/R倍加算値を加算部408へ出力する。
加算部408は、1/R倍加算値の入力を除算部407から受け付ける。加算部408は、遅延電力加算値の入力を遅延部406から受け付ける。加算部408は、1/R倍加算値の符号を反転させ、符号が反転された1/R倍加算値と遅延電力加算値とを加算することにより、遅延電力加算値よりも小さい値である被加算値を新たに算出する。換言すれば、加算部408は、1/R倍加算値を遅延電力加算値から減算することにより、被加算値を新たに算出する。加算部408は、新たに算出した被加算値を加算部405へ出力する。
除算部409は、遅延電力加算値の入力を遅延部406から受け付ける。除算部409は、遅延電力加算値を所定の実数Rで除算する。除算部409によって遅延電力加算値がRで除算されることによって、遅延電力加算値の整数部分の桁数が送信電力値の整数部分の桁数に戻される。除算部409は、遅延電力加算値をRで除算することで得られた値、すなわち、1/R倍加算値をY軸アドレス算出部410へ出力する。
Y軸アドレス算出部410は、1/R倍加算値の入力を除算部409から受け付ける。Y軸アドレス算出部410は、受け付けた1/R倍加算値を正規化することによって、1/R倍加算値に応じた二次元方向のアドレスであるY軸方向アドレスを生成する。Y軸アドレス算出部410は、生成したY軸方向アドレスをアドレス算出部311へ出力する。
アドレス算出部311は、X軸方向アドレスの入力をX軸アドレス算出部303から受け付ける。アドレス算出部311は、Y軸方向アドレスの入力をY軸アドレス算出部410から受け付ける。アドレス算出部311は、X軸方向アドレスとY軸方向アドレスとの組合せを示す組合せアドレスを生成する。アドレス算出部311は、生成した組合せアドレスをアドレスの指定情報として歪補償係数記憶部33へ出力する。ここで、組合せアドレスは、現在の送信信号の電力値から生成されたX軸方向アドレスと、現在の送信信号の電力値と過去の送信信号の電力値との指数移動平均値から生成されたY軸方向アドレスとを含む。換言すれば、現在の信号に近い過去の信号ほど重みが指数関数的に大きくなるというトレンドが歪補償係数記憶部33のLUTのアドレス指定情報としての組合せアドレスに反映される。
次に、図9を参照して、本実施例に係る歪補償装置による歪補償処理の流れについて説明する。図9は、実施例2に係る歪補償装置による歪補償処理の流れを説明するための図である。ここで、図9に示すステップS201〜S203、S212及びS213の処理は、図7に示すステップS101〜103、S112及びS113の処理と同様であり、その説明を省略する。
図9に示すように、送信電力値の入力を電力算出部301から受け付けた乗算部404は、送信電力値に所定の実数Rを乗算する(ステップS204)。
加算部405は、R倍電力値の入力を乗算部404から受け付ける。加算部405は、加算部408から新たに被加算値の入力がある場合には、被加算値の入力を加算部408から受け付ける(ステップS205)。
加算部405は、R倍電力値と被加算値とを加算する(ステップS206)。遅延部406は、電力加算値の入力を加算部405から受け付ける。遅延部406は、電力加算値を1サンプル遅延させる(ステップS207)。遅延部406は、求めた遅延電力加算値を除算部407、加算部408及び除算部409へ出力する。
除算部407は、遅延電力加算値の入力を遅延部406から受け付ける。除算部407は、遅延電力加算値を所定の実数Rで除算する(ステップS208)。
加算部408は、遅延電力加算値の入力を遅延部406から受け付ける。加算部408は、1/R倍加算値の入力を除算部407から受け付ける。加算部408は、1/R倍加算値を遅延電力加算値から減算することにより、遅延電力加算値よりも小さい値である被加算値を新たに算出する(ステップS209)。加算部408は、新たに算出した被加算値を加算部405へ出力し、処理をステップS205に戻す。
除算部409は、遅延電力加算値の入力を遅延部406から受け付ける。除算部409は、遅延電力加算値を所定の実数Rで除算する(ステップS210)。
Y軸アドレス算出部410は、1/R倍加算値の入力を除算部409から受け付ける。Y軸アドレス算出部410は、1/R倍加算値を正規化することによって、1/R倍加算値に応じた二次元方向のアドレスであるY軸方向アドレスを生成する(ステップS211)。
以上に説明したように、本実施例に係る歪補償装置は、1サンプル遅延させた加算値を所定の実数Rで除算することで得られた値を加算値から減算することにより、現在の送信信号の電力値に対する被加算値を新たに算出する。これにより、本実施例によれば、現在の送信信号の電力値に対する被加算値を実数Rに応じた任意の値として算出することができるので、現在の送信信号の電力値と被加算値との加算値から得られる指数移動平均値及びY軸方向アドレスを精度良く算出可能となる。結果として、本実施例によれば、現在に近づくほど程度が指数関数的に大きくなるメモリ効果に起因した増幅器の非線形歪みをより高精度に抑制することができる。
なお、実施例1及び2では、現在の送信信号の電力値を基にX軸方向アドレスを生成し、現在の送信信号の電力値と被加算値との加算値を1サンプル遅延させ、被加算値を新たに算出する処理を繰り返して得られる指数移動平均値を基にY軸方向アドレスを生成する。しかしながら、X軸方向アドレスやY軸方向アドレスなどのアドレスを生成するための基となる情報は、現在の送信信号の電力値に限られない。アドレスを生成するための基となる情報は、現在の信号の電力値、振幅値及び位相値のいずれか一つの値であれば良い。
1 送信信号発生部
2 S/P変換器
3 歪補償部
4 D/A変換器
5 A/D変換器
6 直交変調器
7 直交検波器
8 周波数変換部
9 搬送波生成部
10 周波数変換部
11 増幅器
12 方向性結合器
13 アンテナ
31 アドレス生成部
32 プリディストーション部
33 歪補償係数記憶部
34 歪補償係数演算部
301 電力算出部
302 遅延部
303 X軸アドレス算出部
304 nビットシフト部
305、405 加算部
306、406 遅延部
307 nビットシフト部
308、408 加算部
309 nビットシフト部
310、410 Y軸アドレス算出部
311 アドレス算出部
404 乗算部
407 除算部
409 除算部

Claims (5)

  1. 入力される信号を増幅する増幅器で発生する歪みを補償するための歪補償係数を2つのアドレスの組合せに対応付けて記憶する記憶部と、
    現在の前記信号の電力値に基づいて前記記憶部から歪補償係数を取得するための第1のアドレスを生成するとともに、新たに被加算値が算出されるたびに、現在の前記信号の電力値と前記被加算値との加算値を所定時間だけ遅延させ、所定時間だけ遅延させた加算値から該加算値よりも小さい前記被加算値を新たに算出することで得られる前記加算値に基づいて前記第1のアドレスと異なる第2のアドレスを生成するアドレス生成部と、
    前記第1のアドレスと前記第2のアドレスとの組合せに対応する歪補償係数を前記記憶部から取得し、取得した歪補償係数を用いて前記増幅器に入力される前記信号に対して歪補償処理を施す歪補償処理部と
    を備えたことを特徴とする歪補償装置。
  2. 前記アドレス生成部は、前記所定時間だけ遅延させた加算値をn(nは任意の自然数)ビットだけ右シフトさせ、右シフトさせた前記加算値を右シフトさせる前の前記加算値から減算することにより、前記被加算値を新たに算出することを特徴とする請求項1に記載の歪補償装置。
  3. 前記アドレス生成部は、前記所定時間だけ遅延させた加算値を所定の実数で除算し、前記加算値を前記実数で除算することで得られた値を前記加算値から減算することにより、前記被加算値を新たに算出することを特徴とする請求項1に記載の歪補償装置。
  4. 前記アドレス生成部は、現在の前記信号の電力値、振幅値及び位相値のいずれか一つの値に基づいて前記第1のアドレスを生成するとともに、新たに被加算値が算出されるたびに、現在の前記信号の電力値、振幅値及び位相値のいずれか一つの値と前記被加算値との加算値を所定時間だけ遅延させ、所定時間だけ遅延させた加算値から該加算値よりも小さい前記被加算値を新たに算出することで得られる前記加算値に基づいて前記第2のアドレスを生成することを特徴とする請求項1〜3のいずれか一つに記載の歪補償装置。
  5. 入力される信号を増幅する増幅器に入力される現在の前記信号の電力値に基づいて、前記増幅器で発生する歪みを補償するための歪補償係数を異なる2つのアドレスに対応付けて記憶する記憶部から歪み補償係数を取得するための第1のアドレスを生成し、
    新たに被加算値が算出されるたびに、現在の前記信号の電力値と前記被加算値との加算値を所定時間だけ遅延させ、所定時間だけ遅延させた加算値から該加算値よりも小さい前記被加算値を新たに算出することで得られる前記加算値に基づいて前記第1のアドレスと異なる第2のアドレスを生成し、
    前記第1のアドレスと前記第2のアドレスとの組合せに対応する歪補償係数を前記記憶部から取得し、取得した歪補償係数を用いて前記増幅器に入力される前記信号に対して歪補償処理を行う
    ことを特徴とする歪補償方法。
JP2012261682A 2012-11-29 2012-11-29 歪補償装置及び歪補償方法 Active JP6015386B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012261682A JP6015386B2 (ja) 2012-11-29 2012-11-29 歪補償装置及び歪補償方法
US14/010,064 US9172333B2 (en) 2012-11-29 2013-08-26 Distortion compensation device and distortion compensation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012261682A JP6015386B2 (ja) 2012-11-29 2012-11-29 歪補償装置及び歪補償方法

Publications (2)

Publication Number Publication Date
JP2014107841A true JP2014107841A (ja) 2014-06-09
JP6015386B2 JP6015386B2 (ja) 2016-10-26

Family

ID=50772742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012261682A Active JP6015386B2 (ja) 2012-11-29 2012-11-29 歪補償装置及び歪補償方法

Country Status (2)

Country Link
US (1) US9172333B2 (ja)
JP (1) JP6015386B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115952A (ja) * 2014-12-10 2016-06-23 富士通株式会社 歪補償装置及び歪補償方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6176012B2 (ja) * 2013-09-11 2017-08-09 富士通株式会社 非線形歪み補償装置及び方法並びに通信装置
JP2021145218A (ja) * 2020-03-11 2021-09-24 富士通株式会社 無線通信装置及び係数更新方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116387A (ja) * 1995-10-13 1997-05-02 Ricoh Co Ltd デジタルフィルタ
JP2000059242A (ja) * 1998-08-05 2000-02-25 Oki Electric Ind Co Ltd 受信機
JP2006080931A (ja) * 2004-09-10 2006-03-23 Hitachi Communication Technologies Ltd 遅延同期ループ回路、ディジタルプリディストーション型送信機、および無線基地局
JP2011199428A (ja) * 2010-03-17 2011-10-06 Fujitsu Ltd 歪補償装置、増幅装置、送信装置および歪補償方法
JP2011199429A (ja) * 2010-03-17 2011-10-06 Fujitsu Ltd 歪補償装置、増幅装置、送信装置および歪補償方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3867583B2 (ja) 2002-01-23 2007-01-10 日本電気株式会社 非線形歪み補償装置及びその方法並びにプログラム
JP4127639B2 (ja) 2002-09-17 2008-07-30 株式会社東芝 非線形補償器
EP1858158B1 (en) 2005-03-09 2013-03-27 Fujitsu Limited Strain compensation device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116387A (ja) * 1995-10-13 1997-05-02 Ricoh Co Ltd デジタルフィルタ
JP2000059242A (ja) * 1998-08-05 2000-02-25 Oki Electric Ind Co Ltd 受信機
JP2006080931A (ja) * 2004-09-10 2006-03-23 Hitachi Communication Technologies Ltd 遅延同期ループ回路、ディジタルプリディストーション型送信機、および無線基地局
JP2011199428A (ja) * 2010-03-17 2011-10-06 Fujitsu Ltd 歪補償装置、増幅装置、送信装置および歪補償方法
JP2011199429A (ja) * 2010-03-17 2011-10-06 Fujitsu Ltd 歪補償装置、増幅装置、送信装置および歪補償方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115952A (ja) * 2014-12-10 2016-06-23 富士通株式会社 歪補償装置及び歪補償方法

Also Published As

Publication number Publication date
US20140145788A1 (en) 2014-05-29
US9172333B2 (en) 2015-10-27
JP6015386B2 (ja) 2016-10-26

Similar Documents

Publication Publication Date Title
JP4786644B2 (ja) 歪補償装置
JP4308163B2 (ja) 歪補償装置
JP5811929B2 (ja) 無線装置、歪補償方法、及び歪補償プログラム
JP4619827B2 (ja) 歪補償装置
JP5505001B2 (ja) 歪補償装置、増幅装置、送信装置および歪補償方法
JP5505002B2 (ja) 歪補償装置、増幅装置、送信装置および歪補償方法
JP2011160043A (ja) 歪補償装置、送信装置、歪補償方法
US9337783B2 (en) Distortion compensation apparatus and distortion compensation method
JP5707999B2 (ja) 歪補償装置、送信機及び歪補償方法
JP2009218770A (ja) 歪み補償係数更新装置および歪み補償増幅器
JP2016115952A (ja) 歪補償装置及び歪補償方法
JP5482561B2 (ja) 歪補償増幅装置及び歪補償方法
JP5170259B2 (ja) 歪補償回路、送信装置、および歪補償方法
JP6015386B2 (ja) 歪補償装置及び歪補償方法
WO2007036990A1 (ja) 歪補償装置
JP5673475B2 (ja) 歪補償装置および歪補償方法
JP6094071B2 (ja) 歪補償装置及び歪補償方法
JP5672728B2 (ja) 無線装置、歪補償装置及び歪補償方法
KR100939882B1 (ko) 왜곡 보상 장치
JP2014183494A (ja) 歪補償装置及び歪補償方法
JP2017158055A (ja) 歪補償装置及び歪補償方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160912

R150 Certificate of patent or registration of utility model

Ref document number: 6015386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150