JP5505002B2 - 歪補償装置、増幅装置、送信装置および歪補償方法 - Google Patents

歪補償装置、増幅装置、送信装置および歪補償方法 Download PDF

Info

Publication number
JP5505002B2
JP5505002B2 JP2010061657A JP2010061657A JP5505002B2 JP 5505002 B2 JP5505002 B2 JP 5505002B2 JP 2010061657 A JP2010061657 A JP 2010061657A JP 2010061657 A JP2010061657 A JP 2010061657A JP 5505002 B2 JP5505002 B2 JP 5505002B2
Authority
JP
Japan
Prior art keywords
distortion compensation
address
unit
signal
axis direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010061657A
Other languages
English (en)
Other versions
JP2011199429A (ja
Inventor
聡之 松原
修也 平田
健 大庭
英治 車古
準 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010061657A priority Critical patent/JP5505002B2/ja
Priority to US12/985,552 priority patent/US8384477B2/en
Priority to KR1020110003864A priority patent/KR101159480B1/ko
Priority to EP11152185.2A priority patent/EP2369739B1/en
Publication of JP2011199429A publication Critical patent/JP2011199429A/ja
Application granted granted Critical
Publication of JP5505002B2 publication Critical patent/JP5505002B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Description

本発明は、信号の歪を補償する歪補償装置、増幅装置、送信装置および歪補償方法に関する。
近年、W−CDMA(Wideband Code Division Multiple Access)などの無線通信において、デジタル化による伝送の高能率化が行われている。無線通信において多値位相変調方式を適用する場合は、送信側で送信用電力増幅器の増幅特性を線形化して非線形歪を抑え、隣接チャネル漏洩電力を低減する技術が用いられる。また、線形性に劣る増幅器を使用して電力効率の向上を図る場合は、信号の非線形歪を補償する技術が用いられる(たとえば、下記特許文献1参照。)。
たとえば、メモリ効果を補償するために、異なる時点間における送信信号の各状態(たとえば電力差分や振幅差分)にアドレス付けたLUT(ルックアップテーブル)により歪補償係数を選択することで、送信信号の各状態に応じた歪補償を行う技術が用いられる。
特開2003−347944号公報
しかしながら、上述した従来技術では、信号の歪を精度よく補償することができないという問題がある。たとえば、W−CDMAなどの移動通信においては、送信装置の送信電力が大きく、送信信号に大きな非線形歪が発生する。このため、送信信号の周波数スペクトラムのサイドローブが持ち上がり、送信信号の電力が隣接チャネルに漏洩する。このような漏洩電力は、雑音となって隣接チャネルの通信品質を劣化させる。特に、送信信号に広帯域信号を用いる場合は狭帯域信号を用いる場合よりもメモリ効果が大きく、メモリ効果による送信信号の近傍の歪を補償することが困難である。
また、送信信号の状態が変動すると、たとえば送信信号の電力差分や振幅差分のとり得る範囲が変化するため、送信信号の状態によってはLUTのアドレスの分布範囲が狭まり、LUTを用いても入力信号の状態を精度よく区別できなくなる。このため、適切な歪補償係数を選択することができず、信号の歪を精度よく補償することができない。
開示の歪補償装置、増幅装置、送信装置および歪補償方法は、上述した問題点を解消するものであり、信号の歪を精度よく補償することを目的とする。
上述した課題を解決し、目的を達成するため、開示技術は、増幅器による信号の歪を補償する歪補償装置において、歪補償係数を用いて入力信号に歪補償を行う歪補償処理部と、前記歪補償係数を記憶する記憶部と、前記入力信号の電力値に基づいて前記記憶部から歪補償係数を取得するための第1のアドレスを生成し、前記入力信号の電力値に応じて正規化する範囲を決定した、前記電力値もしくは前記入力信号の位相もしくは前記入力信号の振幅値に基づいて前記記憶部から歪補償係数を取得するための第2のアドレスを生成するアドレス生成部と、を有し、前記歪補償処理部は、前記第1および第2のアドレスに基づいて前記記憶部から歪補償係数を取得して前記歪補償を行う。
開示の歪補償装置、増幅装置、送信装置および歪補償方法によれば、信号の歪を精度よく補償することができる。
実施の形態1にかかる歪補償装置の一例を示すブロック図である。 図1に示したアドレス生成部の一例を示すブロック図である。 図2に示したアドレス生成部の変形例1を示すブロック図である。 図2に示したアドレス生成部の変形例2を示すブロック図である。 実施の形態2にかかるアドレス生成部の一例を示すブロック図である。 X軸方向アドレスと正規化範囲の対応情報の一例を示す図である。 正規化範囲の拡張前の各アドレスの分布を示すグラフである。 正規化範囲の拡張後の各アドレスの分布を示すグラフである。 実施の形態3にかかるアドレス生成部の一例を示すブロック図である。 X軸方向アドレスと正規化範囲の対応情報の一例を示す図である。 正規化範囲の拡張前の各アドレスの分布を示すグラフである。 正規化範囲の拡張後の各アドレスの分布を示すグラフである。 正規化範囲の拡張前のY軸方向アドレスの分布を示すグラフである。 正規化範囲の拡張後のY軸方向アドレスの分布を示すグラフである。 実施の形態4にかかるアドレス生成部の一例を示すブロック図である。 実施の形態5にかかる送信装置の一例を示すブロック図である。 増幅器の入出力特性を示すグラフである。 増幅器の入出力特性の非線形による信号の歪を示す図である。
以下に図面を参照して、開示技術の好適な実施の形態を詳細に説明する。開示技術は、入力信号の電力値に応じてアドレスの正規化範囲を決定し、入力信号の状態に対してアドレスを分散させることで、入力信号の状態に対して適切な歪補償係数を選択し、増幅器による信号の非線形歪を精度よく補償する。
(実施の形態1)
図1は、実施の形態1にかかる歪補償装置の一例を示すブロック図である。図1に示す増幅装置100は、歪補償装置110と、増幅器120と、帰還系130と、を備えている。歪補償装置110は、たとえば適応LMS(Least Mean Square)を用いて、増幅器120による信号の歪を補償する。
図1に示すように、歪補償装置110は、乗算部111と、アドレス生成部112と、遅延部113と、テーブル管理部114と、遅延部115と、遅延部116と、減算部117と、係数演算部118と、加算部119と、を備えている。以下の説明において、x,y,f,h,u,eは複素数である。また、*は共役複素数を示す。tは時間を示す。
歪補償装置110へ入力された信号x(t)は、乗算部111、アドレス生成部112および遅延部116のそれぞれへ入力される。乗算部111は、歪補償係数を用いて入力信号に歪補償を行う歪補償処理部である。具体的には、乗算部111は、入力された信号x(t)と、テーブル管理部114から出力された歪補償係数hn-1(p)と、を乗算する。乗算部111は、乗算した信号を増幅器120へ出力する。
増幅器120は、増幅特性として非線形の歪関数f(p)を有し、乗算部111から出力された信号を増幅する。増幅器120は、増幅した信号y(t)(=hn-1(p)x(t)f(p))を出力する。増幅器120から出力された信号y(t)は後段へ出力されるとともに、一部が分岐されて帰還信号y(t)として帰還系130へ出力される。
帰還系130は、増幅器120から一部分岐された帰還信号y(t)を帰還させる回路である。たとえば、帰還系130は、増幅器120から一部分岐された帰還信号y(t)を周波数変換し、直交検波し、デジタル信号に変換し、デジタル信号に変換した帰還信号y(t)を減算部117及び係数演算部118のそれぞれへ出力する。
アドレス生成部112は、入力信号のパワー(電力値)に基づいてテーブル管理部114から歪補償係数を取得するための第1のアドレスを生成する。また、アドレス生成部112は、入力信号のパワー(電力値)に基づいてテーブル管理部114から歪補償係数を取得するための第2のアドレスを生成する。また、アドレス生成部112は、入力信号の電力値に応じて第2のアドレスを正規化する範囲を決定する(たとえば図2参照)。
具体的には、アドレス生成部112は、入力された信号x(t)のパワーp(=x2(t))を算出し、算出したパワーpに一意に対応するアドレスをX軸方向アドレス(第1のアドレス)として生成する。また、アドレス生成部112は、信号x(t)の異なる時点間のパワー差分Δpを算出し、算出したパワー差分Δpに一意に対応するアドレスをY軸方向アドレス(第2のアドレス)として生成する。
また、アドレス生成部112は、X軸方向アドレスとY軸方向アドレスを合成した合成アドレスを生成する。合成アドレスは、たとえばX軸方向アドレスとY軸方向アドレスの組み合わせに一意に対応するアドレスである。たとえば、アドレス生成部112は、「X軸方向アドレス:Y軸方向アドレス」のように、X軸方向アドレスとY軸方向アドレスを並べた合成アドレスを生成する。アドレス生成部112によって生成された合成アドレスは、遅延部113へ出力されるとともに、読み込みアドレスARとしてテーブル管理部114へ出力される。
遅延部113は、アドレス生成部112から出力された合成アドレスを遅延させ、遅延させた合成アドレスを書き込みアドレスAWとしてテーブル管理部114へ出力する。遅延部113における遅延量は、減算部117および係数演算部118によってLUT114aの更新値を得るまでの演算時間等に基づいて設定する。これにより、アドレス生成部112から出力された合成アドレスを書き込みアドレスAWとして用いることができる。
テーブル管理部114は、減算部117および係数演算部118によって算出された歪補償係数を記憶する記憶部である。具体的には、テーブル管理部114は、歪補償係数と2次元アドレスとを対応付けたLUT114a(ルックアップテーブル)を記憶している。歪補償係数は、乗算部111における歪補償に用いられる係数である。2次元アドレスは、X軸方向アドレスとY軸方向アドレスの組み合わせのアドレスである。
テーブル管理部114は、アドレス生成部112から出力された読み込みアドレスARからX軸方向アドレスとY軸方向アドレスを取得する。そして、テーブル管理部114は、取得したX軸方向アドレスとY軸方向アドレスに対応する歪補償係数をLUT114aから読み出す。テーブル管理部114は、読み出した歪補償係数hn-1(p)を、乗算部111および遅延部115のそれぞれへ出力する。
また、テーブル管理部114は、遅延部113から出力された書き込みアドレスAWからX軸方向アドレスとY軸方向アドレスを取得する。そして、テーブル管理部114は、取得したX軸方向アドレスとY軸方向アドレスに対応するLUT114aの領域に、加算部119から出力された歪補償係数の更新値を書き込む。
遅延部115は、テーブル管理部114から出力された歪補償係数hn-1(p)を遅延させ、係数演算部118および加算部119のそれぞれへ出力する。遅延部116は、入力された信号x(t)を遅延させて減算部117へ出力する。
減算部117および係数演算部118は、乗算部111による歪補償前の入力信号と増幅器120の出力信号に基づいて歪補償係数を算出する演算部である。具体的には、減算部117は、帰還系130から出力された帰還信号y(t)と、遅延部116から出力された信号x(t)と、の差e(t)を係数演算部118へ出力する。係数演算部118は、テーブル管理部114のLUT114aに格納した歪補償係数の更新値を演算する。具体的には、係数演算部118は、共役複素信号出力部118a(Conj)および乗算部118b〜118dを有する。
共役複素信号出力部118aは、帰還系130からの帰還信号y(t)の共役複素信号y*(t)を乗算部118bへ出力する。乗算部118bは、遅延部115からの歪補償係数hn-1(p)と、共役複素信号出力部118aからの共役複素信号y*(t)と、の乗算結果u*(t)(=hn-1(p)y*(t))を乗算部118cへ出力する。
乗算部118cは、減算部117からの差e(t)と、乗算部118bからの乗算結果u*(t)と、の乗算結果e(t)u*(t)を乗算部118dへ出力する。乗算部118dは、乗算部118cからの乗算結果e(t)u*(t)とステップサイズパラメータμとの乗算結果μe(t)u*(t)を加算部119へ出力する。
加算部119は、遅延部115からの歪補償係数hn-1(p)と、乗算部118dからの乗算結果μe(t)u*(t)と、を加算する。加算部119は、加算結果hn-1(p)+μe(t)u*(t)をLUT114aの更新値としてテーブル管理部114へ出力する。加算部119から出力された更新値は、テーブル管理部114へ入力される書き込みアドレスAWに対応するLUT114aの領域に書き込まれる。
遅延部113,115,116の遅延時間は、たとえば信号x(t)が歪補償装置110に入力されてから、帰還信号y(t)が減算部117に入力されるまでの時間Dとする。具体的には、増幅器120における信号の遅延時間をD0とし、帰還系130における信号の遅延時間をD1とすると、遅延部113,115,116の遅延時間をそれぞれD0+D1とする。
これにより、テーブル管理部114へ入力される書き込みアドレスAWに対して、テーブル管理部114のLUT114aが、信号x(t)と帰還信号y(t)の差信号e(t)が最小となる歪補償係数h(p)に更新される。最終的に最適の歪補償係数値に収束し、増幅器120による信号の歪が補償される。
このように、X軸方向アドレスとY軸方向アドレスに基づいてテーブル管理部114のLUT114aから歪補償係数を取得して歪補償を行うことで、非線形歪を抑えて隣接チャネル漏洩電力を低減することができる。
なお、アドレス生成部112においてX軸方向アドレスとY軸方向アドレスを合成した合成アドレスを生成して出力する構成について説明したが、このような構成に限らず、テーブル管理部114がX軸方向アドレスとY軸方向アドレスを取得できればよい。たとえば、アドレス生成部112がX軸方向アドレスおよびY軸方向アドレスのそれぞれを出力する構成にしてもよい。
図2は、図1に示したアドレス生成部の一例を示すブロック図である。図2に示すように、図1に示したアドレス生成部112は、パワー算出部201と、X軸アドレス算出部202と、遅延部203と、正規化範囲決定部204と、遅延部205,206と、乗算部207〜209と、加算部210と、Y軸アドレス算出部211と、アドレス算出部212と、を備えている。アドレス生成部112へ入力された信号x(t)はパワー算出部201に入力される。
パワー算出部201、X軸アドレス算出部202および遅延部203は、入力信号の電力値(パワー)に基づいてテーブル管理部114から歪補償係数を取得するための第1のアドレスを生成する。具体的には、パワー算出部201は、入力された信号x(t)のパワーp(=x2(t))を算出する。パワー算出部201は、算出したパワーpを示すパワー情報を、X軸アドレス算出部202、遅延部205および乗算部207のそれぞれへ出力する。
X軸アドレス算出部202は、パワー算出部201から出力されたパワー情報を正規化することによってX軸方向アドレスを算出する。X軸アドレス算出部202は、算出したX軸方向アドレスを、遅延部203および正規化範囲決定部204のそれぞれへ出力する。遅延部203は、X軸アドレス算出部202から出力されたX軸方向アドレスを1サンプル遅延させてアドレス算出部212へ出力する(xadr(t))。
正規化範囲決定部204は、Y軸アドレス算出部211におけるY軸方向アドレスの正規化における正規化範囲を決定する。具体的には、正規化範囲決定部204は、X軸アドレス算出部202から出力されたX軸方向アドレスに基づいて正規化倍率を決定する。正規化範囲決定部204は、決定した正規化倍率をY軸アドレス算出部211へ通知する。
たとえば、歪補償装置110のメモリ(対応情報記憶部)には、X軸方向アドレスと正規化倍率(正規化範囲)を対応付ける対応情報があらかじめ記憶される。正規化範囲決定部204は、X軸方向アドレスに対応する正規化倍率を対応情報から取得し、取得した正規化倍率をY軸アドレス算出部211へ通知する。
パワー算出部201、遅延部205,206、乗算部207〜209、加算部210およびY軸アドレス算出部211は、入力信号のパワー(電力値)に基づいてテーブル管理部114から歪補償係数を取得するための第2のアドレスを生成する。具体的には、遅延部205は、パワー算出部201から出力されたパワー情報を1サンプル遅延させて遅延部206および乗算部208のそれぞれへ出力する。遅延部206は、遅延部205から出力されたパワー情報を1サンプル遅延させて乗算部209へ出力する。
乗算部207は、パワー算出部201から出力されたパワー情報にタップ係数tap1を乗算して加算部210へ出力する。乗算部208は、遅延部205から出力されたパワー情報にタップ係数tap2を乗算して加算部210へ出力する。乗算部209は、遅延部206から出力されたパワー情報にタップ係数tap3を乗算して加算部210へ出力する。加算部210は、乗算部207〜209から出力された各信号を加算する。
加算部210による加算結果は、異なる3つの時点(たとえば過去、現在、未来)における信号x(t)のパワー差分Δp(電力差分)を示す。なお、3つの時点のパワー差分Δpを算出する場合について説明したが、3つの時点に限らず2または4以上の時点のパワー差分Δpを算出してもよい。加算部210は、加算結果をパワー差情報としてY軸アドレス算出部211へ出力する。
Y軸アドレス算出部211は、加算部210から出力されたパワー差情報を正規化することによってY軸方向アドレスを算出する。また、Y軸アドレス算出部211は、正規化範囲決定部204から通知された正規化倍率を用いて正規化を行う。Y軸アドレス算出部211は、算出したY軸方向アドレスをアドレス算出部212へ出力する。たとえば、Y軸アドレス算出部211は、下記(1)式によってY軸方向アドレスを算出する。
yadr=Δp×yadrMAX/ΔpMAX×正規化倍率 …(1)
上記(1)式において、yadrはY軸方向アドレスである。Δpは、パワー差情報が示すパワー差分Δpである。yadrMAXは、Y軸方向アドレスの最大値である。ΔpMAXは、パワー差分Δpの最大値である。正規化倍率は、正規化範囲決定部204から通知された正規化倍率である。このように、パワー算出部201で算出したパワーpと、算出したパワーpを所定の時間だけ遅延させたパワーとのパワー差分Δpに基づいてY軸方向アドレス(第2のアドレス)を生成する。
アドレス算出部212は、遅延部203から出力されたX軸方向アドレス(xadr(t))と、Y軸アドレス算出部211から出力されたY軸方向アドレス(yadr(t))と、を合成し、合成した合成アドレスを出力する(adr(t))。アドレス算出部212から出力された合成アドレスは、遅延部113へ出力されるとともに、読み込みアドレスARとしてテーブル管理部114へ出力される。
このように、パワー算出部201で算出したパワーpと、算出したパワーpを所定の時間だけ遅延させたパワーpとのパワー差分Δpに基づいてY軸方向アドレス(第2のアドレス)を生成する。これにより、歪補償装置110は、信号x(t)のパワーpとパワー差分Δpとの2次元アドレスを用いたLUT114aによる歪補償を行うことができる。これにより、増幅器120の出力波形の周波数スペクトラムのサイドローブを下げて、隣接チャネルへの漏洩電力を低減することができる。
ここでは、正規化範囲決定部204がX軸方向アドレスに基づいて正規化倍率を決定する構成について説明したが、このような構成に限らない。たとえば、正規化範囲決定部204は、パワー算出部201から出力されたパワー情報を取得し、取得したパワー情報に基づいて正規化倍率を決定する構成としてもよい。
この場合は、たとえば、歪補償装置110のメモリには、パワー情報と正規化倍率を対応付ける対応情報があらかじめ記憶される。正規化範囲決定部204は、パワー算出部201から出力されたパワー情報に対応する正規化倍率を対応情報から取得し、取得した正規化倍率をY軸アドレス算出部211へ通知する。
なお、遅延部203,205,206のそれぞれにおける遅延量は、信号x(t)の1サンプル分に限らない。たとえば、遅延部203,205,206のそれぞれにおける遅延量を信号x(t)の1/2サンプル分や2サンプル分などにしてもよい。
たとえば、遅延部203,205のそれぞれにおける遅延量は、パワー算出部201から出力されるパワー情報と、乗算部208から出力される位相情報と、のタイミングが同一となるように設定する。これにより、乗算部208から出力される位相情報をY軸方向アドレスの基準とし、X軸方向アドレスとY軸方向アドレスの出力タイミングを同一にすることができる。
図3は、図2に示したアドレス生成部の変形例1を示すブロック図である。図3において、図2に示した構成と同様の構成については同一の符号を付して説明を省略する。図3に示すように、アドレス生成部112は、図2に示したパワー算出部201に代えて振幅算出部301を備えていてもよい。アドレス生成部112へ入力された信号x(t)は振幅算出部301に入力される。
振幅算出部301、X軸アドレス算出部202および遅延部203は、入力信号の振幅値に基づいてテーブル管理部114から歪補償係数を取得するための第1のアドレスを生成する。振幅算出部301は、入力された信号x(t)のパワーp(=x2(t))により信号x(t)の振幅√p(=√(x2(t)))を算出する。振幅算出部301は、算出した振幅√pを示す振幅情報を、X軸アドレス算出部202、遅延部205および乗算部207へ出力する。X軸アドレス算出部202は、振幅算出部301から出力された振幅情報を正規化することでX軸方向アドレスを算出する。
振幅算出部301、遅延部205,206、乗算部207〜209、加算部210およびY軸アドレス算出部211は、入力信号の振幅値に基づいてテーブル管理部114から歪補償係数を取得するための第2のアドレスを生成する。具体的には、遅延部205は、振幅算出部301から出力された振幅情報を1サンプル遅延させて遅延部206および乗算部208のそれぞれへ出力する。遅延部206は、遅延部205から出力された振幅情報を1サンプル遅延させて乗算部209へ出力する。
乗算部207は、振幅算出部301から出力された振幅情報にタップ係数tap1を乗算して加算部210へ出力する。乗算部208は、遅延部205から出力された振幅情報にタップ係数tap2を乗算して加算部210へ出力する。乗算部209は、遅延部206から出力された振幅情報にタップ係数tap3を乗算して加算部210へ出力する。
この場合は、加算部210による加算結果は、異なる3つの時点(たとえば過去、現在、未来)における信号x(t)の振幅差分Δ√pを示す。なお、3つの時点の振幅差分Δ√pを算出する場合について説明したが、3つの時点に限らず2または4以上の時点の振幅差分Δ√pを算出してもよい。加算部210は、加算結果を振幅差情報としてY軸アドレス算出部211へ出力する。
Y軸アドレス算出部211は、加算部210から出力された振幅差情報を正規化することによってY軸方向アドレスを算出する。また、Y軸アドレス算出部211は、正規化範囲決定部204から通知された正規化倍率を用いて正規化を行う。
このように、振幅算出部301で算出した振幅√pと、算出した振幅√pを所定の時間だけ遅延させた振幅√pとの振幅差分Δ√pに基づいてY軸方向アドレス(第2のアドレス)を生成する。これにより、歪補償装置110は、信号x(t)のパワーpと振幅差分Δ√pとの2次元アドレスを用いたLUT114aによる歪補償を行うことができる。これにより、増幅器120の出力波形の周波数スペクトラムのサイドローブを下げて、隣接チャネルへの漏洩電力を低減することができる。
図4は、図2に示したアドレス生成部の変形例2を示すブロック図である。図4において、図2に示した構成と同様の構成については同一の符号を付して説明を省略する。図4に示すように、アドレス生成部112は、図2に示したパワー算出部201に代えて電力対数算出部401を備えていてもよい。アドレス生成部112へ入力された信号x(t)は電力対数算出部401に入力される。
電力対数算出部401、X軸アドレス算出部202および遅延部203は、入力信号のパワーpを対数化した値(対数値logep)に基づいてテーブル管理部114から歪補償係数を取得するための第1のアドレスを生成する。電力対数算出部401は、入力された信号x(t)のパワーpの対数値logepを算出する。
電力対数算出部401は、算出した対数値logepを示す電力対数情報を、X軸アドレス算出部202、遅延部205および乗算部207へ出力する。X軸アドレス算出部202は、電力対数算出部401から出力された電力対数情報を正規化することでX軸方向アドレスを算出する。
電力対数算出部401、遅延部205,206、乗算部207〜209、加算部210およびY軸アドレス算出部211は、入力信号のパワーpの対数値logepに基づいてテーブル管理部114から歪補償係数を取得するための第2のアドレスを生成する。具体的には、遅延部205は、電力対数算出部401から出力された電力対数情報を1サンプル遅延させて遅延部206および乗算部208のそれぞれへ出力する。遅延部206は、遅延部205から出力された電力対数情報を1サンプル遅延させて乗算部209へ出力する。
乗算部207は、電力対数算出部401から出力された電力対数情報にタップ係数tap1を乗算して加算部210へ出力する。乗算部208は、遅延部205から出力された電力対数情報にタップ係数tap2を乗算して加算部210へ出力する。乗算部209は、遅延部206から出力された電力対数情報にタップ係数tap3を乗算して加算部210へ出力する。
この場合は、加算部210による加算結果は、異なる3つの時点(たとえば過去、現在、未来)における入力信号の対数電力差分Δlogepを示す。なお、3つの時点の対数電力差分Δlogepを算出する場合について説明したが、3つの時点に限らず2または4以上の時点の対数電力差分Δlogepを算出してもよい。加算部210は、加算結果を電力対数差情報としてY軸アドレス算出部211へ出力する。
Y軸アドレス算出部211は、加算部210から出力された電力対数差情報を正規化することによってY軸方向アドレスを算出する。また、Y軸アドレス算出部211は、正規化範囲決定部204から通知された正規化倍率を用いて正規化を行う。
このように、電力対数算出部401で算出した対数値logepと、算出した対数値logepを所定の時間だけ遅延させた対数値logepとの対数電力差分Δlogepに基づいてY軸方向アドレス(第2のアドレス)を生成する。これにより、歪補償装置110は、信号x(t)のパワーpと対数電力差分Δlogepとの2次元アドレスを用いたLUT114aによる歪補償を行うことができる。このため、増幅器120の出力波形の周波数スペクトラムのサイドローブを下げて、隣接チャネルへの漏洩電力を低減することができる。
このように、実施の形態1にかかる歪補償装置110によれば、入力信号の電力値に応じてY軸方向アドレスの正規化範囲を決定することで、入力信号の状態(たとえばパワー差分Δp)に対してY軸方向アドレスを分散させることができる。これにより、Y軸方向アドレスによって入力信号の状態を精度よく区別できるため、入力信号の状態に対してテーブル管理部114において適切な歪補償係数を選択することができる。
このため、増幅器120において発生するメモリ効果による信号の非線形歪を精度よく補償することができる。したがって、たとえば線形性に劣る増幅器120を使用して電力効率の向上を図る場合にも、信号の非線形歪を精度よく補償し、隣接チャネル漏洩電力を低減することができる。
(実施の形態2)
実施の形態2にかかる歪補償装置110の構成は、図1に示した構成と同様である。ただし、実施の形態2にかかる歪補償装置110のアドレス生成部112は、信号x(t)の異なる時点間の振幅差分Δ√pを算出し、算出した振幅差分Δ√pに一意に対応するアドレスをY軸方向アドレス(第2のアドレス)として生成する。
図5は、実施の形態2にかかるアドレス生成部の一例を示すブロック図である。図5において、図2に示した構成と同様の構成については同一の符号を付して説明を省略する。図5に示すように、実施の形態2にかかるアドレス生成部112は、図2に示した構成に加えて振幅算出部501を備えている。アドレス生成部112へ入力された信号x(t)は、パワー算出部201および振幅算出部501のそれぞれに入力される。
振幅算出部501は、入力された信号x(t)のパワーp(=x2(t))により信号x(t)の振幅√p(=√(x2(t)))を算出する。振幅算出部501は、算出した振幅√pを示す振幅情報を、遅延部205および乗算部207のそれぞれへ出力する。遅延部205は、振幅算出部501から出力された振幅情報を1サンプル遅延させて遅延部206および乗算部208のそれぞれへ出力する。遅延部206は、遅延部205から出力された振幅情報を1サンプル遅延させて乗算部209へ出力する。
乗算部207は、振幅算出部501から出力された振幅情報にタップ係数tap1を乗算して加算部210へ出力する。乗算部208は、遅延部205から出力された振幅情報にタップ係数tap2を乗算して加算部210へ出力する。乗算部209は、遅延部206から出力された振幅情報にタップ係数tap3を乗算して加算部210へ出力する。
この場合は、加算部210による加算結果は、異なる3つの時点(たとえば過去、現在、未来)における信号x(t)の振幅差分Δ√pを示す。なお、3つの時点の振幅差分Δ√pを算出する場合について説明したが、3つの時点に限らず2または4以上の時点の振幅差分Δ√pを算出してもよい。加算部210は、加算結果を振幅差情報としてY軸アドレス算出部211へ出力する。Y軸アドレス算出部211は、加算部210から出力された振幅差情報を正規化することによってY軸方向アドレスを算出する。
これにより、歪補償装置110は、信号x(t)のパワーpと振幅差分Δ√pとの2次元アドレスを用いたLUT114aによる歪補償を行うことができる。これにより、増幅器120の出力波形の周波数スペクトラムのサイドローブを下げて、隣接チャネルへの漏洩電力を低減することができる。
図6は、X軸方向アドレスと正規化範囲の対応情報の一例を示す図である。ここでは、X軸方向アドレスの最小値を0とし、最大値を875とする。また、Y軸方向アドレスの最小値を−10とし、最大値を10とする。歪補償装置110のメモリ(対応情報記憶部)には、たとえば図6に示すテーブル600が記憶される。テーブル600においては、X軸方向アドレスの各範囲と、正規化倍率と、が対応付けられている。
具体的には、X軸方向アドレスの0〜699の範囲に対して、正規化倍率=1.0が対応付けられている。正規化倍率=1.0の場合は、Y軸方向アドレスの10が振幅差分Δ√pの200に相当する。また、X軸方向アドレスの700〜875の範囲に対して、正規化倍率=2.0が対応付けられている。正規化倍率=2.0の場合は、Y軸方向アドレスの10が振幅差分Δ√pの100に相当する。
正規化範囲決定部204は、X軸アドレス算出部202から出力されたX軸方向アドレスに対応する正規化倍率をテーブル600から取得する。そして、正規化範囲決定部204は、取得した正規化倍率をY軸アドレス算出部211へ通知する。Y軸アドレス算出部211は、たとえば下記(2)式に基づいてY軸方向アドレスを算出する。
yadr=Δ√p×yadrMAX/200×正規化倍率 …(2)
上記(2)式において、yadrはY軸方向アドレスである。Δ√pは、振幅差情報が示す振幅差分Δ√pである。yadrMAXは、Y軸方向アドレスの最大値である。ΔpMAXは、パワー差分Δpの最大値である。200は、振幅差分Δ√pがとり得る最大値である。正規化倍率は、正規化範囲決定部204から通知された正規化倍率である。ここではY軸方向アドレスの最大値を10としているため、上記(2)式は下記(3)式のようになる。
yadr=Δ√p×10/200×正規化倍率 …(3)
上記(3)式において、振幅差分Δ√pが−200〜200の範囲をとる場合は、正規化倍率を1とすると、Y軸方向アドレスは−10〜10の値をとる。このため、入力信号の状態(振幅差分Δ√p)の変動に対して、Y軸方向アドレスが全範囲(−10〜10)に分布する。一方、振幅差分Δ√pが−100〜100の範囲をとる場合においては、正規化倍率を1とすると、Y軸方向アドレスは−5〜5の範囲となる。このため、入力信号の状態(振幅差分Δ√p)の変動に対するY軸方向アドレスの分布が狭い。
これに対して、正規化範囲決定部204は、X軸方向アドレスおよびテーブル600に基づいて、正規化倍率をたとえば2に決定する。この場合は、振幅差分Δ√pが−100〜100の範囲をとる場合においても、Y軸方向アドレスは−10〜10の範囲となる。このため、入力信号の状態(振幅差分Δ√p)の変動に対して、Y軸方向アドレスが全範囲(−10〜10)に分布する。
振幅差分Δ√pがとり得る範囲は、たとえば入力信号のパワーp、振幅√pまたは対数値logep(X軸方向アドレス)に応じて変化する。このため、X軸方向アドレスに応じて正規化範囲を拡張することで、振幅差分Δ√pがとり得る範囲に応じてY軸方向アドレスの分布を適切に広げることができる。これにより、Y軸方向アドレスの分解能が向上し、Y軸方向アドレスによって信号の状態を精度よく区別することができる。このため、メモリ効果による信号の歪に対してテーブル管理部114において適切な歪補償係数を選択し、メモリ効果による信号の歪を精度よく補償することができる。
図7は、正規化範囲の拡張前の各アドレスの分布を示すグラフである。図7において、縦軸はX軸方向アドレスを示している。横軸は振幅差分Δ√pを正規化したY軸方向アドレスを示している。斜線部700は、正規化範囲の拡張前における、歪補償装置110の入力信号の変動に対するX軸方向アドレスおよびY軸方向アドレスの分布を示している。斜線部700に示すように、X軸方向アドレスが700〜875の範囲においては、Y軸方向アドレスの分布範囲が狭くなっている。
図8は、正規化範囲の拡張後の各アドレスの分布を示すグラフである。斜線部800は、正規化範囲の拡張後における、歪補償装置110の入力信号の変動に対するX軸方向アドレスおよびY軸方向アドレスの分布を示している。斜線部800に示すように、正規化範囲決定部204は、X軸方向アドレスが0〜699の範囲811においては、正規化範囲を1倍(正規化倍率=1.0)にする(図6参照)。
また、正規化範囲決定部204は、X軸方向アドレスが700〜875の範囲においては、正規化範囲を2倍(正規化倍率=2.0)に拡張する(図6参照)。このため、X軸方向アドレスが700〜875の範囲812におけるY軸方向アドレスの分布範囲が、正規化範囲の拡張前(図7参照)より広くなる。これにより、X軸方向アドレスが700〜875の範囲においても、Y軸方向アドレスの分解能を向上させることができる。
このように、実施の形態2にかかる歪補償装置110によれば、入力信号の電力値に応じてY軸方向アドレスの正規化範囲を決定することで、入力信号の状態(振幅差分Δ√p)に対してY軸方向アドレスを分散させることができる。これにより、Y軸方向アドレスによって入力信号の状態を精度よく区別できるため、入力信号の状態に対してテーブル管理部114において適切な歪補償係数を選択することができる。
このため、増幅器120において発生するメモリ効果による信号の非線形歪を精度よく補償することができる。したがって、たとえば線形性に劣る増幅器120を使用して電力効率の向上を図る場合にも、信号の非線形歪を精度よく補償し、隣接チャネル漏洩電力を低減することができる。
(実施の形態3)
実施の形態3にかかる歪補償装置110の構成は、図1に示した構成と同様である。ただし、実施の形態3にかかる歪補償装置110のアドレス生成部112は、信号x(t)の異なる時点間の位相差分Δθを算出し、算出した位相差分Δθに一意に対応するアドレスをY軸方向アドレス(第2のアドレス)として生成する。
図9は、実施の形態3にかかるアドレス生成部の一例を示すブロック図である。図9において、図2に示した構成と同様の構成については同一の符号を付して説明を省略する。図9に示すように、実施の形態3にかかるアドレス生成部112は、図2に示した構成に加えて位相算出部901を備えている。アドレス生成部112へ入力された信号x(t)は、パワー算出部201および位相算出部901のそれぞれに入力される。
位相算出部901は、入力された信号x(t)の位相θを算出する。位相θの算出方法としては、位相算出部901をハードウェアで実現する場合にはcoedic法やテーブル参照法を用いることができる。また、位相算出部901をソフトウェアで実現する場合にはcoedic法やテーブル参照法の他に、組み込まれた位相算出関数を用いることもできる。位相算出部901は、算出した位相θを示す位相情報を遅延部205および乗算部207のそれぞれへ出力する。
遅延部205は、位相算出部901から出力された位相情報を1サンプル遅延させて遅延部206および乗算部208のそれぞれへ出力する。遅延部206は、遅延部205から出力された位相情報を1サンプル遅延させて乗算部209へ出力する。
乗算部207は、位相算出部901から出力された位相情報にタップ係数tap1を乗算して加算部210へ出力する。乗算部208は、遅延部205から出力された位相情報にタップ係数tap2を乗算して加算部210へ出力する。乗算部209は、遅延部206から出力された位相情報にタップ係数tap3を乗算して加算部210へ出力する。
この場合は、加算部210による加算結果は、異なる3つの時点(たとえば過去、現在、未来)における信号x(t)の位相差分Δθを示す。なお、3つの時点の位相差分Δθを算出する場合について説明したが、3つの時点に限らず2または4以上の時点の位相差分Δθを算出してもよい。加算部210は、加算結果を位相差情報としてY軸アドレス算出部211へ出力する。Y軸アドレス算出部211は、加算部210から出力された位相差情報を正規化することによってY軸方向アドレスを算出する。
これにより、歪補償装置110は、信号x(t)のパワーpと位相差分Δθとの2次元アドレスを用いたLUT114aによる歪補償を行うことができる。これにより、増幅器120の出力波形の周波数スペクトラムのサイドローブを下げて、隣接チャネルへの漏洩電力を低減することができる。
また、図9に示したパワー算出部201に代えて振幅算出部301(図3参照)を備えた構成にしてもよい。また、図9に示したパワー算出部201に代えて電力対数算出部401(図4参照)を備えた構成にしてもよい。
図10は、X軸方向アドレスと正規化範囲の対応情報の一例を示す図である。ここでは、X軸方向アドレスの最小値を0とし、最大値を875とする。また、Y軸方向アドレスの最小値を−10とし、最大値を10とする。歪補償装置110のメモリ(対応情報記憶部)には、たとえば図10に示すテーブル1000が記憶される。テーブル1000においては、X軸方向アドレスの各範囲と、正規化倍率と、が対応付けられている。
具体的には、X軸方向アドレスの0〜574の範囲に対して、正規化倍率=1.0が対応付けられている。正規化倍率=1.0の場合は、Y軸方向アドレスの10が位相差分Δθの360°に相当する。また、X軸方向アドレスの575〜624の範囲に対して、正規化倍率=2.0が対応付けられている。正規化倍率=2.0の場合は、Y軸方向アドレスの10が位相差分Δθの180°に相当する。また、X軸方向アドレスの625〜875の範囲に対して、正規化倍率=4.0が対応付けられている。正規化倍率=4.0の場合は、Y軸方向アドレスの10が位相差分Δθの90°に相当する。
正規化範囲決定部204は、X軸アドレス算出部202から出力されたX軸方向アドレスに対応する正規化倍率をテーブル1000から取得する。そして、正規化範囲決定部204は、取得した正規化倍率をY軸アドレス算出部211へ通知する。Y軸アドレス算出部211は、たとえば下記(4)式に基づいてY軸方向アドレスを算出する。
yadr=Δθ×yadrMAX/360×正規化倍率 …(4)
上記(4)式において、yadrはY軸方向アドレスである。Δθは、位相差情報が示す位相差分Δθである。yadrMAXは、Y軸方向アドレスの最大値である。360は、位相差分Δθがとり得る最大値である。正規化倍率は、正規化範囲決定部204から通知された正規化倍率である。ここではY軸方向アドレスの最大値を10としているため、上記(4)式は下記(5)式のようになる。
yadr=Δθ×10/360×正規化倍率 …(5)
上記(5)式において、位相差分Δθが−360°〜360°の範囲をとる場合は、正規化倍率を1とすると、Y軸方向アドレスは−10〜10の値をとる。このため、入力信号の状態(位相差分Δθ)の変動に対して、Y軸方向アドレスが全範囲(−10〜10)に分布する。一方、位相差分Δθが−180°〜180°の範囲をとる場合においては、正規化倍率を1とすると、Y軸方向アドレスは−5〜5の範囲となる。このため、入力信号の状態(位相差分Δθ)の変動に対するY軸方向アドレスの分布が狭い。
これに対して、正規化範囲決定部204は、X軸方向アドレスおよびテーブル1000に基づいて、正規化倍率をたとえば2に決定する。この場合は、位相差分Δθが−180°〜180°の範囲をとる場合においても、Y軸方向アドレスは−10〜10の範囲となる。このため、入力信号の状態(位相差分Δθ)の変動に対して、Y軸方向アドレスが全範囲(−10〜10)に分布する。
位相差分Δθがとり得る範囲は、たとえば入力信号のパワーp、振幅√pまたは対数値logep(X軸方向アドレス)に応じて変化する。このため、X軸方向アドレスに応じて正規化範囲を拡張することで、位相差分Δθがとり得る範囲に応じてY軸方向アドレスの分布を適切に広げることができる。これにより、Y軸方向アドレスの分解能が向上し、Y軸方向アドレスによって信号の状態を精度よく区別することができる。このため、メモリ効果による信号の歪に対してテーブル管理部114において適切な歪補償係数を選択し、信号の歪を精度よく補償することができる。
図11は、正規化範囲の拡張前の各アドレスの分布を示すグラフである。図11において、縦軸はX軸方向アドレスを示している。横軸は位相差分Δθを正規化したY軸方向アドレス(位相差分)を示している。斜線部1100は、正規化範囲の拡張前における、歪補償装置110の入力信号の変動に対するX軸方向アドレスおよびY軸方向アドレスの分布を示している。斜線部1100に示すように、X軸方向アドレスが0〜499の範囲に比べて、X軸方向アドレスが500〜624の範囲においては、Y軸方向アドレスの分布範囲が狭くなっている。また、X軸方向アドレスが625〜875の範囲においては、Y軸方向アドレスの分布範囲がさらに狭くなっている。
図12は、正規化範囲の拡張後の各アドレスの分布を示すグラフである。斜線部1200は、正規化範囲の拡張後における、歪補償装置110の入力信号の変動に対するX軸方向アドレスおよびY軸方向アドレスの分布を示している。正規化範囲決定部204は、X軸方向アドレスが0〜574の範囲1211においては、正規化範囲を1倍(正規化倍率=1.0)にする(図10参照)。
また、正規化範囲決定部204は、X軸方向アドレスが575〜624の範囲1212においては、正規化範囲を2倍(正規化倍率=2.0)に拡張する(図10参照)。このため、範囲1212におけるY軸方向アドレスの分布範囲が、正規化範囲の拡張前(図11参照)より広くなる。また、正規化範囲決定部204は、X軸方向アドレスが625〜875の範囲1213においては、正規化範囲を4倍(正規化倍率=4.0)に拡張する(図10参照)。このため、範囲1213におけるY軸方向アドレスの分布範囲が、正規化範囲の拡張前(図11参照)より広くなる。
このように、X軸方向アドレスに応じてY軸方向アドレスの正規化範囲を決定することで、X軸方向アドレスの各範囲においてY軸方向アドレスの分布範囲を広げ、Y軸方向アドレスの分解能を向上させることができる。これにより、Y軸方向アドレスによって入力信号の状態(位相差分Δθ)を精度よく区別できる。
また、位相差分Δθに基づいてY軸方向アドレスを生成する場合は、図10および図11に示したように、X軸方向アドレスの一部の範囲(たとえば範囲1213)においてY軸方向アドレスの分布範囲が極端に狭くなる。このため、X軸方向アドレスに応じて正規化範囲を拡張することで、Y軸方向アドレスの分解能を大きく向上させることができる。
図13は、正規化範囲の拡張前のY軸方向アドレスの分布を示すグラフである。図13において、横軸はY軸方向アドレスを示している。縦軸は、信号(入力信号)の分布数を示している。特性1300は、X軸方向アドレスが875であり、正規化倍率を1.0とした場合における、Y軸方向アドレスごとの信号の分布数を示している。特性1300に示すように、正規化範囲を拡張する前はY軸方向アドレスの分布範囲が狭くなっている。
図14は、正規化範囲の拡張後のY軸方向アドレスの分布を示すグラフである。特性1400は、X軸方向アドレスが875であり、正規化倍率を4.0とした場合における、Y軸方向アドレスごとの信号の分布数を示している。特性1400に示すように、正規化範囲を4倍(正規化倍率=4.0)に拡張することで、正規化範囲を拡張する前(図13参照)に比べてY軸方向アドレスの分布範囲を広くすることができる。
図13,図14においては、位相差分Δθに基づいてY軸方向アドレスを生成する場合におけるY軸方向アドレスの分布について説明した。同様に、パワー差分Δpや振幅差分Δ√pに基づいてY軸方向アドレスを生成する場合(実施の形態1,2)においても、正規化範囲を拡張することでY軸方向アドレスの分布範囲を広くすることができる。
このように、実施の形態3にかかる歪補償装置110によれば、入力信号の電力値に応じてY軸方向アドレスの正規化範囲を決定することで、入力信号の状態(位相差分Δθ)に対してY軸方向アドレスを分散させることができる。これにより、Y軸方向アドレスによって入力信号の状態を精度よく区別できるため、入力信号の状態に対してテーブル管理部114において適切な歪補償係数を選択することができる。
このため、増幅器120において発生するメモリ効果による信号の非線形歪を精度よく補償することができる。したがって、たとえば線形性に劣る増幅器120を使用して電力効率の向上を図る場合にも、信号の非線形歪を精度よく補償し、隣接チャネル漏洩電力を低減することができる。
(実施の形態4)
実施の形態4にかかる歪補償装置110の構成は、図1に示した構成と同様である。ただし、実施の形態4にかかる歪補償装置110のアドレス生成部112は、入力信号の電力値に応じて正規化する範囲を決定した、第3のアドレスを生成する。
図15は、実施の形態4にかかるアドレス生成部の一例を示すブロック図である。図15において、図9に示した構成と同様の構成については同一の符号を付して説明を省略する。図15に示すように、実施の形態4にかかるアドレス生成部112は、図9に示した構成に加えて、正規化範囲決定部1501と、振幅算出部1502と、遅延部1503,1504と、乗算部1505〜1507と、加算部1508と、Z軸アドレス算出部1509と、を備えている。アドレス生成部112へ入力された信号x(t)は、パワー算出部201、位相算出部901および振幅算出部1502のそれぞれに入力される。
X軸アドレス算出部202は、算出したX軸方向アドレスを、遅延部203、正規化範囲決定部204および正規化範囲決定部1501のそれぞれへ出力する。正規化範囲決定部1501は、Z軸アドレス算出部1509におけるZ軸方向アドレスの正規化における正規化範囲を決定する。具体的には、正規化範囲決定部1501は、X軸アドレス算出部202から出力されたX軸方向アドレスに基づいて正規化倍率を決定する。正規化範囲決定部204は、決定した正規化倍率をZ軸アドレス算出部1509へ通知する。
たとえば、歪補償装置110のメモリ(対応情報記憶部)には、X軸方向アドレスと正規化倍率(正規化範囲)を対応付ける対応情報があらかじめ記憶される。正規化範囲決定部1501は、X軸方向アドレスに対応する正規化倍率を対応情報から取得し、取得した正規化倍率をZ軸アドレス算出部1509へ通知する。
振幅算出部1502、遅延部1503,1504、乗算部1505〜1507、加算部1508およびZ軸アドレス算出部1509は、入力信号の振幅に基づいてLUT114aから歪補償係数を取得するための第3のアドレスを生成する。具体的には、振幅算出部1502は、入力された信号x(t)の振幅√pを算出し、算出した振幅√pを示す振幅情報を遅延部1503および乗算部1505のそれぞれへ出力する。
遅延部1503は、振幅算出部1502から出力された振幅情報を1サンプル遅延させて遅延部1504および乗算部1506のそれぞれへ出力する。遅延部1504は、遅延部1503から出力された振幅情報を1サンプル遅延させて乗算部1507へ出力する。乗算部1505は、振幅算出部1502から出力された振幅情報にタップ係数tap11を乗算して加算部1508へ出力する。乗算部1506は、遅延部1503から出力された振幅情報にタップ係数tap12を乗算して加算部1508へ出力する。乗算部1507は、遅延部1504から出力された振幅情報にタップ係数tap13を乗算して加算部1508へ出力する。
加算部1508は、乗算部1505〜1507から出力された各信号を加算する。加算部1508による加算結果は、異なる3つの時点(たとえば過去、現在、未来)における信号x(t)の振幅差分Δ√pを示す。なお、3つの時点の振幅差分Δ√pを算出する場合について説明したが、3つの時点に限らず2または4以上の時点の振幅差分Δ√pを算出してもよい。加算部1508は、加算結果を振幅差情報としてZ軸アドレス算出部1509へ出力する。
Z軸アドレス算出部1509は、加算部1508から出力された振幅差情報を正規化することによってZ軸方向アドレスを算出する。また、Z軸アドレス算出部1509は、正規化範囲決定部1501から通知された正規化倍率を用いて正規化を行う。Z軸アドレス算出部1509は、算出したY軸方向アドレスをアドレス算出部212へ出力する。たとえば、Z軸アドレス算出部1509は、上記(3)式によってY軸方向アドレスを算出する。この場合は、上記(3)式の正規化倍率は、正規化範囲決定部1501から通知された正規化倍率である。
アドレス算出部212は、遅延部203からのX軸方向アドレス(xadr(t))と、Y軸アドレス算出部211からのY軸方向アドレス(yadr(t))と、Z軸アドレス算出部1509からのZ軸方向アドレス(zadr(t))と、を合成する。
これにより、歪補償装置110は、信号x(t)のパワーpと位相差分Δθと振幅差分Δ√pとの3次元アドレスを用いたLUT114aによる歪補償を行うことができる。これにより、増幅器120の出力波形の周波数スペクトラムのサイドローブを下げて、隣接チャネルへの漏洩電力を低減することができる。
ここでは、正規化範囲決定部1501がX軸方向アドレスに基づいて正規化倍率を決定する構成について説明したが、このような構成に限らない。たとえば、正規化範囲決定部1501は、パワー算出部201から出力されたパワー情報を取得し、取得したパワー情報に基づいて正規化倍率を決定する構成としてもよい。
この場合は、たとえば、歪補償装置110のメモリには、パワー情報と正規化倍率を対応付ける対応情報があらかじめ記憶される。正規化範囲決定部1501は、パワー算出部201から出力されたパワー情報に対応する正規化倍率を対応情報から取得し、取得した正規化倍率をY軸アドレス算出部211へ通知する。
また、図15に示したパワー算出部201に代えて振幅算出部301(図3参照)を備えた構成にしてもよい。また、図15に示したパワー算出部201に代えて電力対数算出部401(図4参照)を備えた構成にしてもよい。
なお、遅延部203,205,206,1503,1504のそれぞれにおける遅延量は、信号x(t)の1サンプル分に限らない。たとえば、遅延部203,205,206,1503,1504のそれぞれにおける遅延量を信号x(t)の1/2サンプル分や2サンプル分などにしてもよい。
たとえば、遅延部203,205,1503のそれぞれにおける遅延量は、パワー算出部201から出力されるパワー情報と、乗算部208から出力される位相情報と、乗算部1506から出力される振幅情報と、のタイミングが同一となるように設定する。これにより、乗算部208から出力される位相情報をY軸方向アドレスの基準とし、乗算部1506から出力される振幅情報をZ軸方向アドレスの基準とし、X軸方向アドレスとY軸方向アドレスとZ軸方向アドレスの出力タイミングを同一にすることができる。
このように、実施の形態4にかかる歪補償装置110によれば、実施の形態1〜3と同様の効果を奏するとともに、位相差分Δθを含む3次元の値によってアドレス付けられたLUT114aを用いることで信号の非線形歪をさらに精度よく補償することができる。
(実施の形態5)
図16は、実施の形態5にかかる送信装置の一例を示すブロック図である。実施の形態5にかかる送信装置1600は、適応LMSによるデジタル非線形歪補償を行う。図16に示すように、送信装置1600は、送信信号生成部1601と、パラレル変換器1602と、歪補償部1603と、アナログ変換器1604と、搬送波生成部1605と、直交変調器1606と、周波数変換器1607と、増幅器1608と、方向性結合器1609と、アンテナ1610と、周波数変換器1611と、直交検波器1612と、デジタル変換器1613と、を備えている。
送信信号生成部1601は、デジタルの送信信号(シリアル信号)を生成してパラレル変換器1602へ出力する。パラレル変換器1602は、送信信号生成部1601から出力された送信信号を、1ビットずつ交互に振り分けてI信号(同相成分信号:In−Phase component)とQ信号(直交成分信号:Quadrature component)の2系列のパラレル信号に変換する。パラレル変換器1602は、変換したI信号およびQ信号を歪補償部1603へ出力する。
歪補償部1603は、パラレル変換器1602から出力されたI信号およびQ信号のデジタル非線形歪補償を行う。具体的には、歪補償部1603は、パラレル変換器1602から出力された歪補償前の送信信号と直交検波器1612で復調されてデジタル変換器1613から出力されたフィードバック信号を比較する。そして、歪補償部1603は、比較した各信号の差が零となるように歪補償係数を演算する。歪補償部1603は、デジタル非線形歪補償を行ったI信号およびQ信号をアナログ変換器1604へ出力する。
アナログ変換器1604は、歪補償部1603から出力されたI信号およびQ信号をアナログのベースバンド信号に変換して直交変調器1606へ出力する。搬送波生成部1605は、基準搬送波を生成する。搬送波生成部1605は、生成した基準搬送波を直交変調器1606および直交検波器1612のそれぞれへ出力する。
直交変調器1606は、搬送波生成部1605から出力された基準搬送波を、アナログ変換器1604から出力されたI信号およびQ信号に基づいて直交変調する。具体的には、直交変調器1606は、互いに位相が90°異なる各基準搬送波にそれぞれI信号およびQ信号を乗算し、乗算結果を加算することにより直交変調を行う。直交変調器1606は、直交変調した直交変調信号を周波数変換器1607へ出力する。
周波数変換器1607は、直交変調器1606から出力された直交変調信号に局部発振信号をミキシングして周波数変換する。周波数変換器1607は、周波数変換した無線周波数信号を増幅器1608へ出力する。増幅器1608は、周波数変換器1607から出力された無線周波数信号を電力増幅する送信用電力増幅器である。増幅器1608は、増幅した無線周波数信号を方向性結合器1609へ出力する。
方向性結合器1609は、増幅器1608から出力された無線周波数信号を分岐し、分岐した各無線周波数信号をそれぞれアンテナ1610および周波数変換器1611へ出力する。アンテナ1610は、方向性結合器1609から出力された無線周波数信号を空中に放射する送信部である。これにより、無線周波数信号が無線送信される。
周波数変換器1611は、方向性結合器1609から出力された無線周波数信号を局部発振信号に基づいて周波数変換する。周波数変換器1611は、周波数変換した直交変調信号を直交検波器1612へ出力する。
直交検波器1612は、周波数変換器1611から出力された直交変調信号に、互いに位相が90°異なる各基準搬送波を乗算して直交検波を行う。直交検波器1612は、直交検波により得られたI信号およびQ信号をデジタル変換器1613へ出力する。デジタル変換器1613は、直交検波器1612から出力されたI信号およびQ信号をデジタル信号に変換して歪補償部1603へ出力する。
図1に示した歪補償装置110は、たとえば歪補償部1603に対応する。図1に示した増幅器120は、たとえば増幅器1608に対応する。図1に示した帰還系130は、たとえば方向性結合器1609、周波数変換器1611、直交検波器1612およびデジタル変換器1613に対応する。
図17は、増幅器の入出力特性を示すグラフである。図17において、横軸は増幅器1608への入力電力[dB]を示している。縦軸は増幅器1608からの出力電力[dB]を示している。入出力特性1701は、増幅器1608の入出力特性を示している。W−CDMAなどの移動通信においては、送信装置の送信電力は10[mW]〜数10[W]と大きいため、増幅器1608の入出力特性1701は非線形になる。
図18は、増幅器の入出力特性の非線形による信号の歪を示す図である。図18において、横軸は、増幅器1608によって増幅される信号の周波数を示している。縦軸は、増幅器1608によって増幅される信号の電力を示している。送信周波数f0は、増幅器1608によって増幅される信号の送信周波数を示している。
周波数スペクトラム1801は、歪補償部1603による歪補償を行わない状態において増幅器1608へ入力される信号を示している。周波数スペクトラム1802は、歪補償部1603による歪補償を行わない状態において増幅器1608から出力される信号を示している。周波数スペクトラム1801,1802に示すように、増幅器1608の入出力特性1701の非線形(図17参照)により、信号の送信周波数f0周辺の周波数スペクトラムは、増幅器1608においてサイドローブが持ち上がる。
これに対して、図16に示した送信装置1600においては、歪補償部1603による適応LMSによって、信号の非線形歪を精度よく補償し、信号のサイドローブの持ち上がりを抑えることができる。このため、隣接チャネルへの電力漏洩を抑えながら信号を増幅して送信することができる。
このように、実施の形態5にかかる送信装置1600によれば、増幅器1608による非線形歪を精度よく補償した送信信号を送信することができる。たとえば、W−CDMAなどの送信電力が大きい移動通信においても、送信信号に発生する非線形歪を精度よく補償し、送信信号の電力の隣接チャネルへの漏洩を回避することができる。また、送信信号に広帯域信号を用いる場合でも、メモリ効果による送信信号の近傍における歪を精度よく補償することができる。このため、通信品質を向上させることができる。
以上説明したように、歪補償装置、増幅装置、送信装置および歪補償方法によれば、信号の歪を精度よく補償することができる。
100 増幅装置
110 歪補償装置
111,118b〜118d,207〜209,1505〜1507 乗算部
112 アドレス生成部
113,115,116,203,205,206,1503,1504 遅延部
114 テーブル管理部
114a LUT
117 減算部
118 係数演算部
118a 共役複素信号出力部
119,210,1508 加算部
120,1608 増幅器
130 帰還系
201 パワー算出部
202 X軸アドレス算出部
204,1501 正規化範囲決定部
211 Y軸アドレス算出部
212 アドレス算出部
301,501,1502 振幅算出部
401 電力対数算出部
600,1000 テーブル
700,800,1100,1200 斜線部
811,812,1211〜1213 範囲
901 位相算出部
1300,1400 特性
1509 Z軸アドレス算出部
1600 送信装置
1601 送信信号生成部
1602 パラレル変換器
1603 歪補償部
1604 アナログ変換器
1605 搬送波生成部
1606 直交変調器
1607,1611 周波数変換器
1609 方向性結合器
1610 アンテナ
1612 直交検波器
1613 デジタル変換器
1701 入出力特性
1801,1802 周波数スペクトラム
f0 送信周波数
tap1〜tap3,tap11〜tap13 タップ係数

Claims (10)

  1. 増幅器による信号の歪を補償する歪補償装置において、
    歪補償係数を用いて入力信号に歪補償を行う歪補償処理部と、
    前記歪補償係数を記憶する記憶部と、
    前記入力信号の電力値に基づいて前記記憶部から歪補償係数を取得するための第1のアドレスを生成する第1のアドレス生成部と、
    前記入力信号の電力値に基づいて正規化倍率を決定する正規化倍率決定部と、
    記電力値もしくは前記入力信号の位相もしくは前記入力信号の振幅値に基づいて前記記憶部から歪補償係数を取得するための第2のアドレスを生成し、前記正規化倍率決定部によって決定された正規化倍率を前記第2のアドレスに乗じることにより正規化を行う第2のアドレス生成部と、
    を有し、
    前記歪補償処理部は、前記第1および第2のアドレスに基づいて前記記憶部から歪補償係数を取得して前記歪補償を行う
    ことを特徴とする歪補償装置。
  2. 前記歪補償前の入力信号と前記増幅器の出力信号に基づいて前記歪補償係数を算出する演算部をさらに有し、
    前記記憶部は、前記第1および第2のアドレスに対応させて前記演算部によって算出された歪補償係数を記憶する
    ことを特徴とする請求項1に記載の歪補償装置。
  3. 前記第2のアドレス生成部は、前記電力値、もしくは前記電力値に基づく振幅、もしくは前記電力値を対数化した対数値に応じて正規化する範囲を決定した前記第2のアドレスを生成することを特徴とする請求項1または2に記載の歪補償装置。
  4. 前記入力信号の電力値に基づく値と正規化倍率とを対応付けた対応情報を記憶する対応情報記憶部をさらに有し、
    前記正規化倍率決定部は、
    前記対応情報記憶部によって記憶された対応情報に基づいて、前記入力信号の電力値に応じて正規化倍率を決定す
    ことを特徴とする請求項1〜3のいずれか一つに記載の歪補償装置。
  5. 記入力信号の電力値に応じて正規化する範囲を決定した、前記電力値もしくは前記入力信号の位相もしくは前記入力信号の振幅値に基づいて前記記憶部から歪補償係数を取得するための第3のアドレスを生成する第3のアドレス生成部をさらに有し、
    前記歪補償処理部は、前記第1、第2および第3のアドレスに基づいて前記記憶部から歪補償係数を取得して前記歪補償を行う
    ことを特徴とする請求項1〜4のいずれか一つに記載の歪補償装置。
  6. 前記第3のアドレス生成部は、前記電力値、もしくは前記電力値に基づく振幅、もしくは前記電力値を対数化した対数値に応じて正規化する範囲を決定した前記第3のアドレスを生成することを特徴とする請求項5に記載の歪補償装置。
  7. 前記第1のアドレス生成部は、前記電力値、もしくは前記電力値に基づく振幅、もしくは前記電力値を対数化した対数値を算出する算出部を有し、
    前記算出部で算出した値と前記算出した値を所定の時間だけ遅延させた値との差分に基づいて第1のアドレスを生成する
    ことを特徴とする請求項1に記載の歪補償装置。
  8. 請求項2に記載の歪補償装置と、
    前記増幅器と、
    前記増幅器の出力信号を前記演算部へ帰還させる帰還系と、
    を有することを特徴とする増幅装置。
  9. 請求項8に記載の増幅装置と、
    前記増幅装置によって増幅された信号を送信する送信部と、
    を有することを特徴とする送信装置。
  10. 増幅器による信号の歪を補償する歪補償方法において、
    歪補償係数を用いて入力信号に歪補償を行う工程と、
    前記歪補償係数を記憶する工程と、
    前記入力信号の電力値に基づいて前記記憶された歪補償係数の中から前記歪補償に用いる歪補償係数を取得するための第1のアドレスを生成する工程と、
    前記入力信号の電力値に基づいて正規化倍率を決定する工程と、
    記電力値もしくは前記入力信号の位相もしくは前記入力信号の振幅値に基づいて前記記憶された歪補償係数の中から前記歪補償に用いる歪補償係数を取得するための第2のアドレスを生成し、前記正規化倍率を前記第2のアドレスに乗じることにより正規化を行う工程と、
    を有し、
    前記第1および第2のアドレスに基づいて前記記憶された歪補償係数の中から取得した歪補償係数を用いて前記歪補償を行う
    ことを特徴とする歪補償方法。
JP2010061657A 2010-03-17 2010-03-17 歪補償装置、増幅装置、送信装置および歪補償方法 Active JP5505002B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010061657A JP5505002B2 (ja) 2010-03-17 2010-03-17 歪補償装置、増幅装置、送信装置および歪補償方法
US12/985,552 US8384477B2 (en) 2010-03-17 2011-01-06 Distortion compensating apparatus, amplifying apparatus, transmitting apparatus, and distortion compensating method
KR1020110003864A KR101159480B1 (ko) 2010-03-17 2011-01-14 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법
EP11152185.2A EP2369739B1 (en) 2010-03-17 2011-01-26 Distortion compensating apparatus, amplifying apparatus, transmitting apparatus, and distortion compensating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010061657A JP5505002B2 (ja) 2010-03-17 2010-03-17 歪補償装置、増幅装置、送信装置および歪補償方法

Publications (2)

Publication Number Publication Date
JP2011199429A JP2011199429A (ja) 2011-10-06
JP5505002B2 true JP5505002B2 (ja) 2014-05-28

Family

ID=44246568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010061657A Active JP5505002B2 (ja) 2010-03-17 2010-03-17 歪補償装置、増幅装置、送信装置および歪補償方法

Country Status (4)

Country Link
US (1) US8384477B2 (ja)
EP (1) EP2369739B1 (ja)
JP (1) JP5505002B2 (ja)
KR (1) KR101159480B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5751056B2 (ja) * 2011-07-14 2015-07-22 富士通株式会社 歪補償装置、送信機および歪補償方法
JP5673475B2 (ja) 2011-09-30 2015-02-18 富士通株式会社 歪補償装置および歪補償方法
WO2013179399A1 (ja) 2012-05-29 2013-12-05 富士通株式会社 歪補償装置及び歪補償方法
JP6015386B2 (ja) * 2012-11-29 2016-10-26 富士通株式会社 歪補償装置及び歪補償方法
JP2016115952A (ja) * 2014-12-10 2016-06-23 富士通株式会社 歪補償装置及び歪補償方法
JP6413795B2 (ja) * 2015-01-23 2018-10-31 富士通株式会社 歪補償装置
US9590567B2 (en) * 2015-07-02 2017-03-07 Xilinx, Inc. Moving mean and magnitude dual path digital predistortion
JP2017118199A (ja) 2015-12-21 2017-06-29 富士通株式会社 歪補償装置および歪補償方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923712A (en) * 1997-05-05 1999-07-13 Glenayre Electronics, Inc. Method and apparatus for linear transmission by direct inverse modeling
KR100326176B1 (ko) 1998-08-06 2002-04-17 윤종용 이동통신시스템의전력증폭장치및방법
US6798843B1 (en) 1999-07-13 2004-09-28 Pmc-Sierra, Inc. Wideband digital predistortion linearizer for nonlinear amplifiers
JP2001268151A (ja) 2000-03-21 2001-09-28 Matsushita Electric Ind Co Ltd プリディストーション歪補償装置
JP2003347944A (ja) * 2002-05-24 2003-12-05 Fujitsu Ltd 歪補償送信装置
US7349490B2 (en) * 2003-04-16 2008-03-25 Powerwave Technologies, Inc. Additive digital predistortion system employing parallel path coordinate conversion
US6998909B1 (en) 2004-02-17 2006-02-14 Altera Corporation Method to compensate for memory effect in lookup table based digital predistorters
JP4786644B2 (ja) * 2005-03-09 2011-10-05 富士通株式会社 歪補償装置
JP4652091B2 (ja) * 2005-03-16 2011-03-16 富士通株式会社 歪補償装置
JP4812643B2 (ja) * 2007-02-01 2011-11-09 株式会社日立国際電気 増幅装置
WO2008155819A1 (ja) * 2007-06-19 2008-12-24 Fujitsu Limited 電力増幅制御装置
JP5016435B2 (ja) * 2007-10-01 2012-09-05 株式会社日立国際電気 歪補償装置

Also Published As

Publication number Publication date
US20110227643A1 (en) 2011-09-22
KR20110104870A (ko) 2011-09-23
EP2369739B1 (en) 2013-10-23
KR101159480B1 (ko) 2012-06-26
EP2369739A1 (en) 2011-09-28
US8384477B2 (en) 2013-02-26
JP2011199429A (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
JP5505002B2 (ja) 歪補償装置、増幅装置、送信装置および歪補償方法
JP5505001B2 (ja) 歪補償装置、増幅装置、送信装置および歪補償方法
JP4786644B2 (ja) 歪補償装置
JP4308163B2 (ja) 歪補償装置
US8831136B2 (en) Wireless apparatus and distortion compensating method
JP4619827B2 (ja) 歪補償装置
JP2013026631A (ja) 歪補償装置、送信機および歪補償方法
US9337783B2 (en) Distortion compensation apparatus and distortion compensation method
US8798197B2 (en) Distortion compensation amplifier device and distortion compensation method
JP2015012412A (ja) 歪補償装置、歪補償方法、及び無線通信装置
US9172333B2 (en) Distortion compensation device and distortion compensation method
JPWO2007036990A1 (ja) 歪補償装置
JP5672728B2 (ja) 無線装置、歪補償装置及び歪補償方法
KR100939882B1 (ko) 왜곡 보상 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R150 Certificate of patent or registration of utility model

Ref document number: 5505002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150