JPWO2007036990A1 - 歪補償装置 - Google Patents

Abstract

本発明の歪補償装置は、入力信号を増幅する増幅器と、増幅器に入力される入力信号と増幅器から出力される出力信号とに基づいて、入力信号の振幅レベルに対応する増幅器の歪補償係数を求める演算部と、演算部が求めた歪補償係数を入力信号の振幅レベルに対応づけられた書き込みアドレスに記憶するメモリと、メモリの読み出しアドレスから歪補償係数を読み出して、当該歪補償係数を用いて入力信号の歪補償処理を行う歪補償処理部と、入力信号の振幅レベルに基づいて、書き込みアドレスと読み出しアドレスを生成するアドレス生成部とを備え、アドレス生成部は、入力信号の振幅レベルに基づいて求めた第一のアドレスを書き込みアドレスとし、第一のアドレスに近接する第二のアドレスを読み出しアドレスとする。

Description

本発明は、歪補償装置に関し、特に、線形変調信号を増幅する電力増幅器や線形変調信号の受信機に用いる低雑音増幅器などとして使用される歪補償装置に関する。

線形変調信号を増幅する電力増幅器や線形変調信号の受信機に用いる低雑音増幅器として、スペクトラム特性や信号の歪みに起因する伝送特性の劣化を抑えるために線形性の高い増幅器が要求される。

特に、無線通信に多値振幅変調方式を適用する場合、送信側において、電力増幅器の増幅特性を直線化して、非線形歪を抑え、近接チャネル漏洩電力を低減する技術が必要である。また、一般に、増幅器には常に高い電力効率が求められるが、増幅器の線形性と効率は一般に相反する特性であり、線形性に劣る増幅器を使用し電力効率の向上を図る場合は、それによる歪を補償する技術が必須である。

かかる歪補償方式の一つとしてプリディストーション方式が知られている。プリディストーション方式の原理は、増幅器の入力信号に対して増幅器の歪み特性と逆の特性をあらかじめ付加しておくことにより、増幅器の出力において歪みのない所望信号を得る方式である。プリディストーション方式については、例えば、下記特許文献１、２及び３に詳述されている。

歪補償前の送信信号と復調されたフィードバック信号とを比較し、その誤差を用いて、歪補償係数を演算、更新する。歪補償係数は送信信号の振幅、電力又はそれらの関数をアドレスとしてメモリに記憶される。そして、次の送信すべき送信信号に更新した歪補償係数を用いてプリディストーション処理を施し、出力する。この動作を繰り返すことにより、最終的に最適の歪補償係数に収束し、送信電力増幅器の歪が補償される。
特開平９−６９７３３号公報 特開２００１−１８９６８５号公報 特開２０００−２７８１９０号公報

しかしながら、歪補償係数を記憶するメモリのアドレス、例えば送信信号の振幅レベルには、送信信号の性質からアドレスの発生頻度に偏りがある。歪補償係数は、それを記憶するメモリのアドレス（振幅レベル）ごとに演算され、更新されるので、発生頻度の少ないアドレスについては、歪補償係数の収束が遅い、又は収束しないという状態が生じ、歪みが補償されないという問題がある。

そこで、本発明の目的は、収束が遅い又は収束しないアドレスについても、安定して且つ有効的に歪補償を実施できる歪補償装置を提供することにある。

上記目的を達成するための本発明の歪補償装置の第一の構成は、入力信号を増幅する増幅器と、前記増幅器に入力される入力信号と前記増幅器から出力される出力信号とに基づいて、前記入力信号の振幅レベルに対応する前記増幅器の歪補償係数を求める演算部と、前記演算部が求めた歪補償係数を入力信号の振幅レベルに対応づけられた書き込みアドレスに記憶するメモリと、前記メモリの読み出しアドレスから歪補償係数を読み出して、当該歪補償係数を用いて入力信号の歪補償処理を行う歪補償処理部と、前記入力信号の振幅レベルに基づいて、前記書き込みアドレスと前記読み出しアドレスを生成するアドレス生成部とを備え、前記アドレス生成部は、前記入力信号の振幅レベルに基づいて求めた第一のアドレスを書き込みアドレスとし、前記第一のアドレスに近接する第二のアドレスを読み出しアドレスとすることを特徴とする。

本発明の歪補償装置の第二の構成は、上記第一の構成において、前記アドレス生成部は、前記第一のアドレスに近接する複数のアドレスから前記第二のアドレスをランダムに求めることを特徴とする。

本発明の歪補償装置の第三の構成は、上記第二の構成において、前記アドレス生成部は、Ｎビットのランダム値を生成するランダム値生成部を有し、前記第一のアドレスを構成するＭビットの下位Ｎビット（Ｍ＞Ｎ）を前記ランダム値生成部により生成したＮビットのランダム値に置き換えることにより、前記第二のアドレスを生成することを特徴とする。

本発明の歪補償装置の第四の構成は、上記第二の構成において、前記アドレス生成部は、ランダム値を生成するランダム値生成部を有し、前記第一のアドレスに前記ランダム値生成部により生成したランダム値を加算することにより、前記第二のアドレスを生成することを特徴とする。

本発明の歪補償装置の第五の構成は、上記第四の構成において、前記アドレス生成部は、所定のタイミング信号を生成するタイミング信号生成部を有し、前記タイミング信号の出力タイミングに応じて、前記第一のアドレスに前記ランダム値を加算し、前記第二のアドレスを生成することを特徴とする。

本発明の歪補償装置の第六の構成は、上記第一又は第二の構成において、前記メモリの前記書き込みアドレス及び前記読み出しアドレスが、前記入力信号の振幅レベルに対応する座標を含む複数座標で構成される複数次元アドレスである場合、前記アドレス生成部は、前記書き込みアドレスを構成する各座標に対してそれぞれ近接する座標から、前記読み出しアドレスを生成することを特徴とする。

本発明の歪補償装置の第七の構成は、上記第一又は第二の構成において、前記アドレス生成部は、前記第一のアドレスに近接する第二のアドレスの範囲を時間の経過に応じて小さくすることを特徴とする。

本発明の歪補償装置の第八の構成は、上記第一又は第二の構成において、前記アドレス生成部は、前記入力信号の振幅レベルの平均値を求め、当該平均値に近い側に近接する第二のアドレスを求めることを特徴とする。

本発明によれば、発生頻度の比較的少ないアドレス（振幅レベル）の歪補償係数について、近接するアドレスの歪補償係数を用いて歪補償を行うことにより、より早く収束させることができる。そして、当該効果を比較的簡単な回路構成で実現することができ、より正確かつ安定的に歪補償を行うことができるようになる。

本発明の実施の形態における歪補償装置の第一の構成例を示す図である。 本発明の実施の形態における歪補償装置の第二の構成例を示す図である。 第二の構成例における読み出しアドレスと書き込みアドレスを説明する図である。 本発明の実施の形態における歪補償装置の第三の構成例を示す図である。 メモリアドレスの２次元マップを示す図である。 ２次元マッピングされたメモリアドレスの読み出しアドレス範囲を時間的に変化させる場合の例を示す図である。

符号の説明

１０：乗算器、１２：メモリ、１４：ＤＡＣ、１６：直交変調器、１８：ローカル発振器、２０：電力増幅器、２２：直交復調器、２４：ローカル発振器、２６：ＡＤＣ、２８：歪補償係数演算部、３０：アドレス生成部、３１：アドレス演算部、３２：下位ビット削除部、３３：下位ビット発生部、３４：遅延部、３５：ランダムビット発生部、３６：加算器、３７：タイミング信号生成部、３８：ゲート部

以下、図面を参照して本発明の実施の形態について説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。

図１は、本発明の実施の形態における歪補償装置の第一の構成例を示す図である。図１において、Ｉ信号とＱ信号から構成されるデジタル送信信号は、メモリ１２から読み出された歪補償係数が乗算器１０で乗算されてから、ＤＡＣ１４に入力され、アナログのベースバンド信号に変換され、さらに、直交変調器１６に入力される。直交変調器１６は、アナログのＩ信号、Ｑ信号それぞれにローカル発振器１８からの基準搬送波信号とこれと直交する信号を乗算し、この乗算結果を加算することにより直交変調信号を生成し、出力する。直交変調信号は、電力増幅器２０により増幅され、空中線（アンテナ）から放射される。乗算器１０において送信信号に歪補償係数を乗算することにより、この電力増幅器２０の増幅特性の歪みが打ち消される。すなわち、乗算器１０は、歪補償処理部として機能する。なお、本明細書の図では、簡略化のため、Ｉ信号、Ｑ信号を１本の信号線として表わされている。

直交変調信号の一部は、方向性結合器（図示せず）により分岐され、直交復調器２２にフィードバックされる。直交復調器２２は、直交変調信号にローカル発振器２４からの発振信号とこれに直交する信号を乗算することにより、Ｉ信号とＱ信号に復調する。復調されたアナログのＩ信号、Ｑ信号はＡＤＣ２６に入力され、デジタルの送信信号に変換され、フィードバック信号として、歪補償係数演算部２８に入力される。なお、ローカル発振器２４の周波数は、送信側のローカル発振器１８の周波数と同一であり、ローカル発振器１８、２４は、共通化されてもよい。

歪補償係数演算部（ＬＭＳ）２８は、ＬＭＳ(Least
Mean Square)アルゴリズムを用いた適応信号処理により、歪補償前の送信信号と復調されたフィードバック信号を比較し、その誤差を用いて歪補償係数を演算、更新する。求められた歪補償係数はメモリ１２に書き込まれ、記憶される。

アドレス生成部３０は、メモリ１２から読み出される歪補償係数のアドレス及びメモリ１２に書き込まれる歪補償係数のアドレスを演算により生成する。歪補償係数演算部２８で求められた歪補償係数は、アドレス生成部３０が生成した書き込みアドレスの位置に書き込まれ、プリディストーション処理のために乗算器１０に与えられる歪補償係数は、アドレス生成部３０が生成した読み出しアドレスの位置から読み出される。

第一の構成例では、アドレス生成部３０は、アドレス演算部３１、下位ビット削除部（Ｍ−Ｎbit）３２、下位ビット発生部（ランダムbit）３３及び遅延部３４を備えて構成される。アドレス演算部３１は、実際の送信信号の振幅レベルに対応するアドレスを演算する。送信信号がｘ（ｔ）として表される場合、アドレス演算部３１は振幅レベル｜ｘ（ｔ）｜²をアドレスとして演算する。従来の構成では、このアドレス演算部３１が求めたアドレスが読み出しアドレス、書き込みアドレスとしてメモリ１２に対して出力されてきた。なお、求められた読み出しアドレスから歪補償係数が読み出され、直交変調信号がフィードバックされて次の歪補償係数が歪補償係数演算部２８により求められるまで所定の時間を要する。遅延部３４は、書き込みアドレスのメモリ１２に対する出力を、この時間分遅延させ、対応するアドレスに新しい歪補償係数が書き込まれるようにする。

そして、本発明の実施の形態に特徴的な構成は、第一の構成例では、アドレス演算部３１が求めたＭビットのアドレス（以下、「元アドレス」と称する場合あり）に対し、その下位Ｎビット（Ｍ＞Ｎ）をランダムに変化させることにより、元アドレスに近接するアドレスが読み出しアドレスとしてメモリ１２に与えられ、その近接アドレスの歪補償係数が読み出されて、それがプリディストーション処理に用いられることである。Ｍビットの元アドレスは、下位ビット削除部（Ｍ−Ｎbit）３２により下位Ｎビットが減算され、下位ビット発生部（ランダムbit）３３が発生するランダムなＮビットが合成されて、読み出しアドレスとしてメモリ１２に出力される。なお、書き込みアドレスは、近接アドレスではなく、あくまでも、アドレス演算部３１で求められた元アドレスである。

アドレスが近接する歪補償係数は互いに相関がある。より具体的には、増幅特性の非線形歪は、振幅レベルに応じてなだらかに歪んでいくので、アドレスが近接する歪補償係数は互いに近い値となる可能性が高い。アドレスが近接する歪補償係数が読み出されることにより、例えば、元アドレスに対応する送信信号の振幅レベルの発生頻度が少なく、歪補償係数の収束が遅い場合、近接するアドレスの歪補償係数を用いてプリディストーション処理を行い、さらにその歪補償係数に基づいて元アドレスの歪補償係数を更新することで、元アドレスの歪補償係数の収束を早めることができるとともに、より正確な歪補償が可能となる。

逆に、元アドレスに近接するアドレスの歪補償係数の収束が遅い可能性も考えられるが、第一の構成例で示されるように、読み出される近接アドレスをランダムに変化させることで、読み出される近接アドレスを固定化せず、元アドレスに近接する複数のアドレスからランダムに読み出すようにすることで、特定の元アドレスの歪補償係数の収束が遅れることなく、元アドレス周辺の近接する複数アドレス全体の歪補償係数の収束が促進される。

図２は、本発明の実施の形態における歪補償装置の第二の構成例を示す図である。図２の構成は、図１の第一の構成例と比較して、下位ビット削除部３２と下位ビット発生部３３の代わりに、１、０、−１の値（ビット）をランダムに発生するランダムビット発生部３４を有し、加算器３５はアドレス演算部３１が求めたＭビットの元アドレスにランダムビット発生部３４からのランダムビットを加算したアドレスを読み出しアドレスとしてメモリ１２に出力する。それ以外の構成は、第一の構成と同様である。

第二の構成例の作用及び効果も、第一の構成と同様であり、元アドレスに近接するアドレスがランダムに読み出されるようにすることで、元アドレス及びそれに近接するアドレスの歪補償係数を速やかに収束させることができる。

図３は、第二の構成例における読み出しアドレスと書き込みアドレスを説明する図である。図３に示されるように、書き込みアドレスは元アドレスであって、読み出しアドレスは元アドレス又はその前後に近接するアドレスのいずれかとなる。

図４は、本発明の実施の形態における歪補償装置の第三の構成例を示す図である。図３の構成は、図２の第二の構成例と比較して、さらに、タイミング生成部３７及びゲート部３８を有し、タイミング生成部３７からのイネーブル信号がＯｎ状態のタイミングにおけるランダムビットが元アドレスに加算される構成である。イネーブル信号のＯｎ／Ｏｆｆ状態はランダム又は定期的に変動する。または、送信信号の振幅レベルが所定レベル以上又は所定レベル未満の場合など、発生頻度が比較的少ない振幅レベルが検出された場合に、ランダム値が加算されるようにするなど、所定の条件下で近接アドレスからの読み出し動作が行われるようにしてもよい。

上述の実施の形態例では、メモリ１２のアドレスは、送信信号の振幅レベルに応じて１次元マッピングされている例について説明したが、振幅レベルに加えて、送信信号の変化割合（すなわち傾き）に応じて、２次元マッピングされてもよい。送信信号の変化割合は、送信信号ｘ（ｔ）の微分値として求められる。

図５は、メモリアドレスの２次元マップを示す図である。例えば、Ｘ方向は振幅レベルの座標であり、Ｙ方向が変化割合の座標であり、アドレスはＸ座標とＹ座標により与えられる。アドレス生成部３０は、送信信号の振幅レベルと変化割合それぞれを演算し、２次元の元アドレス（書き込みアドレス）を求める。そして、上述した図２の第二の構成例のように、元アドレスの各方向の座標値に対して±１のランダム値を加算する場合は、元アドレス（書き込みアドレス）の周囲に近接するアドレスが読み出しアドレスとなり、そのうちの一つがランダムに選択される。

メモリアドレスが３次元以上の次元数でマッピングされる場合も、各座標に近接する座標が各方向（各次元）ごとにそれぞれ求められ、求められた各近接座標により読み出しアドレスが構成される。

図６は、２次元マッピングされたメモリアドレスの読み出しアドレス範囲を時間的に変化させる場合の例を示す図である。図６では、読み出し動作開始からＮ秒間は、元アドレスからＸ方向、Ｙ方向それぞれ±３離れたアドレスからランダムに読み出され、次のＮ秒間（Ｎ＋１秒から２Ｎ秒まで）は、±２離れたアドレスからランダムに読み出され、さらに次のＮ秒間（２Ｎ＋１秒から３Ｎ秒まで）は、±１離れたアドレスからランダムに読み出され、３Ｎ＋１秒以降は、近接するアドレスからの読み出しは行われず、元アドレスからの読み出しとなる。書き込みアドレスは、動作開始当初から元アドレスである。時間の経過とともに、各アドレスの歪補償係数は収束していくので、時間の経過に従って、読み出す範囲を狭めていく。このように、書き込みアドレスに近接する読み出しアドレスの範囲を時間の経過に応じて小さくすることは、振幅レベルのみの一次元アドレスの場合又は３次元以上のアドレスの場合にももちろん適用可能である。

上述したように、本発明の実施の形態例では、メモリに記憶される歪補償係数の読み出しアドレスを書き込みアドレスに近接するアドレスとすることで、アドレスの発生頻度の偏りがある場合であっても、アドレス全体における歪補償係数の収束を早めることができる。なお、近接するアドレスは、好ましくは、書き込みアドレスに近接する複数のアドレスからランダムに選択されるが、さらに、送信信号の振幅レベルの平均値を求め、その平均値側に近接するアドレスが選択されることが好ましい。歪補償係数のより早い収束に寄与するからである。

本発明は、増幅特性に非線形歪を有する電力増幅器の歪補償に用いられ、特に、無線通信における送信変調信号を増幅する電力増幅器に用いることができる。

Claims (8)

1. 入力信号を増幅する増幅器と、
   前記増幅器に入力される入力信号と前記増幅器から出力される出力信号とに基づいて、前記入力信号の振幅レベルに対応する前記増幅器の歪補償係数を求める演算部と、
   前記演算部が求めた歪補償係数を入力信号の振幅レベルに対応づけられた書き込みアドレスに記憶するメモリと、
   前記メモリの読み出しアドレスから歪補償係数を読み出して、当該歪補償係数を用いて入力信号の歪補償処理を行う歪補償処理部と、
   前記入力信号の振幅レベルに基づいて、前記書き込みアドレスと前記読み出しアドレスを生成するアドレス生成部とを備え、
   前記アドレス生成部は、前記入力信号の振幅レベルに基づいて求めた第一のアドレスを書き込みアドレスとし、前記第一のアドレスに近接する第二のアドレスを読み出しアドレスとすることを特徴とする歪補償装置。
2. 請求項１において、
   前記アドレス生成部は、前記第一のアドレスに近接する複数のアドレスから前記第二のアドレスをランダムに求めることを特徴とする歪補償装置。
3. 請求項２において、
   前記アドレス生成部は、Ｎビットのランダム値を生成するランダム値生成部を有し、前記第一のアドレスを構成するＭビットの下位Ｎビット（Ｍ＞Ｎ）を前記ランダム値生成部により生成したＮビットのランダム値に置き換えることにより、前記第二のアドレスを生成することを特徴とする歪補償装置。
4. 請求項２において、
   前記アドレス生成部は、ランダム値を生成するランダム値生成部を有し、前記第一のアドレスに前記ランダム値生成部により生成したランダム値を加算することにより、前記第二のアドレスを生成することを特徴とする歪補償装置。
5. 請求項４において、
   前記アドレス生成部は、所定のタイミング信号を生成するタイミング信号生成部を有し、前記タイミング信号の出力タイミングに応じて、前記第一のアドレスに前記ランダム値を加算し、前記第二のアドレスを生成することを特徴とする歪補償装置。
6. 請求項１又は２において、
   前記メモリの前記書き込みアドレス及び前記読み出しアドレスが、前記入力信号の振幅レベルに対応する座標を含む複数座標で構成される複数次元アドレスである場合、前記アドレス生成部は、前記書き込みアドレスを構成する各座標に対してそれぞれ近接する座標から、前記読み出しアドレスを生成することを特徴とする歪補償装置。
7. 請求項１又は２において、
   前記アドレス生成部は、前記第一のアドレスに近接する第二のアドレスの範囲を時間の経過に応じて小さくすることを特徴とする歪補償装置。
8. 請求項１又は２において、
   前記アドレス生成部は、前記入力信号の振幅レベルの平均値を求め、当該平均値に近い側に近接する第二のアドレスを求めることを特徴とする歪補償装置。

Images