JP3994308B2 - プリディストーション型歪補償回路 - Google Patents
プリディストーション型歪補償回路 Download PDFInfo
- Publication number
- JP3994308B2 JP3994308B2 JP2000327656A JP2000327656A JP3994308B2 JP 3994308 B2 JP3994308 B2 JP 3994308B2 JP 2000327656 A JP2000327656 A JP 2000327656A JP 2000327656 A JP2000327656 A JP 2000327656A JP 3994308 B2 JP3994308 B2 JP 3994308B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- circuit
- input signal
- amplitude
- amplitude value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Description
【発明の属する技術分野】
本発明は、プリディストーション型歪補償回路に関し、特に、直交変調方式を用いたディジタル無線送信機において、増幅器の非線形歪みを補償するためにメモリに記憶しておく歪補償量を削減することができるプリディストーション型歪補償回路に関する。
【0002】
【従来の技術】
一般に、電力増幅器では電力効率を向上させるために飽和点に近い動作設定がなされるため、電力増幅器における入力振幅/出力振幅(AM/AM)の非線型や、入力振幅/出力位相(AM/PM)の非線型などの特性を持つようになり、非線形歪みが発生する。このような非線形歪みを補償する回路として、プリディストーション型歪補償回路が知られている。
この歪補償回路は、電力増幅器により発生する歪み成分を打ち消すように、電力増幅器の入力に逆相となる歪み成分を加えるものである。
【0003】
図6は従来のプリディストーション型歪補償回路を備えたディジタル無線送信機の構成例を示す図である。
この例に示す基本構成は、送信すべきデータ(ベースバンド信号)を生成する情報源10と、このデータ(以下、入力信号という)を変調方式に応じてマッピングし、入力信号から入力信号同相成分(I成分)aと入力信号直交成分(Q成分)bのシンボル符号を生成するマッピング回路20と、前記入力信号同相成分a、および入力信号直交成分bのそれぞれに対し、後述する増幅器60の歪み特性とは逆相の歪みを与える歪補償回路30と、歪補償回路30から出力されるディジタル値をアナログ値に変換するディジタル/アナログ変換器(以下、D/Aと記す)40と、D/A40の出力を搬送波で直交変調する直交変調器50と、直交変調器50の出力を電力増幅する増幅器60とを備え、増幅器60の出力は、図示を省略したアンテナ回路へ供給される。
【0004】
この基本構成における従来の歪補償回路30は、マッピング回路20からの入力信号同相成分aと入力信号直交成分bから入力信号の振幅値を求める振幅算出回路1と、増幅器60の非線形歪みに対応する歪補償量を予め格納し、前記振幅算出回路1により求められる振幅値に応じて歪補償量(歪補償同相成分cと歪補償直交成分d)を出力するメモリ2と、入力信号同相成分a及び入力信号直交成分bと歪補償同相成分c及び歪補償直交成分dとから複素演算を行なって、入力信号の各成分に歪補償量を加えた補償信号同相成分eと補償信号直交成分fを生成する演算回路3を備えて構成される。
【0005】
この図に示すディジタル無線送信機は、以下のように動作する。まず、情報源10は、送信すべきディジタル信号のデータを生成する。(以下、このデータを入力信号と称して説明する。)そして、入力信号がマッピング回路20に与えられると、マッピング回路20は前記直交変調器50において行われる直交変調方式に対応したマッピングを行なう。ここでいうマッピングとは、例えば、直交変調方式としてPSK(phase shift keying)を用いた場合、まず、そのPSKのスペースダイヤグラムにおける信号配置点(シンボル)に、入力信号の所定ビット毎の符号配列に応じて振り分けを行ない、振り分けられた各シンボル点をベクトルとして捉えて、これを同相成分(I)と直交成分(Q)で現わすことである。
【0006】
このようにして、マッピング回路20から出力される入力信号同相成分aと入力信号同相成分bは、歪補償回路10の振幅算出回路1と演算回路3に供給される。振幅算出回路1は、この入力信号同相成分aと入力信号同相成分bから、入力信号の振幅値を算出する。つまり、入力信号同相成分aと入力信号同相成分bを用いて、次の式(1)により振幅値“g”を求める。
【0007】
【数1】
【0008】
こうして求めた振幅値を、メモリ2のアドレス値と対応させるため、次の式(2)を用いてアドレス値g[k]を求める。なお、“n”は歪補償量のサンプル数であり、“Xmax”は振幅の最大値である。
【数2】
即ち、メモリ2には、予め振幅値に応じ所定の一定間隔にてサンプリングした歪補償量が記憶されおり、入力信号の振幅値は、ある範囲内の振幅はすべて一つの代表値で現わすよう標本化してこれをアドレス値としている。
【0009】
上述の式(2)において、k(k=0・・・n−1)がアドレス値である。この式により求めたg[k]をアドレスとしてメモリ2から振幅値に応じた歪補償量の同相成分c、直交成分dが演算回路3に出力される。
そして、演算回路3は、入力信号同相成分aおよび入力信号直交成分bと、歪補償量同相成分cおよび歪補償量直交成分dとを、次の式(3)、(4)により複素演算を行なうことで、補償信号同相成分eおよび補償信号直交成分fを得る。
【0010】
【数3】
【数4】
【0011】
こうして入力信号に歪補償量を加えた補償信号は、D/A40によりディジタル値をアナログ値に変換され、直交変調器50により直交変調された後に、増幅器60に供給される。増幅器60は、これを増幅して出力するが、このときの出力は、増幅器60が有する非線形歪が打ち消され、歪のない信号となる。
【0012】
上述の歪補償の特性例を図7に示す。この図は、横軸が入力信号の振幅であり、縦軸が出力信号の振幅である。また、この図において、実線で示す曲線が増幅器60の特性(非線形歪)を、破線で示す曲線が理想的な歪補償特性を、黒丸印が歪補償回路30の特性(補償信号)を示している。つまり、歪補償量が与えられた補償信号は増幅器60の非線形歪に対して対称な逆特性に近似した信号となり、増幅器60の増幅において非線形歪が相殺されるので、リニアな特性の増幅出力が得られるのである。
なお、ここで補償信号の振幅値yは、入力信号同相成分aおよび入力信号同相成分bと、歪補償量同相成分cおよび歪補償量直交成分dとから、次の式(5)で表わすことができる。
【数5】
したがって、補償信号の振幅yは、入力信号の振幅gに比例した値となり、メモリ2に記憶された各アドレス値の間となる入力信号の振幅値に対しては、所定の傾きを持った補償信号が与えられることとなる。
【0013】
【発明が解決しようとする課題】
しかしながら、上述した従来のプリディストーション型歪補償回路においては、以下に示すような問題点があった。つまり、増幅器60の非線形歪を正確に補償しようとすると、メモリ2に記憶しておく歪補償量の数(サンプル数)nを増やす必要がある。このため、メモリ容量が増大してしまうという問題点があった。
仮に、サンプル数nを単純に減らしてメモリ容量を削減しようとすると、図8に示す如く歪補償量が非線形歪と対称な理想的逆特性(破線で示す特性)を維持できないために、正確な歪補償をすることができない。
【0014】
本発明はこのような問題点を解決するためになされたものであり、非線形歪補償の効果を維持しつつ、メモリ容量を少なくすることができるプリディストーション型歪補償回路を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記課題を解決するために本発明に係わるプリディストーション型歪補償回路の請求項1の発明は、歪み特性を有する要素を含む回路の前段に配置され、同相成分と直交成分とに分離した入力信号の振幅に応じた歪補償量で前記入力信号を歪ませた補償信号を前記回路に与えるプリディストーション型歪補償回路であって、入力信号の振幅値を算出する振幅算出回路と、前記振幅算出回路により算出した振幅値からメモリのアドレス値を算出するアドレス算出回路と、前記アドレス算出回路で算出したアドレス値に対応して、予め記憶した歪補償量を出力するメモリと、入力信号に歪補償量を含ませる演算を行なう演算回路とを備え、前記アドレス算出回路は、前記振幅算出回路により算出した入力信号の振幅値から前記メモリのアドレス値を算出する際に、該アドレス値に対応する前記入力信号の振幅値の範囲を、振幅値が小さいときには広く算出し、振幅値が大きくなるにしたがって狭く算出する、ことにより、前記メモリに記憶しておく歪補償量のデータ数を少なくしたことを特徴とする。
【0016】
【発明の実施の形態】
以下、図示した実施の形態例に基づいて本発明を詳細に説明する。
図1は本発明に係わるプリディストーション型歪補償回路(第1の実施例)を用いたディジタル送信機の実施の形態例を示す機能ブロック図である。なお、この図において図6に示したものと同様の機能ブロックについては同一の符号を付してその説明を省略する。
【0017】
この例に示すディジタル送信機の基本構成は、情報源10と、マッピング回路20と、歪補償回路70と、D/A40と、直交変換器50と、増幅器60とを縦列に接続したもので、図6に示したものと同様の基本構成になっている。本発明のプリディストーション型歪補償回路70において、特徴的な構成は、振幅算出回路1、メモリ2、演算回路3に加えて、更に、アドレス算出回路4を備えて構成したことと、メモリ2に記憶する歪補償量の記憶の仕方にある。
【0018】
メモリ2に格納する歪補償量は増幅器の特性から得ることができるが、非線形特性を正確に補償するためには入力信号の振幅値に応じた歪補償データを多数用意する必要がある。
そこで、メモリ2に記憶する歪補償量について検討すると、入力信号の振幅値が小さい範囲においては、増幅器60の非線形特性でもほぼリニアな特性を有していることが伺える。つまり、リニアな特性区間における入力振幅値に対する歪補償量は僅かであり、入力信号の振幅値が大きくなるにしたがって歪補償量が大きく変化している。
したがって、増幅器特性がほぼリニアな特性の範囲については、メモリ2に記憶する歪補償量のサンプル数を少なくし、また、増幅器特性が非線形特性となる範囲についてはメモリ2に記憶する歪補償量のサンプル数を多くする。具体的には図2に示す如く入力信号の振幅値、歪補償量、メモリ2のアドレスを対応づければよい。
【0019】
図2は、入力信号の振幅値gと、その振幅値に対する歪補償量(同相成分c及び直交成分d)と、この歪補償量を記憶したメモリアドレスhとの対応関係を説明するための図である。例えば、入力信号の振幅値gが〔0〕〜〔4〕までの範囲においては、歪補償量は、ほぼ〔0〕であり、入力信号の振幅値gが〔5〕〜〔8〕までの範囲においては、歪補償量は、ほぼ〔1〕であるというようなことから、ある歪補償量を記憶したアドレスhに対応する振幅値gの範囲を対応づけてメモリ2に記憶するのである。
【0020】
即ち、歪補償回路70の振幅算出回路1は、マッピング回路20からの入力信号同相成分aと入力信号直交成分bから、入力信号の振幅値gを上述した式(1)を用いて求め、アドレス算出回路4は、入力信号の振幅値gに対応するアドレス値hを算出してメモリ2に供給し、メモリ2はそのアドレス値hに記憶された歪補償量(歪補償同相成分cおよび歪補償直交成分d)を演算回路3に出力する。そして、演算回路3は、入力信号同相成分a及び入力信号直交成分bと歪補償同相成分c及び歪補償直交成分dとから複素演算を行なって、入力信号の各成分に歪補償量を加えた補償信号同相成分eと補償信号直交成分fを生成する。
【0021】
図3は、図1及び図2に示した本発明のプリディストーション型歪補償回路の実施例における歪補償の特性例を示す図である。この図は、横軸が入力信号の振幅であり、縦軸が出力信号の振幅である。
また、この図において、実線で示す曲線が増幅器60の特性(非線形歪)を、破線で示す曲線が理想的な歪補償特性を、点を結んだ線が歪補償回路70の特性(補償信号)を示している。
この図に示されるように、メモリアドレス値hに記憶された歪補償データは、入力信号の振幅値gが小さい範囲では少なくし、振幅値gが大きくなるに従い多くしている。更に、入力信号の振幅値の増大に伴って暫次的に入力信号振幅値のサンプリング間隔を細かくしている。
【0022】
以上のように、増幅器60の非線形歪の特性において、入力信号の振幅値gが小さく、直線的な特性の範囲においては、補償すべき歪補償量のサンプリング数は少なく、且つ入力信号振幅値に対するサンプリング間隔は広くし、入力信号の振幅値gが大きく、歪が大きくなるにつれて、歪補償量のサンプル数を多く、且つ入力信号振幅値に対するサンプリング間隔を狭くしたので、メモリ2に記憶しておく歪補償量のデータを少なくすることができる。また、補償信号の特性は歪補償量のデータが少ないにもかかわらず、増幅器60の特性とは対照的な逆特性(理想的な歪補償特性に近似した特性)を生成することができるので、歪補償効果を維持しつつ、メモリ容量を低減したプリディストーション型歪補償回路を実現することができる。
【0023】
次に、別の実施の形態例について本発明を説明する。
図4は、本発明に係わるプリディストーション型歪補償回路(第2の実施例)を用いたディジタル送信機の実施の形態例を示す機能ブロック図である。なお、この図において図6に示したものと同様の機能ブロックについては同一の符号を付してその説明を省略する。
【0024】
この例に示すディジタル送信機の基本構成は、情報源10と、マッピング回路20と、歪補償回路80と、D/A40と、直交変換器50と、増幅器60とを縦列に接続したもので、図6に示したものと同様の基本構成になっている。
本発明のプリディストーション型歪補償回路80において、特徴的な構成は、振幅算出回路1、メモリ2、演算回路3に加えて、更に、補間回路5を備えて構成したことにある。
【0025】
前記歪補償回路80のメモリ2には、予め振幅値に応じ一定間隔にてサンプリングした歪補償量を記憶しておく。この場合の一定間隔とは、メモリ容量を低減するために、例えば、図8に示したようにサンプリング間隔を広くとる。
このままでは、増幅器60の非線形歪に対する理想的な逆特性(図8の破線で示される特性)から離れてしまうので、歪補償効果が劣化してしまうことになる。
【0026】
そこで、補間回路5をメモリ2と演算回路3の間に設け、補間回路5により、メモリ2が出力する歪補償量(歪補償同相成分cおよび歪補償直交成分d)と、振幅算出回路1が出力する入力信号の振幅値を基に、補間処理を行なうことで演算回路3に供給する歪補償量を理想的な逆特性に近似させるのである。
【0027】
歪補償回路80において、まず、振幅算出回路1が式(1)により、入力信号同相成分aおよび入力信号直交成分bから入力信号の振幅値gを求める。そして、振幅算出回路1は、求めた振幅値gを、メモリ2に記憶した歪補償量の数(サンプル数)nと、メモリ2に記憶した振幅の最大値g[n−1]を用いて量子化し、次の式(6)によりアドレス値g’を算出する。
【数6】
こうして求めたアドレス値g’をメモリ2に入力する。
【0028】
ここで、歪補償回路80の動作について図を用いて詳細に説明する。
図5は、歪補償回路80の歪補償の特性例を示す図であり、例えば、振幅算出回路1が求めた振幅値gが“X”であったとする。ここでの振幅値“X”は、メモリ2が記憶する歪補償量のサンプリング点の振幅値g[n−2]と振幅値g[n−1]の中間に位置する振幅値である。即ち、メモリ2に記憶している歪補償量における振幅値は、g[0]、g[1]、g[2]・・・g[n−2]、g[n−1]のポイントであるから、振幅値“X”と一致する歪補償量はメモリ2には記憶されていない。このため従来にあっては、振幅値g[n−2]における歪補償量から求められる√(c2+d2)を振幅値“X”に乗算した補償信号を生成して対応していた。ところが、サンプリング間隔を広く一定間隔でメモリ2に記憶した場合には、入力信号の振幅値が大きくなるに従って大きくなる歪の部分においては、歪補償量が追従できず、歪補償効果の劣化が顕著であった。
【0029】
そこで図4に示した歪補償回路80においては、まず、上述の式(6)を用いて振幅値“X”からアドレス値g’=g[n−2]を求め、これをメモリ2に与える。メモリ2は、このアドレスに対応する歪補償量として、歪補償同相成分c’[n−2]および歪補償直交成分d’[n−2]と、この歪補償量が対応する振幅値g[n−2]を補間回路5に出力する。補間回路5は、メモリ2からの歪補償同相成分c’[n−2]、歪補償直交成分d’[n−2]、振幅値g[n−2]と、振幅算出回路1により求めた振幅値g=“X”とを一旦保持する。次に、補間回路5は、メモリ2に対してアドレス値g’=g[n−2]よりも一段階振幅値が上のアドレス値g’=g[n−1]における歪補償量(歪補償同相成分c’[n−1]および歪補償直交成分d’[n−1])と、この歪補償量が対応する振幅値g[n−1]を出力するよう歪補償量要求hを出す。メモリ2はこの要求hに対応して補間回路5に所望の信号を出力する。
【0030】
そして、補間回路5は、歪補償同相成分c’[n−2]、歪補償直交成分d’[n−2]、振幅値g[n−2]と、歪補償同相成分c’[n−1]、歪補償直交成分d’[n−1]、振幅値g[n−1]と、振幅値g=“X”とを用いて、振幅値g=“X”における歪補償量(歪補償同相成分cおよび歪補償直交成分d)を補間計算して求め、これを演算回路3に出力する。
このときの、補間計算方法として、一次線形補間による例を式(7)、式(8)に示す。なお、式(7)は歪補償同相成分cについて示し、式(8)は歪補償直交成分dについて示すものである。
【0031】
【数7】
【数8】
【0032】
即ち、図5において示すように、入力信号振幅“X”に対応する本発明の歪補償量は、g[n−2]とg[n−1]のポイントにおける歪補償量の値を結ぶ直線上にて求めることになる。
従ってこの図からも明らかなように、従来のものと比べて理想的な補償特性に近づいていることがわかる。
【0033】
以上説明した本発明の第2の実施の形態例(図4)においては、常に補間回路5により補間計算処理を行なうという例を示したが、本発明の実施にあってはこの例に限らず、例えば、振幅算出回路1が算出した入力信号の振幅値gと、メモリ2に記憶された歪補償量の各サンプルに対応する振幅値(g[0]〜g[n−1])とを比較し、所定の範囲内の差である場合等には、補間回路5による補間計算処理を省略して、メモリ2からの歪補償量をそのまま演算回路3に出力するようにしても良い。これによれば、補間計算処理を省略した分だけ処理時間を短縮することができ、且つ、歪補償効果の大きな劣化も伴わない。
また、補間回路5による補間方法の例として、一次線形補間を示したが、本発明の実施にあってはこの例に限らず、例えば、ラグランジェ補間やスプライン補間といった他の補間方法を用いても良いことは言うまでもない。
【0034】
【発明の効果】
以上のように本発明に係わるプリディストーション型歪補償回路の発明は、歪補償量を歪特性の大小に応じてサンプリング間隔に粗密を与えて効果的にメモリ記憶すると共に、入力信号の振幅値と前記メモリのアドレスとの対応付けを有し、これに基づき入力信号の振幅値からする算出するアドレス算出回路を備えて構成し、理想的な歪補償特性に近似した補償信号を生成するので、非線形歪補償の効果を維持しつつ、メモリ容量を少なくすることができるプリディストーション型歪補償回路が実現できる。
【図面の簡単な説明】
【図1】本発明に係るプリディストーション型歪補償回路(第1の実施例)を備えたディジタル無線送信機の構成例を示す図である。
【図2】 本発明に係るプリディストーション型歪補償回路における歪補償量と入力信号の振幅値の対応関係を示す図である。
【図3】図1のプリディストーション型歪補償回路における歪補償の特性例を示す図である。
【図4】本発明に係るプリディストーション型歪補償回路(第2の実施例)を備えたディジタル無線送信機の構成例を示す図である。
【図5】図4のプリディストーション型歪補償回路における歪補償の特性例を示す図である。
【図6】従来のプリディストーション型歪補償回路を備えたディジタル無線送信機の構成例を示す図である。
【図7】従来の歪補償の特性例(サンプリング間隔が狭い場合)を示す図である。
【図8】従来の歪補償の特性例(サンプリング間隔が広い場合)を示す図である。
【符号の説明】
1・・・振幅算出回路
2・・・メモリ
3・・・演算回路
4・・・アドレス算出回路
5・・・補間回路
10・・・情報源
20・・・マッピング回路
30・・・歪補償回路
40・・・ディジタル/アナログ変換器(D/A)
50・・・直交変換器
60・・・増幅器
70・・・歪補償回路
80・・・歪補償回路
Claims (1)
- 歪み特性を有する要素を含む回路の前段に配置され、同相成分と直交成分とに分離した入力信号の振幅に応じた歪補償量で前記入力信号を歪ませた補償信号を前記回路に与えるプリディストーション型歪補償回路であって、
入力信号の振幅値を算出する振幅算出回路と、
前記振幅算出回路により算出した振幅値からメモリのアドレス値を算出するアドレス算出回路と、
前記アドレス算出回路で算出したアドレス値に対応して、予め記憶した歪補償量を出力するメモリと、
入力信号に歪補償量を含ませる演算を行なう演算回路とを備え、
前記アドレス算出回路は、前記振幅算出回路により算出した入力信号の振幅値から前記メモリのアドレス値を算出する際に、該アドレス値に対応する前記入力信号の振幅値の範囲を、振幅値が小さいときには広く算出し、振幅値が大きくなるにしたがって狭く算出する、ことにより、
前記メモリに記憶しておく歪補償量のデータ数を少なくしたことを特徴とするプリディストーション型歪補償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000327656A JP3994308B2 (ja) | 2000-10-26 | 2000-10-26 | プリディストーション型歪補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000327656A JP3994308B2 (ja) | 2000-10-26 | 2000-10-26 | プリディストーション型歪補償回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002135349A JP2002135349A (ja) | 2002-05-10 |
JP3994308B2 true JP3994308B2 (ja) | 2007-10-17 |
Family
ID=18804634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000327656A Expired - Lifetime JP3994308B2 (ja) | 2000-10-26 | 2000-10-26 | プリディストーション型歪補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3994308B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003103167A1 (ja) * | 2002-05-31 | 2003-12-11 | 富士通株式会社 | テーブル参照型プリディストータ |
JP2004032609A (ja) * | 2002-06-28 | 2004-01-29 | Nec Corp | 非線形歪み補償回路 |
US6946990B2 (en) * | 2003-07-23 | 2005-09-20 | The Boeing Company | Apparatus and methods for radome depolarization compensation |
JP4492246B2 (ja) * | 2004-08-02 | 2010-06-30 | 富士通株式会社 | 歪み補償装置 |
JP4845574B2 (ja) * | 2005-04-26 | 2011-12-28 | パナソニック株式会社 | 極座標変調回路、集積回路および無線装置 |
WO2007036990A1 (ja) * | 2005-09-28 | 2007-04-05 | Fujitsu Limited | 歪補償装置 |
JP4481962B2 (ja) | 2006-07-12 | 2010-06-16 | 株式会社東芝 | 電源装置、増幅装置、無線装置および再生装置 |
JP4933940B2 (ja) * | 2007-04-02 | 2012-05-16 | 株式会社日立国際電気 | 電力増幅装置 |
WO2010056736A2 (en) * | 2008-11-11 | 2010-05-20 | Axis Network Technology Ltd. | Resource efficient adaptive digital pre-distortion system |
KR101065861B1 (ko) * | 2009-05-11 | 2011-09-20 | 한국외국어대학교 연구산학협력단 | 낮은 샘플링을 이용한 비선형성 분석장치 및 방법 |
CN101908861B (zh) * | 2009-06-08 | 2012-11-07 | 瑞昱半导体股份有限公司 | 传送器、输出信号失真降低方法及预失真参数产生方法 |
JP5540975B2 (ja) * | 2010-08-04 | 2014-07-02 | 富士通株式会社 | 送信信号電力制御装置、送信信号電力制御方法及び通信装置 |
JP5673475B2 (ja) * | 2011-09-30 | 2015-02-18 | 富士通株式会社 | 歪補償装置および歪補償方法 |
WO2013179399A1 (ja) | 2012-05-29 | 2013-12-05 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP6657997B2 (ja) * | 2016-01-26 | 2020-03-04 | コニカミノルタ株式会社 | 画像形成装置及び像担持体上の滑剤量制御方法 |
JPWO2018159021A1 (ja) * | 2017-03-02 | 2019-03-14 | 住友電気工業株式会社 | 歪補償装置及び歪補償方法 |
-
2000
- 2000-10-26 JP JP2000327656A patent/JP3994308B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002135349A (ja) | 2002-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3994308B2 (ja) | プリディストーション型歪補償回路 | |
CN108702136B (zh) | 数字补偿器 | |
US7349490B2 (en) | Additive digital predistortion system employing parallel path coordinate conversion | |
US6141390A (en) | Predistortion in a linear transmitter using orthogonal kernels | |
JP4308163B2 (ja) | 歪補償装置 | |
JP4845574B2 (ja) | 極座標変調回路、集積回路および無線装置 | |
US6418173B1 (en) | Transmission Apparatus | |
KR100325051B1 (ko) | 프리디스토터 | |
US8451055B2 (en) | Distortion compensating apparatus, transmitting apparatus, and distortion compensating method | |
CA2457404A1 (en) | Type-based baseband predistorter function estimation technique for non-linear circuits | |
JPH0851320A (ja) | 電力増幅器の適応線形化用のベースバント予歪システム | |
US7003051B2 (en) | Time delay estimation in a transmitter | |
US9337783B2 (en) | Distortion compensation apparatus and distortion compensation method | |
JP2006261952A (ja) | 歪補償装置および歪補償係数更新方法 | |
JP4973532B2 (ja) | 増幅回路とこれを有する無線通信装置及びコンピュータプログラム | |
JP4935677B2 (ja) | 歪補償装置 | |
JP5673475B2 (ja) | 歪補償装置および歪補償方法 | |
KR20010064260A (ko) | 비선형 왜곡 보상을 위한 적응 전치 왜곡기 | |
KR20090125597A (ko) | 협대역 신호를 이용한 광대역 신호의 비선형 모델 파라미터추출 방법 및 이를 이용한 전치 왜곡 장치 및 그 방법 | |
KR20090089980A (ko) | 무선통신시스템에서 선왜곡 장치 및 방법 | |
JP2004128922A (ja) | 歪補償装置 | |
WO2018109862A1 (ja) | 電力増幅回路 | |
JP2000244597A (ja) | 非線形歪補償装置 | |
WO2011058709A1 (ja) | 送信回路及び通信機器 | |
JPH0568894B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040604 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3994308 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |