JPWO2018159021A1 - 歪補償装置及び歪補償方法 - Google Patents

Abstract

歪補償装置は、増幅器における歪を補償する第１プリディストータと、増幅器における歪を補償し、かつ、第１プリディストータよりも高い頻度で、歪補償特性を更新する第２プリディストータと、を備える。

Description

本発明は、増幅器の歪補償に関する。
本出願は、２０１７年３月２日出願の日本出願第２０１７−０３９１７２号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。

増幅器は非線形特性を有する。非線形特性によって生じる信号の歪を補償するため、歪補償技術が用いられる。歪補償技術は、例えば、特許文献１に開示されている。

特開２０１４−２０４１４８号公報

本発明の一の実施形態における歪補償装置は、増幅器における歪を補償する第１プリディストータよりも高い頻度で、歪補償特性を更新する第２プリディストータを備える。

図１は、歪補償装置を備える無線通信機の構成図である。 図２は、歪補償装置の構成図である。 図３は、歪補償装置の構成図である。 図４は、歪補償装置の構成図である。 図５は、歪補償装置の構成図である。

［本開示が解決しようとする課題］
増幅器における歪は、瞬時的に変化することがあり、このような歪の瞬時的な変化は、歪補償を困難にする。

歪の瞬時的な変化は、例えば、ＧａＮ増幅器において生じることがある。ＧａＮ増幅器では、Ｉｄｑドリフトと呼ばれる過渡応答が存在する。このＩｄｑドリフトは、電力が高い状態からオフ状態へ変動したときに、ドレイン電流が設定値よりも低くなる過渡応答である。Ｉｄｑドリフトのため、ＧａＮ増幅器では、信号の電力変動に応じて、歪が瞬時的に変化する。信号の電力変動は、例えば、時分割複信（Time Division Duplex :TDD）のように、送信と受信とを交互に行う通信方式において特に生じやすい。

増幅器における歪の変化への対処は、例えば、変化した歪に応じて、歪補償装置において用いられる歪補償係数を更新することで行われることがある。歪補償係数を更新することで、歪補償装置による歪補償特性が、歪の変化に応じて更新される。

Ｉｄｑドリフト等に起因する歪の瞬時的な変化に追従するため、歪補償特性の更新を頻繁に行うことが考えられる。しかし、歪補償特性の更新のための処理負荷は大きいため、歪の変化に備えて、歪補償特性の更新を頻繁に行うことは必ずしも容易ではない。このため、歪の変化に対処するための新たな技術が望まれる。

［本開示の効果］
本開示によれば、歪の変化に対処することができる。

［１．実施形態の概要］
（１）実施形態に係る歪補償装置は、増幅器における歪を補償する。増幅器は、例えば、ＧａＮ増幅器である。増幅器における歪とは、増幅器が有する非線形特性によって出力信号に生じる歪である。歪補償装置は、第１プリディストータと第２プリディストータとを備えることができる。歪補償装置は、３以上のプリディストータを備えても良い。

第１プリディストータ及び第２プリディストータは、それぞれ、増幅器における歪を補償する。複数のプリディストータそれぞれは、歪を分担して補償することができる。第２プリディストータは、第１プリディストータよりも高い頻度で、歪補償特性を更新する。歪補償特性の更新は、例えば、歪補償のための歪補償係数を更新することによって行われる。高い頻度で歪補償特性を更新することで、歪の変化に対処するのが容易となる。なお、第１プリディストータは、歪補償特性を更新するものであってもよいし、歪補償特性を更新しないものであってもよい。

（２）第２プリディストータは、第１プリディストータよりも低次の歪を補償するのが好ましい。この場合、第２プリディストータの処理負荷を抑えることができる。

（３）前記第２プリディストータは、前記歪補償特性の更新に用いるサンプルデータの数が、前記第１プリディストータよりも少ないのが好ましい。この場合、第２プリディストータは、高頻度で歪補償特性を更新するのが容易となる。

（４）前記第１プリディストータは、前記歪補償特性を更新するためのコンピュータプログラムを実行するプロセッサを有するのが好ましい。この場合、歪補償が複雑な処理であっても、第１プリディストータは、ソフトウェアによって歪補償を容易に実行することができる。

（５）前記第１プリディストータは、アナログプリディストータであってもよい。この場合、アナログ回路によって歪補償を実行することができる。

（６）前記第２プリディストータは、前記歪を補償するためのワイヤードロジック回路を有するのが好ましい。この場合、第２プリディストータは、ワイヤードロジック回路によって、高速に歪補償を実行することができる。

（７）前記第１プリディストータ及び第２プリディストータは、設計の容易性の観点から、カスケード接続されているのが好ましい。

（８）前記第２プリディストータは、設計の容易性の観点から、前記第１プリディストータの入力側に接続されているのが好ましい。ただし、第２プリディストータは、第１プリディストータの出力側に接続されていてもよい。

（９）前記第１プリディストータ及び第２プリディストータは、パラレル接続されていてもよい。

（１０）実施形態に係る歪補償装置は、増幅器における歪の補償特性を更新するためのコンピュータプログラムを実行するプロセッサを有する第１プリディストータと、前記第１プリディストータでは補償しきれない前記歪の変化に対処すべく歪補償特性を更新することで、前記第１プリディストータで補償されない歪を補償するワイヤードロジック回路と、を備えることができる。ワイヤードロジック回路は、高速で動作するのが容易であるため、第１プリディストータでは補償しきれない歪の変化に対処すべく歪補償特性を更新することで、第１プリディストータで補償されない歪を高速で補償することができる。また、プロセッサでは、比較的複雑な処理を容易に担うことができるため、第１プリディストータでも歪補償をすることで、ワイヤードロジック回路の回路規模の増大が抑えられる。

（１１）実施形態に係る歪補償装置は、増幅器における歪を補償するためのアナログプリディストータと、前記アナログプリディストータでは補償しきれない前記歪の変化に対処すべく歪補償特性を更新することで、前記アナログプリディストータで補償されない歪を補償するデジタルプリディストータと、を備えることができる。デジタルプリディストータは、アナログプリディストータに比べて歪補償特性の更新を容易に行うことができる。また、アナログプリディストータも歪補償をするため、デジタルプリディストータの処理負荷増大が抑えられる。なお、デジタルプリディストータは、コンピュータプログラムを実行するプロセッサを有していてもよいし、ワイヤードロジック回路を有していても良い。

（１２）実施形態に係る歪補償方法は、第１プリディストータ及び第２プリディストータによって増幅器における歪を補償し、前記第１プリディストータよりも高い頻度で、前記第２プリディストータの歪補償特性を更新することを含む。

（１３）実施形態に係る歪補償方法は、第１プリディストーション及び第２プリディストーションを実行することによって増幅器における歪を補償し、前前記第１プリディストーションでは補償しきれない前記歪の変化に対処すべく、前記第２プリディストーションの歪補償特性を更新することを含む。

［２ 実施形態の詳細］
［２．１ 歪補償装置］

図１は、歪補償装置２０を備えた無線通信機１００を示している。無線通信機１００は、例えば、移動体通信用の基地局又は移動局である。歪補償装置２０は、図示しないベースバンド処理ユニットから出力されたベースバンド信号ｘ_ｔを前置歪補償し、歪補償信号ｙ_ｔ’を出力する。歪補償信号ｙ_ｔ’は、デジタル−アナログコンバータ（ＤＡＣ）３０によって、アナログ信号に変換されるとともに、アップコンバータ４０によって無線周波数に変換される。アップコンバータ４０から出力された信号は、電力増幅器（ＰＡ）５０によって、増幅される。増幅器５０から出力された信号は、アンテナ６０から送信される。

電力増幅器５０は、例えば、ＧａＮ増幅器である。ＧａＮ増幅器は、Ｉｄｑドリフトのため、増幅器５０における歪の瞬時的な変動を生じさせる。

通信機１００は、増幅器５０の出力をモニタするためのカプラ３６を備える。カプラ３６は、モニタ信号ｚ_ｔを出力する。モニタ信号ｚ_ｔは、ダウンコンバータ７０によってダウンコンバートされ、アナログ−デジタルコンバータ（ＡＤＣ）８０によって、デジタル信号に変換される。ここで、ＡＤＣ８０のサンプリング周波数をｆｓとする。モニタ信号ｚ_ｔは、サンプリング周波数ｆｓでサンプリングされた、離散的なサンプルデータとなる。

サンプルデータｚ_ｔは、歪補償装置２０に与えられる。歪補償装置２０は、サンプルデータｚ_ｔに基づいて、歪補償特性を更新する。

図１に示す歪補償装置２０は、複数のプリディストータ（Predistorter）Ａ，Ｂを備える。複数のプリディストータは、それぞれが、プリディストーション（Predistortion）を実行する。図１において、プリディストータＡ及びプリディストータＢは、カスケード接続されている。なお、図１においては、歪補償装置２０は、２つのプリディストータＡ，Ｂを備えるが、３以上のプリディストータを備えても良い。

プリディストータＡ（第１プリディストータ）は、増幅器における歪のうち、時間的に変化しない又は時間的な変化が緩やかな歪の補償を担う。時間的な変化が緩やかな歪とは、例えば、温度変化による歪の変化分である。

プリディストータＢ（第２プリディストータ）は、歪補償に関して、プリディストータＡを補完する。すなわち、プリディストータＢは、プリディストータＡでは補償しきれない歪成分の補償を担う。実施形態のプリディストータＢは、プリディストータＡによって補償される歪よりも、時間的な変化が早い歪を補償する。時間的な変化が早い歪は、例えば、Ｉｄｑドリフトによって瞬時的に変化する歪である。

プリディストータＡは、時間的に変化しない又は時間的な変化が緩やかな歪の補償をするため、歪補償特性を、更新しない又は低頻度で更新する。一方、プリディストータＢは、時間的な変化が速い歪に対処するため、歪補償特性を高頻度で更新する。

図２は、プリディストータＡ及びプリディストータＢそれぞれの一例を示している。図２において、プリディストータ２１Ａは、図１のプリディストータＡの一例である。図２において、プリディストータ２１Ｂは、図１のプリディストータＢの一例である。

プリディストータ２１Ａは、デジタル前置歪補償（Digital Predistortion :DPD）を実行するよう構成されている。プリディストータ２１Ａは、補償モジュール２１０を備える。補償モジュール２１０は、ベースバンド信号（ここでは、プリディストータ２１Ｂから出力された信号ｙ_ｔ）に対して、前置歪補償をする。補償モジュール２１０は、例えば、field-programmable gate array（FPGA）のようなワイヤードロジック回路によって構成されている。歪補償は、歪補償係数２１５ａに基づいて行われる。歪補償係数２１５ａは、プリディストータ２１Ａの歪補償特性を決めるパラメータである。なお、ワイヤードロジック回路は、ＦＰＧＡのように再構成可能な論理回路であってもよいし、再構成不能な論理回路であってもよい。

プリディストータ２１Ａによる歪補償は、例えば５次又は７次といった比較的高次までの歪（高次の非線形性）を補償する。高次までの歪を補償するため、精度の良い歪補償が可能であるが、歪補償係数２１５ａの数は多くなる。

プリディストータ２１Ａは、歪補償係数２１５ａを更新する係数更新モジュール２１３を備える。実施形態において、係数更新モジュール２１３は、プロセッサ２１１及びメモリ２１２を有するコンピュータによって構成されている。プロセッサ２１１は、メモリ２１２に記憶されたコンピュータプログラム２１４を実行する。

コンピュータプログラム２１４は、歪補償係数２１５ａを更新する係数更新処理２１４ａをプロセッサ２１１に実行させるためのプログラムコードを含む。係数更新処理２１４ａは、例えば、増幅器５０の出力ｚ_ｔを示すサンプルデータ２１５ｂに基づいて行われる。なお、プリディストータ２１Ａが取得したサンプルデータ２１５ｂは、メモリ２１２に保存される。

プロセッサ２１１は、係数更新処理２１４ａにおいて、例えば、所定時間（例えば、数分）内にサンプリングされた数千個のサンプルデータ２１５ｂに基づいて、最小二乗法に基づき正規方程式を解くことで、歪補償係数２１５ａを計算する。計算された歪補償係数２１５ａは、補償モジュール２１０にて用いられる歪補償係数を更新するため、歪補償モジュール２１０に与えられる。

最小二乗法のような計算方法は、精度良く係数を計算することができるが、処理負荷が大きく、処理時間も長くなる。しかも、計算すべき係数の数が多いことも処理負荷を大きくする。また、最小二乗法のように、係数更新のために大量のサンプルデータ２１５ｂが必要となる計算方法を用いた場合、大量のサンプルデータ２１５ｂを得るための時間が必要である。

しかし、これらは、プリディストータ２１Ａにおいては、問題とならない。プロセッサ２１１による係数更新処理２１４ａは、例えば、数分に１回程度の低頻度で実行されるため、係数更新のための十分な時間的余裕があり、処理に時間を要することは問題とならない。しかも、温度変化による歪の変化は、緩やかに生じるため、低頻度の係数更新でも、緩やかな歪の変化に追従することができる。ただし、プリディストータ２１Ａは、Ｉｄｑドリフト等によって生じる歪の瞬時的な変化に追従することはできない。歪の瞬時的な変化は、プリディストータ２１Ｂによって対処される。

なお、プリディストータ２１Ａは、係数更新モジュール２１３を有していなくても良い。この場合、プリディストータ２１Ａは、サンプルデータ２１５ｂを取得する必要がない。プリディストータ２１Ａが係数更新モジュール２１３を有していない場合、歪の時間的な変化は、プリディストータ２１Ｂによって対処される。

プリディストータ２１Ｂは、前述のように、プリディストータ２１Ａでは対処できない歪の変化、特に瞬時的な歪の変化に対処する。図２のプリディストータ２１Ｂは、デジタル前置歪補償（ＤＰＤ）を実行するよう構成されている。図２のプリディストータ２１Ｂは、プリディストータＡの入力側（プリディストータＡとベースバンド処理ユニットとの間）に接続されている。プリディストータ２１Ｂは、例えば、field-programmable gate array（FPGA）のようなワイヤードロジック回路によって構成されている。なお、ワイヤードロジック回路は、ＦＰＧＡのように再構成可能な論理回路であってもよいし、再構成不能な論理回路であってもよい。

プリディストータ２１Ｂは、補償モジュール２１７として機能する回路を含む。補償モジュール２１７は、ベースバンド信号（ここでは、ベースバンド処理ユニットから出力された信号ｘ_ｔ）に対して前置歪補償をするためのワイヤードロジック回路を備える。歪補償は、プリディストータ２１Ｂの係数記憶部に保存された歪補償係数２１９ａに基づいて、行われる。歪補償係数２１９ａは、プリディストータ２１Ｂの歪補償特性を決めるパラメータである。

プリディストータ２１Ｂによる歪補償は、例えば３次といった比較的低次の歪（低次の非線形性）を補償する。低次の歪を補償するため、歪補償係数２１９ａの数は少なくて済む。この結果、プリディストータ２１における処理負荷は小さい。したがって、プリディストータ２１Ｂの回路規模の増大が抑制される。

プリディストータ２１Ｂからみると、増幅器５０における歪のうち、プリディストータ２１Ａによって補償しきれなかった歪成分が見えるだけなので、プリディストータ２１Ｂが補償すべき歪の非線形性はさほど強くない。したがって、プリディストータ２１Ｂが、低次の歪しか補償できなくても、さほど問題とはならない。

プリディストータ２１Ｂは、歪補償係数２１９ａを更新する係数更新モジュール２１８として機能する回路を含む。係数更新モジュール２１８は、歪補償係数２１９ａを更新するためのワイヤードロジック回路を備える。係数更新は、例えば、増幅器５０の出力ｚ_ｔを示すサンプルデータ２１９ｂに基づいて行われる。なお、プリディストータ２１Ｂが取得したサンプルデータ２１９ｂは、係数更新モジュール２１８のサンプルデータ記憶部に保存される。

係数更新モジュール２１８は、プリディストータＡよりも高頻度で、歪補償係数２１９ａを更新するための計算を行う。係数更新モジュール２１８は、例えば、サンプルデータ２１９ｂのサンプリング周期１／ｆｓ［ｓ］毎に歪補償係数２１９ａを更新するか、又はサンプリング周期１／ｆｓ［ｓ］の数倍程度の周期毎に歪補償係数２１９ａを更新する。係数更新モジュール２１８は、例えば、１個又は数個のサンプルデータ２１９ｂに基づいて、Least Mean Square(LMS)によって歪補償係数２１９ａを計算する。計算された歪補償係数２１９ａは、補償モジュール２１７にて用いられる歪補償係数を更新するため、補償モジュール２１７に与えられる。

なお、係数更新モジュール２１８が１回の係数更新に用いるサンプルデータ２１９ｂの数は少ないため、サンプルデータ２１９ｂを記憶するための係数記憶部としては、係数更新モジュール２１８内に設けられたいくつかのフリップフロップで足り、大容量のメモリである必要はない。

ＬＭＳに基づく歪補償係数は、例えば、以下の式（１）（２）に基づいて計算される。計算された歪補償係数を用いた歪補償は、式（３）に基づいて行われる。

ここで、ｔは離散時間であり、αは、所定の係数、Ｋは歪補償のための多項式ベクトル、ｚ_ｔ−１は離散時間ｔ−１におけるサンプルデータ、ｈ_ｔ、ｈ_ｔ−１は離散時間ｔ，ｔ−１における歪補償係数、ｙ_ｔ，ｙ_ｔ−１は離散時間ｔ，ｔ−１におけるプリディストータ２１Ｂの出力（歪補償後信号）、λは重みである（０＜λ＜１）。

式（１）は、サンプルデータｚ_ｔ−１とプリディストータ２１Ｂの出力ｙ_ｔ−１に基づいて、歪補償係数ｈ_ｔ−１の更新値を計算する。式（２）は、式（１）で更新された値の時間平均を計算する。式（３）の計算は、式（２）で計算された歪補償係数の時間平均を用いて行われる。なお、プリディストータ２１Ｂが、サンプルデータを取得する際に、１サンプリング周期１／ｆｓ［ｓ］以上の遅延ｄが生じる場合には式（１）（２）において、ｔ−１とある部分は、ｔ−ｄとすればよい。

ＬＭＳのような計算方法は、最小二乗法に比べて、計算精度は劣るが、比較的簡易な計算であるため処理負荷が小さい。また、計算すべき係数の数や、係数の更新のために必要なサンプルデータ２１９ｂの数も少なくて済む。

係数更新モジュール２１８による係数更新は、例えば、サンプリング周期１／ｆｓ［ｓ］毎又はサンプリング周期１／ｆｓ［ｓ］の数倍程度の周期毎に高頻度で実行される。また、係数更新モジュール２１８は、ワイヤードロジックであるため高速に計算をすることができる。したがって、係数更新モジュール２１８は、Ｉｄｑドリフト等によって生じる歪の瞬時的な変化に追従して、歪補償係数２１９ａを速やかに更新することができる。

係数更新モジュール２１８では、高頻度で係数を更新するが、更新１回あたりの処理負荷は大きくないため、処理負荷の大きい係数更新処理を高頻度で行う場合に比べて、処理負荷を下げることができ、回路規模も抑制される。

図２の歪補償装置２０によれば、プリディストータ２１Ａによって、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータ２１Ｂによって、Ｉｄｑドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータ２１Ａが設けられていることで、プリディストータ２１Ｂの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。

なお、図２の例では、プリディストータ２１Ｂは、ワイヤードロジック回路によって構成されているが、プリディストータ２１Ａと同様に、歪補償係数の更新に関しては、プロセッサとメモリを有するコンピュータによって構成されていてもよい。この場合、プリディストータ２１Ｂにおける係数更新処理は、プロセッサがメモリに記憶されたコンピュータプログラムを実行することにより行われる。

［２．２ 歪補償装置の他の例］

図３は、歪補償装置２０の他の例を示している。図３に示す歪補償装置２０は、カスケード接続されたプリディストータ２２Ａ及びプリディストータ２２Ｂを備える。図３において、プリディストータ２２Ａは、図１のプリディストータＡの一例である。図３において、プリディストータ２２Ｂは、図１のプリディストータＢの一例である。

図３のプリディストータ２２Ａは、アナログ前置歪補償（Analog Predistortion :APD）をする。プリディストータ２２Ａは、増幅器５０における増幅特性の逆特性を有するアナログ回路によって構成されている。図３のプリディストータ２２Ａは、図２のプリディストータ２１Ａから係数更新機能を除いたものと機能的に等価である。図３のプリディストータ２２Ａは、歪補償特性の更新機能を有しないため、歪の時間的変化には対処できない。歪の瞬時的変化を含む歪の時間的変化への対処は、プリディストータ２２Ｂによってなされる。

プリディストータ２２Ｂは、デジタル前置歪補償（ＤＰＤ）を実行するよう構成されている。プリディストータ２２Ｂの構成及び機能は、図２のプリディストータ２１Ｂと同様である。なお、プリディストータ２２Ｂにおける係数更新モジュールは、メモリとプロセッサを有するコンピュータによって構成されてもよい。

図３の歪補償装置２０によれば、プリディストータ２２Ａによって、増幅器５０における歪のうち、時間的な変化分を除く歪成分を補償しつつ、プリディストータ２２Ｂによって、歪の時間的変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータ２２Ａが設けられていることで、プリディストータ２２Ｂの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。

なお、図３では、プリディストータ２２Ｂとプリディストータ２２Ａとの間に、ＤＡＣ２２Ｃが設けられている。プリディストータ２２Ｂから出力されたデジタル歪補償信号は、ＤＡＣ２２Ｃによって、アナログ信号に変換される。プリディストータ２２Ａには、アナログ歪補償信号が与えられる。プリディストータ２２Ａの出力は、アナログ信号であるため、図１において歪補償装置２０とアップコンバータ４０との間に設けられているＤＡＣ３０は、図３においては不要である。

図４は、歪補償装置２０のさらに他の例を示している。図４に示す歪補償装置２０は、カスケード接続されたプリディストータＡ及びプリディストータＢを備える。図４では、プリディストータＡ及びプリディストータＢの配置が図１とは逆になっており、プリディストータＢは、プリディストータＡの出力側に接続されている。

図４の歪補償装置２０においても、プリディストータＡによって、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータＢによって、Ｉｄｑドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータＡが設けられていることで、プリディストータＢの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。

図５は、歪補償装置２０のさらに他の例を示している。図５に示す歪補償装置２０は、パラレル接続されたプリディストータＡ及びプリディストータＢを備える。図５では、ベースバンド信号ｘ_ｔは、プリディストータＡ及びプリディストータＢに与えられる。プリディストータＡは、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償し、第１歪補償信号ｙ^１ _ｔを出力する。プリディストータＢは、Ｉｄｑドリフト等による瞬時的な歪に変化に対処し、第２歪補償信号ｙ^２ _ｔを出力する。第１歪補償信号ｙ^１ _ｔと第２歪補償信号ｙ^２ _ｔとは、加算器によって加算される。歪補償装置２０は、加算された歪補償信号ｙ_ｔを出力する。

図５の歪補償装置２０においても、プリディストータＡによって、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータＢによって、Ｉｄｑドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータＡが設けられていることで、プリディストータＢの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。

［３．付記］
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。

２０ 歪補償装置
２１Ａ 第１プリディストータ
２１Ｂ 第２プリディストータ
２２Ａ 第１プリディストータ
２２Ｂ 第２プリディストータ
３０ ＤＡＣ
４０ アップコンバータ
５０ 電力増幅器
６０ アンテナ
７０ ダウンコンバータ
８０ ＡＤＣ
Ａ 第１プリディストータ
Ｂ 第２プリディストータ

Claims (13)

1. 増幅器における歪を補償する第１プリディストータと、
   前記増幅器における前記歪を補償し、かつ、前記第１プリディストータよりも高い頻度で、歪補償特性を更新する第２プリディストータと、
   を備える歪補償装置。
2. 前記第２プリディストータは、前記第１プリディストータよりも低次の歪を補償する
   請求項１に記載の歪補償装置。
3. 前記第２プリディストータは、前記歪補償特性の更新に用いるサンプルデータの数が、前記第１プリディストータよりも少ない
   請求項１又は２に記載の歪補償装置。
4. 前記第１プリディストータは、前記歪補償特性を更新するためのコンピュータプログラムを実行するプロセッサを有する
   請求項１〜３のいずれか１項に記載の歪補償装置。
5. 前記第１プリディストータは、アナログプリディストータである
   請求項１〜３のいずれか１項に記載の歪補償装置。
6. 前記第２プリディストータは、前記歪を補償するためのワイヤードロジック回路を有する
   請求項１〜５のいずれか１項に記載の歪補償装置。
7. 前記第１プリディストータ及び第２プリディストータは、カスケード接続されている
   請求項１〜６のいずれか１項に記載の歪補償装置。
8. 前記第２プリディストータは、前記第１プリディストータの入力側に接続されている
   請求項７に記載の歪補償装置。
9. 前記第１プリディストータ及び第２プリディストータは、パラレル接続されている
   請求項１〜６のいずれか１項に記載の歪補償装置。
10. 増幅器における歪の補償特性を更新するためのコンピュータプログラムを実行するプロセッサを有する第１プリディストータと、
    前記第１プリディストータでは補償しきれない前記歪の変化に対処すべく歪補償特性を更新することで、前記第１プリディストータで補償されない歪を補償するワイヤードロジック回路と、
    を備える歪補償装置。
11. 増幅器における歪を補償するためのアナログプリディストータと、
    前記アナログプリディストータでは補償しきれない前記歪の変化に対処すべく歪補償特性を更新することで、前記アナログプリディストータで補償されない歪を補償するデジタルプリディストータと、
    を備える歪補償装置。
12. 第１プリディストータ及び第２プリディストータによって増幅器における歪を補償し、
    前記第１プリディストータよりも高い頻度で、前記第２プリディストータの歪補償特性を更新する
    歪補償方法。
13. 第１プリディストーション及び第２プリディストーションを実行することによって増幅器における歪を補償し、
    前前記第１プリディストーションでは補償しきれない前記歪の変化に対処すべく、前記第２プリディストーションの歪補償特性を更新する
    歪補償方法。