JP7389953B2 - モデル装置、演算方法、及びコンピュータプログラム - Google Patents

モデル装置、演算方法、及びコンピュータプログラム Download PDF

Info

Publication number
JP7389953B2
JP7389953B2 JP2020061018A JP2020061018A JP7389953B2 JP 7389953 B2 JP7389953 B2 JP 7389953B2 JP 2020061018 A JP2020061018 A JP 2020061018A JP 2020061018 A JP2020061018 A JP 2020061018A JP 7389953 B2 JP7389953 B2 JP 7389953B2
Authority
JP
Japan
Prior art keywords
amplifier
internal state
model
calculation
models
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020061018A
Other languages
English (en)
Other versions
JP2021163992A (ja
Inventor
政彦 大西
英史 持田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2020061018A priority Critical patent/JP7389953B2/ja
Priority to US17/201,875 priority patent/US20210303756A1/en
Priority to CN202110319584.9A priority patent/CN113472301A/zh
Publication of JP2021163992A publication Critical patent/JP2021163992A/ja
Application granted granted Critical
Publication of JP7389953B2 publication Critical patent/JP7389953B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/10Numerical modelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本開示は、モデル装置、演算方法、及びコンピュータプログラムに関する。
増幅器は、歪特性を有する。歪特性は、非線形特性とも呼ばれる。歪特性は、例えば、AM-AM特性又はAM-PM特性として表される。
増幅器においては、歪特性に影響を与える内部状態が変化することがある。内部状態は、例えば、増幅器に流れるアイドル電流Idqが変化するIdqドリフトの発生状態である。Idqドリフトの発生によって、増幅器の歪特性が変化する。
Idqドリフトは、半導体中の不純物準位にキャリアが捕獲されることで生じる現象で、GaN等の化合物半導体を用いたデバイス、特にHEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)において生じる。Idqドリフトの変動により、増幅器の歪特性が変化する。
特許文献1及び特許文献2は、Idqドリフトに起因する歪特性を補償する手法を開示している。
特開2017-220744号公報 特開2014-17670号公報
増幅器の歪特性のシミュレーションは、様々な場面において望まれる。例えば、増幅器の歪特性をシミュレーションできれば、増幅器の歪補償装置を開発する上で、シミュレーションにより歪補償性能の評価をすることができ、開発作業が効率的になる。また、増幅器の周辺回路設計においても、事前に増幅器の歪特性を考慮した設計が可能になる。
しかし、前述のように、増幅器の歪特性は、増幅器の内部状態によって変化することがある。歪特性が変化する増幅器は、単一の増幅器モデルによるモデル化が困難である。増幅器の歪特性の適切なシミュレーションのためには、歪特性に影響を与える内部状態が変化する増幅器を適切にモデル化した増幅器モデルが望まれる。
本開示のある側面は、モデル装置である。開示のモデル装置は、歪特性に影響を与える内部状態が変化する増幅器をモデル化した増幅器モデルを用いた演算を実行するモデル装置であって、前記増幅器モデルは、互いに異なる前記内部状態における前記増幅器をモデル化した複数の演算モデルと、変化する前記内部状態に応じた合成比率で前記複数の演算モデルを合成する合成器と、を備える。
本開示の他の側面は、演算方法である。開示の演算方法は、歪特性に影響を与える内部状態が変化する増幅器をモデル化した演算方法であって、互いに異なる前記内部状態における前記増幅器をモデル化した複数の演算モデルを、変化する前記内部状態に応じた合成比率で、合成器が合成する工程を備える。
本開示の他の側面は、コンピュータプログラムである。開示のコンピュータプログラムは、歪特性に影響を与える内部状態が変化する増幅器をモデル化した演算のためのコンピュータプログラムであって、互いに異なる前記内部状態における前記増幅器をモデル化した複数の演算モデルを、変化する前記内部状態に応じた合成比率で合成する工程をコンピュータに実行させる。
本開示によれば、歪特性に影響を与える内部状態が変化する増幅器を適切にモデル化できる。
図1は、第1実施形態に係るモデル装置のブロック図である。 図2は、通信装置の構成図である。 図3は、モデル装置のハードウェア構成図である。 図4は、増幅器モデルの説明図である。 図5は、入力電力と内部状態パラメータとの関係を示す図である。 図6は、内部状態パラメータと演算モデルとの関係を示す図である。 図7は、演算モデル作成のための説明図である。 図8は、増幅器モデル作成手順を示すフローチャートである。 図9は、α[n]生成器の説明図である。 図10は、第2実施形態に係るモデル装置のブロック図である。 図11は、増幅器モデルの説明図である。 図12は、内部状態パラメータと演算モデルとの関係を示す図である。 図13は、増幅器モデル作成手順を示すフローチャートである。 図14は、α[n]生成器の説明図である。
[本開示の実施形態の説明]
(1)実施形態に係るモデル装置は、歪特性に影響を与える内部状態が変化する増幅器をモデル化した増幅器モデルを用いた演算を実行する。歪特性は、非線形特性ともいう。内部状態は、例えば、Idqドリフトが発生している状態である。前記増幅器モデルは、互いに異なる前記内部状態における前記増幅器をモデル化した複数の演算モデルと、変化する前記内部状態に応じた合成比率で前記複数の演算モデルを合成する合成器と、を備える。変化する内部状態に応じた合成比率で複数の演算モデルを合成することで、変化する内部状態に応じた増幅器モデルが得られる。
(2)モデル装置は、前記内部状態を示すパラメータを生成する生成器を更に備えることができる。この場合、モデル装置が、内部状態を示すパラメータを生成できる。なお、生成器は、モデル装置の外部に設けられていてもよい。前記合成比率は、前記パラメータに基づくことができる。
(3)前記合成比率は、前記内部状態を示すパラメータに基づいて決定されるのが好ましい。前記パラメータは、前記増幅器によって増幅される信号のレベルに基づいて演算されるのが好ましい。この場合、パラメータは、増幅される信号のレベルよって変化する内部状態を示すことができる。合成比率は、内部状態を示すパラメータに基づいて決定されるため、増幅される信号のレベルに応じた合成比率が得られる。
(4)前記パラメータは、更に、前記パラメータの過去の値に基づいて演算されるのが好ましい。パラメータの過去の値は、過去の内部状態を示す。したがって、パラメータは、過去の内部状態を反映できる。この結果、パラメータは、増幅器のメモリ効果が反映されたものになる。
(5)前記複数の演算モデルそれぞれは、前記増幅器における、第1応答時間を有する第1メモリ効果を表現しているのが好ましい。前記パラメータを演算するためのパラメータ演算モデルは、前記増幅器における、前記第1応答時間よりも長い第2応答時間を有する第2メモリ効果を表現しているのが好ましい。この場合、パラメータは、第2メモリ効果を考慮したものになる。
(6)前記合成比率は、前記増幅器によって増幅される信号のレベルに基づいて演算されるのが好ましい。この場合、増幅される信号のレベルに応じた合成比率が得られる。
(7)前記合成比率は、温度条件によって変化する温度依存パラメータを用いて演算されるのが好ましい。この場合、温度による増幅器の特性変化に対応できる。
(8)前記複数の演算モデルは、2個の演算モデルであってもよい。この場合、増幅器モデルがシンプルになる。
(9)モデル装置は、選択器を更に備えることができる。前記複数の演算モデルは、3個以上の演算モデルを含むことができる。3個以上の演算モデルが存在することで、増幅器の特性をより適切に表現することが可能になる。前記選択器は、前記3個以上の演算モデルから、前記合成器によって合成される2個以上の演算モデルを選択するよう構成されているのが好ましい。この場合、増幅器の特性をより適切に表現できる演算モデルを選択できる。
(10)前記選択器は、前記内部状態を示すパラメータに基づいて、前記2個以上の演算モデルを選択するよう構成されているのが好ましい。この場合、内部状態に応じた適切な演算モデルが選択される。
(11)前記複数の演算モデルは、第1内部状態における前記増幅器をモデル化した第1演算モデルと、前記第1内部状態とは異なる第2内部状態における前記増幅器をモデル化した第2演算モデルと、を含むことができる。前記合成比率は、前記第1内部状態及び前記第2内部状態との間の過渡内部状態に応じた値を取り得るのが好ましい。この場合、増幅器モデルは、過渡内部状態における増幅器の歪特性を表現することができる。
(12)前記複数の演算モデルは、第1内部状態における前記増幅器をモデル化した第1演算モデルと、前記第1内部状態とは異なる第2内部状態における前記増幅器をモデル化した第2演算モデルと、前記第1内部状態及び前記第2内部状態とは異なる第3内部状態における前記増幅器をモデル化した第3演算モデルと、を含むことができる。前記第2内部状態は、前記第1内部状態及び前記第3内部状態との間にある中間内部状態であるのが好ましい。この場合、少なくとも3つの内部状態に対応した演算モデルを利用できる。
(13)実施形態に係る演算方法は、歪特性に影響を与える内部状態が変化する増幅器をモデル化した演算方法であって、互いに異なる前記内部状態における前記増幅器をモデル化した複数の演算モデルを、変化する前記内部状態に応じた合成比率で、合成器が合成する工程を備える。
(14)実施形態に係るコンピュータプログラムは、歪特性に影響を与える内部状態が変化する増幅器をモデル化した演算のためのコンピュータプログラムであって、互いに異なる前記内部状態における前記増幅器をモデル化した複数の演算モデルを、変化する前記内部状態に応じた合成比率で合成する工程をコンピュータに実行させる。コンピュータプログラムは、コンピュータ読み取り可能な、非一時的な記憶媒体に格納される。
[本開示の実施形態の詳細]
[第1実施形態]
図1は、第1実施形態に係るモデル装置100を示している。モデル装置100は、増幅器10をモデル化した増幅器モデル200を用いた演算を実行する。モデル装置100は、入力信号u[n]が与えられると、増幅器モデル200に従って入力信号u[n]を増幅した出力信号y[n]を求め、その出力信号y[n]を出力する。
モデル装置100によって実行される演算は、例えば、増幅器10における信号増幅動作のシミュレーションのための演算である。信号増幅動作のシミュレーションは、増幅器の歪特性のシミュレーションを含む。増幅器10のシミュレーションによって、増幅器10の歪補償性能の評価をすることができ、開発作業が効率的になる。また、増幅器10の周辺回路設計においても、事前に増幅器10の歪特性を考慮した設計が可能になる。
増幅器10は、例えば、電力増幅器である。増幅器10は、例えば、窒化ガリウム(GaN)-HEMTである。増幅器10は、GaN増幅器に限られず、例えば、窒化アルミニウム(AIN)、窒化インジウム(InN)、又はこれらの混晶系であるAIGaN,InAIN,InGaNなどの化合物半導体を用いたHEMTデバイスであってもよい。
GaNなどの化合物半導体を用いた増幅器10は、Idqドリフトと呼ばれる過渡応答を有する。Idqドリフトは、半導体中の不純物準位にキャリアが捕獲されることで、アイドル電流Idqが低下し、歪特性が変化する現象である。
Idqドリフトが生じるデバイスでは、信号の電力変動に応じて、歪みが瞬時的に変化する。信号の電力変動は、例えば、時分割複信(Time Division Duplex:TDD)のように、送信と受信とを交互に行う通信方式において特に生じ易い。Idqドリフトが生じる増幅器は、歪特性が変動するため、単一の増幅器モデルによるモデル化が困難である。
Idqドリフトの生じやすさは、入力電力(入力信号レベル)及びドリフトの発生の程度に応じて変化する。入力電力が大きいと、ドリフトが発生しやすくなる。Idqドリフトが発生している状態では、入力電力が小さい領域において利得が低下する。一方、入力電力が小さくなると、低下したアイドル電流Idqが回復を始め、時間の経過とともに、利得が回復する。
一般に、増幅器10は、メモリ効果と呼ばれる歪みを有する。メモリ効果は、増幅器の出力信号が、過去の入力信号の影響を受けることである。メモリ効果には、応答時間が短いメモリ効果(第1応答時間を有する第1メモリ効果;Short-term memory effect)と、応答時間が長いメモリ効果(第1応答時間よりも長い第2応答時間を有する第2メモリ効果;Long-term memory effect)と、が含まれることがある。なお、ここで、応答時間とは、入力の変化に対する出力の応答時間であり、応答時間は、時定数とも呼ばれる。
Idqドリフトによる特性変動は、応答時間が長い第2メモリ効果の状態を表す。応答時間が短い第1メモリ効果だけを表現する増幅器モデルを構築することは比較的容易であるが、応答時間が短い第1メモリ効果とともに、応答時間が長い第2メモリ効果を表現する単一の増幅器モデルを構築するのは容易ではない。特に、Idqがどの程度低下しているのかなどの増幅器内部状態に応じて第2メモリ効果の影響度が変化すると、モデル化が一層困難になる。
そこで、本実施形態においては、Idqドリフトの発生状態などの内部状態(第2メモリ効果の状態)の変化に応じて適切に増幅器10の特性を表現できる増幅器モデル200が用いられる。
さて、増幅器10は、入力信号u(t)を増幅した出力信号y(t)を出力する。なお、ここで、*(t)は、連続値である時刻tにおける信号を示す。すなわち、u(t)は、連続値である入力信号を示し、y(t)は、連続値である出力信号を示す。
以下では、信号は、デジタル回路で扱われる離散値*[n]で表されることがある。*[n]は、サンプリング間隔T[秒]とするシステムにおいて、時刻n×Tにサンプリングされた複素ベースバンドIQ表現の信号である。
例えば、x[n]は、歪補償前の入力信号であり、x[n]=x[n]+j×x[n]で表される。x[n]は、x[n]の実部(I-channel)であり、x[n]は、x[n]の虚部(Q-channel)である。u[n]は、歪補償後の入力信号であり、u[n]=u[n]+j×u[n]で表される。u[n]は、u[n]の実部(I-channel)であり、u[n]は、u[n]の虚部(Q-channel)である。y[n]は出力信号であり、y[n]=y[n]+j×y[n]で表される。y[n]は、y[n]の実部(I-channel)であり、y[n]は、y[n]の虚部(Q-channel)である。
増幅器10は、例えば、図2に示す通信装置50に用いられる。増幅器10は、例えば、通信装置50が送信する信号を増幅する電力増幅器である。
通信装置50は、歪補償装置20を備える。歪補償装置20は、デジタル信号処理によって歪補償を行う。歪補償装置20は、記憶装置(図示せず)と記憶装置に接続されたプロセッサ(図示せず)とを備えたコンピュータによって構成されていてもよいし、ワイヤドロジック回路によって構成されていてもよい。
歪補償装置20は、歪補償処理部21と、逆特性推定部22と、を備える。歪補償装置20がコンピュータによって構成されている場合、歪補償処理部21及び逆特性推定部22は、プロセッサが記憶装置に格納されたコンピュータプログラムを読み出し、そのコンピュータプログラムを実行することにより実現される。コンピュータプログラムは、コンピュータを歪補償処理部21及び逆特性推定部22として動作させるためのコードを有する。
逆特性推定部22は、歪補償特性を示す逆モデルを推定する。逆モデルは、例えば、歪補償関数として構成される。逆モデル(歪補償関数)は、増幅器10の増幅特性Gの逆特性G-1を示す。逆特性G-1を示す逆モデルは、例えば、増幅器10の特性Gを示す関数の逆関数として求められる。逆特性推定部22は、推定した逆モデルを歪補償処理部21にコピーする。なお、コピーされる逆モデルは、具体的には、逆モデルを表現するパラメータであり、より具体的には、歪補償関数を構成する歪補償係数である。
歪補償処理部21は、逆特性推定部22からコピーされた逆モデルを用いて、入力信号x[n]=x[n]+j×x[n]に対して前置歪補償(Predistortion)処理を行う。前置歪補償処理は、入力信号x[n]に歪補償関数を適用する処理である。そして、歪補償処理部21は、前置歪補償処理により生成された信号u[n]=u[n]+j×u[n]を出力する。以下では、前置歪補償処理により生成された信号を「補償信号」と称することがある。ここで、入力信号x[n]および補償信号u[n]は、デジタル信号である。
通信装置50は、DA変換器(DAC)32A,32Bと、直交変調器33と、周波数変換部34と、駆動増幅器35と、を更に備える
DAC32A,32Bは、信号u[n]を、デジタル信号からアナログ信号に変換する。直交変調器33は、DAC32A,32Bから出力されたアナログ補償信号(アナログIQベースバンド信号)を直交変調した変調信号を出力する。周波数変換部34は、アップコンバータであり、直交変調器33から出力された変調信号をアップコンバートする。駆動増幅器35は、アップコンバートされた変調信号を増幅する。
駆動増幅器35から出力された信号は、増幅器10への入力信号u(t)として増幅器10へ与えられる。増幅器10は、入力信号u(t)を増幅した出力信号y(t)を出力する。増幅器10の前段及び後段には、周辺回路10A,10Bが設けられている。周辺回路10A,10Bは、例えば、抵抗又はコンデンサなどの電子回路素子を含む。
通信装置50は、カプラ36と、可変減衰器37と、直交復調器42と、フィルタ41A,41Bと、AD変換器(ADC)40A,40Bと、を更に備える。
カプラ36は、増幅器10の出力信号y(t)をモニタして得られるアナログモニタ信号を出力する。周波数変換部38は、ダウンコンバータであり、カプラ36から可変減衰器37を介して与えられるアナログモニタ信号をダウンコンバートする。直交復調器42は、周波数変換部38から出力されたアナログモニタ信号を直交復調する。
フィルタ41A,41Bは、ローパスフィルタ又はバンドパスフィルタである。直交復調器42から出力された復調信号は、フィルタ41A,41Bを通過し、ADC40A,40Bに与えられる。ADC40A,40Bは、直交復調器42から与えられた復調信号を、アナログ信号からデジタル信号に変換する。ADC40A,40Bは、増幅器10の出力信号y(t)に相当するデジタル復調信号y[n]=y[n]+j×y[n]を、逆特性推定部22に与える。
逆特性推定部22は、推定した逆特性G-1を用いて、増幅器10の出力信号y(t)に相当するデジタル復調信号y[n]=y[n]+j×y[n]から、歪補償信号u[n]=u[n]+j×u[n]のレプリカ信号u’[n]=u’[n]+j×u’[n]を求める。
逆特性推定部22は、歪補償信号u[n]=u[n]+j×u[n]と、そのレプリカ信号u’[n]=u’[n]+j×u’[n]との誤差を示す誤差信号(u’[n]-u[n],u’[n]-u[n])を取得する。逆特性推定部22は、誤差信号が、小さくなるように、歪補償特性となる逆特性G-1を構成するパラメータ(歪補償係数)を逐次更新する。更新された歪補償係数は、歪補償処理部21にコピーされる。
図1に戻り、実施形態に係るモデル装置100は、前述のように増幅器10をモデル化した増幅器モデル200を有する。増幅器モデル200は、増幅器10をモデル化した特性Gを有する。増幅器モデル200は、複数の演算モデルG,Gを含む。一例として、図1に示す増幅器モデル200に含まれる複数の演算モデルG,Gの数は、2個である。つまり、増幅器モデル200は、第1演算モデルGと第2演算モデルGとを有する。増幅器モデル200の特性Gは、複数の演算モデルG,Gの合成特性として表される。なお、複数の演算モデルG,Gそれぞれは、例えば、関数によって表される。また、複数の演算モデルの数は、3個以上であってもよく、増幅器モデル200の特性Gは、3個以上の演算モデルの合成特性として表されてもよい。
実施形態において、第1演算モデルGのための演算は、第1演算器210によって実行される。第1演算器210は、入力信号u[n]に第1演算モデルGを適用し、演算結果G(u[・])を出力する。第2演算モデルGのための演算は、第2演算器220によって実行される。第2演算器220は、入力信号u[n]に第2演算モデルGを適用し、演算結果G(u[・])を出力する。
増幅器モデル200は、合成器230を更に備える。合成器230は、乗算器231,232と、加算器233と、を備える。合成器230は、複数の演算モデルG,Gを、動的に変動する合成比率で合成した合成特性を得る。複数の演算モデルG,Gの合成特性が、増幅器モデル200の特性Gである。特性Gは、合成比率の変動に応じて、変動する。
実施形態において、合成器230は、第1演算器210の演算結果G(u[・])と、第2演算器220の演算結果G(u[・])と、を変動する合成比率で合成する。なお、複数の演算モデルG,Gを構成する関数の係数を合成比率に従って合成された合成関数を事前に得ておき、入力信号u[n]に対して、その合成関数を適用してもよい。
モデル装置100は、動的に変動する合成比率を決定するために用いられるパラメータα[n]を生成するための生成器300を備える。実施形態において、生成器300は、入力信号u[n]に基づいてパラメータα[n]を生成する。ここで、α[n]は、一例として、0から1の範囲の実数である。増幅器モデル200は、生成器300からパラメータα[n]を取得する。なお、生成器300は、モデル装置100の外部に設けられていてもよい。この場合、モデル装置100は、外部の生成器300によって生成されたα[n]を取得し、取得したα[n]を増幅器モデル200に与える。
実施形態において、動的に変動する合成比率は、α[n]:1-α[n]で表される。したがって、パラメータα[n]が動的に決定されると、合成比率は自ずと決定される。α[n]は、第1演算モデルGのための比率(重み)を示し、乗算器231によって第1演算モデルGに乗じられる(図1及び図4参照)。また、1-α[n]は、第2演算モデルGのための比率(重み)を示し、乗算器232によって第2演算モデルGに乗じられる(図1及び図4参照)。なお、モデル装置100は、1-α[n]における「1」を生成するための定数生成器250を備える。
加算器233は、乗算器231,232の出力を加算する。加算器233による加算結果は、増幅器モデル200による演算結果(出力信号y[n])を表している。
実施形態において、図1に示すモデル装置100は、図3に示すように、プロセッサ101及び記憶装置102を有するコンピュータによって構成されている。プロセッサ101は、記憶装置102に接続されている。プロセッサ101は、例えば、CPUである。記憶装置102は、例えば、一次記憶装置及び二次記憶装置を有する。一次記憶装置は、例えば、RAMである。二次記憶装置は、例えば、ハードディスクドライブ(HDD)又はソリッドステートドライブ(SSD)である。なお、モデル装置100は、ワイヤドロジック回路によって構成されていてもよい。
記憶装置102には、コンピュータをモデル装置100として動作させるためのコンピュータプログラム102Aが格納されている。コンピュータプログラム102Aは、増幅器モデル演算処理101Aをプロセッサ101に実行させるよう構成されている。増幅器モデル演算処理101Aを実行しているコンピュータは、図1に示すモデル装置100として動作する。
プロセッサ101は、記憶装置102からコンピュータプログラム102Aを読み出し、実行する。コンピュータプログラム102Aは、コンピュータを、図1に示すモデル装置100に含まれる増幅器モデル200及び生成器300等として動作させるためのコードを有する。
モデル装置100として動作するコンピュータは、インタフェース103を備える。インタフェース103は、例えば、他のコンピュータと通信するための通信インタフェース、キーボード又はマウスなどの入力機器と接続するための入力インタフェース、及びディスプレイなどの出力機器と接続するための出力インタフェースからなる群から選択される少なくとも一つのインタフェースを含むことができる。
インタフェース103を介して、増幅器10のシミュレーションのために用いられるシミュレーション用データがモデル装置100へ入力される。シミュレーション用データは、例えば、増幅器10への入力信号u[n]である。シミュレーション用データは、増幅器10の温度を含んでもよい。
実施形態に係る増幅器モデル200は、図4中に示す式(1)によって表される。式(1)は、図1に示す増幅器モデル200と等価である。図4においても、実施形態に係る増幅器モデル200は、α[n]によって決定される合成比率で複数の演算モデルG,Gを合成したモデルとして表されている。
複数の演算モデルG,Gそれぞれは、互いに異なる内部状態における増幅器10をモデル化したものである。より具体的には、第1演算モデルGは、第1内部状態における増幅器10の特性がモデル化されており、第2演算モデルGは、第2内部状態における増幅器10の特性がモデル化されている。第1内部状態と第2内部状態とは異なる状態である。
内部状態は、増幅器10の歪特性に影響を与える増幅器の状態であれば特に限定されないが、一例として、内部状態は、増幅器10に流れるアイドル電流Idqの値に基づく。Idqは、入力電力の大きさ(入力信号レベル)に応じて変化する。実施形態においては、内部状態パラメータα[n]は、0に近いほど、Idqの低下が大きく、1に近いほど、Idqの低下が小さいことを示す。
図5は、入力電力値と、Idqドリフトの発生状態に基づく内部状態パラメータα[n]と、の関係を示している。図5に示すように、大きな入力電力が増幅器10に入力されると、Idqドリフトが発生し、α[n]が0に近づく。一方、入力電力が小さくなると、Idqドリフトが発生しなくなり、α[n]が1に近づく。このように、内部状態パラメータα[n]は、入力電力値に応じて変動する。
実施形態においては、Idqドリフトの発生状態に対応した複数の異なる演算モデルG,Gが用意されている。変化するIdqドリフトの状態(内部状態)に応じて、複数の演算モデルG,Gを合成することで、任意のIdqドリフト発生状態における歪特性を示す増幅器モデル200が得られる。実施形態において、複数の演算モデルG,Gの合成は、複数の演算モデルG,Gの線形結合である(図4の式(1)参照)。
第1演算モデルGに対応する第1内部状態は、増幅器10において、Idqドリフトが発生していない状態を示す。図6に示すように、第1内部状態は、内部状態パラメータα[n]=1である状態である。図7に示すように、第1演算モデルGを構成する係数は、Idqドリフトが発生していない状態S1における増幅器10の入力信号及び出力信号に基づいて決定される。
第2演算モデルGに対応する第2内部状態は、増幅器10において、Idqドリフトが第1内部状態よりも発生している状態を示す。図6に示すように、第2内部状態は、内部状態パラメータα[n]=0である状態である。図7に示すように、第2演算モデルGを構成する係数は、Idqドリフトが発生した状態S2における増幅器10の入力信号及び出力信号に基づいて決定される。
図8は、増幅器モデル200を構成する演算モデルG,Gの作成手順を示している。まず、増幅器10に入力信号を与えて、出力信号を測定する(ステップS11)。入力信号は、例えば、通信装置50によって送信される通信信号である。ステップS11の測定により、増幅器10の入力信号及び出力信号のデータペアが得られる。
ステップS12において、増幅器10に与えられた入力信号レベルから、内部状態パラメータα[n]を演算する。内部状態パラメータα[n]は、α[n]生成器300によって、入力信号u[n]のレベルに基づいて演算される。
ステップS13において、α[n]の値が1になる時刻T1(図7参照)を決定する。時刻T1は、Idqドリフトが発生していない第1内部状態であると推定される時刻である。
ステップS14において、時刻T1から所定の過去期間分の入力信号及び出力信号のデータから、第1演算モデルGの係数hm,l,kを同定する。これにより、第1演算モデルGが得られる。
ステップS15において、α[n]の値が0になる時刻T2(図7参照)を決定する。時刻T2は、Idqドリフトが発生している第2内部状態であると推定される時刻である。
ステップS16において、時刻T2から所定の過去期間分の入力信号及び出力信号のデータから、第2演算モデルGの係数gm,l,kを同定する。これにより、第2演算モデルGが得られる。
複数の演算モデルG,Gそれぞれは、増幅器10の非線形特性(歪特性)を表す式である。演算モデルG,Gそれぞれの表現形式としては、増幅器のモデル化のための一般的な表現形式を採用できる。演算モデルの表現形式は、例えば、Generalized Memory polynomial、Winer-hamersteinモデル、Sarahモデル、又はVolterra級数である。図4に示す演算モデルG,Gは、Generalized Memory polynomialによって表されている。なお、Generalized Memory polynomial、Winer-hamersteinモデル、Sarahモデル、又はVolterra級数などの従来のモデルは、ある内部状態における増幅器の非線形特性を表すことができるものの、Idqドリフトのように、増幅器の内部状態の変化によって非線形特性(歪特性)が変化する現象を適切に表現できないものである。
図4に示す第1演算モデルG(式(2)参照)おいて、hm,l,kは、第1演算モデルGを表現する係数であり、入力信号u[・]に乗じられる。mの範囲を規定するM,Mの値、及びlの範囲を規定するL1,m及びL2,mの値は、第1メモリ効果(Short-term memory effect)の第1応答時間(短い応答時間)の長さに応じて設定される。つまり、第1演算モデルGは、短い第1応答時間を有する第1メモリ効果を表現している。
図4に示す第2演算モデルG(式(3)参照)おいて、gm,l,kは、第2演算モデルGを表現する係数であり、入力信号u[・]に乗じられる。mの範囲を規定するM,Mの値、及びlの範囲を規定するL3,m,L4,mの値は、第1メモリ効果(Short-term memory effect)の第1応答時間(短い応答時間)の長さに応じて設定される。つまり、第2演算モデルGは、短い第1応答時間を有する第1メモリ効果を表現している。なお、第1演算モデルGにおける第1応答時間と、第2演算モデルGにおける第1応答時間とは、一致している必要はない。
第1演算モデルGは第1内部状態(α[n]=1)のときの増幅器10の特性を示し、第2演算モデルGは第2内部状態(α[n]=0)のときの増幅器10の特性を示している。しかし、演算モデルG,Gのいずれも、第1内部状態と第2内部状態との間の任意の過渡内部状態(0<α[n]<1)のときの増幅器10の特性を適切に示しているわけではない。
そこで、実施形態においては、任意の過渡内部状態に応じた合成比率に従って演算モデルG,Gを合成する。合成により得られた増幅器モデル200は、過渡内部状態における増幅器10の特性を表すことができる。なお、外挿法を用いることで、第1内部状態と第2内部状態との間の範囲外の内部状態に応じた合成比率を求めることもできる。実施形態において、合成比率は、入力信号u[n]のレベルに基づいて演算される(図1参照)。
複数の演算モデルG,Gの合成比率は、第1内部状態と第2内部状態との間の任意の過渡内部状態(0<α[n]<1)に応じた値をとり得る。過渡内部状態においては、Idqドリフトの発生状態が、第1内部状態におけるIdqドリフトの発生状態と第2内部状態におけるIdqドリフトの発生状態との間にある。
図9は、α[n]の生成器300を示している。α[n]生成器300は、内部状態を示す第1パラメータR[n]及び第2パラメータα[n]を演算し、合成比率の決定に用いられる第2パラメータα[n]を出力する。内部状態を示す第1パラメータR[n]は、Idqドリフトの状態を表現している。
第1パラメータR[n]は、図9中の式(4)に従って演算される。式(4)は、パラメータR[m]を演算するためのパラメータ演算モデルを構成する。式(4)に示すように、n+1時点の第1パラメータR[n+1]は、n時点の入力信号u[n]のレベルに基づいて演算される。より具体的には、第1パラメータR[n+1]は、パラメータの過去の値(直前の値)R[n]と、入力信号u[n]と、に基づいて演算される。
式(4)において、
R[n],R[n+1]は、m×1のスカラー行列である。
Iは、m×mの単位行列である。
Aは、m×mのスカラー行列である。
Bは、m×mのスカラー行列であり、入力信号u[n]に乗じられる係数行列である。
なお、mは、正の整数であり、以下同様である。mを大きくすると、Idqドリフトの発生状態をより精緻に表現できるようになる。
式(4)は、入力信号u[n]のレベルが高くなると、Idqドリフトが発生しやすくなり、第1パラメータR[n+1]が大きくなることを表している。また、式(4)は、入力信号u[n]のレベルが低くなると、Idqドリフトが発生しにくくなり、第1パラメータR[n+1]が小さくなることを示している。
式(4)において、入力信号u[n]がゼロであると仮定すると、R[n+1]=(I-A)R[n]となる。式(4)において、-Aは、低下したアイドル電流Idqの回復の時定数を示しており、入力信号u[n]がゼロである場合において、一定時間(サンプリング間隔T[秒])ごとに、アイドル電流Idqが回復することを表現している。行列Aの各要素の値は、十分に小さく(例えば、1/1,000から1/1,000,000程度)設定される。行列Aの各要素の値を十分に小さくすることで、R[n]に乗じられる(I-A)が単位行列に近似したものとなり、R[n]からR[n+1]への減少度合いが小さくなる。つまり、行列Aの各要素の値を十分に小さくすることで、第1パラメータR[n]の変化が緩やかになる。このように、式(4)が示すパラメータ演算モデルは、応答時間の長い第2メモリ効果を表現する。
実施形態においては、式(4)が表現する第2メモリ効果は、式(2)及び式(3)が表現する第1メモリ効果よりも長い応答時間を有するように、行列Aの要素の大きさが十分に小さく設定される。
ここで、式(4)中のA,Bは、増幅器10の物性・特性に応じて設定される。増幅器10の物性・特性が温度依存性を持つ場合、A,Bは、増幅器10の温度条件によって変化する温度依存パラメータとなる。例えば、増幅器10の温度に応じて、Idqドリフトの発生のしやすさが変化する。低温の方がドリフトは発生しやすく、高温であると、逆にドリフトは発生しにくくなる。
式(4)において、パラメータR[n]は、温度依存パラメータA,Bを用いて演算される。温度依存パラメータA,Bは、可変であり、温度依存パラメータ調整器310によって値が調整される。温度依存パラメータ調整器310は、例えば、シミュレーション用データとして与えられた温度条件に応じて、温度依存パラメータA,Bを調整する。実施形態においては、合成比率は、温度依存パラメータA,Bを用いて演算されるため、合成比率は、温度条件の影響を受けることになる。
図9において、式(5)は、Idqドリフトの状態を示す第1パラメータR[n]を、0以上1以下の範囲における値をとる第2パラメータα[n]に変換する。式(5)において、F(・)は、正規化関数であり、第1パラメータR[n]を0以上1以下の範囲に正規化する。第2パラメータα[n]も内部状態を示すパラメータである。
正規化関数F(・)は、第1パラメータR[n]の値が大きい(Idqドリフトが発生している)ほど、α[n]が0に近づき、第1パラメータR[n]の値が小さい(Idqドリフトが発生してない)ほど、α[n]が1に近づくように、適宜設定される。
[第2実施形態]
図10は、第2実施形態に係るモデル装置100を示している。なお、第2実施形態において特に説明しない点については、第1実施形態と同様である。
2つのモデルで十分な表現精度が得られない場合がある。このため、Idqドリフトの発生状態によっては、3個以上の演算モデルを用いた方が、増幅器10の特性をより適切に表現できる。そこで、第2実施形態においては、一例として、3個の内部状態に対応した3個の演算モデルのうち、隣り合う2つの演算モデルを合成した結合モデルを、増幅器モデル200として用いる。
第2実施形態に係るモデル装置100は、合成される演算モデルを選択するための選択器260を備える。第2実施形態に係るモデル装置100は、3個の演算モデルG,G,Gを備える。つまり、増幅器モデル200は、第1演算モデルGと第2演算モデルGと第3演算モデルGとを有する。なお、モデル装置100は、4個以上の演算モデルを備えてもよい。第2実施形態においては、増幅器モデル200の特性Gは、複数の演算モデルG,G,Gから選択されたいくつかの演算モデルの合成特性として表される。
第2実施形態においては、選択器260は、複数の演算モデルG,G,Gから、合成される2個の演算モデルG,Gp+1を選択する。なお、選択される演算モデルの数は、2個に限られず、4個以上の演算モデルの中から、3個以上の演算モデルが選択されてもよい。
選択された演算モデルGのための演算は、第1演算器210によって実行される。第1演算器210は、入力信号u[n]に演算モデルGを適用し、演算結果G(u[・])を出力する。選択された演算モデルGp+1のための演算は、第2演算器220によって実行される。第2演算器220は、入力信号u[n]に演算モデルGp+1を適用し、演算結果Gp+1(u[・])を出力する。
合成器230は、選択された演算モデルG,Gp+1を動的に変動する合成比率で合成した合成特性を得る。選択された演算モデルG,Gp+1の合成特性が、増幅器モデル200の特性Gである。第2実施形態における増幅器モデル200は、図11中の式(7)によって表される。式(7)中の合成比率α[n]:(1-α[n])については後述する。
実施形態において、合成器230は、第1演算器210の演算結果G(u[・])と、第2演算器220の演算結果Gp+1(u[・])と、を変動する合成比率で合成する。なお、選択された演算モデルG,Gp+1を構成する関数の係数を合成比率に従って合成された合成関数を事前に得ておき、入力信号u[n]に対して、その合成関数を適用してもよい。
複数の演算モデルG,G,Gそれぞれは、互いに異なる内部状態における増幅器10をモデル化したものである。より具体的には、第1演算モデルGは、第1内部状態における増幅器10の特性がモデル化されている。第2演算モデルGは、第2内部状態における増幅器10の特性がモデル化されている。第3演算モデルGは、第3内部状態における増幅器10の特性がモデル化されている
図12に示すように、第1内部状態と第2内部状態と第3内部状態とは異なる状態である。第1演算モデルGに対応する第1内部状態は、増幅器10において、Idqドリフトが最も発生していない状態を示す。第1内部状態は、内部状態パラメータα[n]=1に対応する。第3演算モデルGに対応する第3内部状態は、増幅器10において、Idqドリフトが最も発生している状態を示す。第3内部状態は、内部状態パラメータα[n]=0に対応する。
第2演算モデルGに対応する第2内部状態は、第1内部状態と第3内部状態との間にある中間内部状態である。図12において、第2内部状態は、内部状態パラメータα[n]=0.5に対応する。第2内部状態において、Idqドリフトの発生状態は、第1内部状態と第3内部状態との間にある。演算モデルが対応する内部状態の数を3個以上にすることで、より精緻にモデルを表現することが可能になる。
選択器260は、増幅器10の内部状態に応じて、合成される演算モデルG,Gp+1を選択する。より具体的には、図11及び図12に示すように、0.5(=β)<α[n]<=1(=β)の場合(p=1の場合)、第1演算モデルG及び第2演算モデルGが、合成される演算モデルとして選択される。この場合、増幅器モデル200は、第1演算モデルG及び第2演算モデルGの合成特性を有し、その合成特性は、図11中の式(7-1)で表される。また、第1演算モデルGのための合成比率はα[n]であり、第2演算モデルGのための合成比率は(1-α[n])である。α[n]は、図11中の式(8-1)に従って決定される。
式(7-1)で表される合成特性は、第1内部状態と第2内部状態との間の任意の第1過渡内部状態(0.5<α[n]<1)における増幅器10の特性を表すことができる。第2実施形態では、第1過渡内部状態(0.5<α[n]<1)における増幅器10の特性を、第1実施形態よりも適切に表現できる。
0(=β)<=α[n]<=0.5(=β)の場合(p=2の場合)、第2演算モデルG及び第3演算モデルGが、合成される演算モデルとして選択される。この場合、増幅器モデル200は、第2演算モデルG及び第3演算モデルGの合成特性を有し、その合成特性は、図11中の式(7-2)で表される。また、第2演算モデルGのための合成比率はα[n]であり、第3演算モデルGのための合成比率は(1-α[n])である。α[n]は、式(8-2)に従って決定される。
式(7-2)で表される合成特性は、第2内部状態と第3内部状態との間の任意の第2過渡内部状態(0<α[n]<0.5)における増幅器10の特性を表すことができる。第2実施形態では、第2過渡内部状態(0<α[n]<0.5)における増幅器10の特性を、第1実施形態よりも適切に表現できる。
図13は、演算モデルG,G,Gの作成手順を示している。まず、増幅器10に入力信号を与えて、出力信号を測定する(ステップS21)。
ステップS22において、増幅器10に与えられた入力信号レベルから、内部状態パラメータα[n]を演算する。内部状態パラメータα[n]は、α[n]生成器300によって、入力信号u[n]のレベルに基づいて演算される。
ステップS23において、α[n]の値が1になる時刻T1を決定する。時刻T1は、Idqドリフトが最も発生していない第1内部状態であると推定される時刻である。
ステップS24において、時刻T1から所定の過去期間分の入力信号及び出力信号のデータから、第1演算モデルGの係数を同定する。これにより、第1演算モデルGが得られる。
ステップS25において、α[n]の値が0.5になる時刻T2を決定する。時刻T2は、中間内部状態である第2内部状態であると推定される時刻である。
ステップS26において、時刻T2から所定の過去期間分の入力信号及び出力信号のデータから、第2演算モデルGの係数を同定する。これにより、第2演算モデルGが得られる。
ステップS27において、α[n]の値が1になる時刻T3を決定する。時刻T3は、Idqドリフトが最も大きく発生している第3内部状態であると推定される時刻である。
ステップS28において、時刻T3から所定の過去期間分の入力信号及び出力信号のデータから、第3演算モデルGの係数を同定する。これにより、第3演算モデルGが得られる。
図10に示すように、第2実施形態のモデル装置100は、内部状態を示すパラメータα[n]から、合成比率を決定するためのパラメータα[n]を生成する生成器301を備える。生成器301は、生成器300からα[n]を取得し、α[n]を出力する。
図14に示すように、生成器301は、図14中の式(8)に従って、パラメータα[n]から、パラメータα[n]を演算する。生成器301は、β>=α[n]>=βp+1の範囲の値をとるα[n]を、0<=α[n]<=1の範囲の値に正規化する。式(8)は、0.5(=β2)<α[n]<=1(=β1)の場合(p=1の場合)、図11中の式(8-1)になり、0(=β3)<=α[n]<=0.5(=β2)の場合(p=2の場合)、図11中の式(8-2)になる。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
10 :増幅器
10A :周辺回路
10B :周辺回路
20 :歪補償装置
21 :歪補償処理部
22 :逆特性推定部
32A :DA変換器
32B :DA変換器
33 :直交変調器
34 :周波数変換部
35 :駆動増幅器
36 :カプラ
37 :可変減衰器
38 :周波数変換部
40A :AD変換器
40B :AD変換器
41A :フィルタ
41B :フィルタ
42 :直交復調器
50 :通信装置
100 :モデル装置
101 :プロセッサ
101A :増幅器モデル演算処理
102 :記憶装置
102A :コンピュータプログラム
103 :インタフェース
200 :増幅器モデル
210 :第1演算器
220 :第2演算器
230 :合成器
231 :乗算器
232 :乗算器
233 :加算器
250 :定数生成器
260 :選択器
300 :α[n]生成器
301 :α[n]生成器
310 :温度依存パラメータ調整器
G :増幅器の特性
-1 :逆特性
:第1演算モデル
:第2演算モデル
:第3演算モデル
:演算モデル
p+1 :演算モデル
Idq :アイドル電流
R[n] :内部状態を示す第1パラメータ
α[n] :内部状態を示す第2パラメータ
S1 :状態
S2 :状態

Claims (14)

  1. 歪特性に影響を与える内部状態が変化する増幅器をモデル化した増幅器モデルを用いた演算を実行するモデル装置であって、
    前記増幅器モデルは、
    互いに異なる前記内部状態における前記増幅器をモデル化した複数の演算モデルと、
    変化する前記内部状態に応じた合成比率で前記複数の演算モデルを合成する合成器と、
    を備え
    前記複数の演算モデルのそれぞれは、前記増幅器における、第1応答時間を有する第1メモリ効果を含み、
    前記内部状態は、前記増幅器における、前記第1応答時間よりも長い第2応答時間を有する第2メモリ効果である1つの現象の発生状態であり、
    前記合成比率は、前記1つの現象の発生状態を表現した値であるモデル装置。
  2. 前記内部状態を示すパラメータを生成する生成器を更に備え、
    前記合成比率は、前記パラメータに基づく
    請求項1に記載のモデル装置。
  3. 前記合成比率は、前記内部状態を示すパラメータに基づいて決定され、
    前記パラメータは、前記増幅器によって増幅される信号のレベルに基づいて演算される
    請求項1又は2に記載のモデル装置。
  4. 前記パラメータは、更に、前記パラメータの過去の値に基づいて演算される
    請求項3に記載のモデル装置。
  5. 前記複数の演算モデルそれぞれは、前記増幅器における、第1応答時間を有する第1メモリ効果を表現しており、
    前記パラメータを演算するためのパラメータ演算モデルは、前記増幅器における、前記第1応答時間よりも長い第2応答時間を有する第2メモリ効果を表現している
    請求項2から請求項4のいずれか1項に記載のモデル装置。
  6. 前記合成比率は、前記増幅器によって増幅される信号のレベルに基づいて演算される
    請求項1から請求項5のいずれか1項に記載のモデル装置。
  7. 前記合成比率は、温度条件によって変化する温度依存パラメータを用いて演算される
    請求項1から請求項6のいずれか1項に記載のモデル装置。
  8. 前記複数の演算モデルは、2個の演算モデルである
    請求項1から請求項7のいずれか1項に記載のモデル装置。
  9. 選択器を更に備え、
    前記複数の演算モデルは、3個以上の演算モデルを含み、
    前記選択器は、前記3個以上の演算モデルから、前記合成器によって合成される2個以上の演算モデルを選択するよう構成されている
    請求項1から請求項7のいずれか1項に記載のモデル装置。
  10. 前記選択器は、前記内部状態を示すパラメータに基づいて、前記2個以上の演算モデルを選択するよう構成されている
    請求項9に記載のモデル装置。
  11. 前記複数の演算モデルは、
    第1内部状態における前記増幅器をモデル化した第1演算モデルと、
    前記第1内部状態とは異なる第2内部状態における前記増幅器をモデル化した第2演算モデルと、
    を含み、
    前記合成比率は、前記第1内部状態及び前記第2内部状態との間の過渡内部状態に応じた値を取り得る
    請求項1から請求項10のいずれか1項に記載のモデル装置。
  12. 前記複数の演算モデルは、
    第1内部状態における前記増幅器をモデル化した第1演算モデルと、
    前記第1内部状態とは異なる第2内部状態における前記増幅器をモデル化した第2演算モデルと、
    前記第1内部状態及び前記第2内部状態とは異なる第3内部状態における前記増幅器をモデル化した第3演算モデルと、
    を含み、
    前記第2内部状態は、前記第1内部状態及び前記第3内部状態との間にある中間内部状態である
    請求項1から請求項11のいずれか1項に記載のモデル装置。
  13. 歪特性に影響を与える内部状態が変化する増幅器をモデル化した演算方法であって、
    互いに異なる前記内部状態における前記増幅器をモデル化した複数の演算モデルを、変化する前記内部状態に応じた合成比率で、合成器が合成する工程
    を備え
    前記複数の演算モデルのそれぞれは、前記増幅器における、第1応答時間を有する第1メモリ効果を含み、
    前記内部状態は、前記増幅器における、前記第1応答時間よりも長い第2応答時間を有する第2メモリ効果である1つの現象の発生状態であり、
    前記合成比率は、前記1つの現象の発生状態を表現した値である演算方法。
  14. 歪特性に影響を与える内部状態が変化する増幅器をモデル化した演算のためのコンピュータプログラムであって、
    互いに異なる前記内部状態における前記増幅器をモデル化した複数の演算モデルを、変化する前記内部状態に応じた合成比率で合成する工程
    をコンピュータに実行させるためのコンピュータプログラム。
    ここで、
    前記複数の演算モデルのそれぞれは、前記増幅器における、第1応答時間を有する第1メモリ効果を含み、
    前記内部状態は、前記増幅器における、前記第1応答時間よりも長い第2応答時間を有する第2メモリ効果である1つの現象の発生状態であり、
    前記合成比率は、前記1つの現象の発生状態を表現した値である。
JP2020061018A 2020-03-30 2020-03-30 モデル装置、演算方法、及びコンピュータプログラム Active JP7389953B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020061018A JP7389953B2 (ja) 2020-03-30 2020-03-30 モデル装置、演算方法、及びコンピュータプログラム
US17/201,875 US20210303756A1 (en) 2020-03-30 2021-03-15 Modeling device, calculation method, and non-transitory computer-readable storage medium
CN202110319584.9A CN113472301A (zh) 2020-03-30 2021-03-25 建模设备、计算方法和非暂时性计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020061018A JP7389953B2 (ja) 2020-03-30 2020-03-30 モデル装置、演算方法、及びコンピュータプログラム

Publications (2)

Publication Number Publication Date
JP2021163992A JP2021163992A (ja) 2021-10-11
JP7389953B2 true JP7389953B2 (ja) 2023-12-01

Family

ID=77854575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020061018A Active JP7389953B2 (ja) 2020-03-30 2020-03-30 モデル装置、演算方法、及びコンピュータプログラム

Country Status (3)

Country Link
US (1) US20210303756A1 (ja)
JP (1) JP7389953B2 (ja)
CN (1) CN113472301A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004032609A (ja) 2002-06-28 2004-01-29 Nec Corp 非線形歪み補償回路
JP2010074723A (ja) 2008-09-22 2010-04-02 Japan Radio Co Ltd プリディストータ
JP2015023507A (ja) 2013-07-22 2015-02-02 パナソニック株式会社 歪み補償装置
JP2020504926A (ja) 2016-11-17 2020-02-13 ザイリンクス インコーポレイテッドXilinx Incorporated 電力増幅器のプリディストーションの方法および回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356146B1 (en) * 1999-07-13 2002-03-12 Pmc-Sierra, Inc. Amplifier measurement and modeling processes for use in generating predistortion parameters
EP3252949B1 (en) * 2016-06-01 2020-03-18 Intel IP Corporation Methods and devices for predistortion of signals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004032609A (ja) 2002-06-28 2004-01-29 Nec Corp 非線形歪み補償回路
JP2010074723A (ja) 2008-09-22 2010-04-02 Japan Radio Co Ltd プリディストータ
JP2015023507A (ja) 2013-07-22 2015-02-02 パナソニック株式会社 歪み補償装置
JP2020504926A (ja) 2016-11-17 2020-02-13 ザイリンクス インコーポレイテッドXilinx Incorporated 電力増幅器のプリディストーションの方法および回路

Also Published As

Publication number Publication date
US20210303756A1 (en) 2021-09-30
JP2021163992A (ja) 2021-10-11
CN113472301A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
US10523159B2 (en) Digital compensator for a non-linear system
JP5236661B2 (ja) 多チャンネル広帯域通信システムにおけるベースバンドプリディストーション線形化の方法及びシステム
EP2858321B1 (en) Pre-distortion correction method, pre-distortion correction device, transmitter and base station
EP2641324B1 (en) Joint process estimator with variable tap delay line for use in power amplifier digital predistortion
JP5402817B2 (ja) 電力増幅器のメモリ効果キャンセラ、無線送信機
KR20140040270A (ko) 비선형 증폭기를 위한 신호 전치왜곡
CN103299542A (zh) 用于数字预失真器的正交基函数集
TW200901618A (en) Linearization of RF power amplifiers using an adaptive subband predistorter
WO2018159021A1 (ja) 歪補償装置及び歪補償方法
WO2003017466A2 (en) An adaptive pre-distortion method and apparatus for digital rf transmitters
EP2254239A1 (en) Predistorter, predistortion method, and predistortion system
CN105264769B (zh) 失真补偿装置和无线通信装置
KR100546245B1 (ko) 프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그장치를 포함하는 무선 통신 시스템
JP7389953B2 (ja) モデル装置、演算方法、及びコンピュータプログラム
JP7393741B2 (ja) 歪補償装置、歪補償方法、コンピュータプログラム、及び通信装置
JP2004165900A (ja) 通信装置
JP2010130666A (ja) プリディストータ
CN103187932B (zh) 功率放大器及其预失真器
JP5418296B2 (ja) メモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置
JP5115976B2 (ja) プリディストータ
US9584165B2 (en) High frequency amplifier and method of compensating for distortion
JP2015119241A (ja) 高周波増幅装置及び歪補償方法
JP2015220739A (ja) 歪補償装置及び歪補償方法
JP2016167763A (ja) 歪補償装置及び歪補償方法
JP5221260B2 (ja) プリディストータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231101

R150 Certificate of patent or registration of utility model

Ref document number: 7389953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150