JP5418296B2 - メモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置 - Google Patents
メモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置 Download PDFInfo
- Publication number
- JP5418296B2 JP5418296B2 JP2010040744A JP2010040744A JP5418296B2 JP 5418296 B2 JP5418296 B2 JP 5418296B2 JP 2010040744 A JP2010040744 A JP 2010040744A JP 2010040744 A JP2010040744 A JP 2010040744A JP 5418296 B2 JP5418296 B2 JP 5418296B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- memory effect
- input
- output
- nonlinear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Description
図1は、実施の形態1に係るメモリ効果評価方法を示すフロー図である。本実施の形態に係るメモリ効果評価方法においては、周波数が異なる2つの信号が増幅器に入力され、増幅器において発生する相互変調歪み(Inter Modulation Distortion:以下、「IMD」ともいう)が測定される。そして、本実施の形態に係るメモリ効果評価方法においては、測定結果を用いてメモリ効果を考慮した歪み発生モデルの係数が算出される。
(出力)=(メモリレス非線形歪み)×(入力)+(メモリ非線形歪み)×(入力)
(出力)=(基本波)+(3次IMD)×(入力)+(5次IMD)×(入力)
図2は、実施の形態2に係るメモリ効果評価装置100の構成を示すブロック図である。図2に示すメモリ効果評価装置100は、増幅器10のメモリ効果を評価し、メモリ効果を考慮した増幅器10の入出力の関係を示すメモリ効果評価関数を出力する。具体的には、メモリ効果評価装置100は、IMD測定部110、Sパラメータ測定部120、IMD補正部130、メモリレス非線形係数算出部140及びメモリ非線形特性算出部150を有している。
110 IMD測定部
120 Sパラメータ測定部
130 IMD補正部
140 メモリレス非線形係数算出部
150 メモリ非線形特性算出部
Claims (7)
- コンピュータによって実行されるメモリ効果評価プログラムであって、前記コンピュータに、
メモリ効果を有するデバイスに差周波数が0の2信号を入力した場合の出力に含まれる第1相互変調歪みと、前記デバイスに差周波数が0以外の2信号を入力した場合の出力に含まれる第2相互変調歪みとを取得する取得ステップと、
前記デバイスの入力と、当該入力にメモリ効果とは無関係な第1非線形歪み及びメモリ効果に起因する第2非線形歪みが付加された出力との関係を表現する演算式を用いて、前記取得ステップにて取得された第1相互変調歪みから前記第1非線形歪みを示す係数を算出する第1算出ステップと、
前記第1算出ステップにて算出された係数及び前記演算式を用いて、前記取得ステップにて取得された第2相互変調歪みから前記第2非線形歪みに対応する特性値を算出する第2算出ステップと、
を実行させることを特徴とするメモリ効果評価プログラム。 - 前記取得ステップは、
前記デバイスの出力波形を測定する出力測定ステップと、
前記出力測定ステップにて測定されて得られた出力波形から振幅及び位相によって表現される前記第1相互変調歪み及び前記第2相互変調歪みを導出する導出ステップと、
前記導出ステップにて導出された前記第1相互変調歪み及び前記第2相互変調歪みの位相を補正する補正ステップと、
を含むことを特徴とする請求項1記載のメモリ効果評価プログラム。 - 前記補正ステップは、
前記デバイスのSパラメータを測定するSパラメータ測定ステップを含み、
前記Sパラメータ測定ステップにて測定されたSパラメータに基づいて前記第1相互変調歪み及び前記第2相互変調歪みの位相を補正することを特徴とする請求項2記載のメモリ効果評価プログラム。 - 前記補正ステップは、
前記Sパラメータから前記デバイスにおける絶対遅延時間を算出し、算出された絶対遅延時間から基準位相を求め、求められた基準位相によって前記第1相互変調歪み及び前記第2相互変調歪みの位相を補正することを特徴とする請求項3記載のメモリ効果評価プログラム。 - 前記第1算出ステップは、
前記デバイスの入力と、当該入力に前記デバイスにおける奇数次歪みが前記第1非線形歪みとして付加され、かつ、前記デバイスにおける偶数次歪みによって生じる歪みが前記第2非線形歪みとして付加された出力との関係を表現する演算式を用いて、前記第1非線形歪みを示す係数を算出することを特徴とする請求項1記載のメモリ効果評価プログラム。 - メモリ効果を有するデバイスに差周波数が0の2信号を入力した場合の出力に含まれる第1相互変調歪みと、前記デバイスに差周波数が0以外の2信号を入力した場合の出力に含まれる第2相互変調歪みとを取得する取得ステップと、
前記デバイスの入力と、当該入力にメモリ効果とは無関係な第1非線形歪み及びメモリ効果に起因する第2非線形歪みが付加された出力との関係を表現する演算式を用いて、前記取得ステップにて取得された第1相互変調歪みから前記第1非線形歪みを示す係数を算出する第1算出ステップと、
前記第1算出ステップにて算出された係数及び前記演算式を用いて、前記取得ステップにて取得された第2相互変調歪みから前記第2非線形歪みに対応する特性値を算出する第2算出ステップと、
を有することを特徴とするメモリ効果評価方法。 - メモリ効果を有するデバイスに差周波数が0の2信号を入力した場合の出力に含まれる第1相互変調歪みと、前記デバイスに差周波数が0以外の2信号を入力した場合の出力に含まれる第2相互変調歪みとを取得する取得部と、
前記デバイスの入力と、当該入力にメモリ効果とは無関係な第1非線形歪み及びメモリ効果に起因する第2非線形歪みが付加された出力との関係を表現する演算式を用いて、前記取得部によって取得された第1相互変調歪みから前記第1非線形歪みを示す係数を算出する第1算出部と、
前記第1算出部によって算出された係数及び前記演算式を用いて、前記取得部によって取得された第2相互変調歪みから前記第2非線形歪みに対応する特性値を算出する第2算出部と、
を有することを特徴とするメモリ効果評価装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040744A JP5418296B2 (ja) | 2010-02-25 | 2010-02-25 | メモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040744A JP5418296B2 (ja) | 2010-02-25 | 2010-02-25 | メモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011176751A JP2011176751A (ja) | 2011-09-08 |
JP5418296B2 true JP5418296B2 (ja) | 2014-02-19 |
Family
ID=44689164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010040744A Expired - Fee Related JP5418296B2 (ja) | 2010-02-25 | 2010-02-25 | メモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5418296B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8914271B2 (en) * | 2011-11-30 | 2014-12-16 | Keysight Technologies, Inc. | Method for predistorting signals for non-linear components in the presence of long term memory effects |
JP6577615B2 (ja) | 2018-03-02 | 2019-09-18 | 日本電信電話株式会社 | 電力増幅器の調整方法および調整システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004320329A (ja) * | 2003-04-15 | 2004-11-11 | Nec Corp | デジタルフィードバック方式の歪み補償回路 |
JP2008294518A (ja) * | 2007-05-22 | 2008-12-04 | Hitachi Kokusai Electric Inc | 送信装置 |
CN101911477B (zh) * | 2008-01-15 | 2013-10-23 | 三菱电机株式会社 | 前置补偿器 |
JP4918572B2 (ja) * | 2009-07-02 | 2012-04-18 | 株式会社日立国際電気 | プリディストーション方式歪補償機能付き増幅器 |
-
2010
- 2010-02-25 JP JP2010040744A patent/JP5418296B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011176751A (ja) | 2011-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10862517B2 (en) | Digital compensator | |
US9214969B2 (en) | Scalable digital predistortion system | |
JP2011176689A (ja) | 算出装置、歪み補正装置、増幅装置および算出方法 | |
JP6007744B2 (ja) | 歪補償装置、送信装置、歪補償方法及び伝達関数算出方法 | |
JP6010422B2 (ja) | 長期記憶効果の存在下で非線形成分について信号をプリディストーションする方法、システム、コンピュータ可読媒体 | |
US20160261241A1 (en) | Behavioral model and predistorter for modeling and reducing nonlinear effects in power amplifiers | |
Schoukens et al. | Obtaining the preinverse of a power amplifier using iterative learning control | |
JP2014011653A (ja) | 歪補償装置および歪補償方法 | |
Wang et al. | Optimal sizing of generalized memory polynomial model structure based on hill-climbing heuristic | |
JP2008294518A (ja) | 送信装置 | |
JP5418296B2 (ja) | メモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置 | |
JP5509455B2 (ja) | 歪補償装置 | |
JP5160344B2 (ja) | プリディストータ | |
KR101195977B1 (ko) | 전력 증폭기의 행동 모델링 장치 및 방법 | |
EP2164172A1 (en) | Apparatus and method of compensating distortion | |
JP6064374B2 (ja) | 歪補償装置、および、歪補償方法 | |
US20060083330A1 (en) | Distortion compensation table creation method and distortion compensation method | |
US20200412305A1 (en) | Method and arrangement for compensating memory effects in power amplifier | |
Jeckeln et al. | Method for modeling amplitude and bandwidth dependent distortion in nonlinear RF devices | |
JP6021658B2 (ja) | 歪補償回路 | |
McBeath et al. | Digital memory-based predistortion | |
Remley | Practical applications of nonlinear measurements | |
KR20100072724A (ko) | 전력 증폭기의 비선형 특성을 보상하기 위한 전치 왜곡 장치 및 방법 | |
Wisell | Measurement techniques for characterization of power amplifiers | |
Hoflehner et al. | On the impact of timing mismatch and memory length on digital predistortion systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131104 |
|
LAPS | Cancellation because of no payment of annual fees |