JP6064374B2 - 歪補償装置、および、歪補償方法 - Google Patents
歪補償装置、および、歪補償方法 Download PDFInfo
- Publication number
- JP6064374B2 JP6064374B2 JP2012123723A JP2012123723A JP6064374B2 JP 6064374 B2 JP6064374 B2 JP 6064374B2 JP 2012123723 A JP2012123723 A JP 2012123723A JP 2012123723 A JP2012123723 A JP 2012123723A JP 6064374 B2 JP6064374 B2 JP 6064374B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- residual
- distortion compensation
- signal
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/321—Use of a microprocessor in an amplifier circuit or its control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3224—Predistortion being done for compensating memory effects
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
本発明は、歪補償装置、および、歪補償方法に関する。
近年、無線通信の高速化に伴い、送信信号の広帯域化および高ダイナミックレンジ化が進んでいる。このような状況下で、信号品質の劣化を最小限に抑えるために、電力増幅器に高い線形性が求められる。また、装置の小型化、運用コストの削減および環境問題等の観点から、高い電力変換効率で動作する電力増幅器のニーズが高まっている。
線形性と電力変換効率とは、一般的な電力増幅器ではトレードオフの関係にある。線形性と電力変換効率とを両立させるためには、電力変換効率の高い非線形領域で電力増幅器を動作させ、その際に発生する非線形歪を除去する歪補償を使用して線形性を維持する事が行われている。
電力増幅器の出力信号が歪むと、出力信号の近傍の周波数帯域（Lower周波数およびUpper周波数）に残留歪が発生する。増幅器の出力信号は、ＡＣＰＲ（Adjacent Channel Power Ratio）やＳＥＭ（Spectrum Emission Mask）等の規格を満足することが求められる。これらの規格は、スプリアス規格とも呼ばれる。即ち、残留歪はスプリアス規格を満足することを求められる。
歪補償方式の１つとして、プリディストーション方式がある。プリディストーション方式は、電力増幅器の入力信号に対して増幅器の歪特性とは逆の特性を予め付加しておくことにより、電力増幅器で生じる歪みを低減させる方式である。
高効率で動作する電力増幅器は、メモリ効果という現象が発生することが知られている。メモリ効果は、ある時刻の入力に対する出力が過去の時刻の入力の影響を受ける現象である。メモリ効果による歪を抑圧するために、現時刻の入力だけでなく、過去の時刻の入力をも用いて、プリディストーション信号を生成するプリディストーション方式の歪補償がある。
過去の時刻の入力を用いるプリディストーション方式の歪補償では、残留する歪の周波数アンバランスが発生することがある。この残留する歪（残留歪）の周波数アンバランスを抑制することが求められる。また、出力信号の周波数帯域の下側の周波数帯域と、上側の周波数帯域とで、異なる基準で残留歪が制限されることがある。
本件開示の技術は、歪補償における残留歪を制御する歪補償装置を提供することを課題とする。
開示の技術は、上記課題を解決するために、以下の手段を採用する。
即ち、第１の態様は、
入力信号を増幅して、出力信号として出力する増幅部を備え、前記増幅により前記出力信号に生じる残留歪を補償する歪補償処理を実行する歪補償装置において、
前記入力信号、前記入力信号に異なる遅延量が与えられた複数の遅延信号、及び、前記出力信号に基づいて生成された歪補償係数を使用して、前記入力信号に対して歪補償処理を行い、該歪補償処理を行った前記入力信号を前記増幅部に出力するプリディストーション部と、
前記出力信号の残量歪に基づいて、前記プリディストーション部による歪補償処理に使用される遅延量を算出する残留歪解析部と、を備え、
前記プリディストーション部は、前記残留歪解析部が算出した前記遅延量と前記遅延量によって特定される前記歪補償係数とを使用して、歪補償処理とする。
入力信号を増幅して、出力信号として出力する増幅部を備え、前記増幅により前記出力信号に生じる残留歪を補償する歪補償処理を実行する歪補償装置において、
前記入力信号、前記入力信号に異なる遅延量が与えられた複数の遅延信号、及び、前記出力信号に基づいて生成された歪補償係数を使用して、前記入力信号に対して歪補償処理を行い、該歪補償処理を行った前記入力信号を前記増幅部に出力するプリディストーション部と、
前記出力信号の残量歪に基づいて、前記プリディストーション部による歪補償処理に使用される遅延量を算出する残留歪解析部と、を備え、
前記プリディストーション部は、前記残留歪解析部が算出した前記遅延量と前記遅延量によって特定される前記歪補償係数とを使用して、歪補償処理とする。
開示の態様は、プログラムが情報処理装置によって実行されることによって実現されてもよい。即ち、開示の構成は、上記した態様における各手段が実行する処理を、情報処理装置に対して実行させるためのプログラム、或いは当該プログラムを記録したコンピュータ読み取り可能な記録媒体として特定することができる。また、開示の構成は、上記した各手段が実行する処理を情報処理装置が実行する方法をもって特定されてもよい。
開示の技術によれば、歪補償における残留歪を制御する歪補償装置を提供することができる。
以下、図面を参照して実施形態について説明する。実施形態の構成は例示であり、開示の構成は、開示の実施形態の具体的構成に限定されない。開示の構成の実施にあたって、実施形態に応じた具体的構成が適宜採用されてもよい。各実施形態は、可能な限り組み合わせて実施され得る。
〔実施形態１〕
（構成例）
図１は、実施形態１の歪補償装置１００の構成例を示す図である。歪補償装置１００は、歪補償部１１０、Ｄ／Ａ変換器１２２、ＱＭＯＤ１２４、発振器１２６、増幅器１２８、カップラ１３０、ＱＤＥＭ１４２、発振器１４４、Ａ／Ｄ変換器１４６を含む。歪補償部１１０は、ＤＰＤ（Digital Predistortion）１１２、歪補償係数更新部１１４、残留
歪解析部１１６を含む。
（構成例）
図１は、実施形態１の歪補償装置１００の構成例を示す図である。歪補償装置１００は、歪補償部１１０、Ｄ／Ａ変換器１２２、ＱＭＯＤ１２４、発振器１２６、増幅器１２８、カップラ１３０、ＱＤＥＭ１４２、発振器１４４、Ａ／Ｄ変換器１４６を含む。歪補償部１１０は、ＤＰＤ（Digital Predistortion）１１２、歪補償係数更新部１１４、残留
歪解析部１１６を含む。
歪補償装置１００には、Ｉ（In-phase）信号及びＱ（Quadrature）信号等の入力信号（送信データ）が供給される。入力信号はディジタル信号である。歪補償装置１００は、入力信号をアナログ信号に変換し、所定の増幅率で増幅して出力する。歪補償装置１００から出力される出力信号は、アナログ信号である。歪補償装置１００では、出力信号の歪を抑制するために歪補償処理が行われる。
ＤＰＤ１１２は、歪補償係数更新部１１４から出力される歪補償係数と、残留歪解析部１１６から出力される情報とに基づいて、入力信号に対し、歪補償処理（プリディストーション信号の生成）を行う。
歪補償係数更新部１１４は、入力信号と、当該入力信号に対応するプリディストーション信号と、当該入力信号及び当該プリディストーション信号に対応する出力信号とを用いて、歪補償係数を算出する。
残留歪解析部１１６は、送信信号の近傍の周波数帯域における残留歪を算出する。残留歪解析部１１６は、残留歪に基づいて、プリディストーションにおける遅延量を算出する。残留歪解析部１１６が決定した情報は、ＤＰＤ１１２に通知される。
Ｄ／Ａ（Digital to Analog）変換器１２２は、歪補償部１１０からプリディストーシ
ョン信号を受信する。受信した信号を、ディジタル信号からアナログ信号に変換する。
ョン信号を受信する。受信した信号を、ディジタル信号からアナログ信号に変換する。
ＱＭＯＤ（Quadrature Modulation）１２４は、Ｄ／Ａ変換器１２２が出力するアナロ
グ信号を、発振器１２６の発振周波数を使用して直交変調する。
グ信号を、発振器１２６の発振周波数を使用して直交変調する。
発振器１２６は、キャリア周波数を発振する。発振器１２６が発信したキャリア周波数の信号は、ＱＭＯＤ１２４に出力される。発振器１２６は、発振器１４４と一体化してもよい。
増幅器１２８は、ＱＭＯＤ１２４が出力した信号を受信する。増幅器１２８は、受信した信号を増幅し、出力信号（送信信号）を生成する。
カップラ１３０は、増幅器１２８が出力した送信信号の一部を取り出し、ＱＤＥＭ１４２に出力する。カップラ１３０によって取り出されなかった送信信号は、図示しないアンテナ等に出力され、当該アンテナ等から他の装置に送信される。
ＱＤＥＭ（Quadrature Demodulation）１４２は、カップラ１３０によって取り出され
た信号を、受信する。ＱＤＥＭ１４２は、受信した信号を、発振器１４４の発振周波数を使用して直交復調する。
た信号を、受信する。ＱＤＥＭ１４２は、受信した信号を、発振器１４４の発振周波数を使用して直交復調する。
発振器１４４は、キャリア周波数を発振する。発振器１４４が発信したキャリア周波数の信号は、ＱＤＥＭ１４２に出力される。発振器１４４は、発振器１２６と一体化してもよい。
Ａ／Ｄ（Analog to Digital）変換器１４６は、ＱＤＥＭ１４２から直交復調された信
号を受信する。Ａ／Ｄ変換器１４６は、受信した信号を、アナログ信号からディジタル信号に変換する。Ａ／Ｄ変換器１４６で変換された信号は、歪補償部１１０に出力される。
号を受信する。Ａ／Ｄ変換器１４６は、受信した信号を、アナログ信号からディジタル信号に変換する。Ａ／Ｄ変換器１４６で変換された信号は、歪補償部１１０に出力される。
（ハードウェア構成例）
図２は、実施形態１の歪補償装置のハードウェア構成例を示す図である。歪補償装置１０００は、入力されたディジタル信号をキャリア周波数に直交変換し、増幅し、出力する。歪補償装置１０００は、プロセッサ１００２、記憶装置１００４、ＤＡＣ（Digital to
Analog Converter）１１０２、ＱＭＯＤ１１０４、発振器１１０６、増幅器１１０８を
含む。歪補償装置１０００は、さらに、カップラ１１１０、アンテナ１１１２、ＱＤＥＭ１２０２、発振器１２０４、ＡＤＣ（Analog to Digital Converter）１２０６を含む。
歪補償装置１００は、例えば、歪補償装置１０００のようなハードウェア構成によって実現される。
図２は、実施形態１の歪補償装置のハードウェア構成例を示す図である。歪補償装置１０００は、入力されたディジタル信号をキャリア周波数に直交変換し、増幅し、出力する。歪補償装置１０００は、プロセッサ１００２、記憶装置１００４、ＤＡＣ（Digital to
Analog Converter）１１０２、ＱＭＯＤ１１０４、発振器１１０６、増幅器１１０８を
含む。歪補償装置１０００は、さらに、カップラ１１１０、アンテナ１１１２、ＱＤＥＭ１２０２、発振器１２０４、ＡＤＣ（Analog to Digital Converter）１２０６を含む。
歪補償装置１００は、例えば、歪補償装置１０００のようなハードウェア構成によって実現される。
プロセッサ１００２は、例えば、Central Processing Unit（ＣＰＵ）やDigital Signal Processor（ＤＳＰ）である。プロセッサ１００２は、歪補償装置１０００の全体を制
御する。プロセッサ１００２として、特定用途向け集積回路（ＡＳＩＣ: Application Specific Integrated Circuit）、ＦＰＧＡ（Field-Programmable Gate Array）、ＬＳＩ（Large Scale Integration）等が使用されてもよい。
御する。プロセッサ１００２として、特定用途向け集積回路（ＡＳＩＣ: Application Specific Integrated Circuit）、ＦＰＧＡ（Field-Programmable Gate Array）、ＬＳＩ（Large Scale Integration）等が使用されてもよい。
記憶装置１００４は、例えば、Random Access Memory（ＲＡＭ）やRead Only Memory（ＲＯＭ）である。また、記憶装置１００４は、例えば、Erasable Programmable Read Only Memory（ＥＰＲＯＭ）、ハードディスクドライブ（ＨＤＤ：Hard Disk Drive）である
。また、二次記憶装置は、リムーバブルメディア、即ち可搬記録媒体を含むことができる。リムーバブルメディアは、例えば、Universal Serial Bus（ＵＳＢ）メモリ、あるいは、Compact Disk（ＣＤ）やDigital Versatile Disk（ＤＶＤ）のようなディスク記録媒体である。記憶装置１００４には、入力信号、出力信号、歪補償係数、遅延量等が格納されうる。
。また、二次記憶装置は、リムーバブルメディア、即ち可搬記録媒体を含むことができる。リムーバブルメディアは、例えば、Universal Serial Bus（ＵＳＢ）メモリ、あるいは、Compact Disk（ＣＤ）やDigital Versatile Disk（ＤＶＤ）のようなディスク記録媒体である。記憶装置１００４には、入力信号、出力信号、歪補償係数、遅延量等が格納されうる。
歪補償装置１０００は、プロセッサ１００２が記憶装置１００４に記憶されるプログラムを実行することによって、歪補償部１１０等の機能を実現する。
ＤＡＣ１１０２は、プロセッサ１００２から出力されるディジタル信号を、アナログ信号に変換する。ＤＡＣ１１０２は、Ｄ／Ａ変換器１２２の機能を実現する。
ＱＭＯＤ１１０４は、ＱＭＯＤ１２４の機能を実現する。発振器１１０６は、発振器１２６の機能を実現する。
増幅器１１０８は、ＱＭＯＤ１１０４が出力するアナログ信号を、増幅する。増幅器１１０８は、増幅器１２８の機能を有する。増幅器１１０８として、様々な増幅器が使用されうる。
カップラ１１１０は、増幅器１１０８の出力信号の一部を抽出する。抽出された出力信号は、ＱＤＥＭ１２０２に入力される。カップラ１１１０は、カップラ１３０としての機能を実現する。
アンテナ１１１２は、合成器１０１２で合成された信号を、他の装置に向けて送信する。
ＱＤＥＭ１２０２は、ＱＭＯＤ１４２の機能を有する。発振器１２０４は、発振器１４４の機能を実現する。
ＡＤＣ１２０６は、ＱＤＥＭ１２０２から出力されるアナログ信号を、ディジタル信号に変換する。ＡＤＣ１１０２は、Ａ／Ｄ変換器１４６の機能を実現する。
歪補償部１１０で使用されるデータ、情報、係数、入力信号、出力信号等は、記憶装置１００４に格納される。入力信号、出力信号には、過去の入力信号、過去の出力信号が含まれ得る。
一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。
（動作例）
〈級数方式ディジタルディストーション〉
ここで、級数方式ディジタルディストーションについて説明する。電力増幅器により、送信信号を増幅する場合、バックオフを抑えるほど電力効率が高くなる。しかし、電力効率を高めるのに合わせて、非線形歪が生じ、送信スプリアス特性（ＳＥＭ）やＡＣＰＲの基準を満たさなくなることがある。そこで、歪補償の１つの方法として、ディジタルプリディストーション（ＤＰＤ）技術がある。ＤＰＤ技術は、電力増幅器で生じる非線形歪の逆特性に相当する信号を予め入力信号とすることで歪を相殺し補償する方法である。
〈級数方式ディジタルディストーション〉
ここで、級数方式ディジタルディストーションについて説明する。電力増幅器により、送信信号を増幅する場合、バックオフを抑えるほど電力効率が高くなる。しかし、電力効率を高めるのに合わせて、非線形歪が生じ、送信スプリアス特性（ＳＥＭ）やＡＣＰＲの基準を満たさなくなることがある。そこで、歪補償の１つの方法として、ディジタルプリディストーション（ＤＰＤ）技術がある。ＤＰＤ技術は、電力増幅器で生じる非線形歪の逆特性に相当する信号を予め入力信号とすることで歪を相殺し補償する方法である。
電力増幅器の非線形歪には種類がある。例えば、電力増幅器の現在の入力信号に対して出力が一意に決まるＡＭ／ＡＭ特性とＡＭ／ＰＭ特性を持った歪や、過去の送信信号の影響を受けるメモリ効果と呼ばれるものによって影響を受ける歪などがある。
メモリ効果を有する電力増幅器の非線形歪のモデル技法としては、ボルテラ（Volterra）級数、General Polynomial級数、Memory Polynomial級数などの級数式が提案されてい
る。本実施形態に用いられる級数としてこれらの級数に基づく級数が使用されてもよい。
る。本実施形態に用いられる級数としてこれらの級数に基づく級数が使用されてもよい。
次の式は、General Polynomial級数展開式による電力増幅器の非線形歪を補償した送信信号（プリディストーション信号）を得る式の例である。
の影響の深さによって決まる遅延量を表す。Ｄｅｌａｙは、この級数で扱う最大遅延量である。Ｎは、この級数で扱う最大次数である。最大遅延量は、増幅器の特性などからあらかじめ求められ得る。ｈは、歪補償係数更新部１１４において算出される。
ｔは、時間の変数である。時刻tの単位は、例えば、サンプル時間間隔である。変数ｉ
、ｊの代わりに、それぞれ、Δｔ×ｉ、Δｔ×ｊが使用されて、Δｔがサンプル時間間隔であるとしてもよい。時間ｔの単位として、他のものが使用されてもよい。他の式で使用されるｔ、ｉ、ｊについても同様である。
、ｊの代わりに、それぞれ、Δｔ×ｉ、Δｔ×ｊが使用されて、Δｔがサンプル時間間隔であるとしてもよい。時間ｔの単位として、他のものが使用されてもよい。他の式で使用されるｔ、ｉ、ｊについても同様である。
〈歪補償装置の動作例〉
図３は、歪補償装置１００の動作フローの例を示す図である。
図３は、歪補償装置１００の動作フローの例を示す図である。
歪補償装置１００の歪補償部１１０は、送信信号（入力信号）を受信する（Ｓ１０１）。受信した信号は、ＤＰＤ１１２、歪補償係数更新部１１４に入力される。
ＤＰＤ１１２は、入力信号に対し、歪補償処理を行う（Ｓ１０２）。現在の入力信号及び過去の入力信号と、歪補償係数と、残留歪解析部１１６からの情報に基づいて、プリディストーション信号を算出する。ＤＰＤ１１２には、Ｉ（In-phase）信号及びＱ（Quadrature）信号等の入力信号（送信データ）が供給される。ＤＰＤ１１２には、極座標表示（ｒ，θ）による信号が供給されてもよい。
ＤＰＤ１１２において、プリディストーション信号は、次の式に基づいて算出される。
れた遅延量ｉ0及びｊ0を使用し続ける。
Ｄ／Ａ変換器１２２は、ＤＰＤ１１２が出力した信号（プリディストーション信号）を、ディジタル信号からアナログ信号に変換する（Ｓ１０３）。
ＱＭＯＤ１２４は、Ｄ／Ａ変換器１２２が出力するアナログ信号を、発振器１２６の発振周波数を使用して直交変調する（Ｓ１０４）。
増幅器１２８は、ＱＭＯＤ１２４が直交変調した信号を増幅する（Ｓ１０５）。出力信号の一部は、カップラ１３０により取り出され、ＱＤＥＭ１４２に出力される。ＱＤＥＭ１４２は、受信した信号を、発振器１４４の発振周波数を使用して直交復調する。Ａ／Ｄ変換器１４６は、ＱＤＥＭ１４２から受信した信号を、アナログ信号からディジタル信号に変換する。Ａ／Ｄ変換器１４６で変換されたディジタル信号は、歪補償部１１０の歪補償係数更新部１１４及び残留歪解析部１１６に出力される。
歪補償係数更新部１１４は、入力信号と、遅延信号と、当該入力信号に対応するプリディストーション信号と、当該入力信号及び当該プリディストーション信号に対応する出力信号とを用いて、歪補償係数を算出する（Ｓ１０６）。歪補償係数の算出方法として、例えば、ＬＭＳ（Least Mean Square最小二乗法）アルゴリズムによるもの、指数重み付き
ＲＬＳ（Recursive Least Mean）アルゴリズムによるもの等が採用され得る。歪補償係数の算出方法として採用されるアルゴリズムは、これらに限定されるものではない。歪補償係数の更新は、例えば、所定時間毎に行われる。増幅器１２８の特性は、経年変化、動作温度、環境温度、入力信号等によって、変化し得る。よって、歪補償係数の更新を所定時間毎に行うことで、増幅器１２８の特性の変化に歪補償係数が追随するようにできる。歪補償係数の更新（算出）は、この動作フローから独立して、個別に実行されてもよい。
ＲＬＳ（Recursive Least Mean）アルゴリズムによるもの等が採用され得る。歪補償係数の算出方法として採用されるアルゴリズムは、これらに限定されるものではない。歪補償係数の更新は、例えば、所定時間毎に行われる。増幅器１２８の特性は、経年変化、動作温度、環境温度、入力信号等によって、変化し得る。よって、歪補償係数の更新を所定時間毎に行うことで、増幅器１２８の特性の変化に歪補償係数が追随するようにできる。歪補償係数の更新（算出）は、この動作フローから独立して、個別に実行されてもよい。
残留歪解析部１１６は、送信信号の近傍の周波数帯域における残留歪を算出する。残留歪解析部１１６は、残留歪、スプリアス規格等に基づいて、プリディストーションにおける遅延量を算出する（Ｓ１０７）。残留歪解析部１１６における遅延量の算出については、後に詳述する。算出された遅延量は、ＤＰＤ１１２に出力される。
また、増幅器１２８によって増幅された出力信号は、歪補償装置１００の出力信号として、出力される（Ｓ１０８）。出力信号は、例えば、アンテナ等を介して他の装置に送信される。
動作フローにおけるステップは、記載された順序に沿って時系列的に行われてもよいし、記載された順序に沿って時系列的に処理されなくてもよい。即ち、動作フローにおけるステップは、並列的または個別に実行されてもよい。他の動作フローにおいても同様である。
〈残留歪解析部における遅延量の算出の動作例１〉
図４及び図５は、残留歪解析部１１６における遅延量の算出の動作フローの例を示す図である。図４の「Ａ」、「Ｂ」は、それぞれ、図５の「Ａ」、「Ｂ」と接続する。
図４及び図５は、残留歪解析部１１６における遅延量の算出の動作フローの例を示す図である。図４の「Ａ」、「Ｂ」は、それぞれ、図５の「Ａ」、「Ｂ」と接続する。
残留歪解析部１１６は、Ａ／Ｄ変換器１４６から、出力信号であるディジタル信号を受信する（Ｓ２０１）。残留歪解析部１１６は、受信した出力信号をＦＦＴ変換する（Ｓ２０２）。
残留歪解析部１１６は、ＦＦＴ変換した信号の残留歪を算出する（Ｓ２０３）。残留歪は、出力信号の近傍の周波数帯域の不要信号成分である。出力信号の周波数帯域の下に位置する所定の周波数帯域をLower周波数という。出力信号の周波数帯域の上に位置する所
定の周波数帯域をUpper周波数という。Lower周波数における残留歪は、例えば、Lower周
波数の周波数帯域における信号の電力の平均とする。このとき、Upper周波数における残
留歪は、Upper周波数の周波数帯域における信号の電力の平均とする。また、Lower周波数における残留歪は、例えば、Lower周波数の周波数帯域における信号の電力の最大値とし
てもよい。このとき、Upper周波数における残留歪は、Upper周波数の周波数帯域における信号の電力の最大値とする。採用されるスプリアス規格に合わせて、残量歪の定義が変更されてもよい。ここでは、Lower周波数における残留歪をＬ、Upper周波数における残留歪をＵとする。また、Lower周波数におけるスプリアス規格の値をＭL、Upper周波数におけ
るスプリアス規格の値をＭUとする。スプリアス規格を満たすには、スプリアス規格の値
を下回ることが求められる。また、Lower周波数とUpper周波数とで、バランスよくスプリアス規格の値を下回ることが求められる。即ち、ＭL−ＬとＭU−Ｕとが等しくなるようにすることが求められる。ＭLとＭUとは、異なる値であってもよいし、同じ値であってもよい。スプリアス規格の値以外の値（基準値）が、Lower周波数の残留歪の上限値及びUpper周波数の残留歪の上限値（ＭL及びＭU）として、採用されてもよい。
定の周波数帯域をUpper周波数という。Lower周波数における残留歪は、例えば、Lower周
波数の周波数帯域における信号の電力の平均とする。このとき、Upper周波数における残
留歪は、Upper周波数の周波数帯域における信号の電力の平均とする。また、Lower周波数における残留歪は、例えば、Lower周波数の周波数帯域における信号の電力の最大値とし
てもよい。このとき、Upper周波数における残留歪は、Upper周波数の周波数帯域における信号の電力の最大値とする。採用されるスプリアス規格に合わせて、残量歪の定義が変更されてもよい。ここでは、Lower周波数における残留歪をＬ、Upper周波数における残留歪をＵとする。また、Lower周波数におけるスプリアス規格の値をＭL、Upper周波数におけ
るスプリアス規格の値をＭUとする。スプリアス規格を満たすには、スプリアス規格の値
を下回ることが求められる。また、Lower周波数とUpper周波数とで、バランスよくスプリアス規格の値を下回ることが求められる。即ち、ＭL−ＬとＭU−Ｕとが等しくなるようにすることが求められる。ＭLとＭUとは、異なる値であってもよいし、同じ値であってもよい。スプリアス規格の値以外の値（基準値）が、Lower周波数の残留歪の上限値及びUpper周波数の残留歪の上限値（ＭL及びＭU）として、採用されてもよい。
残留歪解析部１１６は、判定値Ｃ１を算出する（Ｓ２０４）。判定値Ｃ１は、Ｃ１＝（ＭL−Ｌ）−（ＭU−Ｕ）として算出される。また、残留歪解析部１１６は、変数ｉにＤ0
、変数ｊにＤ0を代入する（Ｓ２０５）。
、変数ｊにＤ0を代入する（Ｓ２０５）。
残留歪解析部１１６は、判定値Ｃ１が０より大きいか否かを判定する（Ｓ２０６）。判定値Ｃ１が０より大きい場合（Ｓ２０６；ＹＥＳ）、処理がステップＳ２１１に進む。また、判定値Ｃ１が０以下である場合（Ｓ２０６；ＮＯ）、処理がステップＳ２２１に進む。ここで、判定値Ｃ１が０より大きいことは、Upper周波数の残留歪を減少させることが
望ましいことを意味する。また、判定値Ｃ１が０以下であることは、Upper周波数の残留
歪を減少させることが望ましいことを意味する。
望ましいことを意味する。また、判定値Ｃ１が０以下であることは、Upper周波数の残留
歪を減少させることが望ましいことを意味する。
ステップＳ２１１では、残留歪解析部１１６は、変数ｊにｊ−１を代入する（Ｓ２１１）。残留歪解析部１１６は、変数ｉ（＝Ｄ0）をｉ0として、代入後の変数ｊをｊ0として
、ｉ0及びｊ0をＤＰＤ１１２に通知する。
、ｉ0及びｊ0をＤＰＤ１１２に通知する。
残留歪解析部１１６は、ステップＳ２１１で通知したｉ0及びｊ0を使用して算出されたプリディストーション信号に対応する出力信号を受信する（Ｓ２１２）。残留歪解析部１１６は、ステップＳ２０２と同様に、受信した出力信号をＦＦＴ変換する（Ｓ２１３）。残留歪解析部１１６は、ステップＳ２０３と同様に、ＦＦＴ変換した信号の残留歪を算出する（Ｓ２１４）。残留歪解析部１１６は、ステップＳ２０４と同様に、判定値Ｃ１を算出する（Ｓ２１５）。
残留歪解析部１１６は、判定値Ｃ１が０以下か否かを判定する（Ｓ２１６）。判定値Ｃ１が０以下である場合（Ｓ２１６；ＹＥＳ）、残留歪解析部１１６の処理が終了する。また、判定値Ｃ１が０より大きい場合（Ｓ２１６；ＮＯ）、処理がステップＳ２１１に戻る。
ステップＳ２２１では、残留歪解析部１１６は、変数ｉにｉ−１を代入する（Ｓ２２１）。残留歪解析部１１６は、代入後の変数ｉをｉ0として、変数ｊ（＝Ｄ0）をｊ0として
、ｉ0及びｊ0をＤＰＤ１１２に通知する。
、ｉ0及びｊ0をＤＰＤ１１２に通知する。
残留歪解析部１１６は、ステップＳ２２１で通知したｉ0及びｊ0を使用して算出されたプリディストーション信号に対応する出力信号を受信する（Ｓ２２２）。残留歪解析部１１６は、ステップＳ２０２と同様に、受信した出力信号をＦＦＴ変換する（Ｓ２２３）。残留歪解析部１１６は、ステップＳ２０３と同様に、ＦＦＴ変換した信号の残留歪を算出する（Ｓ２２４）。残留歪解析部１１６は、ステップＳ２０４と同様に、判定値Ｃ１を算出する（Ｓ２２５）。
残留歪解析部１１６は、判定値Ｃ１が０以上か否かを判定する（Ｓ２２６）。判定値Ｃ１が０以上である場合（Ｓ２２６；ＹＥＳ）、残留歪解析部１１６の処理が終了する。また、判定値Ｃ１が０未満である場合（Ｓ２２６；ＮＯ）、処理がステップＳ２２１に戻る。
残量歪解析部１１６は、判定値Ｃ１の符号が反転したときに、ＭL−ＬとＭU−Ｕとがほぼ等しくなったと判定し、Lower周波数の残留歪とUpper周波数の残留歪とのバランスがとれたとみなす。
〈残留歪解析部における増幅器の特性の確認の動作例〉
図４及び図５の例では、ｊを減少させるとUpper周波数の残留歪が減少し、ｉを減少さ
せるとLower周波数の残量歪が減少する例について説明した。図４及び図５の例は、増幅
器１２８の特性が、ｊを減少させるとUpper周波数の残留歪が減少し、ｉを減少させるとLower周波数の残量歪が減少する特性であることが既知のときに使用されうる。しかしながら、一般には、増幅器１２８の特性が、ｉ（またはｊ）を減少させたときに、Upper周波
数の残量歪が減少する特性であるか、Lower周波数の残留歪が減少する特性であるかは、
不明である。従って、増幅器１２８の特性が不明である場合、あらかじめ、増幅器１２８の特性がｉを減少させたときにLower周波数の残量歪が減少する特性であるか、Upper側の残留歪が減少する特性であるかを確認することが求められる。
図４及び図５の例では、ｊを減少させるとUpper周波数の残留歪が減少し、ｉを減少さ
せるとLower周波数の残量歪が減少する例について説明した。図４及び図５の例は、増幅
器１２８の特性が、ｊを減少させるとUpper周波数の残留歪が減少し、ｉを減少させるとLower周波数の残量歪が減少する特性であることが既知のときに使用されうる。しかしながら、一般には、増幅器１２８の特性が、ｉ（またはｊ）を減少させたときに、Upper周波
数の残量歪が減少する特性であるか、Lower周波数の残留歪が減少する特性であるかは、
不明である。従って、増幅器１２８の特性が不明である場合、あらかじめ、増幅器１２８の特性がｉを減少させたときにLower周波数の残量歪が減少する特性であるか、Upper側の残留歪が減少する特性であるかを確認することが求められる。
図６は、残留歪解析部１１６における増幅器の特性の確認の動作フローの例を示す図で
ある。図６の動作フローは、増幅器１２８の特性が不明であるとき、図４等の動作フローが実行される前に実行される。
ある。図６の動作フローは、増幅器１２８の特性が不明であるとき、図４等の動作フローが実行される前に実行される。
残留歪解析部１１６は、Ａ／Ｄ変換器１４６から、出力信号であるディジタル信号を受信する（Ｓ３０１）。残留歪解析部１１６は、受信した出力信号をＦＦＴ変換する（Ｓ３０２）。
残留歪解析部１１６は、ＦＦＴ変換した信号の残留歪を算出する（Ｓ３０３）。ここで、Lower周波数における残留歪をＬ１とし、Upper周波数における残留歪をＵ１とする。ここで、例えば、変数ｉの初期値はＤ0であり、変数ｊの初期値はＤ0であるとする。
残留歪解析部１１６は、変数ｉにｉ−１を代入する（Ｓ３０４）。残留歪解析部１１６は、代入後の変数ｉをｉ0として、変数ｊをｊ0として、ｉ0及びｊ0をＤＰＤ１１２に通知する。
残留歪解析部１１６は、ステップＳ３０４で通知したｉ0及びｊ0を使用して算出されたプリディストーション信号に対応する出力信号を受信する（Ｓ３０５）。残留歪解析部１１６は、ステップＳ３０２と同様に、受信した出力信号をＦＦＴ変換する（Ｓ３０６）。
残留歪解析部１１６は、ステップＳ３０３と同様に、ＦＦＴ変換した信号の残留歪を算出する（Ｓ３０７）。ここで、Lower周波数における残留歪をＬ２とし、Upper周波数における残留歪をＵ２とする。
残留歪解析部１１６は、判定値Ｃ０を算出する（Ｓ３０８）。判定値Ｃ０は、Ｃ０＝（Ｌ１−Ｕ１）−（Ｌ２−Ｕ２）として算出される。
残留歪解析部１１６は、判定値Ｃ０が０未満か否かを判定する（Ｓ３０９）。判定値Ｃ０が０未満である場合（Ｓ３０９；ＹＥＳ）、残留歪解析部１１６は、増幅器１２８がｉを減少させるとLower周波数の残留歪が減少する特性を有すると判断する（Ｓ３１０）。
即ち、以後、残留歪解析部１１６は、図４及び図５の動作フローに従って、ｉ0及びｊ0を決定する。
即ち、以後、残留歪解析部１１６は、図４及び図５の動作フローに従って、ｉ0及びｊ0を決定する。
また、判定値Ｃ０が０以上である場合（Ｓ３０９；ＮＯ）、残留歪解析部１１６は、増幅器１２８がｉを減少させるとUpper周波数の残留歪が減少する特性を有すると判断する
（Ｓ３１１）。以後、残留歪解析部１１６は、次に示す図７及び図８の動作フローに従って、ｉ0及びｊ0を決定する。
（Ｓ３１１）。以後、残留歪解析部１１６は、次に示す図７及び図８の動作フローに従って、ｉ0及びｊ0を決定する。
ステップＳ３１２では、残留歪解析部１１６は、変数ｉにｉ＋１を代入する。残留歪解析部１１６は、代入後の変数ｉをｉ0として、変数ｊをｊ0として、ｉ0及びｊ0をＤＰＤ１１２に通知する。残留歪解析部１１６は、図６の動作フローを終了する。
残留歪解析部１１６は、図６の動作フローにより、増幅器１２８が変数ｉの変化に対してどのような特性を有するかを判定できる。
〈残留歪解析部における遅延量の算出の動作例２〉
図７及び図８は、残留歪解析部１１６における遅延量の算出の動作フローの例を示す図である。図７の「Ｃ」、「Ｄ」は、それぞれ、図８の「Ｃ」、「Ｄ」と接続する。
図７及び図８は、残留歪解析部１１６における遅延量の算出の動作フローの例を示す図である。図７の「Ｃ」、「Ｄ」は、それぞれ、図８の「Ｃ」、「Ｄ」と接続する。
図４及び図５の例では、ｊを減少させるとUpper周波数の残留歪が減少し、ｉを減少さ
せるとLower周波数の残量歪が減少する例について説明した。図７及び図８の例では、ｊ
を減少させるとLower周波数の残留歪が減少し、ｉを減少させるとUpper周波数の残量歪が減少する例について説明する。
せるとLower周波数の残量歪が減少する例について説明した。図７及び図８の例では、ｊ
を減少させるとLower周波数の残留歪が減少し、ｉを減少させるとUpper周波数の残量歪が減少する例について説明する。
図７及び図８の動作フローは、図４及び図５の動作フローと共通点を有する。ここでは、共通点については、説明を省略し、主として、相違点について説明する。
ステップＳ４１１では、残留歪解析部１１６は、変数ｉにｉ−１を代入する。残留歪解析部１１６は、代入後の変数ｉをｉ0として、変数ｊ（＝Ｄ0）をｊ0として、ｉ0及びｊ0
をＤＰＤ１１２に通知する。
をＤＰＤ１１２に通知する。
ステップＳ４２１では、残留歪解析部１１６は、変数ｊにｊ−１を代入する。残留歪解析部１１６は、変数ｉ（＝Ｄ0）をｉ0として、代入後の変数ｊをｊ0として、ｉ0及びｊ0
をＤＰＤ１１２に通知する。
をＤＰＤ１１２に通知する。
図７及び図８の動作フローの他のステップにおける処理は、図４及び図５の動作フローと同様である。
《変形例１》
ＤＰＤ１１２におけるプリディストーション信号の算出を、上記の式の代わりに、次の式に基づいて行うことができる。
ＤＰＤ１１２におけるプリディストーション信号の算出を、上記の式の代わりに、次の式に基づいて行うことができる。
《変形例２》
上記では、Lower周波数の残留歪の上限値とUpper周波数の残留歪の上限値とが存在する場合について説明した。ここでは、Lower周波数の残留歪の上限値が設定され、Upper周波数の残留歪が設定されていない場合について説明する。
上記では、Lower周波数の残留歪の上限値とUpper周波数の残留歪の上限値とが存在する場合について説明した。ここでは、Lower周波数の残留歪の上限値が設定され、Upper周波数の残留歪が設定されていない場合について説明する。
図９は、Upper周波数の残留歪に上限値が設定されている場合の、残留歪解析部１１６
の動作フローの例を示す図である。図９の動作フローは、図６の動作フローにおいて、ｉを減少させるとLower周波数の残留歪が減少すると判定されている場合の動作フローであ
る。
の動作フローの例を示す図である。図９の動作フローは、図６の動作フローにおいて、ｉを減少させるとLower周波数の残留歪が減少すると判定されている場合の動作フローであ
る。
残留歪解析部１１６は、Ａ／Ｄ変換器１４６から、出力信号であるディジタル信号を受信する（Ｓ５０１）。残留歪解析部１１６は、受信した出力信号をＦＦＴ変換する（Ｓ５０２）。
残留歪解析部１１６は、ＦＦＴ変換した信号の残留歪を算出する（Ｓ５０３）。ここでは、少なくともLower周波数の残留歪を算出すればよい。Lower周波数の残留歪をＬとする。また、Lower周波数における残留歪の上限値（スプリアス規格の値など）を、ＭLとする。
残留歪解析部１１６は、判定値Ｃ２を算出する（Ｓ５０４）。判定値Ｃ２は、Ｃ２＝ＭL−Ｌとして算出される。また、残留歪解析部１１６は、変数ｉにＤ0、変数ｊにＤ0を代
入する（Ｓ５０５）。
入する（Ｓ５０５）。
残留歪解析部１１６は、判定値Ｃ２が０より大きいか否かを判定する（Ｓ５０６）。判定値Ｃ２が０より大きい場合（Ｓ５０６；ＹＥＳ）、処理が終了する。判定値Ｃ２が０より大きいことは、Lower周波数の残留歪が上限値未満であることを意味する。
また、判定値Ｃ２が０以下である場合（Ｓ５０６；ＮＯ）、処理がステップＳ５０７に進む。ここで、判定値Ｃ２が０以下であることは、Lower周波数の残留歪が、上限値以上
であることを意味する。よって、以後の処理により、Lower周波数の残留歪を下げるよう
にする。
であることを意味する。よって、以後の処理により、Lower周波数の残留歪を下げるよう
にする。
残留歪解析部１１６は、変数ｉにｉ−１を代入する（Ｓ５０７）。残留歪解析部１１６は、代入後の変数ｉをｉ0として、変数ｊ（＝Ｄ0）をｊ0として、ｉ0及びｊ0をＤＰＤ１
１２に通知する。
１２に通知する。
残留歪解析部１１６は、ステップＳ５０８で通知したｉ0及びｊ0を使用して算出されたプリディストーション信号に対応する出力信号を受信する（Ｓ５０８）。この後、処理が、ステップＳ５０２に戻る。
図９の動作フローによれば、残留歪解析部１１６は、Lower周波数における残留歪を所
定の上限値以下にすることができる。また、図９の動作フローは、Lower周波数における
残留歪を、ｉの値を減少させていくことにより、減少させる例である。同様にして、ｊの値を減少させていくことによりLower周波数の残留歪が減少する場合も、ステップＳ５０
７で、ｊにｊ−１を代入することで、Lower周波数の残留歪を上限値以下にすることがで
きる。さらに、Upper周波数の残留歪を所定の上限値以下にする場合も、同様である。
定の上限値以下にすることができる。また、図９の動作フローは、Lower周波数における
残留歪を、ｉの値を減少させていくことにより、減少させる例である。同様にして、ｊの値を減少させていくことによりLower周波数の残留歪が減少する場合も、ステップＳ５０
７で、ｊにｊ−１を代入することで、Lower周波数の残留歪を上限値以下にすることがで
きる。さらに、Upper周波数の残留歪を所定の上限値以下にする場合も、同様である。
（実施形態１の作用、効果）
歪補償装置１００は、General Polynomial級数展開式などの級数の一部の項を選択して、プリディストーション信号を生成する。残留歪解析部１１６によって、残留歪を解析することにより、プリディストーション信号の生成の際に使用される項が選択される。歪補償装置１００は、回路を増やすことなく残留歪を制御することができる。
歪補償装置１００は、General Polynomial級数展開式などの級数の一部の項を選択して、プリディストーション信号を生成する。残留歪解析部１１６によって、残留歪を解析することにより、プリディストーション信号の生成の際に使用される項が選択される。歪補償装置１００は、回路を増やすことなく残留歪を制御することができる。
図１０は、変数ｊを減少させたときのLower周波数の残留歪及びUpper周波数の残留歪の変化の例を示す図である。図１０のグラフの横軸は、変数ｊであり、縦軸は残留歪である。図１０の例では、変数ｊがＤ0からＤ0−３に減少するのに従って、Lower周波数の残留
歪が減少し、Upper周波数の残留歪が増加していることがわかる。即ち、図１０の例で示
される増幅器１２８は、変数ｊを減少させることによって、Lower周波数の残留歪が減少
し、Upper周波数の残留歪が増加する特性を有する。ここで、例えば、Lower周波数の残留歪の上限値及びUpper周波数の残留歪の上限値が、共に、Ａである場合、遅延量をｊ＝Ｄ0−１とすることで、Lower周波数の残留歪とUpper周波数の残留歪とのバランスをとれることが分かる。また、例えば、Lower周波数の残留歪の上限値がＡであり、Upper周波数の残留歪の上限値がＢである場合、遅延量をｊ＝Ｄ0−２とすることで、Lower周波数の残留歪とUpper周波数の残留歪とのバランスをとれることが分かる。歪補償装置１００によれば
、遅延量ｉ0、遅延量ｊ0を残量歪に基づいて変化させることで、残留歪の周波数バランスをとることができる。
歪が減少し、Upper周波数の残留歪が増加していることがわかる。即ち、図１０の例で示
される増幅器１２８は、変数ｊを減少させることによって、Lower周波数の残留歪が減少
し、Upper周波数の残留歪が増加する特性を有する。ここで、例えば、Lower周波数の残留歪の上限値及びUpper周波数の残留歪の上限値が、共に、Ａである場合、遅延量をｊ＝Ｄ0−１とすることで、Lower周波数の残留歪とUpper周波数の残留歪とのバランスをとれることが分かる。また、例えば、Lower周波数の残留歪の上限値がＡであり、Upper周波数の残留歪の上限値がＢである場合、遅延量をｊ＝Ｄ0−２とすることで、Lower周波数の残留歪とUpper周波数の残留歪とのバランスをとれることが分かる。歪補償装置１００によれば
、遅延量ｉ0、遅延量ｊ0を残量歪に基づいて変化させることで、残留歪の周波数バランスをとることができる。
〔実施形態２〕
次に実施形態２について説明する。実施形態２は、実施形態１との共通点を有する。従って、主として相違点について説明し、共通点については、説明を省略する。実施形態２の構成は、適宜、実施形態１の構成と組み合わせることができる。
次に実施形態２について説明する。実施形態２は、実施形態１との共通点を有する。従って、主として相違点について説明し、共通点については、説明を省略する。実施形態２の構成は、適宜、実施形態１の構成と組み合わせることができる。
実施形態２では、歪補償係数の代わりにＬＵＴ（Look Up Table）を使用する例につい
て説明する。
て説明する。
（構成例）
図１１は、実施形態２の歪補償装置の構成例を示す図である。歪補償装置２００は、歪補償部２１０、Ｄ／Ａ変換器２２２、ＱＭＯＤ２２４、発振器２２６、増幅器２２８、カップラ２３０、ＱＤＥＭ２４２、発振器２４４、Ａ／Ｄ変換器２４６を含む。歪補償部２１０は、ＤＰＤ２１２、ＬＵＴ更新部２１４、残留歪解析部２１６を含む。
図１１は、実施形態２の歪補償装置の構成例を示す図である。歪補償装置２００は、歪補償部２１０、Ｄ／Ａ変換器２２２、ＱＭＯＤ２２４、発振器２２６、増幅器２２８、カップラ２３０、ＱＤＥＭ２４２、発振器２４４、Ａ／Ｄ変換器２４６を含む。歪補償部２１０は、ＤＰＤ２１２、ＬＵＴ更新部２１４、残留歪解析部２１６を含む。
General Polynomial級数展開式による電力増幅器の非線形歪を補償した送信信号（プリディストーション信号）を得る式は、ＬＵＴを用いると次のように表される。
ＤＰＤ２１２において、プリディストーション信号は、次の式に基づいて算出される。
号と、当該入力信号及び当該プリディストーション信号に対応する出力信号とを用いて、ＬＵＴを、生成し、更新する。ＬＵＴ更新部２１４は、変数ｉの値毎に、入力信号の大きさを検索キーとした、ＬＵＴの生成、更新をする。
ＬＵＴの生成、更新方法として、例えば、ＬＭＳアルゴリズムによるもの、指数重み付きＲＬＳアルゴリズムによるもの等が採用され得る。ＬＵＴの生成、更新方法として採用されるアルゴリズムは、これらに限定されるものではない。ＬＵＴの更新は、例えば、所定時間毎に行われる。増幅器２２８の特性は、経年変化、動作温度、環境温度、入力信号等によって、変化し得る。よって、ＬＵＴの更新を所定時間毎に行うことで、増幅器２２８の特性の変化にＬＵＴが追随するようにできる。
（ハードウェア構成）
実施形態２の歪補償装置２００は、実施形態１の歪補償装置１０００と同様のハードウェア構成によって実現される。
実施形態２の歪補償装置２００は、実施形態１の歪補償装置１０００と同様のハードウェア構成によって実現される。
歪補償装置１０００は、プロセッサ１００２が記憶装置１００４に記憶されるプログラムを実行することによって、歪補償部２１０のＤＰＤ２１２、ＬＵＴ更新部２１４、残留歪解析部２１６等の機能を実現する。
ＬＵＴ更新部２１４で生成、更新されるＬＵＴは、記憶装置１００４に格納される。
（実施形態２の作用、効果）
実施形態２の歪補償装置２００は、ＬＵＴ更新部２１４で生成、更新されるＬＵＴを用いて、プリディストーション信号を生成する。残留歪解析部２１６によって、残留歪を解析することにより、プリディストーション信号の生成の際に使用されるＬＵＴが選択される。
実施形態２の歪補償装置２００は、ＬＵＴ更新部２１４で生成、更新されるＬＵＴを用いて、プリディストーション信号を生成する。残留歪解析部２１６によって、残留歪を解析することにより、プリディストーション信号の生成の際に使用されるＬＵＴが選択される。
以上の各実施形態は、可能な限りこれらを組み合わせて実施され得る。
１００ 歪補償装置
１１０ 歪補償部
１１２ ＤＰＤ
１１４ 歪補償係数更新部
１１６ 残留歪解析部
１２２ Ｄ／Ａ変換器
１２４ ＱＭＯＤ
１２６ 発振器
１２８ 増幅器
１３０ カップラ
１４２ ＱＤＥＭ
１４４ 発振器
１４６ Ａ／Ｄ変換器
１０００ 歪補償装置
１００２ プロセッサ
１００４ 記憶装置
１１０２ ＤＡＣ
１１０４ ＱＭＯＤ
１１０６ 発振器
１１０８ 増幅器
１１１０ カップラ
１１１２ アンテナ
１２０２ ＱＤＥＭ
１２０４ 発振器
１２０６ ＡＤＣ
２００ 歪補償装置
２１０ 歪補償部
２１２ ＤＰＤ
２１４ ＬＵＴ更新部
２１６ 残留歪解析部
２２２ Ｄ／Ａ変換器
２２４ ＱＭＯＤ
２２６ 発振器
２２８ 増幅器
２３０ カップラ
２４２ ＱＤＥＭ
２４４ 発振器
２４６ Ａ／Ｄ変換器
１１０ 歪補償部
１１２ ＤＰＤ
１１４ 歪補償係数更新部
１１６ 残留歪解析部
１２２ Ｄ／Ａ変換器
１２４ ＱＭＯＤ
１２６ 発振器
１２８ 増幅器
１３０ カップラ
１４２ ＱＤＥＭ
１４４ 発振器
１４６ Ａ／Ｄ変換器
１０００ 歪補償装置
１００２ プロセッサ
１００４ 記憶装置
１１０２ ＤＡＣ
１１０４ ＱＭＯＤ
１１０６ 発振器
１１０８ 増幅器
１１１０ カップラ
１１１２ アンテナ
１２０２ ＱＤＥＭ
１２０４ 発振器
１２０６ ＡＤＣ
２００ 歪補償装置
２１０ 歪補償部
２１２ ＤＰＤ
２１４ ＬＵＴ更新部
２１６ 残留歪解析部
２２２ Ｄ／Ａ変換器
２２４ ＱＭＯＤ
２２６ 発振器
２２８ 増幅器
２３０ カップラ
２４２ ＱＤＥＭ
２４４ 発振器
２４６ Ａ／Ｄ変換器
Claims (2)
- 入力信号を増幅して、出力信号として出力する増幅部を備え、前記増幅により前記出力信号に生じる残留歪を補償する歪補償処理を実行する歪補償装置において、
前記入力信号、前記入力信号に異なる遅延量が与えられた複数の遅延信号、及び、前記出力信号に基づいて生成された歪補償係数を使用して、前記入力信号に対して歪補償処理を行い、該歪補償処理を行った前記入力信号を前記増幅部に出力するプリディストーション部と、
前記出力信号の残留歪に基づいて、前記プリディストーション部による歪補償処理に使用される遅延量を算出する残留歪解析部と、を備え、
前記プリディストーション部は、前記残留歪解析部が算出した前記遅延量と前記遅延量によって特定される前記歪補償係数とを使用して、歪補償処理を行い、
前記残留歪解析部は、前記出力信号の周波数帯域の上側の周波数帯域の残留歪と前記上側の周波数帯域の残留歪の所定の第１基準値との差分と、前記出力信号の周波数帯域の下側の周波数帯域の残留歪と前記下側の周波数帯域の残留歪の所定の第２基準値との差分とが等しくなるように、前記プリディストーション部による歪補償処理に使用される遅延量を算出し、ここで遅延量は、互いに等しくない第１遅延量の変数及び第２遅延量の変数を選択して算出される、
歪補償装置。 - 入力信号を増幅して、出力信号として出力する増幅部を備える歪補償装置により、前記増幅により前記出力信号に生じる残留歪を補償する歪補償方法において、
前記増幅器の出力信号の残留歪に基づいて、前記増幅器への入力信号に与えられる遅延量を算出し、
前記入力信号、前記入力信号に異なる前記遅延量が与えられた複数の遅延信号、及び、前記遅延量によって特定される歪補償係数を使用して、前記入力信号に対して歪補償処理を行い、該歪補償処理を行った前記入力信号を前記増幅部に出力し、
前記出力信号の周波数帯域の上側の周波数帯域の残留歪と前記上側の周波数帯域の残留歪の所定の第１基準値との差分と、前記出力信号の周波数帯域の下側の周波数帯域の残留歪と前記下側の周波数帯域の残留歪の所定の第２基準値との差分とが等しくなるように、前記歪補償処理に使用される遅延量を算出し、ここで遅延量は、互いに等しくない第１遅
延量の変数及び第２遅延量の変数を選択して算出される、
歪補償方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012123723A JP6064374B2 (ja) | 2012-05-30 | 2012-05-30 | 歪補償装置、および、歪補償方法 |
| US13/869,551 US9225295B2 (en) | 2012-05-30 | 2013-04-24 | Distortion compensation apparatus and distortion compensation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012123723A JP6064374B2 (ja) | 2012-05-30 | 2012-05-30 | 歪補償装置、および、歪補償方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013251649A JP2013251649A (ja) | 2013-12-12 |
| JP6064374B2 true JP6064374B2 (ja) | 2017-01-25 |
Family
ID=49669483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012123723A Expired - Fee Related JP6064374B2 (ja) | 2012-05-30 | 2012-05-30 | 歪補償装置、および、歪補償方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9225295B2 (ja) |
| JP (1) | JP6064374B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9628305B2 (en) * | 2014-02-12 | 2017-04-18 | Intel IP Corporation | Systems and methods to compensate for memory effects using enhanced memory polynomials |
| US9455760B1 (en) * | 2015-07-02 | 2016-09-27 | Xilinx, Inc. | Waveform adaptable digital predistortion |
| US10985951B2 (en) | 2019-03-15 | 2021-04-20 | The Research Foundation for the State University | Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5870668A (en) | 1995-08-18 | 1999-02-09 | Fujitsu Limited | Amplifier having distortion compensation and base station for radio communication using the same |
| JP3560398B2 (ja) | 1995-08-31 | 2004-09-02 | 富士通株式会社 | 歪補償を有する増幅器 |
| US7511574B2 (en) * | 2005-02-17 | 2009-03-31 | Hitachi Kokusai Electric Inc. | Predistorter |
| JP4996502B2 (ja) * | 2008-02-20 | 2012-08-08 | 日本無線株式会社 | 歪補償回路及びプリディストーション型歪補償増幅器 |
| JP5115976B2 (ja) * | 2008-05-26 | 2013-01-09 | 日本無線株式会社 | プリディストータ |
| JP5121691B2 (ja) * | 2008-12-22 | 2013-01-16 | 株式会社東芝 | 歪補償器、送信機、歪補償方法 |
| JP5251565B2 (ja) | 2009-02-05 | 2013-07-31 | 富士通株式会社 | プリディストータ及びその遅延調整方法 |
| JP2011135143A (ja) * | 2009-12-22 | 2011-07-07 | Hitachi Kokusai Electric Inc | プリディストーション方式の歪補償装置 |
| JP5499878B2 (ja) * | 2010-04-23 | 2014-05-21 | 富士通株式会社 | 歪補償装置、無線通信装置及び歪補償方法 |
-
2012
- 2012-05-30 JP JP2012123723A patent/JP6064374B2/ja not_active Expired - Fee Related
-
2013
- 2013-04-24 US US13/869,551 patent/US9225295B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20130321078A1 (en) | 2013-12-05 |
| US9225295B2 (en) | 2015-12-29 |
| JP2013251649A (ja) | 2013-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9660593B2 (en) | Weighted memory polynomial method and system for power amplifiers predistortion | |
| JP4701024B2 (ja) | プリディストーション歪補償付き増幅器 | |
| US9214969B2 (en) | Scalable digital predistortion system | |
| JP5906967B2 (ja) | 歪補償装置および歪補償方法 | |
| JP2007037110A (ja) | 適応型デジタルプリディストーションシステム | |
| JP5420887B2 (ja) | 歪補償装置 | |
| JP5505002B2 (ja) | 歪補償装置、増幅装置、送信装置および歪補償方法 | |
| EP3007354B1 (en) | Distortion compensation apparatus and wireless communication apparatus | |
| Safari et al. | An approximation of Volterra series using delay envelopes, applied to digital predistortion of RF power amplifiers with memory effects | |
| JP6064374B2 (ja) | 歪補償装置、および、歪補償方法 | |
| JP5867304B2 (ja) | 増幅装置および増幅方法 | |
| EP2858251B1 (en) | Distortion compensation device and distortion compensation method | |
| JP4935677B2 (ja) | 歪補償装置 | |
| JP5160344B2 (ja) | プリディストータ | |
| JP5316325B2 (ja) | 歪補償回路、及びこれを用いた無線送信装置、歪補償方法 | |
| JP4939281B2 (ja) | 増幅装置 | |
| KR100865886B1 (ko) | 고주파 증폭기의 비선형성을 보정하기 위한 장치 | |
| JP4755069B2 (ja) | 送信装置 | |
| JP6182973B2 (ja) | 信号増幅装置と歪み補償方法及び無線送信装置 | |
| JP4766061B2 (ja) | プリディストータ、拡張型プリディストータ及び増幅回路 | |
| JP2009200840A (ja) | 送信装置 | |
| KR100991494B1 (ko) | 디지털 전치왜곡 방법 및 그 장치 | |
| KR101478255B1 (ko) | 무선통신 시스템에서 디지털 선왜곡 전력 증폭기의 선왜곡장치 및 방법 | |
| KR101683457B1 (ko) | 포화 영역을 고려하는 디지털 전치왜곡 전력 증폭 장치 및 방법 | |
| JP5071168B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161205 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6064374 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |