JP4766061B2 - プリディストータ、拡張型プリディストータ及び増幅回路 - Google Patents
プリディストータ、拡張型プリディストータ及び増幅回路 Download PDFInfo
- Publication number
- JP4766061B2 JP4766061B2 JP2008025367A JP2008025367A JP4766061B2 JP 4766061 B2 JP4766061 B2 JP 4766061B2 JP 2008025367 A JP2008025367 A JP 2008025367A JP 2008025367 A JP2008025367 A JP 2008025367A JP 4766061 B2 JP4766061 B2 JP 4766061B2
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic unit
- stage
- input signal
- predistorter
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
かかる従来の問題点に鑑み、本発明は、高速な信号処理に適したプリディストーション技術を提供することを目的とする。
このような拡張型プリディストータを増幅器に対して前置することにより、増幅器のメモリ効果を考慮した歪補償処理を行うことができる。
また、パイプラインレジスタによって、演算ユニット間のタイミング調整が行われ、スループットの高速化が実現される。
なお、デジタル信号処理部2から増幅器3の信号入力端子までの間には、DAコンバータ(DAC)5、ローパスフィルタ(LPF)6、アップコンバータ7、バンドパスフィルタ8、及び、ドライバ9が設けられている。また、デジタル信号処理部2から増幅器3の電源電圧入力端子までの間には、DAコンバータ5、ローパスフィルタ10、及び、エンベロープ増幅器4が設けられている。
式(1)は、簡略化して展開すれば、
u=α1・x+α2・|x|・x+α3・|x| 2 ・x+ ...+αN・|x| N−1 ・x
の形となっており、これは、
u=(α1+(α2+(α 3 +…+(αN−1+αN・|x|)・|x|)…)|x|)・x
と変形することができる。この式は、uが、|x|に対する乗算と加算の繰り返しと、その結果をxと乗算することによって構成されることを示している。
なお、図中の記号の括弧内に表示する時間は、第1段演算ユニットS1を基準とした場合の、後段の時間のずれを表している。また、時間の1単位は、クロックの1周期を意味している。
これを数列で表現すると、以下のようになる。
上記のように構成されたプリディストータ21では、第1段演算ユニットS1及びこれに続く複数段構成の演算ユニット群(S2からSN-1まで)並びに最終段演算ユニットSNによって、N次べき級数の多項式で表される歪補償処理をパイプライン処理によって行うことができる。この場合、処理数(段数)は増えるが、1段あたりの演算ユニット(乗算・加算)の演算は簡単であり、演算時間が短くなることによりスループットが高速になる。従って、数百MHz以上の高速な信号処理が可能となり、高速に動作するプリディストータを提供することができる。
u(t):歪補償後の信号
x(t):歪補償前の信号
ψLk(x):xの、べき級数
hLki:べき級数の係数
NL:時刻t−Lの信号x(t−L)について考慮すべきψLk(x)の次数
L:基準時刻信号x(t)に対して考慮すべき前後の信号を定義するためのパラメータ
M1:考慮すべき信号の時刻との差の最大値(過去分)
−M2:考慮すべき信号の時刻との差の最大値(未来分)
また、式(2)は、xのべき乗の多項式になるので、定数の係数HLkを用いて、ボルテラ(Volterra)級数モデルに基づいた以下の式(3)のように書くことができる。
そこで、図5は、例えばM1=M2=1として、L=−1、0、1に対応する3個のプリディストータ21を並列に構成し、各プリディストータ21の出力を加算して出力信号u(t)とする拡張型プリディストータを示す回路図である。
このような拡張型プリディストータを増幅器に対して前置すれば、増幅器のメモリ効果を考慮した歪補償処理を行うことができる。
4:エンベロープ増幅器、5:DAコンバータ、6:ローパスフィルタ
7:アップコンバータ、8:バンドパスフィルタ、9:ドライバ
10:ローパスフィルタ、11:方向性結合器、12:ダウンコンバータ
13:ローパスフィルタ、14:ADコンバータ
21:プリディストータ、22:電源変調部、23:モデル推定部
A:加算器、M:乗算器、R:パイプラインレジスタ
F1,F2:浮動小数点ユニット、S1:第1段演算ユニット
S2〜SN-1:演算ユニット群、SN;最終段演算ユニット
Claims (3)
- 入力信号xに対して、xのN次べき級数の多項式で表される歪補償処理をパイプライン処理によって実現するプリディストータであって、
入力信号xの絶対値とN次の係数とを乗算し、乗算結果と(N−1)次の係数とを加算した出力信号を次段へ送るパイプライン処理の第1段演算ユニットと、
前記第1段演算ユニットに続く複数段構成の演算ユニット群として設けられ、直前の演算ユニットから送られてくる出力信号と入力信号xの絶対値とを乗算し、乗算結果と、降順の次の次数の係数とを加算した出力信号を次の演算ユニットへ送るという処理を(N−2)段で実行するパイプライン処理の複数段演算ユニット群と、
前記複数段演算ユニット群の最後段出力信号と入力信号xとを乗算して出力するパイプライン処理の最終段演算ユニットと、
前記第1段演算ユニットから前記最終段演算ユニットまでの各段間に設けられたパイプラインレジスタと
を備えたことを特徴とするプリディストータ。 - 請求項1のプリディストータを複数個互いに並列に構成し、現時点の入力信号xと、その前後の時点でのそれぞれの入力信号xとについて歪補償処理を行った結果を加算して出力する拡張型プリディストータ。
- 増幅器と、当該増幅器の入出力信号に基づいて歪特性を推定し、当該歪特性を打ち消す逆歪特性を推定するモデル推定部と、前記逆歪特性を前記増幅器への入力信号に付加するプリディストータとを備えた増幅回路において、前記プリディストータは、入力信号xに対して、xのN次べき級数の多項式で表される歪補償処理をパイプライン処理によって実現するものであって、
入力信号xの絶対値とN次の係数とを乗算し、乗算結果と(N−1)次の係数とを加算した出力信号を次段へ送るパイプライン処理の第1段演算ユニットと、
前記第1段演算ユニットに続く複数段構成の演算ユニット群として設けられ、直前の演算ユニットから送られてくる出力信号と入力信号xの絶対値とを乗算し、乗算結果と、降順の次の次数の係数とを加算した出力信号を次の演算ユニットへ送るという処理を(N−2)段で実行するパイプライン処理の複数段演算ユニット群と、
前記複数段演算ユニット群の最後段出力信号と入力信号xとを乗算して出力するパイプライン処理の最終段演算ユニットと、
前記第1段演算ユニットから前記最終段演算ユニットまでの各段間に設けられたパイプラインレジスタと
を備えたことを特徴とする増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008025367A JP4766061B2 (ja) | 2008-02-05 | 2008-02-05 | プリディストータ、拡張型プリディストータ及び増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008025367A JP4766061B2 (ja) | 2008-02-05 | 2008-02-05 | プリディストータ、拡張型プリディストータ及び増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009188636A JP2009188636A (ja) | 2009-08-20 |
JP4766061B2 true JP4766061B2 (ja) | 2011-09-07 |
Family
ID=41071473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008025367A Expired - Fee Related JP4766061B2 (ja) | 2008-02-05 | 2008-02-05 | プリディストータ、拡張型プリディストータ及び増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4766061B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5120216B2 (ja) * | 2008-11-07 | 2013-01-16 | 住友電気工業株式会社 | 歪補償回路 |
WO2012086379A1 (ja) * | 2010-12-22 | 2012-06-28 | 住友電気工業株式会社 | 増幅回路及び無線通信装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63113757A (ja) * | 1986-10-31 | 1988-05-18 | Nec Corp | 演算回路 |
GB9804835D0 (en) * | 1998-03-06 | 1998-04-29 | Wireless Systems Int Ltd | Predistorter |
JP3449238B2 (ja) * | 1998-09-18 | 2003-09-22 | 株式会社日立製作所 | 電子線描画装置 |
CN1249913C (zh) * | 1999-05-28 | 2006-04-05 | 富士通株式会社 | 预失真类型的失真补偿放大设备 |
JP2005020515A (ja) * | 2003-06-27 | 2005-01-20 | Fujitsu Ltd | 適応プリディストータ型歪補償送信装置及びその遅延制御フィルタ係数の切替え方法 |
JP2007525867A (ja) * | 2003-07-03 | 2007-09-06 | アイスフィーレ セミコンダクター コーポレイション | 送信システム用の適応プレディストーション |
JP4394409B2 (ja) * | 2003-09-25 | 2010-01-06 | 株式会社日立国際電気 | プリディストーション方式歪補償機能付き増幅器 |
JP2006279780A (ja) * | 2005-03-30 | 2006-10-12 | Matsushita Electric Ind Co Ltd | 歪み補償装置及び歪み補償方法 |
WO2007004252A1 (ja) * | 2005-06-30 | 2007-01-11 | Fujitsu Limited | 歪補償回路を有する電力増幅器 |
US20070074008A1 (en) * | 2005-09-28 | 2007-03-29 | Donofrio David D | Mixed mode floating-point pipeline with extended functions |
-
2008
- 2008-02-05 JP JP2008025367A patent/JP4766061B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009188636A (ja) | 2009-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5205182B2 (ja) | 歪補償増幅装置 | |
JP5120178B2 (ja) | 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ | |
JP5402817B2 (ja) | 電力増幅器のメモリ効果キャンセラ、無線送信機 | |
JP5420887B2 (ja) | 歪補償装置 | |
JP5664116B2 (ja) | 電力増幅装置及びその歪補償係数更新方法及び送信装置 | |
KR20140096126A (ko) | 시스템 선형화 | |
JP2009111958A (ja) | プリディストータ | |
KR20040071556A (ko) | 복소 벡터 곱셈을 이용하는 다항식형 전치보상기 및 방법 | |
JP6007744B2 (ja) | 歪補償装置、送信装置、歪補償方法及び伝達関数算出方法 | |
JPWO2012086379A1 (ja) | 増幅回路及び無線通信装置 | |
KR100546245B1 (ko) | 프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그장치를 포함하는 무선 통신 시스템 | |
JP4766061B2 (ja) | プリディストータ、拡張型プリディストータ及び増幅回路 | |
JP2009194432A (ja) | 増幅回路とこれを有する無線通信装置及びコンピュータプログラム | |
JP5299958B2 (ja) | プリディストータ | |
JP6064374B2 (ja) | 歪補償装置、および、歪補償方法 | |
JP5120216B2 (ja) | 歪補償回路 | |
JP6182973B2 (ja) | 信号増幅装置と歪み補償方法及び無線送信装置 | |
KR20120054369A (ko) | 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템 | |
KR20090125597A (ko) | 협대역 신호를 이용한 광대역 신호의 비선형 모델 파라미터추출 방법 및 이를 이용한 전치 왜곡 장치 및 그 방법 | |
JP6296709B2 (ja) | 歪補償装置 | |
JP2016167763A (ja) | 歪補償装置及び歪補償方法 | |
JP5238461B2 (ja) | プリディストータ | |
KR20100016806A (ko) | 확장 메모리 다항식을 이용한 디지털 전치 왜곡 장치 및 그방법 | |
JP5221260B2 (ja) | プリディストータ | |
KR102097521B1 (ko) | 고주파 증폭 장치 및 왜곡보상 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |