KR100546245B1 - 프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그장치를 포함하는 무선 통신 시스템 - Google Patents

프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그장치를 포함하는 무선 통신 시스템 Download PDF

Info

Publication number
KR100546245B1
KR100546245B1 KR1020030046653A KR20030046653A KR100546245B1 KR 100546245 B1 KR100546245 B1 KR 100546245B1 KR 1020030046653 A KR1020030046653 A KR 1020030046653A KR 20030046653 A KR20030046653 A KR 20030046653A KR 100546245 B1 KR100546245 B1 KR 100546245B1
Authority
KR
South Korea
Prior art keywords
predistortion
signal
power
function
values
Prior art date
Application number
KR1020030046653A
Other languages
English (en)
Other versions
KR20050006725A (ko
Inventor
황인규
김용섭
첸 류
레이놀드 왕
Original Assignee
단암전자통신주식회사
단암유에스에이 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단암전자통신주식회사, 단암유에스에이 인코포레이티드 filed Critical 단암전자통신주식회사
Priority to KR1020030046653A priority Critical patent/KR100546245B1/ko
Priority to US10/884,835 priority patent/US7068102B2/en
Publication of KR20050006725A publication Critical patent/KR20050006725A/ko
Application granted granted Critical
Publication of KR100546245B1 publication Critical patent/KR100546245B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그 장치를 포함하는 무선 통신 시스템에 관한 것이다. 본 발명에 따른 프리디스토션을 이용한 전력 증폭 장치는, 입력신호 x(n)을 프리디스토션 함수에 의해 프리디스토션시켜 프리디스토션된 신호 z(n)을 출력하는 프리디스토션 구현 모듈과; 상기 프리디스토션 구현 모듈에 의해 프리디스토션된 신호 z(n)이 D/A(digital-to-analogue) 변환된 신호를 증폭하는 전력 증폭기(power amplifier); 및 상기 프리디스토션 신호 z(n) 및 상기 전력 증폭기의 출력 신호가 피드백되어 A/D 변환된 신호 y(n)을 입력 받아, 모델링 에러 신호 e(n)=z(n)-y(n)의 파워를 최소화하는 모델 계수들 cq,k,s을 구하는 프리디스토션 함수 산출 모듈을 포함하여 구성되되, 상기 프리디스토션 구현 모듈에서 사용되는 프리디스토션 함수는 다음의 식,
Figure 112005059189506-pat00032
에 의해 표현되는 것을 특징으로 한다.
프리디스토션, 전력 증폭기, 프리디스토션 함수, LUT

Description

프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그 장치를 포함하는 무선 통신 시스템 {Apparatus and method for power amplifying using predistortion and radio communication system having the apparatus}
도1은 종래의 프리디스토션 시스템의 구성 블록도
도2는 본 발명에 따른 장치의 개념 블록도
도3은 본 발명의 일 구성요소인 프리디스토션 구현 모듈의 상세 블록도
<도면 주요부호의 설명>
21 프리디스토션 구현 모듈, 23 전력 증폭기, 25 프리디스토션 함수 산출 모듈
본 발명은 프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그 장치를 포함하는 무선 통신 시스템에 관한 것이다.
전력 증폭기(power amplifier) 설계에 있어서, 신호의 왜곡 특성과 증폭 효율은 서로 양립하지 않는 성질을 가지고 있어, 양자의 적절한 조화가 요구된다. 예를 들어, A급 증폭기의 경우에는 신호의 왜곡이 거의 없는 반면에 증폭 효율이 낮 고, C급 증폭기의 경우에는 효율은 높지만 신호의 왜곡이 심한 특성을 갖는다.
최근에 신호의 왜곡을 일으키지 않고 증폭 효율을 증대시키기 위한 다양한 시도들이 이루어지고 있는데, 그 중에서 프리디스토션(predistortion) 방법이 가장 대표적이라 할 수 있다. 프리디스토션 방법은 전력 증폭기에 입력되는 신호를 그 입력 전에 고의적으로 왜곡하여 전력 증폭기의 비선형 특성을 보상하는 방법으로서, 이 방법에 의하면, 전력 증폭기의 특성 함수와 반대의 성격을 갖는 프리디스토션 함수(predistortion function)에 의해 입력 신호를 왜곡하여 선형화 (linearization)를 달성함으로써 고효율, 저왜곡 특성을 만족시키는 것이다.
도1은 종래에 이용되고 있는 대표적인 프리디스토션 시스템의 블록 구성도이다. 디지털 베이스밴드 입력 신호(un)가 프리디스토션 모듈 20에 입력되어 프리디스토션 함수 A(.)에 의해 프리디스토션되어 xn이 출력된다. xn은 D/A 컨버터 30에 의해 D/A 변환되고, 혼합기(mixer)와 필터에 의해 구성되는 업-컨버젼(up-conversion) 모듈 40에 의해 무선 주파수(RF) 신호로 변환되어 전력 증폭기 50으로 입력되어 증폭된다.
종래의 프리디스토션 방법은 크게 나누어 두 가지 단계에 의해 진행되는데, 우선 전력 증폭기 50의 특성이 산출되고, 그 다음에 그 특성에 기초하여 프리디스토션 함수 A(.)가 구해진다. 전력 증폭기 50의 특성을 산출하기 위하여 전력 증폭기의 입력과 출력을 비교해야 한다. 따라서, 전력 증폭기 50의 출력이 피드백되어 혼합기와 필터에 의해 구성되는 다운-컨버젼(down-conversion) 모듈에 입력되어 중간 주파수(Intermediate Frequency)로 변환되고, A/D 변환기 80에 의해 A/D 변환되어 디지털 베이스 밴드 신호 yn으로 변환된다. xn과 yn은 증폭기 특성 산출 모듈 25에 입력되고, 이를 토대로 전력 증폭기 50의 특성 함수(characteristic function)가 산출된다. 프리디스토션 함수 결정 모듈 15는 상기 증폭기 특성 산출 모듈 25에 의해 산출된 전력 증폭기 50의 특성 함수를 토대로 프리디스토션 함수 A(.)를 결정하고, 프리디스토션 모듈 20은 상기 프리디스토션 함수 A(.)에 의해 입력 신호 un에 프리디스토션을 가하는 것이다.
상기한 바와 같은 종래의 프리디스토션 시스템은 프리디스토션 함수를 산출하기 위하여 전력 증폭기 50의 특성 함수의 산출 단계와 이를 바탕으로 한 프리디스토션 함수의 결정 단계라는 두 가지 단계를 거침으로써, 하드웨어적으로 복잡도가 증가할 뿐만 아니라 프리디스토션 시스템 전체에서 일어날 수 있는 선형화 오류의 가능성도 증대되는 단점을 갖는다.
본 발명은 상기한 바와 같은 종래의 프리디스토션 시스템의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 프리디스토션 함수 산출을 위한 단계를 하나의 단계로 함으로써 선형화 오류의 확률과 하드웨어의 복잡도를 낮출 수 있는 프리디스토션을 이용한 전력 증폭 장치 및 그 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 전력 증폭 장치를 포함하는 무선 통신 시스템을 제공하는 것이다.
발명의 개요
본 발명에 따른 프리디스토션을 이용한 전력 증폭 장치는, 입력신호 x(n)을 프리디스토션 함수에 의해 프리디스토션시켜 프리디스토션된 신호 z(n)을 출력하는 프리디스토션 구현 모듈과; 상기 프리디스토션 구현 모듈에 의해 프리디스토션된 신호 z(n)이 D/A(digital-to-analogue) 변환된 신호를 증폭하는 전력 증폭기(power amplifier); 및 상기 프리디스토션 신호 z(n) 및 상기 전력 증폭기의 출력 신호가 피드백되어 A/D 변환된 신호 y(n)을 입력 받아, 모델링 에러 신호 e(n)=z(n)-y(n)의 파워를 최소화하는 모델 계수들 cq,k,s을 구하는 프리디스토션 함수 산출 모듈을 포함하여 구성되되, 상기 프리디스토션 구현 모듈에서 사용되는 프리디스토션 함수는 다음의 식,
Figure 112005059189506-pat00033
에 의해 표현되는 것을 특징으로 한다.
본 발명의 다른 양상으로서, 본 발명에 따른 무선 통신 시스템은, 프리디스토션을 이용한 전력 증폭 장치를 포함하는 무선 통신 시스템에 있어서, 상기 전력 증폭 장치는, 입력신호 x(n)을 프리디스토션 함수에 의해 프리디스토션시켜 프리디스토션된 신호 z(n)을 출력하는 프리디스토션 구현 모듈과; 상기 프리디스토션 구현 모듈에 의해 프리디스토션된 신호 z(n)이 D/A 변환된 신호를 증폭하는 전력 증 폭기; 및 상기 프리디스토션 신호 z(n) 및 상기 전력 증폭기의 출력 신호가 피드백되어 A/D 변환된 신호 y(n)을 입력 받아, 모델링 에러 신호 e(n)=z(n)-y(n)의 파워를 최소화하는 모델 계수들 cq,k,s을 구하는 프리디스토션 함수 산출 모듈을 포함하여 구성되되, 상기 프리디스토션 구현 모듈에서 사용되는 프리디스토션 함수는 다음의 식,
Figure 112005059189506-pat00034
에 의해 표현되는 것을 특징으로 한다.
본 발명에 따른 또 다른 양상으로서, 본 발명에 따른 전력 증폭 방법은, 입력신호 x(n)을 프리디스토션 함수에 의해 프리디스토션시켜 프리디스토션된 신호 z(n)을 출력하는 프리디스토션 구현 단계와; 상기 프리디스토션 구현 단계에서 프리디스토션된 신호 z(n)이 D/A 변환된 신호를 증폭하는 전력 증폭 단계; 및 상기 프리디스토션 신호 z(n) 및 상기 전력 증폭 단계에서 증폭된 신호가 피드백되어 A/D 변환된 신호 y(n)을 입력 받아, 모델링 에러 신호 e(n)=z(n)-y(n)의 파워를 최소화하는 모델 계수들 cq,k,s을 구하는 프리디스토션 함수 산출 단계를 포함하여 구성되되, 상기 프리디스토션 구현 단계에서 사용되는 프리디스토션 함수는 다음의 식,
Figure 112005059189506-pat00035
에 의해 표현되는 것을 특징으로 한다.
실시예
이하에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 이하에서 설명되는 실시예는 단지 예시적인 것으로서 본 발명의 기술적 범위를 한정하는 것으로 해석되어서는 아니된다.
도2는 본 발명의 개념을 설명하기 위한 블록 구성도이다. 도2에 도시된 구성도는 발명의 이해를 쉽게 하기기 위하여 도1에서와 같은 전체 프리디스토션 과정에서 D/A 및 A/D와 다운 컨버젼 및 업 컨버젼 과정을 생략하여 프리디스토션 과정이 베이스밴드 영역에서 이루어지는 것으로 모델링한 것이다. 따라서, 실제로 본 발명을 구현함에 있어서는 상기한 바와 같은 사항이 고려되어야 할 것이고, 이러한 것은 당업자에게 자명한 사항이다.
도2에 도시된 바와 같이, 본 발명은 프리디스토션 구현 모듈 21과, 전력 증폭기 23과, 프리디스토션 함수 산출 모듈 25를 포함하여 구성된다. 프리디스토션 구현 모듈 21은 입력신호 x(n)을 프리디스토션 함수에 의해 프리디스토션시켜 프리디스토션된 신호 z(n)을 출력하고, 상기 전력 증폭기 23은 상기 프리디스토션 구현 모듈 21에서 프리디스토션된 신호 z(n)을 증폭하며, 상기 프리디스토션 함수 산출 모듈 25는 상기 프리디스토션 신호 z(n) 및 상기 전력 증폭 단계에서 증폭된 신호 y(n)을 입력 받아 프리디스토션 함수를 산출한다.
본 발명의 특징은 프리디스토션 함수 산출 모듈 25에서 전력 증폭기 23의 입 력 신호 z(n)과 그 출력 신호 y(n)을 입력 받아, z(n)과 y(n)만으로 프리디스토션 함수를 산출하여 그것을 프리디스토션 구현 모듈 21에 제공한다는 것이다. 종래에 전력 증폭기의 특성 함수를 구하고 이를 역변환하여 프리디스토션 함수를 구하는 2단계 과정에 비하여 1단계를 줄임으로써 프리디스토션 시스템의 구현의 복잡성을 감소시킨 것이다.
프리디스토션 함수 산출 모듈 25에서 프리디스토션 함수를 산출함에 있어서는 다음의 다항식인 수학식1이 이용된다.
Figure 112005059189506-pat00036
즉, 프리디스토션 함수 산출 모듈 25은 현재 및 과거의 전력 증폭기 23의 출력 신호 y(n)을 이용하여 전력 증폭기 23의 입력 신호 z(n)을 표현할 수 있는 모델 계수들인 cq,k,s을 구하는 것이다.
상기의 수학식1은 전력 증폭기 특성에 해당되는 비선형 함수를 어떻게 수학적으로 표현할 수 있는가하는 문제에서부터 출발하여 산출된 것으로서, 관련 학계 및 업계의 연구에 의하면 전력 증폭기가 입력 파워는 비선형적으로 왜곡하지만 입력의 위상의 변화는 상대적으로 적다는 점을 이용한 것이다. 수학식 1의 도출 과정에 대해서 설명하면 다음과 같다. 수학식 1에 대한 구체적인 설명을 위해서는 수학식 2에 대한 이해가 선행되어야 한다.
Figure 112003025091790-pat00006
상기 수학식2는 비선형 특성을 현재의 입력신호 y(n)에 의해서만 표현한 것으로서(이 때 특정 비선형 함수에 따라 각 계수 ak의 값이 달라진다), 실제의 전력 증폭기에 있어서는 약간의 과거 입력 신호들도 현재의 출력값에 영향을 미치기 때문에 현재 및 과거의 입력 신호 성분들을 모두 고려한 수식으로서, 이 수학식2를 연장한 형태가 바로 앞의 수학식1인 것이다.
수학식2는 입력신호의 위상은 그대로 가지고 파워만 k차 함수로 왜곡시킨 것이며, 여기에 일반적인 다항식 개념을 도입하여 여러 가지의 k값에 대하여 합함으로써 가장 간단한 비선형 특성을 나타낼 수 있는 다항식이다. 수학식 2 는 프리디스토션 함수로서 생각할 수 있는 가장 간단한 경우의 함수를 수식으로 나타낸 한 예이다. 만일 전력 증폭기의 입출력 신호 사이에 아무런 메모리 효과가 존재하지 않는다면 -- 즉, 현재의 출력 신호는 과거의 입력 신호와는 전혀 관계없이 오로지 현재의 입력 신호의 값에 의해서만 결정되는 전력 증폭기의 경우라면 -- 프리디스토션 함수 출력 z(n)은 현재의 입력값인 y(n)에 의해서만 결정되고 y(n-1), y(n-2), ... 등의 과거의 값과는 무관한 함수가 된다. 이러한 조건 하에서의 포괄적인 비선형 관계식은 다음과 같이 나타낼 수 있다.
Figure 112005059189506-pat00037

즉, 위의 식은 임의의 수 a1, a2, a3,... 가 y(n), y2(n), y3(n) 등 다차항의 계수가 되는 일반적인 비메모리, 비선형 함수의 공식이다. 이 때, 주의할 점은 y(n) 및 z(n) 모두 복소수라는 점입니다. 따라서 프리디스토션 함수의 입출력 사이의 위상 관계가 (복소수) 계수인 a0, a1,... 뿐만 아니라 입력의 다차항인 y2(n), y3(n) 등에 의해서도 영향을 받게 되므로, 원하는 입출력 간의 위상 관계를 구현하는 것이 쉽지 않게 된다. 그러나 상기 식에서 모든 yk(n) 을 각각 y(n)|y(n)|k-1 으로 대체하면, 위상은 y(n)과 동일하되, 크기만 입력의 크기인 |y(n)|의 고차항의 크기를 가지는 항이 되므로 입출력 간의 위상 관계가 계수인 a0, a1,... 등에 의해서만 결정되므로 매우 간단해지는 잇점이 있다. 이것이 바로 출원 명세서 상의 수학식 2 에 해당되는 것이다.
이상에서 살펴본 바와 같이 수학식 2는 가장 간단한 형태의 비선형 특성을 지니는 프리디스토션 함수에 해당되는 수식이다. 이를 좀 더 복잡한 형태로 발전시키는데 있어 먼저 떠오르는 방식은 수학식 2 의 관계가 입력 신호의 과거의 값에 대해서도 적용되는 -- 즉, 메모리 효과가 있는 전력 증폭기의 선형화에 적용할 수 있는 -- 형태를 생각할 수 있다. 실제로 대부분의 고출력 광대역 전력 증폭기는 메모리 효과를 지니고 있으므로 이상과 같은 전개 과정은 매우 자연스러운 것이 된다. 위에서 언급한 전개 과정을 식으로 나타내면 다음과 같다.
Figure 112005059189506-pat00038

그러나 위의 수식은 무한개의 항을 포함하므로 이를 실제로 구현하는 것은 불가능하다. 따라서 프리디스토션 함수에 사용되는 고차항의 차수 및 입력 신호의 과거값의 수를 유한한 값으로 제한하여야 하며, 위의 수식은 다음과 같이 바뀌게 된다.
Figure 112005059189506-pat00039

위의 식은 현재 및 과거 각 순간순간의 입력값이 각각의 고차항들만의 선형 조합(Linear Combination)에 해당되는데, 이는 입력값들 상호간의 비선형 연관 효과를 포함하는 프리디스토션 함수를 구현할 수 없다는 단점이 존재한다. 이러한 문제점을 극복하기 위한 연구 분석 작업 결과, 아주 단순한 형태의 상호 연관 관계를 가진 항들만을 포함시킬 경우에도 전력 증폭기 선형화 성능이 상당히 우수해짐을 관찰할 수 있게 되었다. 예를 들면, y(n)|y(n-1)|k-1, y(n-1)|y(n)|k-1, y(n-2)|y(n)|k-1 등과 같이 서로 두 가지의 다른 순간의 입력값들이 비선형적으로 연관되되, 하나의 항목은 일차항을 가지는 항목들만을 사용하고도 충분한 선형화 효과를 얻을 수 있음을 의미하는 것이다. 이러한 항목들까지 포함하는 일반적인 비선형 프리디스토션 함수를 수식으로 나타내면 다음과 같다.
Figure 112005059189506-pat00040

실제로 구현 가능한 프리디스토션 함수는 유한한 개수의 항목만을 포함할 수 있으므로 위의 수식을 다시 한 번 수정하면 다음과 같다.
Figure 112005059189506-pat00041

위의 수식에서 변수 s 에 대한 합을 구할 때 s의 값이, 해당되는 q의 값보다 커지게 되면 미래에 입력되는 신호값을 의미하게 되며, 이는 현실적으로 구현하기 불가능하므로 다시 한 번 수식을 수정하여 다음과 같이 수학식 1과 동일한 은 결과를 얻게 된다.
Figure 112005059189506-pat00042
수학식1을 살펴보면, 서로 다른 시간대의 입력값들이 관련되어 출력에 영향을 미치는 항들도 고려되고 있다는 점을 알 수 있는데 각 시간대별로의 입력 신호들 사이의 상당히 다양한 관계를 모두 고려하여 프리디스토션 함수로 나타내려는 의도이다.
한편, 수학식1에서 Q, K, S 의 값을 어떻게 정하느냐에 따라 전체적으로 얼마나 많은 항들을 포함하는가가 결정되는데, 이들 값을 크게 할 수록 더 많은 항을 고려하여 함수를 모델링하게 되어 정확도가 제고되지만 그 만큼 구현의 복잡도가 증대되므로 적정한 선에서 절충할 필요가 있다.
프리디스토션 함수 산출 모듈 25에서 프리디스토션 함수를 산출하는데 있어서의 핵심은 도1에 표시된 모델링 에러 신호 e(n)=z(n)-y(n)의 파워를 최소화하는 수학식1의 다항식 모델 계수 cq,k,s를 구하는 것으로서, 모델 계수 cq,k,s는 다음의 수학식3 내지 수학식8에 의하여 표현되는 알고리즘에 의해 구할 수 있다.
Figure 112003025091790-pat00007
,
Figure 112003025091790-pat00008
,
Figure 112003025091790-pat00009
,
Figure 112003025091790-pat00010
,
Figure 112003025091790-pat00011
,
Figure 112003025091790-pat00012
상기의 수학식3 내지 수학식8이 얻어진 과정을 설명하면 다음과 같다.
어떤 시간 0 시점의 출력 및 각종 과거 출력값들을 이용하여 현재의 z(n)을 구하면 수학식1에 의하여, y(0), y(1),....,y(n-Q-S)로부터 z(0)가 얻어지고, 또한, 시간 1시점의 z(1)을 구하면, y(1), y(0), y(-1),...,y(1-Q-S)로부터 z(1)이 얻어지며, 마찬가지 방법에 의해, y(n), y(n-1),...,y(n-!-S)로부터 z(n)이 얻이지며, 나아가 y(N), y(N-1),...,y(N-Q-S)로부터 z(N)이 얻어진다.
따라서, 이러한 각 값들의 관계를 계속 나열하여 놓고 공통항들을 찾아내서 단순한 항렬식을 만들어 내는 과정을 추구하다 보면 수학식3 내지 수학식8의 알고리즘이 얻어진다. 상기 수학식3 내지 수학식8에 의해 표현되는 알고리즘에 의해 모델 계수들 cq,k,s를 구하는 방법은 당업계 및 학계에서 일반적으로 쓰이는 리스트-스퀘어(least-squares) 방법에 의해 용이하게 얻을 수 있는 것이다.
도3은 프리디스토션 구현 모듈 21의 세부 구성 블록도를 도시한 것이다. 프리디스토션 구현 모듈 21은 프리디스토션 함수 산출 모듈 25에서 산출된 모델 계수들 cq,k,s를 전달받아 다음의 수학식9에 의해 표현되는 프리디스토션 함수에 의거하여 입력신호 x(n)을 프리디스토션시켜 프리디스토션된 신호 z(n)을 출력하는데, 도3은 이러한 과정을 수행하기 위하여 필요한 구체적인 블록 구성도인 것이다. 아래의 수학식9는 수학식 1과 실질적으로 동일한 것으로서 반복적으로 기재한 것이다.
Figure 112005059189506-pat00043
수학식1과 수학식9를 비교하면 대칭성이 존재하는 것을 알 수 있다. 도2에서와 같이 모델링된 프리디스토션 시스템에서는 전력증폭기 23의 출력신호 y(n)이 입력신호 x(n)과 동일해지는 것이 가장 바람직한 것이라는 것을 감안하면 상기의 대칭성은 이해될 수 있을 것이다.
도3에서 LUT_0,0,....,LUT_0,(-S) 내지 LUT_Q,S,....LUT_Q,(-S)(341 내지 344)는 각 q 및 s에 대하여
Figure 112003025091790-pat00014
의 값을 모든
Figure 112003025091790-pat00015
에 대하여 미리 계산하여 LUT(look-up table)를 형성한 것이다. q의 값의 가지수는 Q+1이고 s의 값의 가지수는 최대 2K+1이므로, 양자의 곱인 (Q+1)(2K+1) 개의 LUT가 만들어진다.
도3에 있어서, 입력신호 x(n)이 입력되면 지연 체인(delay chain, 331 내지 334)에 의해 현재의 값 및 과거의 신호들의 값이 저장되고, 이 값들의 절대값(310)들도 다른 지연 체인(321 내지 324)에 저장된다. 그러면, 프리디스토션 함수 구현 모듈 21은 상기 수학식9를 계산하기 위하여 각 q, k, s 별로 해당되는 x(n-q+s) 값과 대응하는 LUT 값을 찾아 곱해주고, 이러한 방식으로 곱해진 모든 값들은
Figure 112003025091790-pat00016
에 해당되는 연산을 수행하는 덧셈기 340에서 더해져서 결과적으로 프리디스토션된 신호 z(n)을 출력하는 것이다.
이상에서는 본 발명에 따른 프리디스토션을 이용한 전력 증폭 장치의 일 실시예를 중심으로 설명하였으나, 본 발명에 따른 프리디스토션을 이용한 전력 증폭 방법에 대해서도 동일한 설명이 가능할 것이며, 상기한 바와 같은 본 발명에 따른 프리디스토션을 이용한 전력 증폭 장치는 CDMA를 포함한 무선 통신 시스템(radio communication system)의 송신부에 적용될 수 있음은 당업자에게 자명하다.
이상에서 설명된 실시예는 본 발명의 기술적 범위를 한정하는 것으로 해석되어서는 아니된다. 본 발명에 따른 기술적 사상은 다양한 형태로 변형 실시가 가능할 것이므로 그 기술적 범위는 특허청구범위의 합리적 해석에 의해 결정되어야 한다.
본 발명에 따른 프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그 장치를 포함하는 무선 통신 시스템에 의하면, 프리디스토션 함수 산출 단계를 종래의 것에 비해 축소하여 선형화 오류의 가능성을 줄였으며, 전력 증폭기의 성능을 제고할 수 있으면서도 그 구현의 복잡도를 최소화할 수 있는 수학적 비선형 모델을 사용하였으며 LUT를 사용하여 실제적으로 구현하는 하드웨어를 단순화시킬 수 있는 효과가 있다.

Claims (6)

  1. 프리디스토션을 이용한 전력 증폭 장치에 있어서,
    입력신호 x(n)을 프리디스토션 함수에 의해 프리디스토션시켜 프리디스토션된 신호 z(n)을 출력하는 프리디스토션 구현 모듈;
    상기 프리디스토션 구현 모듈에 의해 프리디스토션된 신호 z(n)이 D/A(digital-to-analogue) 변환된 신호를 증폭하는 전력 증폭기(power amplifier); 및
    상기 프리디스토션 신호 z(n) 및 상기 전력 증폭기의 출력 신호가 피드백되어 A/D 변환된 신호 y(n)을 입력 받아, 모델링 에러 신호 e(n)=z(n)-y(n)의 파워를 최소화하는 모델 계수들 cq,k,s을 구하는 프리디스토션 함수 산출 모듈을 포함하여 구성되되,
    상기 프리디스토션 구현 모듈에서 사용되는 프리디스토션 함수는 다음의 식,
    Figure 112005059189506-pat00044
    에 의해 표현되는 것을 특징으로 하는 프리디스토션을 이용한 전력 증폭 장치.
  2. 제1항에 있어서,
    상기 프리디스토션 구현 모듈에서 상기 프리디스토션 함수에 의해 입력신호 에 프리디스토션을 가하는 것은,
    각 q 및 s에 대하여
    Figure 112003025091790-pat00018
    의 값을 모든
    Figure 112003025091790-pat00019
    에 대하여 미리 계산하여 LUT(look-up table)를 형성하고,
    입력신호 x(n)이 입력되면 지연 체인에 의해 현재의 값 및 과거의 신호들의 값을 저장하고, 이 값들의 절대값들도 다른 지연 체인에 저장하며,
    각 q, k, s 별로 해당되는 x(n-q+s) 값과 대응하는 LUT 값을 찾아 곱해주고, 곱해진 모든 값들을
    Figure 112003025091790-pat00020
    에 해당되는 연산을 수행하는 덧셈기에서 더함으로써 이루어지는 것을 특징으로 하는 프리디스토션을 이용한 전력 증폭 장치.
  3. 프리디스토션을 이용한 전력 증폭 장치를 포함하는 무선 통신 시스템에 있어서, 상기 전력 증폭 장치는,
    입력신호 x(n)을 프리디스토션 함수에 의해 프리디스토션시켜 프리디스토션된 신호 z(n)을 출력하는 프리디스토션 구현 모듈;
    상기 프리디스토션 구현 모듈에 의해 프리디스토션된 신호 z(n)이 D/A 변환된 신호를 증폭하는 전력 증폭기; 및
    상기 프리디스토션 신호 z(n) 및 상기 전력 증폭기의 출력 신호가 피드백되어 A/D 변환된 신호 y(n)을 입력 받아, 모델링 에러 신호 e(n)=z(n)-y(n)의 파워를 최소화하는 모델 계수들 cq,k,s을 구하는 프리디스토션 함수 산출 모듈을 포함하여 구성되되,
    상기 프리디스토션 구현 모듈에서 사용되는 프리디스토션 함수는 다음의 식,
    Figure 112005059189506-pat00045
    에 의해 표현되는 것을 특징으로 하는 무선 통신 시스템.
  4. 제3항에 있어서,
    상기 프리디스토션 구현 모듈에서 상기 프리디스토션 함수에 의해 입력신호에 프리디스토션을 가하는 것은,
    각 q 및 s에 대하여
    Figure 112003025091790-pat00022
    의 값을 모든
    Figure 112003025091790-pat00023
    에 대하여 미리 계산하여 LUT를 형성하고,
    입력신호 x(n)이 입력되면 지연 체인에 의해 현재의 값 및 과거의 신호들의 값을 저장하고, 이 값들의 절대값들도 다른 지연 체인에 저장하며,
    각 q, k, s 별로 해당되는 x(n-q+s) 값과 대응하는 LUT 값을 찾아 곱해주고, 곱해진 모든 값들을
    Figure 112003025091790-pat00024
    에 해당되는 연산을 수행하는 덧셈기에서 더함으로써 이루어지는 것을 특징으로 하는 무선 통신 시스템.
  5. 프리디스토션을 이용한 전력 증폭 방법에 있어서,
    입력신호 x(n)을 프리디스토션 함수에 의해 프리디스토션시켜 프리디스토션된 신호 z(n)을 출력하는 프리디스토션 구현 단계;
    상기 프리디스토션 구현 단계에서 프리디스토션된 신호 z(n)이 D/A 변환된 신호를 증폭하는 전력 증폭 단계; 및
    상기 프리디스토션 신호 z(n) 및 상기 전력 증폭 단계에서 증폭된 신호가 피드백되어 A/D 변환된 신호 y(n)을 입력 받아, 모델링 에러 신호 e(n)=z(n)-y(n)의 파워를 최소화하는 모델 계수들 cq,k,s을 구하는 프리디스토션 함수 산출 단계를 포함하여 구성되되,
    상기 프리디스토션 구현 단계에서 사용되는 프리디스토션 함수는 다음의 식,
    Figure 112005059189506-pat00046
    에 의해 표현되는 것을 특징으로 하는 프리디스토션을 이용한 전력 증폭 방법.
  6. 제5항에 있어서,
    상기 프리디스토션 구현 단계에서 상기 프리디스토션 함수에 의해 입력신호에 프리디스토션을 가하는 것은,
    각 q 및 s에 대하여
    Figure 112003025091790-pat00026
    의 값을 모든
    Figure 112003025091790-pat00027
    에 대하여 미리 계산하여 LUT를 형성하고,
    입력신호 x(n)이 입력되면 지연 체인에 의해 현재의 값 및 과거의 신호들의 값을 저장하고, 이 값들의 절대값들도 다른 지연 체인에 저장하며,
    각 q, k, s 별로 해당되는 x(n-q+s) 값과 대응하는 LUT 값을 찾아 곱해주고, 곱해진 모든 값들을
    Figure 112003025091790-pat00028
    에 해당되는 연산을 수행하는 덧셈기에서 더함으로써 이루어지는 것을 특징으로 하는 프리디스토션을 이용한 전력 증폭 방법.
KR1020030046653A 2003-07-10 2003-07-10 프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그장치를 포함하는 무선 통신 시스템 KR100546245B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030046653A KR100546245B1 (ko) 2003-07-10 2003-07-10 프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그장치를 포함하는 무선 통신 시스템
US10/884,835 US7068102B2 (en) 2003-07-10 2004-07-02 Power amplifying apparatus and method using pre-distortion and radio communication system including the same apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030046653A KR100546245B1 (ko) 2003-07-10 2003-07-10 프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그장치를 포함하는 무선 통신 시스템

Publications (2)

Publication Number Publication Date
KR20050006725A KR20050006725A (ko) 2005-01-17
KR100546245B1 true KR100546245B1 (ko) 2006-01-26

Family

ID=33562964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030046653A KR100546245B1 (ko) 2003-07-10 2003-07-10 프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그장치를 포함하는 무선 통신 시스템

Country Status (2)

Country Link
US (1) US7068102B2 (ko)
KR (1) KR100546245B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040763B1 (ko) 2009-04-03 2011-06-10 한국과학기술원 비선형 전력 증폭기에 부분 선형 근사를 적용한 직접 학습 구조 기반의 적응 전치 왜곡 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8380143B2 (en) 2002-05-01 2013-02-19 Dali Systems Co. Ltd Power amplifier time-delay invariant predistortion methods and apparatus
US8811917B2 (en) 2002-05-01 2014-08-19 Dali Systems Co. Ltd. Digital hybrid mode power amplifier system
CN102017553B (zh) 2006-12-26 2014-10-15 大力系统有限公司 用于多信道宽带通信系统中的基带预失真线性化的方法和系统
CN100556015C (zh) * 2007-03-27 2009-10-28 华为技术有限公司 一种预失真装置及方法
KR100888097B1 (ko) 2007-04-03 2009-03-11 포항공과대학교 산학협력단 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치 및방법
KR101688710B1 (ko) * 2007-04-23 2016-12-22 달리 시스템즈 씨오. 엘티디. 프리디스토션 회로의 계수들을 업데이트하는 방법 및 적응 회로
WO2009050537A1 (en) * 2007-10-18 2009-04-23 Freescale Semiconductor, Inc. Method and system of adaptive predistortion of a wireless transmitter
JP2012509614A (ja) * 2008-11-11 2012-04-19 アクシス ネットワーク テクノロジー リミテッド． リソースの効率的なアダプティブ・デジタル前置補償システム
KR101829517B1 (ko) 2010-09-14 2018-02-14 달리 시스템즈 씨오. 엘티디. 원격으로 재구성가능한 분산 안테나 시스템 및 방법
CN103888396A (zh) * 2014-03-26 2014-06-25 西安电子科技大学 基于自适应可变步长迭代的预失真方法
US9590673B2 (en) * 2015-01-20 2017-03-07 Qualcomm Incorporated Switched, simultaneous and cascaded interference cancellation
CN106777533B (zh) * 2016-11-24 2020-06-09 北京理工大学 一种基于查找表的功放非线性模拟方法
CN111428432B (zh) * 2019-01-08 2022-04-26 北京大学 一种非线性功放的高性能数字预失真方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600792B2 (en) * 1998-06-26 2003-07-29 Qualcomm Incorporated Predistortion technique for high power amplifiers
US6903604B2 (en) * 2001-06-07 2005-06-07 Lucent Technologies Inc. Method and apparatus for modeling and estimating the characteristics of a power amplifier
GB2376613B (en) * 2001-06-15 2005-01-05 Wireless Systems Int Ltd Methods and apparatus for signal distortion correction
US20030063686A1 (en) * 2001-07-25 2003-04-03 Giardina Charles Robert System and method for predistorting a signal using current and past signal samples
US7330517B2 (en) * 2003-11-24 2008-02-12 P-Wave Ltd. Amplifier linearization using non-linear predistortion
US7071777B2 (en) * 2003-12-02 2006-07-04 Motorola, Inc. Digital memory-based predistortion technique

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040763B1 (ko) 2009-04-03 2011-06-10 한국과학기술원 비선형 전력 증폭기에 부분 선형 근사를 적용한 직접 학습 구조 기반의 적응 전치 왜곡 방법

Also Published As

Publication number Publication date
US20050007193A1 (en) 2005-01-13
US7068102B2 (en) 2006-06-27
KR20050006725A (ko) 2005-01-17

Similar Documents

Publication Publication Date Title
US20230370937A1 (en) Method and system for baseband predistortion linearization in multi-channel wideband communication systems
JP4417174B2 (ja) プリディストータ
US7944295B2 (en) Predistorter
US8787494B2 (en) Modeling digital predistorter
JP5753272B2 (ja) タップ出力の正規化を伴う非線形モデル
JP4394409B2 (ja) プリディストーション方式歪補償機能付き増幅器
US7348844B2 (en) Adaptive digital pre-distortion system
US7511574B2 (en) Predistorter
KR100546245B1 (ko) 프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그장치를 포함하는 무선 통신 시스템
KR101058733B1 (ko) 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상 장치
US7847631B2 (en) Method and apparatus for performing predistortion
US7412469B2 (en) Power amplifier pre-distorter training
US20040155707A1 (en) Polynomial predistorter using complex vector multiplication
US8432220B2 (en) Linearization device for a power amplifier
JP2011176689A (ja) 算出装置、歪み補正装置、増幅装置および算出方法
KR20140040270A (ko) 비선형 증폭기를 위한 신호 전치왜곡
US8804872B1 (en) Dynamic determination of volterra kernels for digital pre-distortion
Vaicaitis et al. Segmented Spline Curve Neural Network for Low Latency Digital Predistortion of RF Power Amplifiers
CN115529212A (zh) 基于开环的短波通信方法、装置、设备及可读存储介质
KR100487209B1 (ko) 룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡특성을 보상하는 전치보상 장치 및 방법
US11658618B2 (en) Distortion compensation device, distortion compensation method, and non-transitory computer-readable storage medium
Lekashri et al. FPGA based Silicon on Chip using Flexible Digital Pre-Distortion for Software Defined Radio Transceiver
RU2761856C1 (ru) Способ повышения линейности высокочастотных усилителей мощности и устройство для его осуществления
KR20040042651A (ko) 전력 증폭기의 비선형성 보상 장치
CN115529049A (zh) 基于闭环的短波通信方法、装置、设备及可读存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee