KR20040042651A - 전력 증폭기의 비선형성 보상 장치 - Google Patents

전력 증폭기의 비선형성 보상 장치 Download PDF

Info

Publication number
KR20040042651A
KR20040042651A KR1020020071224A KR20020071224A KR20040042651A KR 20040042651 A KR20040042651 A KR 20040042651A KR 1020020071224 A KR1020020071224 A KR 1020020071224A KR 20020071224 A KR20020071224 A KR 20020071224A KR 20040042651 A KR20040042651 A KR 20040042651A
Authority
KR
South Korea
Prior art keywords
signal
predistortion
power amplifier
digital
output
Prior art date
Application number
KR1020020071224A
Other languages
English (en)
Inventor
이지원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020071224A priority Critical patent/KR20040042651A/ko
Publication of KR20040042651A publication Critical patent/KR20040042651A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 디지털 형태의 입력 신호를 아날로그 형태로 변환하는 디지털/아날로그 변환기, 상기 디지털/아날로그 변환기로부터 전송된 신호를 반송파의 신호로 변환하는 변조기, 상기 변조기에서 출력되는 신호를 전력 증폭하는 전력 증폭기, 상기 전력 증폭기에서 증폭된 신호에 대하여 샘플링을 수행하여 출력 샘플 신호를 생성하는 방향성 결합기, 상기 방향성 결합기에서 출력된 출력 샘플 신호를 기저 대역 신호로 복조하는 복조기, 상기 복조기에서 출력되는 아날로그 형태의 신호를 디지털 형태의 신호로 변환하는 아날로그/디지털 변환기, 상기 아날로그/디지털 변환기로부터 전송된 신호와 입력 신호를 비교하여 상기 전력 증폭기의 비선형성을 계산하여 전치 왜곡 계수를 생성하는 디지털 신호 프로세서, 상기 디지털 신호 프로세서에서 생성된 전치 왜곡 계수를 이용하여 입력 신호에 대한 전력 증폭기의 비선형성을 보상하는 전치 왜곡기로 구성된 것으로서, 전력 증폭기의 특성이 디지털 신호 프로세서를 사용하여 적응적 제어를 수행하기 때문에 온도나 입력 전압등에 의해 변화하더라도 선형성을 유지할 수 있다.

Description

전력 증폭기의 비선형성 보상 장치{Apparatus for Compensating for nonlinear of Power Amplifier}
본 발명은 환경 변화에 무관하게 송신기 출력의 비선형성을 개선하는 전력 증폭기의 선형성 보상 장치에 관한 것이다.
고출력 전력 증폭기(High Power Amplifier; 이하 HPA라 함)는 무선 송신기 최종단의 전력 증폭기로서, 일그러짐이 적고 높은 효율로 전력을 부하에 공급하는 것이 중요하다.
특히, HPA는 여러 단으로 트랜지스터를 배열해 이득고 출력을 구현하여 소자의 특성상 출력에 한계가 있으므로 최종단에는 푸쉬풀 타입의 트랜지스터나 여러 개의 트랜지스터를 컴바인하여 사용하는 발란스 타입을 사용하기도 한다.
HPA의 가장 중요한 특성중 하나는 비선형 왜곡을 유발하는 IMD(Inter Modulation Distortion)인데 최대 출력을 얻기 위해 디바이스를 비선형 영역에서 동작시켜야하지만, 입력 전력을 낮추어 선형 영역에서 동작시키는 백-오프(Back-Off) 방식을 이용한다.
하지만 비선형 왜곡을 완전히 제거할 수 없으므로, 전치 왜곡을 통하여 비선형성을 없애고 증폭하여 전송하도록 하는 것이다.
이하 도면을 참조하여 종래의 전력 증폭기의 비선형성을 보상하는 장치에 대하여 설명하기로 한다.
도 1은 종래의 전력 증폭기의 비선형성을 보상하는 장치의 구성을 개략적으로 나타낸 블럭도이다.
도 1을 참조하면, 전력 증폭기의 비선형성을 보상하는 장치는 방향성 결합기(100, 140), 위상 변환기(110), 가변 감쇄기(120), 전력 증폭기(130), 비교기(150, 160)를 포함한다.
상기 방향성 결합기(100, 140)는 입력 신호로부터 샘플링 신호를 검출하는 제1 방향성 결합기(100), 전력 증폭기(130)에서 출력되는 출력 신호의 샘플링 신호를 검출하는 제2 방향성 결합기(140)를 포함한다.
상기 위상 변환기(110)는 상기 제1 방향성 결합기(100)로부터 전송된 신호의 위상을 변화시킨다. 즉, 상기 위상 변환기(110)는 상기 제1 방향성 결합기(100)로부터 전송된 신호를 비교기에서 출력되는 위상 계수를 이용하여 위상을 조절한다.
상기 가변 감쇄기(120)는 상기 위상 변환기(110)로부터 전송된 신호의 크기를 변환시킨다. 즉, 상기 가변 감쇄기(120)는 상기 위상 변환기(110)로부터 전송된 신호를 비교기에서 출력되는 진폭 계수를 이용하여 상기 신호의 크기를 조절한다.
상기 전력 증폭기(130)는 상기 가변 감쇄기(120)로부터 전송된 전치 왜곡된 신호를 증폭한다. 그러면, 상기 전력 증폭기(130)를 통과한 신호는 원신호와 같은 신호가 출력된다.
상기 비교기(150, 160)는 제1 방향성 결합기(100)로부터 전송된 입력 샘플 신호와 제2 방향성 결합기(140)로부터 전송된 출력 샘플 신호의 위상을 비교하는 제1 비교기(150), 상기 입력 샘플 신호와 출력 샘플 신호의 진폭을 비교하는 제2 비교기(160)를 포함한다.
상기 제1 비교기(150)는 입력 샘플 신호와 출력 샘플 신호의 위상을 비교한 결과값 즉, 위상 계수를 위상 변환기(110)에 전송한다. 그러면, 상기 위상 변환기(110)는 상기 전송된 결과값을 이용하여 입력 신호의 위상을 변화시킨다.
상기 제2 비교기(160)는 입력 샘플 신호와 출력 샘플 신호의 크기를 비교한 결과값 즉, 진폭 계수를 가변 감쇄기에 전송한다. 그러면, 상기 가변 감쇄기(120)는 상기 전송된 결과값을 이용하여 입력 신호의 진폭을 조절한다.
이하 상기와 같이 구성된 전력 증폭기의 비선형성을 보상하는 장치의 동작에 대하여 설명하기로한다.
송신기 전력 증폭기(130)의 출력 신호는 비선형성으로 인한 왜곡이 발생함에 따라 전치 왜곡 방식에서 전력 증폭기(130)의 비선형성을 보상하기 위하여 전력 증폭기(130)의 입력 신호를 미리 전력 증폭기의 특성과 반대로 왜곡시킨다.
상기 전력 증폭기(130)의 입력 신호를 미리 전력 증폭기(130)의 특성과 반대로 왜곡시키는 방법에 대하여 좀더 상세히 살펴보면, 제1 방향성 결합기(100)는 입력 신호를 샘플링하여 상기 샘플링된 입력 샘플 신호를 위상 변환기(110), 가변 감쇄기(120), 전력 증폭기(130)를 통하여 제2 방향성 결합기(140)에 전송한다.
상기 제2 방향성 결합기(140)는 상기 전력 증폭기(130)에서 출력되는 출력신호를 샘플링한다. 이때, 입력 샘플 신호와 출력 샘플 신호의 크기가 같도록 샘플링 비율을 맞추어여하며, 출력 신호는 전력 증폭기(130)에 의하여 크게 증폭되므로 그 크기에 맞추어 샘플링한다. 그런다음 상기 제2 방향성 결합기(140)는 상기 샘플링된 출력 샘플 신호를 비교기(150, 160)에 전송한다.
그러면, 상기 비교기(150, 160)는 상기 입력 샘플 신호와 출력 샘플 신호의 차이를 구하여 그 결과값을 위상 변환기(110)와 가변 감쇄기(120)에 전송한다.
즉, 제1 비교기(150)가 상기 입력 샘플 신호와 출력 샘플 신호의 위상을 비교하여 그 결과값을 위상 변환기(110)에 전송하면, 상기 위상 변환기(110)는 상기 제1 비교기(150)부터 전송된 결과값을 이용하여 입력 신호의 위상을 조절한다.
또한, 제2 비교기(160)는 상기 입력 샘플 신호와 상기 출력 샘플 신호의 크기를 비교하여 그 결과값을 가변 감쇄기(120)에 전송하면, 상기 가변 감쇄기(120)는 상기 제2 비교기(160)로부터 전송된 결과값을 이용하여 입력 신호의 크기를 조절한다.
그러나 상기와 같은 종래의 아날로그 방식의 비선형성 보상을 위한 전치왜곡 송신기는 온도에 대한 변화가 민감하고 잡음의 영향을 많이 받으며, 각 신호의 입력 순간마다 매번 입력 신호를 왜곡시켜주는 회로를 조절해야하는 불편함이 있다.
또한, 회로의 구성이 디지털 방식에 비해 상대적으로 복잡하고 과부하 및 전력 증폭기의 특성상 온도 보상 회로 등의 부가회로들이 필요한 문제점이 있다.
상기와 같은 문제를 해결하기 위하여, 본 발명의 목적은 전력 증폭기의 특성을 디지털 신호 프로세서를 사용하여 적응적 제어를 수행하여 온도나 입력 전압등이 변화하더라도 선형성을 유지할 수 있는 전력 증폭기의 선형성 보상 장치를 제공하는데 있다.
도 1은 종래의 전력 증폭기의 비선형성을 보상하는 장치의 구성을 개략적으로 나타낸 블럭도.
도 2는 본 발명의 바람직한 일 실시예에 따른 전력 증폭기의 비선형성을 보상하는 장치의 구성을 개략적으로 나타낸 블럭도.
도 3은 본 발명의 바람직한 일 실시예에 따른 전치 왜곡기의 구성을 개략적으로 나타낸 블럭도.
<도면의 주요부분의 간단한 설명>
100, 140, 240 : 방향성 결합기 110 : 위상 변환기
120 : 가변 감쇄기 130, 230 : 전력 증폭기
150, 160 : 비교기 200 : 전치 왜곡기
210 : DAC 220 : 변조기
250 : 국부 발진기 260 : 복조기
270 : ADC 280 : 디지털 신호 프로세서
300, 340 : 곱셈기 320 : 전치 왜곡 테이블
330 : 시간 지연 레지스터 350 : 감산기
360 : 가산기 370 : 리미터
상기 목적들을 달성하기 위하여 본 발명의 일 측면에 따르면, 디지털 형태의 입력 신호를 아날로그 형태로 변환하는 디지털/아날로그 변환기, 상기 디지털/아날로그 변환기로부터 전송된 신호를 반송파의 신호로 변환하는 변조기, 상기 변조기에서 출력되는 신호를 전력 증폭하는 전력 증폭기, 상기 전력 증폭기에서 증폭된 신호에 대하여 샘플링을 수행하여 출력 샘플 신호를 생성하는 방향성 결합기, 상기 방향성 결합기에서 출력된 출력 샘플 신호를 기저 대역 신호로 복조하는 복조기, 상기 복조기에서 출력되는 아날로그 형태의 신호를 디지털 형태의 신호로 변환하는 아날로그/디지털 변환기, 상기 아날로그/디지털 변환기로부터 전송된 신호와 입력 신호를 비교하여 상기 전력 증폭기의 비선형성을 계산하여 전치 왜곡 계수를 생성하는 디지털 신호 프로세서, 상기 디지털 신호 프로세서에서 생성된 전치 왜곡 계수를 이용하여 입력 신호에 대한 전력 증폭기의 비선형성을 보상하는 전치 왜곡기를 포함하는 것을 특징으로 하는 전력 증폭기의 선형성 보상 장치가 제공된다.
상기 디지털 신호 프로세서는 입력 신호와 상기 아날로그/디지털 변환기로부터 전송된 왜곡 신호 사이의 비를 구하여 진폭계수와 위상계수를 구하는 것으로,상기 구해진 진폭계수와 위상계수는 전치 왜곡 계수이다.
본 발명의 다른 측면에 따르면, I채널 입력 데이터 I와 Q채널 입력 데이터 Q를 각각 자신과 곱하여 제곱 데이터를 생성하는 제1 연산기, 상기 제1 연산기에서 출력되는 신호를 더하여 전력을 출력하는 가산기, 전치 왜곡 계수를 저장하고 있어서, 상기 가산기에서 출력되는 전력에 상응하는 전치 왜곡 계수를 출력하는 전치 왜곡 테이블, 상기 I신호와 Q신호를 상기 전치 왜곡 테이블에서 출력되는 전치 왜곡 계수와 연산을 수행하는 제2 연산기, 상기 제2 연산기에서 출력되는 신호에 대하여 연산을 수행하여 전치 왜곡 신호를 생성하는 제3 연산기, 상기 제3 연산기에서 출력되는 전치 왜곡 신호의 출력 비트수를 제한하는 리미터를 포함하는 것을 특징으로 하는 전치 왜곡기가 제공된다.
상기 전치 왜곡 테이블에서 전치 왜곡 계수를 추출하는데 걸리는 시간을 보상하여 전치 왜곡 테이블에서 출력되는 전치 왜곡 계수간의 동기를 맞추기 위한 I신호와 Q신호 경로상의 시간 지연 레지스터를 더 포함한다.
상기 전치 왜곡 테이블은 진폭계수를 저장하는 A검색 테이블, 위상계수를 저장하는 B검색 테이블를 포함한다.
도 2는 본 발명의 바람직한 일 실시예에 따른 전력 증폭기의 비선형성을 보상하는 장치의 구성을 개략적으로 나타낸 블럭도이다.
도 2를 참조하면, 전력 증폭기의 비선형성을 보상하는 장치는 전치 왜곡기(200), DAC(210), 변조기(220), 전력 증폭기(230), 방향성 결합기(240), 국부 발진기(250), 복조기(260), ADC(270), 디지털 신호 프로세서(280)를 포함한다.
상기 전치 왜곡기(200)는 입력 신호에 대하여 전력 증폭기(230)의 비선형성을 보상한다. 즉, 상기 전치 왜곡기(200)는 입력 신호의 전력에 상응하는 전치 왜곡 계수를 전치 왜곡 테이블에서 추출한 후, 상기 추출된 전치 왜곡 계수를 입력 신호에 대하여 연산을 수행하여 전치 왜곡된 신호를 출력한다.
상기 전치 왜곡기(200)에 대한 상세한 설명은 도 3을 참조한다.
상기 DAC(210)는 상기 전치 왜곡기(200)에서 출력되는 디지털 신호를 아날로그 신호를 변환한다.
상기 변조기(220)는 상기 DAC(210)로부터 전송된 기저대역의 아날로그 신호를 반송파의 주파수로 변환한다.
국부 발진기(250)는 자체적으로 발진 주파수를 만들어 변조기(220)와 복조기(260)에 제공한다.
상기 전력 증폭기(230)는 상기 변조기(220)로부터 전송된 전치 왜곡된 신호를 고출력으로 증폭한다.
방향성 결합기(240)는 상기 전력 증폭기(230)에서 출력되는 신호를 샘플링하여 출력 샘플 신호를 출력한다.
상기 복조기(260)는 상기 방향성 결합기(240)에서 출력된 출력 샘플 신호를 기저 대역 신호로 변환한다.
상기 ADC(270)는 상기 복조기(260)에서 출력되는 아날로그 신호를 디지털 신호로 변환한다.
상기 디지털 신호 프로세서(280)는 전력 증폭기(230)의 비선형성을 계산하여 상기 전치 왜곡기(200)를 제어한다. 즉, 상기 디지털 신호 프로세서(280)는 입력 신호와 상기 ADC(270)로부터 전송된 왜곡 신호를 정렬하여 동일한 신호가 나타나도록 저장하고, 상기 입력 신호와 왜곡 신호의 비율을 구한다. 그런다음 상기 디지털 신호 프로세서(280)는 상기 구해진 비율을 전치 왜곡 계수로하여 전치 왜곡기(200)에 전송한다.
예를 들어, 입력 신호는, 상기 방향성 결합기(240)에서 샘플링되어 복조된후, 디지털 신호로 변환된 왜곡신호는라고 가정하여 두 신호 사이의 비율을 구하면 수학식 1과 같다.
상기 구해진 수학식 1을 진폭비와 위상비로 나타내면
와 같다.
여기서, 진폭비를, 위상비를라 한다.
만약 왜곡 신호에 왜곡 성분이 포함되어 있지 않다면,는 '1'이고,는 '0'의 값을 가진다. 그러므로, 상기와를 적절한 상수값으로 이용하여 변형시킨다면 왜곡을 없애는 전치 왜곡 계수를 만들수 있다.
전력 증폭기(230)의 비선형 특성은 동일한 입력 전력에 대해서는 동일한 왜곡을 가지므로 전치 왜곡 계수는 입력 신호의 전력을 기준으로 정렬시킬 수 있다.
상기 정렬된 값은 전치왜곡기의 내부에 포함된 전치 왜곡 테이블에 저장된다. 입력신호에 전치 왜곡 계수를 수학식 2와 같은 연산을 하게되고, 전치 왜곡된 신호가 전력 증폭기(230)로 입력되어 최종 전력 증폭기의 출력은 왜곡이 제거된 신호를 얻게 된다.
I'+ jQ' = (I+jQ)(A+jB) = (IA-QB)+j(IB+QA)
이하 상기와 같이 구성된 전력 증폭기의 비선형성을 보상하는 장치의 동작에 대하여 설명하기로 한다.
최초 입력 신호 I와 Q가 두개의 경로로 나뉘어 하나는 원래의 신호를 비선형 보상 기능을 수행하는 전치 왜곡기(230)로 입력되고, 다른 하나는 디지털 신호 프로세서(280)에 입력된다.
상기 전치 왜곡기(200)는 상기 디지털 신호 프로세서(280)로부터 전송된 전치 왜곡 계수에 따라 상기 I신호와 Q신호에 왜곡을 주어 DAC(210)에 전송한다.
이때, 상기 전치 왜곡 계수는 상기 디지털 신호 프로세서(280)가 입력 신호와 전력 증폭기(230)에서 증폭된 신호를 방향성 결합기(240)에서 샘플링하여 추출된 신호를 이용하여 구한 값이다. 즉, 상기 디지털 신호 프로세서(280)는 상기 출력 샘플 신호를 복조한 후, 디지털 형태로 변환하여 상기 입력 신호와 출력 샘플신호의 비율을 구하여 진폭비와 위상비를 구한다. 상기 구해진 진폭비와 위상비는 전치 왜곡 계수일 수 있다.
상기 DAC(210)는 상기 전치 왜곡기(200)로부터 전송된 디지털 형태의 I 전치 왜곡 신호와 Q전치 왜곡 신호를 아날로그 형태로 변환하여 변조기(220)에 전송한다. 그러면, 상기 변조기(220)는 상기 DAC(210)로부터 전송된 아날로그 형태의 I 전치 왜곡 신호와 Q 전치 왜곡 신호를 반송파의 주파수로 변조하여 전력 증폭기(230)에 전송한다. 상기 전력 증폭기(230)는 상기 변조기(220)로부터 전송된 전치 왜곡 신호를 증폭하여 왜곡이 제거된 신호를 출력한다.
이와 같은 것은 적응적으로 연산이 수행되므로 내부 외부의 환경 변화가 있더라고 항상 왜곡이 제거된 신호를 얻을 수 있다.
도 3은 본 발명의 바람직한 일 실시예에 따른 전치 왜곡기의 구성을 개략적으로 나타낸 블럭도이다.
도 3을 참조하면, 전치 왜곡기는 제1곱셈기(300a), 제2 곱셈기(300b), 제1 가산기(310), 전치왜곡 테이블(320), 시간 지연 레지스터(330a, 330b), 제3 곱셈기(340), 감산기(350), 제2 가산기(360), 리미터(370a, 370b)를 포함한다.
상기 제1 곱셈기(300a)는 I채널 입력 데이터 I를 자신과 곱하여 I제곱 데이터를 만들고, 상기 제2 곱셈기(300b)는 Q채널 입력 데이터 Q를 자신과 곱하여 Q제곱 데이터를 만든다.
상기 제1 가산기(310)는 상기 제1 곱셈기(300a)에서 출력되는과 상기제2 곱셈기(300b)에서 출력되는을 더한다.
상기 전치 왜곡 테이블(320)은 디지털 신호 프로세서에서 계산되어 전송된 전치왜곡 계수를 저장한다. 이때, 상기 전치 왜곡 계수는 상기 제1 가산기(310)에서 출력되는 전력에 상응하는 값으로, 진폭 계수와 위상 계수를 포함한다.
상기 전치 왜곡 테이블(320)은 진폭 계수를 저장하는 A 검색 테이블(322)과, 위상 계수를 저장하는 B 검색 테이블(324)을 포함하여, 상기 A검색 테이블(322)은 진폭 계수 'A'를 출력하고, 상기 B검색 테이블(324)은 위상 계수 'B'를 출력한다.
최초 동작시 A검색 테이블(322)에는 '1'이 저장되고, B검색 테이블(324)에는 '0'이 저장되어 있어서, 수학식2와 같은 전치 왜곡기의 출력 신호는 입력된 신호에 어떠한 변형도 없이 그대로 출력된다.
상기 시간 지연 레지스터(330a, 330b)는 I채널 입력 데이터 I와 Q 채널 입력 데이터인 Q의 동기와 상기 전치 왜곡 테이블(320)에서 출력되는 A, B의 동기를 맞추기 위하여 시간을 지연시키기 위하여 I와 Q의 전송을 지연시킨다.
상기 제3 곱셈기(340)는 상기 I와 Q를 상기 전치 왜곡 테이블(320)에서 추출된 값과 곱한다. 즉, 상기 제3 곱셈기(340)는 I와 A를 곱하는 곱셈기1(340a), I와 B를 곱하는 곱셈기2(340b), Q와 B를 곱하는 곱셈기3(340c), Q와 A를 곱하는 곱셈기4(340d)를 포함한다.
상기 감산기(350)는 상기 곱셈기1(340a)에서 출력되는 신호와 곱셈기3(340c)에서 출력되는 신호에 대하여 감산을 수행하여를 출력한다.
상기 가산기(360)는 상기 곱셈기2(340b)에서 출력되는 신호와 곱셈기4(340d)에서 출력되는 신호에 대하여 가산을 수행하여를 출력한다.
상기 리미터(370a, 370b)는 상기 제3 곱셈기(340)에서 출력되는 신호는 비트수가 늘어나 있기 때문에 출력 데이터의 비트수를 제한하는 역할을 한다.
이하 상기와 같이 구성된 전치 왜곡기의 동작에 대하여 설명하기로 한다.
I 채널 입력 데이터 I는 제1 곱셈기(300a)와 시간 지연 레지스터(330a)에 전송되고, Q 채널 입력 데이터 Q는 제2 곱셈기(300b)와 시간 지연 레지스터(300b)에 전송된다. 상기 제1 곱셈기(300a)는 상기 I를 제곱하여 제1 가산기(310)에 전송하고, 상기 제2 곱셈기(300b)는 상기 Q를 제곱하여 제1 가산기(310)에 전송한다.
그러면, 상기 제1 가산기(310)는 상기 제1 곱셈기(300a)와 제2 곱셈기(300b)로부터 전송된과을 더하여 입력 신호의 전력을 구한다.
그런다음 전치 왜곡 테이블(320)에서 상기 구해진 전력에 상응하는 전치 왜곡 계수를 추출한다. 즉, A검색 테이블(322)에서 진폭 계수 A를 추출하고, B검색 테이블(324)에서 위상 계수 B를 추출한다. 그런다음 상기 추출된 A와 B를 제3 곱셈기(340)에 전송한다. 이때, 시간 지연 레지스터(330a, 330b)를 통하여 전송된 I와 Q도 제3 곱셈기(340)에 입력된다.
상기 제3 곱셈기(340)는 상기 A와 B를 각각 I와 Q에 곱하여 감산기(350)와 가산기(360)에 전송한다. 상기 감산기(350)는 상기 곱셈기1(340a)에서 출력되는 신호와 곱셈기3(340c)에서 출력되는 신호에 대하여 감산을 수행하여를 출력하고, 상기 가산기(360)는 상기 곱셈기2(340b)에서 출력되는 신호와 곱셈기4(340d)에서 출력되는 신호에 대하여 가산을 수행하여를 출력한다.
상기 출력된 신호는 DAC, 변조기를 거쳐 전력 증폭기에 전송되어 왜곡이 제거된 상태로 전력이 증폭된다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 전력 증폭기의 특성이 디지털 신호 프로세서를 사용하여 적응적 제어를 수행하기 때문에 온도나 입력 전압등에 의해 변화하더라도 선형성을 유지할 수 있는 전력 증폭기의 선형성 보상 장치를 제공할 수 있다.
또한, 본 발명에 따르면, 아날로그가 아닌 디지털 기저대역의 신호를 전치 왜곡기에서 처리하도록 설계가 됨으로서 별도의 아날로그 회로가 불필요하기 때문에 보다 간단한 회로를 구성할 수 있는 전력 증폭기의 선형성 보상 장치를 제공할 수 있다.

Claims (6)

  1. 디지털 형태의 입력 신호를 아날로그 형태로 변환하는 디지털/아날로그 변환기;
    상기 디지털/아날로그 변환기로부터 전송된 신호를 반송파의 신호로 변환하는 변조기;
    상기 변조기에서 출력되는 신호를 전력 증폭하는 전력 증폭기;
    상기 전력 증폭기에서 증폭된 신호에 대하여 샘플링을 수행하여 출력 샘플 신호를 생성하는 방향성 결합기;
    상기 방향성 결합기에서 출력된 출력 샘플 신호를 기저 대역 신호로 복조하는 복조기;
    상기 복조기에서 출력되는 아날로그 형태의 신호를 디지털 형태의 신호로 변환하는 아날로그/디지털 변환기;
    상기 아날로그/디지털 변환기로부터 전송된 신호와 입력 신호를 비교하여 상기 전력 증폭기의 비선형성을 계산하여 전치 왜곡 계수를 생성하는 디지털 신호 프로세서;
    상기 디지털 신호 프로세서에서 생성된 전치 왜곡 계수를 이용하여 입력 신호에 대한 전력 증폭기의 비선형성을 보상하는 전치 왜곡기
    를 포함하는 것을 특징으로 하는 전력 증폭기의 선형성 보상 장치.
  2. 제1항에 있어서,
    상기 디지털 신호 프로세서는 입력 신호와 상기 아날로그/디지털 변환기로부터 전송된 왜곡 신호 사이의 비를 구하여 진폭계수와 위상계수를 구하는 것을 특징으로 하는 전력 증폭기의 선형성 보상 장치.
  3. 제2항에 있어서,
    상기 구해진 진폭계수와 위상계수는 전치 왜곡 계수인것을 특징으로 하는 전력 증폭기의 선형성 보상 장치.
  4. I채널 입력 데이터 I와 Q채널 입력 데이터 Q를 각각 자신과 곱하여 제곱 데이터를 생성하는 제1 연산기;
    상기 제1 연산기에서 출력되는 신호를 더하여 전력을 출력하는 가산기;
    전치 왜곡 계수를 저장하고 있어서, 상기 가산기에서 출력되는 전력에 상응하는 전치 왜곡 계수를 출력하는 전치 왜곡 테이블;
    상기 I신호와 Q신호를 상기 전치 왜곡 테이블에서 출력되는 전치 왜곡 계수와 연산을 수행하는 제2 연산기;
    상기 제2 연산기에서 출력되는 신호에 대하여 연산을 수행하여 전치 왜곡 신호를 생성하는 제3 연산기;
    상기 제3 연산기에서 출력되는 전치 왜곡 신호의 출력 비트수를 제한하는 리미터
    를 포함하는 것을 특징으로 하는 전치 왜곡기.
  5. 제4항에 있어서,
    상기 전치 왜곡 테이블에서 전치 왜곡 계수를 추출하는데 걸리는 시간을 보상하여 상기 전치 왜곡 테이블에서 출력되는 전치 왜곡 계수간의 동기를 맞추기 위한 I신호와 Q신호 경로상의 시간 지연 레지스터를 더 포함하는 것을 특징으로 하는 전치 왜곡기.
  6. 제4항에 있어서,
    상기 전치 왜곡 테이블은 진폭계수를 저장하는 A검색 테이블, 위상계수를 저장하는 B검색 테이블을 포함하는 것을 특징으로 하는 전치 왜곡기.
KR1020020071224A 2002-11-15 2002-11-15 전력 증폭기의 비선형성 보상 장치 KR20040042651A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020071224A KR20040042651A (ko) 2002-11-15 2002-11-15 전력 증폭기의 비선형성 보상 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020071224A KR20040042651A (ko) 2002-11-15 2002-11-15 전력 증폭기의 비선형성 보상 장치

Publications (1)

Publication Number Publication Date
KR20040042651A true KR20040042651A (ko) 2004-05-20

Family

ID=37339417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020071224A KR20040042651A (ko) 2002-11-15 2002-11-15 전력 증폭기의 비선형성 보상 장치

Country Status (1)

Country Link
KR (1) KR20040042651A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038904A1 (en) * 2006-09-29 2008-04-03 Electronics And Telecommunications Research Institute Linearizer for ubiquitous sensor node
CN101159458A (zh) * 2007-11-15 2008-04-09 中兴通讯股份有限公司 一种数字预失真系统和方法
CN109030571A (zh) * 2018-06-19 2018-12-18 成都泰盟软件有限公司 微电极放大器
CN113873705A (zh) * 2020-06-30 2021-12-31 广东美的厨房电器制造有限公司 控制方法和微波烹饪设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013266A (ko) * 1998-08-06 2000-03-06 윤종용 이동통신 시스템의 전력증폭 선형화 장치 및 방법
KR100296982B1 (ko) * 1998-11-03 2001-10-26 오길록 선형 왜곡과 비선형 왜곡이 혼재된 전송시스템의 전치보상기 및송신신호와 궤환신호간의 지연과 위상차이 추정방법
KR20020034830A (ko) * 2000-10-31 2002-05-09 스펙트리안 알에프 전력 증폭기 왜곡 측정 및 정정용 소인 성능감시장치
KR20020087503A (ko) * 2001-05-10 2002-11-23 엘지전자 주식회사 전치 왜곡 방식 디지털 선형화기 및 그의 이득 조절 방법
JP2013060903A (ja) * 2011-09-14 2013-04-04 Toyota Motor Corp 可変圧縮比機構を備える内燃機関

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013266A (ko) * 1998-08-06 2000-03-06 윤종용 이동통신 시스템의 전력증폭 선형화 장치 및 방법
KR100296982B1 (ko) * 1998-11-03 2001-10-26 오길록 선형 왜곡과 비선형 왜곡이 혼재된 전송시스템의 전치보상기 및송신신호와 궤환신호간의 지연과 위상차이 추정방법
KR20020034830A (ko) * 2000-10-31 2002-05-09 스펙트리안 알에프 전력 증폭기 왜곡 측정 및 정정용 소인 성능감시장치
KR20020087503A (ko) * 2001-05-10 2002-11-23 엘지전자 주식회사 전치 왜곡 방식 디지털 선형화기 및 그의 이득 조절 방법
JP2013060903A (ja) * 2011-09-14 2013-04-04 Toyota Motor Corp 可変圧縮比機構を備える内燃機関

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038904A1 (en) * 2006-09-29 2008-04-03 Electronics And Telecommunications Research Institute Linearizer for ubiquitous sensor node
CN101159458A (zh) * 2007-11-15 2008-04-09 中兴通讯股份有限公司 一种数字预失真系统和方法
CN109030571A (zh) * 2018-06-19 2018-12-18 成都泰盟软件有限公司 微电极放大器
CN113873705A (zh) * 2020-06-30 2021-12-31 广东美的厨房电器制造有限公司 控制方法和微波烹饪设备

Similar Documents

Publication Publication Date Title
US7995674B2 (en) Digital predistortion transmitter
US7145962B2 (en) Predistortion digital linearizer and gain controlling method thereof
KR100326176B1 (ko) 이동통신시스템의전력증폭장치및방법
US6587513B1 (en) Predistorter
CN101167325B (zh) 极性调制发射机电路和通信设备
US6337599B2 (en) Predistortion linearizer for power amplifier
US6980604B2 (en) Transmission device and transmission method
EP1011192A2 (en) A linear amplifier arrangement
JP2003092518A (ja) 歪み補償装置
KR20040066003A (ko) 무상관 적응 전치 보상기
KR20050108160A (ko) 전력 증폭기에 디지털 전치 왜곡 장치 및 방법
KR20020019466A (ko) 왜곡보상장치
US10382073B2 (en) Analog RF pre-distorter and non-linear splitter
KR20060023605A (ko) 무선 통신 신호가 생성된 송신기의 진폭 및 위상 특성을기지국의 전송 전력 제어 신호 및 송신기의 알려진 증폭기특성에 응답하여 조정하는 방법 및 시스템
KR20020008456A (ko) 피드포워드 방식의 선형화기를 갖는 기지국 송신장치
KR20050006725A (ko) 프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그장치를 포함하는 무선 통신 시스템
JP4638268B2 (ja) 歪み補償装置及び無線通信装置
JP3732824B2 (ja) 通信装置
KR20040042651A (ko) 전력 증폭기의 비선형성 보상 장치
US6750710B2 (en) Distortion reduction
JP4243526B2 (ja) 送信電力制御方法及び装置
RU2380848C2 (ru) Предыскажение iq-модулятора
KR100414075B1 (ko) Ａｑｍ의 에러보상장치 및 방법
KR20020087503A (ko) 전치 왜곡 방식 디지털 선형화기 및 그의 이득 조절 방법
KR20010028084A (ko) 전력증폭기의 전치보상기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application