KR101688710B1 - 프리디스토션 회로의 계수들을 업데이트하는 방법 및 적응 회로 - Google Patents

Abstract

광대역 통신 시스템에서 높은 효율 및 높은 선형성을 달성하기 위한 RF-디지털 하이브리드 모드 전력 증폭기 시스템이 개시된다. 본 발명은 RF 영역에서 전력 증폭기를 선형화하는 적응적 디지털 프리디스토션의 방법에 기초한다. 증폭기 출력 신호의 선형성의 변동 및 비대칭 왜곡과 같은 전력 증폭기 특성들은 협대역 피드백 경로에 의해 모니터되고 디지털 모듈 내의 적응 알고리즘에 의해 제어된다. 그러므로, 본 발명은 전력 증폭기 시스템의 메모리 효과뿐만 아니라 비선형성들을 보상하고 또한 전력 추가된 효율, 인접 채널 누설비 및 최대전력 대 평균전력의 비에 관하여 성능을 향상시킬 수 있다. 본 명세는 전력 증폭기 시스템이 필드 재구성 가능하고 다중 변조 스킴들(변조 불가지론적(modulation agnostic)), 다중 캐리어들 및 다중 채널들을 지원할 수 있게 한다. 그 결과, 본 디지털 하이브리드 모드 전력 증폭기 시스템은 특히, 베이스밴드 I-Q 신호 정보가 쉽사리 입수될 수 없는, 기지국, 중계기, 및 실내 신호 커버리지 시스템과 같은 무선 송신 시스템들에 적합하다.

Description

프리디스토션 회로의 계수들을 업데이트하는 방법 및 적응 회로 {METHOD FOR UPDATING COEFFICENTS OF A PREDISTORTION CIRCUIT AND ADAPTATION CIRCUIT}

본 발명은 일반적으로 복소 변조 기법을 이용하는 무선 통신 시스템에 관한 것이다. 더 상세하게는, 본 발명은 무선 통신을 위한 전력 증폭기 시스템에 관한 것이다.

[관련출원]

본원은 Power Amplifier Time-Delay Invarient Predistortion Methods and Apparatus라는 제목의, 2008년 1월 28일에 출원된 미국특허출원 일련번호 12/021,241의 부분계속출원(contiunation-in-part)이고, 상기 출원도 또한 High Efficiency Linearization Power Amplifier For Wireless Communication이라는 제목의, 2007년 4월 30일에 출원된 미국특허출원 일련번호 11/799,239의 부분계속출원이고, 상기 출원도 또한 System and Method for Digital Memorized Predistortion for Wireless Communication이라는 제목의, 2005년 10월 27일에 출원된 미국특허출원 일련번호 11/262,079의 부분계속출원이고, 상기 출원도 또한 System and Method for Digital Memorized Predistortion for Wireless Communication이라는 제목의 미국특허출원 일련번호 10/137,556(지금은 미국특허번호 6,985,704)의 계속출원이고, 상기 출원들 모두는 본원에 참고로 통합된다. 본원은 A Method for Baseband Predistortion Linearization in Multi-Channel Wideband Communication Systems라는 제목의, 2007년 12월 20일에 출원된 미국특허출원 일련번호 11/961,969의 우선권을 주장한다. 본원은 Dali Yang을 제외하고 본원과 발명자들이 동일한, 2007년 4월 23일에 출원된 미국가특허출원 일련번호 60/925,603의 우선권을 주장하고, 또한 An Efficient Peak Cancellation Method for Reducing The Peak-To-Average Power Ratio in Wideband Communication Systems라는 제목의, 2008년 3월 31일에 출원된 미국가특허출원 일련번호 61/041,164의 우선권을 주장하고, 또한 Baseband Derived RF Digital Predistortion이라는 제목의, 2007년 12월 8일에 출원된 미국가특허출원 일련번호 61/012,416의 우선권을 주장하고, 또한 N-Way Doherty Distributed Power Amplifier라는 제목의, 2007년 4월 23일에 출원된 미국가특허출원 일련번호 60/925,577의 우선권을 주장한다. 또한, 본원은 Power Amplifier Predistortion Methods and Apparatus라는 제목의, 2007년 12월 20일에 출원된 미국특허출원 일련번호 11/962,025, Analog Power Amplifier Predistortion Methods and Apparatus라는 제목의, 2007년 8월 30일에 출원된 미국가특허출원 일련번호 60/969,127, 및 Power Amplifier Predistortion Methods and Apparatus Using Envelope and Phase Detector라는 제목의, 미국가특허출원 일련번호 60/969,131의 우선권을 주장한다. 상기 출원들 모두는 본원에 참고로 통합된다.

WCDMA(wideband code division access) 및 OFDM(orthogonal frequency division multiplexing)과 같은 복소 변조 기법들을 이용하는 광대역 이동 통신 시스템은, 큰 최대전력 대 평균전력의 비(peak-to-average power ratio; PAPR) 사양을 가지며 따라서 그의 RF 송신을 위해 고도로 선형적인 전력 증폭기를 필요로 한다. 종래의 FFLPA(feedforward linear power amplifier)는 불량한 전력 효율에도 불구하고 그의 우수한 선형 성능 때문에 널리 이용되었다.

종래의 FFLPA들은 주로 PA에 대한 비선형 정정을 실현하는 전용 하드웨어 회로들을 이용한 오차 차감(error subtraction) 및 전력 매칭(power-matching)의 원리에 기초한다. 이들 접근법들은 주 PA에 의해 생성된 송신 전력 균형, 시간 지연 및 오차들을 정확히 매칭하기 위해 보조 PA 및 복잡한 하드웨어 회로들을 이용해야만 한다. 완벽한 매칭이 얻어진 후에, 주 PA로부터의 비선형 왜곡 오차들은 그 후 보조 PA로부터의 왜곡 오차들에 의해 상쇄될 수 있다. 특히 많은 변수들 및 파라미터들을 수반하는, 비선형 프리디스토션 회로들(nonlinear predistortion circuits)의 복잡성 때문에, FFLPA들은 상당한 미세 조정(fine tuning) 및 다른 교정 노력들을 필요로 한다. 또한, 주 PA 신호 및 보조 PA의 신호의 완벽한 정렬이 극히 중요하기 때문에, 그러한 종래의 FFLPA 스킴들은 또한 온도 및 습도 변화와 같은, 변동하는 환경 조건들에 취약하다. 그 결과, 종래의 프리디스토션 스킴들은 구현하는 데 비용이 많이 들고 그들의 프리디스토션 정확도 및 상업상 무선 통신 환경에서의 안정성에 있어서 제한된다.

FFPLA의 열악한 효율을 극복하기 위하여, 최근 디지털 신호 처리(DSP) 기술의 진보로 인해 디지털 베이스밴드 프리디스토션(PD)이 시연(demonstrate)되었다. 또한, 전력 효율을 향상시키기 위해 이들 선형화 시스템들에 도허티 전력 증폭기(Doherty power amplifier; DPA)도 적용되었다. 그러나, 비용이 보다 적게 드는 아키텍처를 이용한 보다 큰 선형성 및 보다 나은 효율과 같은 전력 증폭기의 보다 높은 성능에 대한 요구가 여전히 존재한다.

종래의 DSP 기반 PD 스킴들은 PA의 비선형성을 계산하고, 산출하고 정정하기 위해 디지털 마이크로프로세서를 이용한다: 그것들은 PA 시스템에서 신호들의 빠른 추적 및 조정을 수행한다. 그러나, 종래의 DSP 기반 PD 스킴들은 온도와 같은 환경 변화 및 메모리 효과로부터 생기는 PA의 출력 신호의 비대칭 왜곡으로 인한 증폭기의 선형성 성능의 변동에 의해 도전을 받는다. 모든 이러한 변동들 및 왜곡들은 보상되어야만 한다. 종래의 PD 알고리즘들은 광대역 피드백 신호에 기초하기 때문에, 그것들은 처리를 위해, 가능하다면, 필요한 정보를 캡처하기 위해 전력 집중적이고(power-intensive) 값비싼 고속 아날로그-디지털 변환기(ADC)를 필요로 한다. 또한, 기준 신호와 왜곡된 신호 사이의 오차 신호를 캡처하기 위해 시간 동기화도 불가피하다. 이 시간 매칭 프로세스는 종래의 PD 스킴들의 선형화 성능에 더 영향을 미칠 수 있는 작은 동기화 오차들을 초래할 수 있다.

또한, 종래의 PD 스킴들은 요구되는 이상적인 또는 기준 신호들로서 베이스밴드 내의 코딩된 동위상(I) 및 직교위상(Q) 채널 신호들을 필요로 한다. 그 결과, 종래의 PD 스킴들은 종종 표준 또는 변조에 특정하고(standard or modulation specific) 각 베이스밴드 시스템에 엄밀히 맞추어져야 한다. 그러므로, 종래의 PD 스킴들을 기지국들에 배치(deploy)하기 위해서는, PD 엔진들은 기지국들의 베이스밴드 아키텍처 내에 삽입되어야만 한다. 일단 PD 스킴이 특정 기지국 설계에 대하여 셋업되면, 그것은 종종 재구성 가능하지 않고 따라서 표준 또는 변조의 미래의 변화에 대해 업그레이드 가능하지 않다. 또한, 종래의 PD 접근법들은 베이스밴드 I-Q 신호원들이 동작할 것을 요구하기 때문에, 그것들은, 중계기(repeater) 및 실내 신호 커버리지 서브시스템들(indoor signal coverage sub-systems)과 같은, 베이스밴드 I-Q 신호원들을 갖추고 있지 않은 특정 RF 시스템들에는 적용될 수 없다.

[발명의 개요]

따라서, 본 발명은 상기 문제점들을 고려하여 만들어졌고, 본 발명의 목적은 광대역 통신 시스템 응용에 대하여 높은 선형성 및 높은 효율성을 갖는 전력 증폭기 시스템들의 고성능 및 비용 효율적인 방법을 제공하는 것이다. 본 명세는 전력 증폭기 시스템이 필드 재구성 가능하고 다중 변조 스킴들(변조 불가지론적(modulation agnostic)), 다중 캐리어들 및 다중 채널들을 지원할 수 있게 한다.

상기 목적들을 달성하기 위해, 본 발명에 따르면, 본 기법은 일반적으로 RF 영역에서 전력 증폭기를 선형화하는 적응적 디지털 프리디스토션의 방법에 기초한다. 본 발명의 다양한 실시예들이 개시된다. 일 실시예에서는, PA 시스템 내에서 스펙트럼 모니터링을 갖는 단순한 알고리즘뿐만 아니라 왜곡율(crest factor) 감소, PD, 전력 효율 상승 기법들의 조합이 이용된다. 다른 실시예에서는, 성능을 강화하기 위해 아날로그 직교 변조기 보상 구조가 또한 이용된다.

본 발명의 일부 실시예들은 전력 증폭기 특성의 변동을 모니터하고 자체 적응(self-adaptation) 알고리즘에 의하여 자체 조절하는 것이 가능하다. 현재 개시된 하나의 그러한 자체 조절 알고리즘은 디지털 영역에서 구현되는, 다방향 검색(multi-directional search; MDS) 알고리즘이다.

본 발명의 응용들은 모든 무선 기지국, 액세스 포인트, 이동 장비 및 무선 단말, 휴대용 무선 장치, 및 마이크로파 및 위성 통신과 같은 다른 무선 통신 시스템과 함께 사용하기에 적합하다.

부록 I는 두문자어들(acronyms)을 포함하는, 여기에서 사용되는 용어들의 소사전이다.

본 발명의 추가적인 목적들 및 이점들은 첨부 도면들과 함께 다음의 상세한 설명을 읽음으로써 더 충분히 이해될 수 있다.
도 1은 디지털 하이브리드 모드 전력 증폭기 시스템의 기본 형태를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 단순한 디지털 하이브리드 모드 전력 증폭기 시스템을 나타내는 블록도이다.
도 3은 본 발명의 디지털 하이브리드 모드 전력 증폭기 시스템에서의 다항식 기반 프리디스토션(polynomial based predistortion)을 나타내는 블록도이다.
도 4는 본 발명의 디지털 하이브리드 모드 전력 증폭기 시스템에서 자체 적응 프리디스토션을 위해 적용되는 다방향 검색 알고리즘의 순서도이다.
도 5는 본 발명의 다른 실시예에 따른 옵션의 또는 대안적인 다중 채널 디지털 입력, DQM 및 UPC 기반 클리핑 복구 경로(clipping restoration path)를 갖도록 구현된 디지털 하이브리드 모드 전력 증폭기 시스템을 나타내는 블록도이다.
도 6은 본 발명의 다른 실시예에 따른 DQM을 갖도록 구현된 디지털 하이브리드 모드 전력 증폭기 시스템을 나타내는 블록도이다.
도 7은 본 발명의 다른 실시예에 따른 AQM을 갖도록 구현된 디지털 하이브리드 모드 전력 증폭기 시스템을 나타내는 블록도이다.
도 8은 본 발명의 다른 실시예에 따른 DUC 및 UPC 기반 클리핑 오차 복구 경로(clipping error restoration path)를 갖도록 구현된 디지털 하이브리드 모드 전력 증폭기 시스템을 나타내는 블록도이다.
도 9는 본 발명의 다른 실시예에 따른 AQM 및 AQM 기반 클리핑 오차 복구 경로를 갖도록 구현된 디지털 하이브리드 모드 전력 증폭기 시스템을 나타내는 블록도이다.
도 10은 아날로그 직교 변조기 보상 구조를 나타내는 블록도이다.

본 발명은 적응적 디지털 프리디스토션 알고리즘을 이용하는 신규한 RF-입력/RF-출력(RF-in/RF-out) PA 시스템이다. 본 발명은 디지털 및 아날로그 모듈들의 하이브리드 시스템이다. 하이브리드 시스템의 디지털 및 아날로그 모듈들의 상호 작용은 넓은 대역폭을 유지하거나 증가시키면서 스펙트럼 재생(spectral regrowth)을 선형화하고 PA의 전력 효율을 강화한다. 그러므로, 본 발명은 광대역 복소 변조 캐리어들에 대하여 보다 높은 효율 및 보다 높은 선형성을 달성한다.

도 1은, 적어도 일부 실시예들에서, 디지털 및 아날로그 모듈들 및 피드백 경로를 포함하는 것으로 간주될 수 있는 기본 시스템 아키텍처를 나타내는 하이 레벨 블록도이다. 디지털 모듈은 PD 알고리즘, 다른 보조 DSP 알고리즘들, 및 관련 디지털 회로들을 포함하는 디지털 프리디스토션 컨트롤러(14)이다. 아날로그 모듈은 주 아날로그 증폭기(12), DPA와 같은 다른 보조 아날로그 회로들, 및 전체 시스템의 관련 주변 아날로그 회로들이다. 본 발명은 RF 변조된 신호(10)를 그의 입력으로 받아들이고, 실질적으로 동일하지만 증폭된 RF 신호(13)를 그의 출력으로서 제공하고, 따라서, RF-입력/RF-출력이기 때문에, "블랙 박스", 플러그앤플레이(plug-and-play) 타입 시스템이다. 피드백 경로는 본질적으로 출력 신호의 표현을 프리디스토션 컨트롤러(14)에 제공한다. 본 발명은 때때로 이하에서 디지털 하이브리드 모드 전력 증폭기(digital hybrid mode power amplifier; DHMPA)라고 불린다.

도 2는 본 발명의 일 실시예에 따른 단순한 디지털 하이브리드 모드 전력 증폭기 시스템을 나타내는 블록도이다. 도 2의 실시예는 (ⅰ) RF 변조된 신호(10), V_RF가 단지 다운 컨버터(20)를 통과하고, (ⅱ) 아날로그 승산기들 대신에 디지털 승산기(31)가 이용되고, (ⅲ) 프리디스토션된 신호, V_p가 IF 대역으로 업컨버트되고, 그 후 DAC(30)에 의해 아날로그 IF 신호로 변환되고, 마지막으로 무선 송신을 위해 PA(12)에 입력으로서 제공되기 전에 믹서(311)에 의해 V_in RF 신호로 변조되는 것을 제외하면, 본원에 참고로 통합된 미국특허출원 일련번호 11/799,239에 개시된 아키텍처와 매우 유사하다.

도 5-9는 DHMPA 시스템의 보다 복잡한 실시예들을 나타내는 블록도들이고, 그 도면들에서 유사한 엘리먼트들은 유사한 번호들로 지시된다. 도 5-9의 5개 실시예들은 PARR, EVM 및 ACPR을 감소시키고 PA의 온도 변화로 인한 선형성의 변동 및 메모리 효과를 보상하기 위해, 하나의 디지털 프로세서에서 적응 알고리즘에 의한 PD에 앞서 왜곡율 감소(crest factor reduction; CFR)를 적용한다. 디지털 프로세서는 거의 임의의 형태를 취할 수 있고; 편의를 위해, FPGA 구현이 예로서 도시되지만, 범용 프로세서도 많은 실시예들에서 허용될 수 있다. 실시예들의 디지털 모듈에서 구현되는 CFR은 본원에 참고로 통합된, An Efficient Peak Cancellation Method For Reducing The Peak-To-Average Power Ratio In Wideband Communication Systems라는 제목의, 2008년 3월 31일에 출원된 특허출원 US61/041,164에서 제시된 스케일된 반복 펄스 상쇄(scaled iterative pulse cancellation)에 기초한다. CFR은 성능을 강화하기 위해 포함되고 따라서 옵션이다. CFR은 전체 기능에 영향을 미치지 않고 실시예들로부터 제거될 수 있다.

도 5는 본 발명의 일 실시예에 따른 DHMPA 시스템("도 5 시스템")을 나타내는 블록도이다. 도 5 시스템은 이중 모드(dual mode)의 RF(500) 및/또는 다중 캐리어 디지털 신호(505)를 입력에 갖고, RF 신호를 출력(510)에 갖는다. 이중 모드의 신호 입력은 최대 유연성을 허용한다: RF-입력("RF-입력 모드") 또는 베이스밴드 디지털-입력("베이스밴드-입력 모드"). 도 5 시스템은 3개의 중요한 부분들을 포함한다: 재구성 가능한 디지털(이하에서는 "FPGA 기반 디지털"이라고 불림) 모듈(515), 전력 증폭기 모듈(520) 및 피드백 경로(525).

FPGA 기반 디지털 부분은 디지털 프로세서(530)(예를 들면, FPGA), 디지털-아날로그 변환기들(535)(DAC들), 아날로그-디지털 변환기들(540)(ADC들), 및 PLL(phase-locked loop)(545)을 포함한다. 도 5 시스템은 이중 모드 입력을 갖기 때문에, 디지털 프로세서는 2개의 신호 처리의 경로를 갖는다. RF 신호 입력 경로에 대해서는, 디지털 프로세서는 디지털 직교 복조기(digital quadrature demodulator; DQDM), CFR, PD, 및 디지털 직교 변조기(digital quadrature modulator; DQM)를 구현하였다. 베이스밴드 디지털 입력 경로에 대해서는, 디지털 업컨버터(digital up-converter; DUC), CFR, PD, 및 DQM이 구현된다.

도 5 시스템의 RF-입력 모드는 FPGA 기반 디지털 부분에 앞서 다운 컨버터(DNC)(550) 및 FPGA에 앞서 ADC(540)를 구현하였다. 아날로그 다운 컨버트된 신호는 FPAG 기반 디지털 모듈에 제공되고 ADC(540)에 의해 디지털 신호로 변환된다. 디지털로 변환된 신호는 DQDM에 의해 복조되어 실수 및 허수 신호들 양쪽 모두를 생성하고 그 후 그 신호의 PARR은 CFR에 의해 감소된다. 피크 감소된(peak reduced) 신호는 증폭기를 선형화하기 위해 프리디스토션되고 DQM을 통과하여 실수 신호를 생성하고 그 후 FPGA 기반 디지털 부분 내의 DAC에 의해 중간 주파수(IF) 아날로그 신호로 변환된다. 그러나, FPAG 내에 DQDM 및 DQM을 구현하는 것은 모든 실시예들에서 요구되지는 않는다. 만약, 도 7 및 9에 도시된 바와 같이, 변조기 및 복조기가 사용되지 않을 경우에는, FPGA에 앞서 2개의 ADC들(700 및 705) 및 AQM 모듈(720)에 피딩(feeding)하는 FPGA 뒤의 2개의 DAC들(710 및 715)이 실수 및 허수 신호들을 각각 생성하기 위해 이용될 수 있다("AQM 구현"). 도 9의 실시예는 도 5에 도시된 것과 유사한 방식으로 RF 출력 신호에 피딩하는, 제2 AQM 로직(910)과 함께 DAC들(900 및 905)에 의해 지시된, 클리핑 오차 복구 경로의 추가에 의해 도 7의 실시예와 다르다.

도 5의 베이스밴드-입력 모드는 RF-입력 모드와는 약간 다르게 동작한다. I-Q 신호들로서 다중 채널들로부터의 디지털 데이터 스트림들이 FPGA 기반 디지털 모듈에 들어오고 DUC에 의해 디지털 IF 신호들로 디지털로 업컨버트된다. 이 시점으로부터, 베이스밴드-입력 모드 및 RF-입력 모드는 동일하게 진행한다. 이들 IF 신호들은 그 후 신호의 PARR을 감소시키기 위해 CFR 블록을 통과한다. 이 PARR 억제된 신호는 전력 증폭기의 비선형 왜곡들을 미리 보상하기 위해 디지털로 프리디스토션된다.

어느 입력 모드에서든, 능동 장치의 자체 가열, 바이어스 네트워크, 및 주파수 의존성으로 인한 메모리 효과들도 마찬가지로 PD에서의 적응 알고리즘에 의해 보상된다. PD의 계수들은 매우 빠른 속도의 ADC를 요구하는 광대역 피드백을 이용하는 종래 기술의 프리디스토션 기법들과는 대조적으로 피드백 부분에서 단순한 전력 검출기를 이용하는 협대역 피드백에 의해 적응된다. 프리디스토션된 신호는 실수 신호를 생성하기 위해 DQM을 통과하고 그 후 도시된 바와 같이 DAC(535)에 의해 IF 아날로그 신호로 변환된다. 전술한 바와 같이, DQM은 FPGA에서, 또는 모든 실시예들에서 전혀 구현될 필요는 없다. 만약 DQM이 FPGA에서 이용되지 않는다면, AQM 구현은 실수 및 허수 신호들을 각각 생성하는 2개의 DAC를 갖도록 구현될 수 있다. 전력 증폭기의 게이트 바이어스 전압(550)은 적응 알고리즘에 의해 결정되고 그 후 전력 증폭기의 온도 변화로 인한 선형성 변동을 안정시키기 위해 DAC들(535)을 통하여 조정된다. PLL은 먼저 채널 위치들을 찾고 그 후 인접 채널 전력 레벨 또는 인접 채널 전력 비(adjacent channel power ratio; ACPR)를 검출하기 위해 피드백 부분에 대한 로컬 발진 신호를 스위핑(sweep)한다.

전력 증폭기 부분은 (도 5, 6, 및 8에서 나타내어진 실시예들에서 도시된 것과 같은) 실수 신호에 대한 UPC, 또는 FPGA 기반 디지털 모듈, 다단(multi-stage) 구동 증폭기들을 갖는 고전력 증폭기, 및 온도 센서로부터의 (도 7 및 9에 나타내어진 실시예들에서 도시된 것과 같은) 실수 및 복소 신호들에 대한 AQM을 포함한다. 프리디스토션된 베이스밴드 신호들은 UPC(555)에 의해 업컨버트되고 그 후 PA(560)에 의해 증폭된다. DHMPA 시스템의 효율 성능을 향상시키기 위하여, 실시예에 따라서, 도허티, 포락선 제거 및 복구(Envelope Elimination and Restoration; EER), 포락선 추적(Envelope Tracking; ET), 포락선 추종(Envelope Following; EF), 및 비선형 컴포넌트를 이용한 선형 증폭(Linear amplification using Nonlinear Components; LINC)이 이용될 수 있다. 이들 전력 효율 기법들은 혼합 및 매칭될 수 있고 기본적인 DHMPA 시스템에 대한 옵션의 특징들이다. 하나의 그러한 도허티 전력 증폭기 기법은 본원에 참고로 통합된, N-Way Doherty Distributed Power Amplifier라는 제목의, 2007년 4월 23일에 출원된 공동으로 양도된 미국가특허출원 US60/925,577에 제시되어 있다. 증폭기의 선형성 성능을 안정시키기 위해, 온도 센서에 의해 증폭기의 온도가 모니터되고 그 후 FPGA 기반 디지털 부분에 의해 증폭기의 게이트 바이어스가 제어된다.

피드백 부분은 방향성 결합기(directional coupler), 믹서, 저역 통과 필터(low pass filter; LPF), 이득 증폭기들, 및 대역 통과 필터(band pass filter; BPF), 검출기들(DET들)을 포함한다. 실시예에 따라서, 이들 아날로그 컴포넌트들은 다른 아날로그 컴포넌트들과 혼합 및 매칭될 수 있다. 증폭기의 RF 출력 신호의 일부는 방향성 결합기에 의해 샘플링되고 그 후 믹서 내의 로컬 발진 신호에 의해 IF 아날로그 신호로 다운 컨버트된다. IF 아날로그 신호는 LPF, 이득 증폭기, 및 대역외 왜곡들(out-of-band distortions)의 상이한 주파수 부분들을 캡처할 수 있는 BPF(예를 들면, 표면 음파 필터)를 통과한다. BPF의 출력은 검출기에 제공되고 그 후 메모리 효과로 인한 비대칭 왜곡들 및 출력 전력 레벨들에 따라서 PD의 동적인 파라미터들을 결정하기 위해 FPGA 기반 디지털 모듈의 ADC들에 제공된다. 또한, 선형성의 변동을 산출하고 그 후 PA의 게이트 바이어스 전압을 조정하기 위해 DET(580)에 의해 온도도 검출된다. PD 알고리즘 및 자체 적응 피드백 알고리즘의 보다 상세한 점들은 다항식 기반 프리디스토션 알고리즘을 나타내는 도 3으로부터 및 본 발명의 일부 실시예들에서 이용될 수 있는 다방향 검색 알고리즘을 단계들 401 내지 410으로서 순서도 형태로 나타내는 도 4로부터 알 수 있다.

WiMAX 또는 다른 OFDM 기반 스킴들(EVM < 2.5%)과 같은 광대역 무선 액세스에 대한 엄격한 EVM 요건의 경우에, FPGA 기반 디지털 부분에서의 CFR은 엄격한 EVM 사양을 만족시키기 위해 PARR의 작은 감소만을 달성할 수 있다. 일반적인 상황에서, 이것은 CFR의 전력 효율 강화 능력이 제한된다는 것을 의미한다. 본 발명의 일부 실시예들에서는, "클리핑 오차 복구 경로"(590)를 이용하여 CFR로부터의 대역내 왜곡들을 보상하고, 따라서 그 엄격한 EVM 환경들에서 DHMPA 시스템 전력 효율을 최대화하는 새로운 기법이 포함된다. 전술한 바와 같이, 클리핑 오차 복구 경로는 FPGA 기반 디지털 부분에 추가적인 DAC(520) 및 전력 증폭기 부분에 여분의 UPC를 갖는다(도 5 및 8을 참조한다). 클리핑 오차 복구 경로는 전력 증폭기의 출력에서 CFR로부터 생기는 대역내 왜곡들의 보상을 허용할 수 있다. 또한, 주 경로와 클리핑 오차 복구 경로 사이의 임의의 지연 부정합(delay mismatch)은 FPGA에서의 디지털 지연을 이용하여 정렬될 수 있다.

도 6은 본 발명의 다른 실시예에 따른 DQM을 갖도록 구현된 DHMPA 시스템("도 6 시스템")을 나타내는 블록도이다. 그것은 베이스밴드-입력 모드 및 클리핑 오차 복구 경로를 갖지 않는다는 점을 제외하고는 도 5 시스템과 동일하다.

도 7은 본 발명의 다른 실시예에 따른 AQM을 갖도록 구현된 DHMPA 시스템("도 7 시스템")을 나타내는 블록도이다. 도 7 시스템은 전술한 AQM 구현 옵션을 갖는다는 점을 제외하고는 도 6 시스템과 유사하다. 또한, 도 7 시스템의 디지털 프로세서는 아날로그 직교 복조기 정정기(analog quadrature demodulator corrector; AQDMC), CFR, PD, 및 아날로그 직교 변조기 정정기(analog quadrature modulator corrector; AQMC)를 구현하였다.

도 7 시스템에서, RF 입력 신호는 먼저 베이스밴드 디지털 신호들로 다운 컨버트되고, 그 후 IF 신호들(-7.5 MHz, -2.5 MHz, 2.5 MHz, 7.5 MHz)로 업컨버트된다. 만약 도 7 시스템이 베이스밴드-입력 모드를 갖는다면, 다중 채널들로부터의 디지털 데이터 스트림들은 디지털 프로세서에 들어갈 때 바로 디지털 IF 신호들(-7.5 MHz, -2.5 MHz, 2.5 MHz, 7.5 MHz)로 디지털로 업컨버트될 것이다. 그 후 CFR은 PAPR을 감소시킬 것이다. 피크 감소된 신호는 DPA를 선형화하기 위해 프리디스토션되고 실수 및 허수 신호들을 위해 2개의 DAC를 통과하고 마지막으로 AQM을 통과한다.

도 10은 아날로그 직교 변조기 보상 구조를 나타내는 블록도이다. 입력 신호는 동위상 성분 X_I 및 직교위상 성분 X_Q로 분리된 입력이다. 아날로그 직교 변조기 보상 구조는 4개의 실수 필터들{g11, g12, g21, g22} 및 2개의 DC 오프셋 보상 파라미터들 c1, c2를 포함한다. AQM에서의 DC 오프셋들은 파라미터들 c1, c2에 의해 보상될 것이다. AQM의 주파수 의존성은 필터들{g11, g12, g21, g22}에 의해 보상될 것이다. 실수 필터들의 차수는 요구되는 보상의 레벨에 의존한다. 출력 신호들 Y_I 및 Y_Q는 AQM의 동위상 및 직교위상 포트들에 제공될 것이다.

도 7 시스템의 전력 증폭기 부분 및 피드백 부분의 구성은 도 6 시스템과 동일하다.

도 8은 본 발명의 다른 실시예에 따른 DUC 및 클리핑 오차 복구 경로를 갖도록 구현된 DHMPA 시스템("도 8 시스템")을 나타내는 블록도이다. 도 8 시스템은 클리핑 오차 복구 경로를 갖는다는 점을 제외하고는 도 6 시스템과 유사하다. 또한, 도 8 시스템의 디지털 프로세서는 디지털 다운 컨버터(DDC), CFR, PD, 및 DUC를 구현하였다.

도 8 시스템에서, DNC 주파수는 RF 신호를 낮은 IF 신호로 변환한다. IF 신호는 그 후 ADC에 제공되고 그 후 그것은 베이스밴드로 디지털로 다운 컨버트되고 그 후 CFR 및 PD가 행해진다. PD의 출력은 베이스밴드 신호이고 그것은 그 후 IF 주파수로 디지털로 업컨버트되어 DAC에 제공될 것이다. DAC의 출력은 그 후 UPC를 통하여 RF 주파수로 더 주파수 변환된다. 도 8 시스템의 전력 증폭기 부분 및 피드백 부분의 구성은 도 5 시스템과 동일하다.

도 9는 본 발명의 다른 실시예에 따른 AQM 및 AQM 기반 클리핑 오차 복구 경로를 갖도록 구현된 DHMPA 시스템("도 9 시스템")을 나타내는 블록도이다. 도 9 시스템은 클리핑 오차 복구 경로를 갖는다는 점을 제외하고는 도 7 시스템과 동일하다. 도 9 시스템의 클리핑 오차 복구 경로는 FPGA 기반 디지털 부분에 2개의 DAC 및 전력 증폭기 부분에 UPC 대신에 AQM을 갖는다(도 5 및 8을 참조한다).

도 3은 본 발명의 DHMPA 시스템 내의 프리디스토션(PD) 부분을 나타내는 블록도이다. 본 발명에서의 PD는 일반적으로 적응적 LUT 기반 디지털 프리디스토션 시스템을 이용한다. 더 구체적으로, 도 3에 및 도 5 내지 9에 개시된 실시예들에서 도시된 PD는 A Method for Baseband Predistortion Linearization in Multi-Channel Wideband Communication Systems라는 제목의, 미국특허출원 일련번호 11/961,969에서 제시된 적응적 알고리즘에 의해 디지털 프로세서에서 처리된다. 도 3의 DHMPA 시스템에 대한 PD는 복수의 유한 임펄스 응답(finite impulse response; FIR) 필터들, 즉, FIR1(301), FIR2(303), FR3(305), 및 FIR4(307)를 갖는다. PD는 또한 3차 곱 생성 블록(302), 5차 곱 생성 블록(304), 및 7차 곱 생성 블록(306)을 포함한다. FIR 필터들로부터의 출력 신호들은 합산 블록(308)에서 결합딘다. 복수의 FIR 필터들에 대한 계수들은 평가 함수로서 인접 채널 전력 레벨 또는 ACPR에 기초하여 MDS 알고리즘에 의해 업데이트된다.

도 4는 본 발명의 DHMPA 시스템에서 PD를 보상하는 방법의 순서도이다. 그것은 MDS 알고리즘을 이용하는 DHMPA 시스템의 자체 적응 피드백 부분이다. 도 3의 프리디스토션 보상 장치의 동작은 이 순서도를 참조하여 설명될 수 있다.

제한으로서가 아니라, 간결함을 위하여, 자체 적응 피드백 부분 및 MDS 알고리즘을 설명하기 위한 예로서 WCDMA가 이용되었다. 본 발명은 표준 및 변조 불가지론적이기 때문에, 본 발명은 결코 WCDMA에 제한되지 않는다. WCDMA 응용에서는, 활성화된 및 비활성화된 채널들을 검색하기 위하여 피드백 부분에서 PLL을 스위핑함으로써 먼저 12개의 WCDMA 채널들이 검출된다(401). 일단 채널 위치들이 검색되면(402), 피드백 부분은 다시 PLL을 스위핑함으로써 인접 채널 전력 레벨 또는 ACPR(특히 5 MHz 오프셋 성분들)을 검출한다(403). 그 후 프리디스토션을 초기화하고 다음과 같이 MDS 알고리즘을 적용한다:

임의의 반복(iteration) k에서, 각 계수 세트를 평가하고, 그 후 최적의 세트, a ₀ ^k를 찾는다(404).

회전(405): a ₀ ^k를 회전시켜 평가한다. 만약 min{f(a _ri ^k), i=1,...,n} < f(a ₀ ^k)가 달성되면(406), 확장(407)으로 진행하고; 그렇지 않으면 축소(409)로 진행한다.

확장(407): a _ri ^k를 확장하여 평가한다. 만약 min{f(a _ei ^k), i=1,...,n} < min{f(a _ri ^k), i=1,...,n}이 달성되면(408), a ₀ ^k = a _ei ^k를 설정하고; 그렇지 않다면 a ₀ ^k = a _ri ^k를 설정하고 (1)로 진행한다.

축소(409): a ₀ ^k를 축소하여, 평가하고, a ₀ ^k = a _ci ^k를 설정하고, 그 후 (1)로 진행한다.

여기서, a는 복수의 FIR 필터들에 대한 계수들의 벡터이고, f는, 인접 채널 전력 레벨 또는 ACPR인, 평가 함수이다.

만약 평가 함수가 최소 목표값보다 작다면(410) 알고리즘은 종료한다. 이 MDS 알고리즘은 고상하게 단순하게 구현될 수 있다.

요약하면, 본 발명의 DHMPA 시스템은 하나의 디지털 프로세서에서 CFR, DPD 및 적응 알고리즘을 구현하여, 그 결과로서 하드웨어 자원들 및 처리 시간을 절약할 수 있기 때문에 효율성 및 선형성에 대한 성능을 더욱 효과적으로 강화할 수 있다. 본 DHMPA 시스템은 또한 그 알고리즘들 및 전력 효율 강화 특징들이 디지털 프로세서에서의 소프트웨어처럼 언제든지 조정될 수 있기 때문에 재구성 가능하고 필드 프로그램 가능하다.

또한, 본 DHMPA 시스템은 RF 변조된 신호를 입력으로 받아들이기 때문에, 베이스밴드 내의 코딩된 I 및 Q 채널 신호들을 이용할 필요가 없다. 그러므로, 무선 기지국 시스템들의 성능은 단순히 기존의 PA 모듈들을 본 DHMPA로 교체함으로써 강화될 수 있다. 본 발명은 기존의 기지국 시스템들이 높은 효율 및 높은 선형성 PA 시스템 성능으로부터 이익을 얻기 위하여 그들의 구조들을 변경하고 및/또는 새로운 신호 채널들의 세트를 재구축할 필요가 없도록 "플러그 앤 플레이" PA 시스템 솔루션을 허용한다.

더욱이, 본 DHMPA 시스템은 CDMA, GSM, WCDMA, CDMA2000, 및 무선 LAN 시스템들에서 QPSK, QAM, OFDM 등과 같은 변조 스킴들에 대해 불가지론적이다. 이것은 본 DHMPA 시스템은 다중 변조 스킴들, 다중 캐리어들 및 다중 채널들을 지원하는 것이 가능하다는 것을 의미한다. 본 DHMPA 시스템의 다른 이익은 필요한 베이스밴드 신호 정보를 쉽사리 입수할 수 없는 중계기 또는 실내 커버리지 시스템들에서의 PA 비선형성들의 정정을 포함한다.

비록 본 발명은 바람직한 실시예들에 관련하여 설명되었지만, 본 발명은 그의 설명된 상세들에 제한되지 않는다는 것을 이해할 것이다. 전술한 설명에서는 다양한 대체들 및 수정들이 암시되었고, 이 기술 분야의 통상의 지식을 가진 자들은 다른 것들을 생각해낼 것이다. 그러므로, 모든 그러한 대체들 및 수정들은 첨부된 청구항들에서 정의되는 본 발명의 범위 내에 포함되어야 할 것이다.

[부록 I]

용어 소사전

ACLR - 인접 채널 누설 비(Adjacent Channel Leakage Ratio)

ACPR - 인접 채널 전력 비(Adjacent Channel Power Ratio)

ADC - 아날로그-디지털 변환기(Analog to Digital Converter)

AQDM - 아날로그 직교 복조기(Analog Quadrature Demodulator)

AQM - 아날로그 직교 변조기(Analog Quadrature Modulator)

AQDMC - 아날로그 직교 복조기 정정기(Analog Quadrature Demodulator Corrector)

AQMC - 아날로그 직교 변조기 정정기(Analog Quadrature Modulator Corrector)

BPF - 대역통과 필터(Bandpass Filter)

CDMA - 코드 분할 다중 접속(Code Division Multiple Access)

CFR - 왜곡율 감소(Crest Factor Reduction)

DAC - 디지털-아날로그 변환기(Digital to Analog Converter)

DET - 검출기(Detector)

DHMPA - 디지털 하이브리드 모드 전력 증폭기(Digital Hybrid Mode Power Amplifier)

DDC - 디지털 다운 컨버터(Digital Down Converter)

DNC - 다운 컨버터(Down Converter)

DPA - 도허티 전력 증폭기(Doherty Power Amplifier)

DQDM - 디지털 직교 복조기(Digital Quadrature Demodulator)

DQM - 디지털 직교 변조기(Digital Quadrature Modulator)

DSP - 디지털 신호 처리(Digital Signal Processing)

DUC - 디지털 업 컨버터(Digital Up Converter)

EER - 포락선 제거 및 복구(Envelope Elimination and Restoration)

EF - 포락선 추종(Envelope Following)

ET - 포락선 추적(Envelope TRacking)

EVM - 오차 벡터 크기(Error Vector Magnitude)

FFLPA - 피드포워드 선형 전력 증폭기(Feedforward Linear Power Amplifier)

FIR - 유한 임펄스 응답(Finite Impulse Response)

FPGA - 필드 프로그래머블 게이트 어레이(Field-Programmable Gate Array)

GSM - 글로벌 이동 통신 시스템(Global System for Mobile communications)

I-Q - 동위상/직교위상(In-phase/Quadrature)

IF - 중간 주파수(Intermediate Frequency)

LINC - 비선형 컴포넌트를 이용한 선형 증폭(Linear Amplification using Nonlinear Components)

LO - 로컬 발진기(Local Oscillator)

LPF - 저역 통과 필터(Low Pass Filter)

MCPA - 다중 캐리어 전력 증폭기(Multi-Carrier Power Amplifier)

MDS - 다방향 검색(Multi-Directional Search)

OFDM - 직교 주파수 분할 다중화(Orthogonal Frequency Division Multiplexing)

PA - 전력 증폭기(Power Amplifier)

PAPR - 최대전력 대 평균전력의 비(Peak-to-Average Power Ratio)

PD - 디지털 베이스밴드 프리디스토션(Digital Baseband Predistortion)

PLL - 위상 고정 루프(Phase Locked Loop)

QAM - 직교 진폭 변조(Quadrature Amplitude Modulation)

QPSK - 직교 위상 편이 변조(Quadrature Phase Shift Keying)

RF - 라디오 주파수(Radio Frequency)

SAW - 표면 음파 필터(Surface Acoustic Wave Filter)

UMTS - 범용 이동 통신 시스템(Universal Mobile Telecommunications System)

UPC - 업 컨버터(Up Converter)

WCDMA - 광대역 코드 분할 다중 접속(Wideband Code Division Multiple Access)

WLAN - 무선 랜(Wireless Local Area Network)

Claims (10)

1. 프리디스토션(predistortion) 회로의 유한 임펄스 응답(finite impulse response; FIR) 필터들에 대한 계수들을 업데이트하는 방법으로서,
   적응(adaptation) 회로에 의해, 활성화된 및 비활성화된 채널들을 찾기 위하여 피드백 신호를 검색하는 단계 - 상기 피드백 신호는 전력 증폭기의 출력을 나타냄 - ;
   상기 활성화된 및 비활성화된 채널들에 대하여 인접 채널 전력 값들을 검출하는 단계; 및
   상기 FIR 필터들에 대한 각각의 계수 세트를 평가하고 - 상기 평가는 각각의 계수 세트를 반복적으로 회전하는 것을 포함함 -, 상기 계수 세트에 대한 최소 인접 채널 전력 값이 달성되었는지 여부를 테스트하고, 상기 최소 인접 채널 전력 값이 달성되지 않았을 때 상기 계수 세트를 조절하는 단계
   를 포함하는, 프리디스토션 회로의 FIR 필터들에 대한 계수들을 업데이트하는 방법.
2. 제1항에 있어서,
   상기 인접 채널 전력 값들은 인접 전력 레벨들인, 프리디스토션 회로의 FIR 필터들에 대한 계수들을 업데이트하는 방법.
3. 제1항에 있어서,
   상기 인접 채널 전력 값들은 인접 전력 비들인, 프리디스토션 회로의 FIR 필터들에 대한 계수들을 업데이트하는 방법.
4. 제1항에 있어서,
   상기 계수 세트를 조절하는 것은 상기 계수 세트를 확장하는 것을 더 포함하는, 프리디스토션 회로의 FIR 필터들에 대한 계수들을 업데이트하는 방법.
5. 제1항에 있어서,
   상기 계수 세트를 조절하는 것은 상기 계수 세트를 축소하는 것을 더 포함하는, 프리디스토션 회로의 FIR 필터들에 대한 계수들을 업데이트하는 방법.
6. 프리디스토션(predistortion) 회로의 FIR 필터들에 대한 계수들을 업데이트하는 적응 회로로서,
   활성화된 및 비활성화된 채널들을 찾기 위하여 피드백 신호를 검색하고 - 상기 피드백 신호는 전력 증폭기의 출력을 나타냄 - ;
   상기 활성화된 및 비활성화된 채널들에 대하여 인접 채널 전력 값들을 검출하도록 동작하는 위상 고정 루프 회로를 포함하고,
   상기 적응 회로는 상기 FIR 필터들에 대한 각각의 계수 세트를 평가하고 - 상기 평가는 각각의 계수 세트를 반복적으로 회전하는 것을 포함함 -, 상기 계수 세트에 대한 최소 인접 채널 전력 값이 달성되었는지 여부를 테스트하고, 상기 최소 인접 채널 전력 값이 달성되지 않았을 때 상기 계수 세트를 조절하도록 동작하는, 적응 회로.
7. 제6항에 있어서,
   상기 인접 채널 전력 값들은 인접 전력 레벨들인 적응 회로.
8. 제6항에 있어서,
   상기 인접 채널 전력 값들은 인접 전력 비들인 적응 회로.
9. 제6항에 있어서,
   상기 계수 세트를 조절하는 것은 상기 계수 세트를 확장하는 것을 더 포함하는 적응 회로.
10. 제6항에 있어서,
    상기 계수 세트를 조절하는 것은 상기 계수 세트를 축소하는 것을 더 포함하는 적응 회로.

Images