KR100888097B1 - 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치 및방법 - Google Patents

가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치 및방법 Download PDF

Info

Publication number
KR100888097B1
KR100888097B1 KR1020070032761A KR20070032761A KR100888097B1 KR 100888097 B1 KR100888097 B1 KR 100888097B1 KR 1020070032761 A KR1020070032761 A KR 1020070032761A KR 20070032761 A KR20070032761 A KR 20070032761A KR 100888097 B1 KR100888097 B1 KR 100888097B1
Authority
KR
South Korea
Prior art keywords
polynomial
signal
coefficient
weight
output
Prior art date
Application number
KR1020070032761A
Other languages
English (en)
Other versions
KR20080089942A (ko
Inventor
김범만
홍성철
우영윤
김장헌
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020070032761A priority Critical patent/KR100888097B1/ko
Publication of KR20080089942A publication Critical patent/KR20080089942A/ko
Application granted granted Critical
Publication of KR100888097B1 publication Critical patent/KR100888097B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 가중치를 이용하여 선형화 개선 정도를 향상시키기 위한 것으로, 이를 위한 본 발명은, 전력 증폭기의 입력(d(n)) 및 출력(x(n)) 신호를 측정하고, 측정된 입력(d(n)) 및 출력(x(n)) 신호를 이용하여 가중치를 부여하며, 부여된 가중치에 입력(d(n)) 신호 및 출력(x(n)) 신호 각각 곱해진 신호를 제공하는 가중치 부여부와, 가중치 부여부에 의해 부여된 가중치에 입력 신호가 곱해진 신호와 구하고자 하는 계수 간의 차이를 LS 적응 알고리즘을 이용하여 오차가 MSE인 계수를 얻는 계수 최적화부와, 계수 최적화부로부터 제공된 계수와 가중치 부여부에 의해 부여된 가중치에 출력(x(n)) 신호가 곱해진 신호를 이용하여 다항식의 계수를 생성하는 다항식 생성부와, 다항식 생성부에 의해 생성된 다항식의 계수에 대하여 선형화된 신호가 되도록 가중치 보상을 수행하는 가중치 보상부를 포함한다. 따라서, 다양한 가중치를 이용함으로써 다양한 전력 증폭기에 적용 가능하다.
Figure R1020070032761
가중치, 다항식, 전력 증폭기, 선형화 장치

Description

가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치 및 방법{POLYNOMIAL DIGITAL PREDISTORTION LINEARIZER APPARATUS AND METHOD BY USING WEIGHTING}
도 1은 본 발명에 따른 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치에 대한 블록 구성도,
도 2는 본 발명에 따른 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치의 동작에 대한 상세 흐름도,
도 3은 본 발명에 따른 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치에 대하여 전력 증폭기를 포함한 개략적인 블록도,
도 4는 본 발명의 일 실시예에 따른 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치에 대한 구성 블록도,
도 5는 본 발명의 일 실시예에 따른 WCDMA의 크기 확률 분포 함수와 가중치를 적용시킨 크기 확률 분포 함수를 나타낸 실험 그래프,
도 6은 본 발명의 일 실시예에 따른 가중치에 따른 다항식의 오차에 대하여 고찰한 실험 그래프,
도 7은 본 발명의 일 실시예에 따른 다항식 디지털 전치왜곡 선형화 장치의 가중치에 따른 전치왜곡신호와 선형화 후의 출력에 대하여 고찰한 실험 그래프,
도 8은 본 발명의 일 실시예에 따른 다항식 디지털 전치왜곡 선형화 장치의 가중치에 따른 선형화 후의 출력 스펙트럼에 대하여 고찰한 실험 그래프.
본 발명은 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치 및 방법에 관한 것으로, 보다 상세하게는 가중치를 이용하여 선형화 개선 정도를 향상시킬 수 있는 선형화 장치 및 방법에 관한 것이다.
주지된 바와 같이, 다항식을 이용한 전치왜곡 선형화 장치는 룩업 테이블(Look-up Table)을 이용한 디지털 전치왜곡 선형화 장치에 비해 낮은 정확도를 가짐으로써 선형화 정도가 크게 제한되는 선형화 장치이다.
이러한 전치왜곡 선형화 장치는 제한된 차수의 다항식으로 인하여 전력증폭기의 비선형성을 보상하는 전치왜곡 신호를 세밀하게 묘사하지 못하기 때문에 이를 개선하기 위해 다항식 차수를 증가시키지만 이또한 고차항 성분만을 강조하는 결과를 초래함으로써 선형화 정도를 개선하는데 도움을 주지 못하거나 저해시킨다.
한편, 다항식의 계수를 최적화 하는 방법은 제곱 오차(Square Error)를 최소화 하도록 하는 방법이 보편적으로 사용되며, 적응신호처리(Adaptive Signal Processing) 기법을 이용하는 LMS(Least Mean Square) 알고리즘과 RLS(Recursive Least-Square) 알고리즘이 대표적이다. [Bernard Widrow and Samuel D. Stearns, "Adaptive Signal Processing," Prentice Hall, pp. 99-116, 1985], [Monson H. Hayes, "Statistical Digital Signal Processing and Modeling," John Wiley & Sons, Inc., pp. 541-547, 1996], [Simon Haykin, "Adaptive Filter Theory-4th ed.," Prentice Hall, pp. 436-444, 2002].
그러나, 상술한 바와 같이 종래 다항식을 이용한 전치왜곡 신호를 얻을 수 있는 기술이 많이 개발되었으나, 현재와 같이 반도체 및 정보 통신 기술이 급격하게 발달하는 환경을 고려할 때, 무선 송신기의 선형동작을 위하여 제한된 차수의 다항식 계수를 최적화하여 간단하면서도 큰 선형화 정도를 제공하는 다항식 디지털 전치왜곡 선형화 장치를 추가 개발해야 할 필요성이 있다.
이에, 본 발명은 상기의 필요성에 의해 안출된 것으로서, 그 목적은 가중치를 이용하여 선형화 개선 정도를 향상시킬 수 있는 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치 및 방법을 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명에서 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치는 전력 증폭기의 입력(d(n)) 및 출력(x(n)) 신호를 측정하고, 측정된 입력(d(n)) 및 출력(x(n)) 신호를 이용하여 가중치를 부여하며, 부여된 가중치에 입력(d(n)) 신호 및 출력(x(n)) 신호 각각 곱해진 신호를 제공하는 가중치 부여부와, 가중치 부여부에 의해 부여된 가중치에 입력 신호가 곱해진 신호와 구하고자 하는 계수 간의 차이를 LS(Least Square) 적응 알고리즘을 이용하여 오차가 MSE인 계수를 얻는 계수 최적화부와, 계수 최적화부로부터 제공된 계수와 가중치 부여부에 의해 부여된 가중치에 출력(x(n)) 신호가 곱해진 신호를 이용하여 다항식의 계수를 생성하는 다항식 생성부와, 다항식 생성부에 의해 생성된 다항식의 계수에 대하여 선형화된 신호가 되도록 가중치 보상(De-Weighting)을 수행하는 가중치 보상부를 포함하는 것을 특징으로 한다.
이러한 목적을 달성하기 위한 본 발명에서 다항식 디지털 전치왜곡 선형화 방법은 전력 증폭기의 입력(d(n)) 및 출력(x(n)) 신호를 측정하고, 측정된 입력(d(n)) 및 출력(x(n)) 신호를 이용하여 가중치를 부여하는 단계와, 부여된 가중치에 입력(d(n)) 신호 및 출력(x(n)) 신호 각각 곱해진 신호를 제공하는 단계와, 부여된 가중치에 입력 신호가 곱해진 신호와 구하고자 하는 계수 간의 차이를 LS 적응 알고리즘을 이용하여 오차가 MSE인 계수를 얻는 단계와, 계수와 부여된 가중치에 출력(x(n)) 신호가 곱해진 신호를 이용하여 다항식의 계수를 생성하는 단계와, 생성된 다항식의 계수에 대하여 선형화된 신호가 되도록 가중치 보상을 수행하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시 예는 다수개가 존재할 수 있으며, 이하에서 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명하기로 한다. 이 기술 분야의 숙련자라면 이 실시 예를 통해 본 발명의 목적, 특징 및 이점들을 잘 이해하게 될 것이다.
도 1은 본 발명에 따른 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치를 위한 블록 구성도로서, 가중치 부여부(101)와, 다항식 생성부(102)와, 계수 최적화부(103)와, 가중치 보상부(104)를 포함한다.
가중치 부여부(101)는 계수 최적화부(103)에서 최적화 계수를 얻고자 할 때 영향을 주도록 가중치를 부여하며, 이와같이 부여된 가중치를 이용한 계수 최적화는 전치왜곡 신호를 더욱 잘 묘사함으로써 기존의 다항식을 이용한 디지털 전치왜곡 선형화 장치보다 고 선형화 특성을 제공한다.
계수 최적화부(103)는 원하는 가중치를 포함한 전치왜곡 신호와 다항식으로 얻은 가중치를 포함한 전치왜곡 신호의 오차를 최소화 하도록 한다.
가중치 보상부(104)는 가중치를 포함한 전치왜곡 신호의 최적화된 계수를 얻고자 사용한 가중치를 보상하여 순수한 전치왜곡 신호만을 얻을 수 있도록 한다.
여기서, 가중치를 사용하지 않았을 때, (n-1)차의 다항식은 수학식 1
Figure 112007025822011-pat00001
과 같이 표현되고 추출된 L개의 입/출력 신호 값을 가지고 원하는 전치왜곡 신호와 다항식으로 얻은 전치왜곡 신호의 다항식 오차를 수학식 2
Figure 112007025822011-pat00002
와 같이 표현하며 이 오차 값을 최소화 하도록 다항식의 계수를 최적화 한다.
여기서, 수학식 1의 Pk는 다항식의 계수를 나타내고, 다항식은 f(x)로 나타내어진다. 또한 수학식 2에서는 원하는 신호 di와의 다항식 f(x)와의 차이가 다항식 오차가 됨을 나타낸다.
본 발명에서 제안하는 가중치 부여부(101)에 의해 부여된 가중치를 이용한 전치왜곡 선형화 장치는 가중치를 포함한 전치왜곡 신호와 다항식으로 얻은 가중치를 포함한 전치왜곡 신호의 다항식 오차를 수학식 3
Figure 112008060294553-pat00003
(여기서, f(xi)는 입력 신호에 대한 다항식을 의미하고, di는 원하는 신호를 의미한다.)
과 같이 표현하며, 도 1에서의 계수 최적화부(103)는 수학식 3의 가중치를 이용한 다항식 오차를 최소화 하도록 다항식의 계수를 최적화한다.
그리고, 다항식의 계수는 가중치를 사용하였을 경우와 가중치를 사용하지 않을 경우 서로 다른 최적화 계수 값을 가지게 되고, 적절한 가중치를 부여할 경우 전치왜곡 신호의 세밀한 묘사를 가능하게 하여 다항식 디지털 전치왜곡 선형화 장치의 고 선형화 특성을 달성하도록 한다.
따라서, 상술한 바와 같이, 도 1에서 제안하는 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치는 계수를 최적화 하는 과정에서 부여된 가중치를 이용함으로써 선형화 정도를 개선할 수 있다.
도 2는 본 발명에 따른 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치의 과정에 대한 상세 흐름도이다.
즉, 도 1 및 도 3을 참조하면, 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치(302)내 가중치 부여부(101)는 전력 증폭기(301)의 입력(d(n)) 및 출력(x(n)) 신호를 측정하고(S201), 측정된 입력(d(n)) 및 출력(x(n)) 신호를 이용하 여 적절한 가중치를 부여하며(S203), 부여된 가중치에 출력(x(n)) 신호가 곱해진 신호를 다항식 생성부(102)에 제공하며, 부여된 가중치에 입력(d(n)) 신호가 곱해진 신호를 계수 최적화부(103)에 제공한다.
가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치(302)내 계수 최적화부(103)는 구하고자 하는 계수를 가중치 부여부(101)로부터 제공된 가중치에 입력(d(n)) 신호가 곱해진 신호와의 차이를 이용하여 구하게 되는데, 이때 서로간의 오차를 줄이고자 적응 알고리즘 중에서 널리 알려진 LS(Least-Square) 적응 알고리즘을 이용한다(S205).
계수 최적화부(103)는 LS 알고리즘을 이용하여 오차가 MSE(Minimum Square Error)가 되는지를 판단한다(S207).
상기 판단(S207)결과, 오차가 MSE가 되지 않으면, S205 단계에서의 LS 알고리즘을 반복 이용하는 반면에, 상기 판단(S207)결과, 오차가 MSE가 되어 얻은 최적화된 계수를 다항식 생성부(102)에 제공한다.
가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치(302)내 다항식 생성부(102)는 계수 최적화부(103)로부터 제공된 최적화된 계수와 가중치에 출력(x(n)) 신호가 곱해진 신호를 이용하여 원하는 다항식의 계수를 생성하여 가중치 보상부(104)에 제공한다.
가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치(302)내 가중치 보상부(104)는 다항식 생성부(102)에 의해 생성된 원하는 다항식의 계수에 대하여 가중치 보상(De-Weighting)을 수행(S209)한 다음에, 보상된 가중치가 선형화된 신호가 되도록 보상되었는지를 체크한다(S211).
상기 체크(S211)결과, 선형화된 신호가 되도록 보상되어 있지 않으면, S205 단계에서의 LS 알고리즘을 반복 이용하는 반면에, 상기 체크(S211)결과, 선형화된 신호로 보상되어 있으면, 전력 증폭기(301)의 디지털 전치왜곡 신호를 생성하도록 하기 위하여 이 보상된 가중치를 전력 증폭기(301)의 입력, 즉 인가되기 전의 신호로 제공하도록 선형화 장치(303)에 복사한다(S213).
다음으로, 도 3의 보상된 가중치를 이용하는 다항식 디지털 전치왜곡 선형화 장치(Weighted Polynomial Digital Predistorter)(303)를 동작시켜 디지털 전치왜곡 신호를 생성하도록 전력 증폭기(301)의 입력 신호에 대하여 가중치를 적용(S215)하여 인가시킨다.
이후, 보상된 가중치를 이용하는 다항식 디지털 전치왜곡 선형화 장치(303)는 다항식으로 하여금 적절한 전치왜곡 신호를 생성(S217)한 후에, 가중치를 보상(S219)한 다음에, 보상된 가중치가 선형화된 신호가 되도록 보상되었는지를 체크한다(S221).
상기 체크(S221)결과, 선형화된 신호가 되도록 보상되어 있지 않으면, S201 단계부터 반복 이용하는 반면에, 상기 체크(S221)결과, 선형화된 신호로 보상되어 있으면, 원하는 최적의 전치왜곡 신호를 생성(S223)하며, 이 생성된 전치왜곡 신호를 전력 증폭기(301)에 인가하여 고선형성을 가지도록 한다.
여기서, 도 3은 본 발명에 따른 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치에 대하여 전력 증폭기(301)를 포함한 개략적인 블록도이다. 즉, 상술한 도 2에서 설명한 바와 같이 전력 증폭기(301)에서 출력 x(n)을 얻어서 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치(Weighted Polynomial Digital PD(A))(302)를 적용하여 오차가 최소가 되도록 수행한 다음에, 최적화된 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치(Weighted Polynomial Digital PD(copy of A))(303)를 전력 증폭기(301) 앞에 위치하여 고선형성을 얻도록 수행한다.
한편, 도 4는 본 발명의 일 실시예에 따른 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치에 대한 구성 블록도이다.
즉, 도 4는 도 3에서의 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치(302)에 대한 블록 다이어그램으로서, 다항식 생성부(102)에 의해 다항식의 최적 계수를 얻을 수 있도록 보다 상세하게 기술한 내용이다.
도 4를 참조하면서 보다 상세하게 설명하면, 전력 증폭기(301)의 출력(x(n))(401)과 원하는 신호(d(n))(402), 그리고 왜곡된 전력 증폭기(301)의 출력(401)이 선형화되어 나타낸 신호(y(n))(403)들은 가중치 부여 블록(w(n)(404)과 n-1의 가지는 다항식에 적용되게 된다.
이때, 다항식의 계수는 n개의 다항식 계수(405)를 가지고 있으며, LS(Least-Square) 적응 알고리즘(406)을 통해 최적의 다항식 계수(405)를 얻을 수 있도록 하며, 최적의 다항식에 적용된 신호는 가중치 보상 블록(1/w(n))(407)으로 하여금 가중치가 보상되어 짐으로써, 원하는 선형화된 신호(y(n))(403)를 얻을 수 있다. 게다가, 이처럼 최적화된 디지털 전치왜곡 선형화 장치(303)는 앞서 서술 한것과 같이 전력 증폭기(301)의 앞에 놓임으로써 전치왜곡 선형화 역할을 수행하게 된다.
즉, 다항식 생성부(102)는 도 4에서의 가중치 부여 블록(404) 및 가중치 보상 블록(407)에서 전력 증폭기(301)의 출력 신호(x(n))(401)에 따라 적용되며, n개의 다항식 계수(405)와 LS 적응 알고리즘(406)을 포함하는 polynomial 블록에서는 polynomial을 표현하기 위하여 가중치가 적용된 신호, 즉 전력 증폭기(301)의 출력 신호(x(n))(401)와 가중치가 곱해진 신호가 다항식을 이루기 위하여 먼저 계수 1과 다항식의 계수 a1이 서로 곱해졌으며 다음으로 가중치 적용 신호가 다항식 계수 a2과 곱해지고 2차의 다항식을 적용하기 위하여 앞선 가중치 적용 신호를 서로 곱한 후 계수 a3과 곱해지고 이와 같은 일련의 과정들은 n-1차수의 다항식과 an의 다항식 계수가 곱해져서 서로를 더함으로써 가중치가 적용된 다항식을 이루게 된다.
그리고, 가중치가 적용된 다항식 신호와 원하는 신호(d(n))(402)에 가중치를 적용한 신호로 하여금 LS 적응 알고리즘(406)을 적용하여 서로간의 오차가 최소가 되게 하여 최적의 다항식 계수를 얻을 수 있다.
또한, 전력 증폭기(301)의 고출력 영역에서 높은 가중치를 적용하기 위해 다항식을 이용하여 얻은 전치왜곡 신호의 다항식 오차가 MSE인 다항식 계수를 갖도록 한다. 여기서, 고출력 영역에서의 높은 가중치는, exponential 함수를 적용하여 저출력 영역에서는 낮은 가중치를 적용하고 고출력 영역에서는 높은 가중치를 적용한다.
한편, 도 5는 본 발명의 일 실시예에 따른 WCDMA의 크기 확률 분포 함수와 가중치를 적용시킨 크기 확률 분포 함수를 나타낸 실험 그래프이다.
즉, 도 5의 일 실시예는 WCDMA 신호에 대하여 정규화한 확률 분포 함수를 도 식화한 그림이며, WCDMA에 대하여 최적의 가중치를 적용한 신호의 분포도를 나타낸다.
WCDMA 신호의 크기 확률 분포 함수는 수학식 4
Figure 112007025822011-pat00004
에서 나타낸 것처럼 Rayleigh 분포를 갖게 된다.
여기서, 수학식 4의 신호 분포식에서 x는 신호의 크기를 나타내며 2는 신호의 varaiance를 나타낸다.
이와 같은 신호에 대하여 가중치를 부여하지 않고 다항식 전치왜곡 선형화 장치에 적용하였을 경우에 다항식의 계수를 최적으로 얻고자 수학식 5
Figure 112007025822011-pat00005
overall error
와 같이 총 오차를 구하게 된다.
상술한 수학식 5에서와 같이 총 오차는 각각의 신호 크기에 대하여 신호의 확률 분포 함수를 곱한 것을 적분함으로써 구해질 수 있다. 그리고, 이 오차는 신호의 확률 분포 함수에 의해 크게 나타내어진다. 이는 LS(Least-Square) 적응 알고리즘을 적용하였을 경우에 다항식의 최적의 계수를 찾질 못하게 되며 다항식을 이 용한 전치왜곡 선형화 장치에 대하여 원하는 고선형성을 얻지 못하게끔 한다.
이를 보완 하고자 본 발명에서는 가중치를 부여함으로써 낮은 신호 크기에 대하여 많이 몰려있는 신호 분포(501)에 대하여 신호의 분포가 적절하게 LS 적응 알고리즘의 오차가 최소가 되도록 정상 분포 함수(502)를 갖도록 가중치를 부여하였고, 도 5에서는 이러한 가중치가 적용된 신호의 확률 분포 함수를 나타내게 된다. 이러한, 신호 분포를 가짐으로써 앞선 서술과 같이 최적의 다항식 계수를 얻을수 있으며, 전력 증폭기를 고선형화를 이룰 수 있게 된다.
다시말하여, 도 3의 전력 증폭기(301)의 비선형 특성은 높은 전력레벨 혹은 가장 높은 전력 레벨에 대하여 두드러지며, 이러한 비선형 특성은 여러 가지 성분의 하모닉 성분을 발생하게 된다. 그러므로, 증가된 exponential 가중치를 적용함으로써 높은 전력레벨 혹은 가장 높은 전력 레벨에 대하여 두드러진 하모닉 성분을 보다 수학식 6
Figure 112007025822011-pat00006
과 같이 정확하게 표현하며 이렇게 표현된 하모닉 성분에 대하여 역의 디지털 전치왜곡 성분을 전력 증폭기(301)에 인가함으로써 기존의 다항식 전치왜곡 선형화 장치보다 고선형성을 얻게 된다.
그리고, 본 발명의 가중치를 적용한 디지털 전치왜곡 선형화 장치의 구체적인 일 실시예는 수학식 7 및 수학식 8과 같은 오차 함수를 적용함으로써 나타내어 진다.
Figure 112007025822011-pat00007
Figure 112007025822011-pat00008
least square fit error
다음으로, 도 6은 본 발명의 일 실시예에 따른 가중치에 따른 다항식의 오차에 대하여 고찰한 실험 그래프로서, 동 도면에서와 같이 같은 차수의 다항식에 대하여 가중치를 부여함에 따라 오차 주파수 스펙트럼이 작아 지면서 전력 증폭기(301)의 비선형특성을 더 잘 표현하는 특성을 확인할 수 있다. 이를 통하여 같은 차수의 다항식에 대하여 가중치를 이용 하였을 때 전치왜곡신호를 더욱 잘 묘사 할 수 있음을 알 수 있다.
그리고, 도 7은 본 발명의 일 실시예에 따른 다항식 디지털 전치왜곡 선형화 장치의 가중치에 따른 전치왜곡신호와 선형화 후의 출력에 대하여 고찰한 실험 그래프로서, 가중치를 이용할 경우 가중치를 이용하지 않을 경우 보다 더욱 선형화된 출력을 얻을 수 있음을 알 수 있다.
그리고, 도 8는 본 발명의 일 실시예에 따른 다항식 디지털 전치왜곡 선형화 장치의 가중치에 따른 선형화 후의 출력 스펙트럼에 대하여 고찰한 실험 그래프로서, 가중치를 이용할 경우 가중치를 이용하지 않을 경우 보다 더욱 선형화된 출력 을 얻을 수 있음을 알 수 있다.
따라서, 이상과 같은 실험 결과를 토대로 본 발명에서 제안하는 가중치(Weighting)를 이용한 다항식 디지털 전치왜곡 선형화 장치는 다항식의 차수를 일정하게 유지하면서 기존의 다항식을 이용한 디지털 전치왜곡 선형화 장치 보다 선형화 정도를 크게 개선 할 수 있음을 알 수 있다.
또한, 본 발명의 사상 및 특허청구범위 내에서 권리로서 개시하고 있으므로, 본 발명은 일반적인 원리들을 이용한 임의의 변형, 이용 및/또는 개작을 포함할 수 도 있으며, 본 명세서의 설명으로부터 벗어나는 사항으로서 본 발명이 속하는 업계에서 공지 또는 관습적 실시의 범위에 해당하고 또한 첨부된 특허청구범위의 제한 범위 내에 포함되는 모든 사항은 포함한다.
이상, 상기에서 설명한 바와 같이, 본 발명은 가중치를 이용하여 선형화 개선 정도를 향상시킴으로써, 기존의 다항식을 이용한 디지털 전치왜곡 선형화 장치보다 큰 선형화 정도를 제공할 수 있다.
또한, 본 발명에 적용된 선형화 장치를 이동 통신용 전력 증폭기에 적용한다면 기존의 디지털 전치왜곡 선형화 장치보다 정확한 묘사를 통해 높은 선형화 정도를 이룸으로써 가격 경쟁력과 신뢰성을 높일 수 있을 것으로 기대된다. 특히, 본 발명은 기존의 다항식 전치왜곡 선형화 장치에 가중치 부여 블록과 가중치 보상 블록을 추가 함으로서 손쉽게 구현이 가능하다는 장점을 지니고, 다양한 가중치를 이용함으로써 다양한 전력 증폭기에 적용 가능하다는 효과가 있다.

Claims (9)

  1. 전력 증폭기의 입력(d(n)) 및 출력(x(n)) 신호를 이용하는 다항식 디지털 전치왜곡 선형화 장치로서,
    상기 전력 증폭기의 입력(d(n)) 및 출력(x(n)) 신호를 측정하고, 상기 측정된 입력(d(n)) 및 출력(x(n)) 신호를 이용하여 가중치를 부여하며, 상기 부여된 가중치에 입력(d(n)) 신호 및 출력(x(n)) 신호 각각 곱해진 신호를 제공하는 가중치 부여부와,
    상기 가중치 부여부에 의해 부여된 가중치에 입력 신호가 곱해진 신호와 구하고자 하는 계수 간의 차이를 LS(Least Square) 적응 알고리즘을 이용하여 오차가 MSE인 계수를 얻는 계수 최적화부와,
    상기 계수 최적화부로부터 제공된 계수와 상기 가중치 부여부에 의해 부여된 가중치에 출력(x(n)) 신호가 곱해진 신호를 이용하여 다항식의 계수를 생성하는 다항식 생성부와,
    상기 다항식 생성부에 의해 생성된 다항식의 계수에 대하여 선형화된 신호가 되도록 가중치 보상(De-Weighting)을 수행하는 가중치 보상부
    를 포함하는 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치.
  2. 제 1 항에 있어서,
    상기 장치는,
    상기 보상된 가중치가 선형화된 신호가 되면, 상기 전력 증폭기의 디지털 전치왜곡 신호를 생성하도록 하기 위하여 상기 보상된 가중치를 상기 전력 증폭기의 입력 신호로 제공하도록 복사하고, 상기 복사된 입력 신호에 대하여 가중치를 적용하며, 다항식을 이용하여 얻은 전치왜곡 신호의 다항식 오차를 보상하여 전치왜곡 신호를 생성하여 상기 전력 증폭기에 인가하는 것을 특징으로 하는 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치.
  3. 제 2 항에 있어서,
    상기 전치왜곡 신호의 다항식 오차는,
    수학식
    Figure 112008060294553-pat00009
    (여기서, f(xi)는 입력 신호에 대한 다항식을 의미하고, di는 원하는 신호를 의미한다.)
    과 같이 표현되는 것을 특징으로 하는 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치.
  4. 제 1 항에 있어서,
    상기 다항식 생성부는,
    상기 전력 증폭기의 출력 신호(x(n))에 따라 적용되며, n개의 다항식 계수와 LS 적응 알고리즘을 포함하는 polynomial 블록에서 polynomial을 표현하기 위하여 가중치가 적용된 상기 전력 증폭기의 출력 신호(x(n))와 가중치가 곱해진 신호가 다항식을 이루기 위하여 계수 1과 다항식의 계수 a1이 서로 곱하며, 가중치 적용 신호가 다항식 계수 a2과 곱해지고 2차의 다항식을 적용하기 위하여 앞선 가중치 적용 신호를 서로 곱한 후 계수 a3과 곱해지는 과정들은 n-1차수의 다항식과 an의 다항식 계수가 곱해져서 서로를 더하여 가중치가 적용된 다항식을 이루게 되며, 상기 가중치가 적용된 다항식 신호와 원하는 신호(d(n))에 가중치를 적용한 신호로 하여금 LS 적응 알고리즘을 적용하여 서로간의 오차가 최소인 다항식 계수를 생성하는 것을 특징으로 하는 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치.
  5. 전력 증폭기의 입력(d(n)) 및 출력(x(n)) 신호를 이용하는 다항식 디지털 전치왜곡 선형화 방법으로서,
    (a) 상기 전력 증폭기의 입력(d(n)) 및 출력(x(n)) 신호를 측정하고, 상기 측정된 입력(d(n)) 및 출력(x(n)) 신호를 이용하여 가중치를 부여하는 단계와,
    (b) 상기 (a)단계에서 부여된 가중치에 입력(d(n)) 신호 및 출력(x(n)) 신호 각각 곱해진 신호를 제공하는 단계와,
    (c) 상기 (a)단계에서 부여된 가중치에 입력 신호가 곱해진 신호와 구하고자 하는 계수 간의 차이를 LS 적응 알고리즘을 이용하여 오차가 MSE인 계수를 얻는 단계와,
    (d) 상기 (c)단계에서 얻은 계수와 상기 (a)단계에서 부여된 가중치에 출력(x(n)) 신호가 곱해진 신호를 이용하여 다항식의 계수를 생성하는 단계와,
    (e) 상기 (d)단계에서 생성된 다항식의 계수에 대하여 선형화된 신호가 되도 록 가중치 보상을 수행하는 단계
    를 포함하는 가중치를 이용한 다항식 디지털 전치왜곡 선형화 방법.
  6. 제 5 항에 있어서,
    상기 방법은,
    상기 보상된 가중치가 선형화된 신호가 되면, 상기 전력 증폭기의 디지털 전치왜곡 신호를 생성하도록 하기 위하여 상기 보상된 가중치를 상기 전력 증폭기의 입력 신호로 제공하도록 복사하는 단계 및
    상기 복사된 입력 신호에 대하여 가중치를 적용하며, 다항식을 이용하여 얻은 전치왜곡 신호의 다항식 오차를 보상하여 전치왜곡 신호를 생성하여 상기 전력 증폭기에 인가하는 단계를 더 포함하는 것을 특징으로 하는 가중치를 이용한 다항식 디지털 전치왜곡 선형화 방법.
  7. 제 5 항에 있어서,
    상기 (d)단계에서 생성된 다항식의 계수는,
    상기 전력 증폭기의 출력 신호(x(n))에 따라 적용되며, n개의 다항식 계수와 LS 적응 알고리즘을 포함하는 polynomial 블록에서 polynomial을 표현하기 위하여 가중치가 적용된 상기 전력 증폭기의 출력 신호(x(n))와 가중치가 곱해진 신호가 다항식을 이루기 위하여 계수 1과 다항식의 계수 a1이 서로 곱하며, 가중치 적용 신호가 다항식 계수 a2과 곱해지고 2차의 다항식을 적용하기 위하여 앞선 가중치 적용 신호를 서로 곱한 후 계수 a3과 곱해지는 과정들은 n-1차수의 다항식과 an의 다항식 계수가 곱해져서 서로를 더하여 가중치가 적용된 다항식을 이루게 되며, 상기 가중치가 적용된 다항식 신호와 원하는 신호(d(n))에 가중치를 적용한 신호로 하여금 LS 적응 알고리즘을 적용하여 서로간의 오차를 최소가 되도록 생성하는 것을 특징으로 하는 가중치를 이용한 다항식 디지털 전치왜곡 선형화 방법.
  8. 제 5 항에 있어서,
    상기 방법은,
    상기 전력 증폭기의 고출력 영역에서 높은 가중치를 적용하기 위해 다항식을 이용하여 얻은 전치왜곡 신호의 다항식 오차가 MSE인 다항식 계수를 갖도록 하는 단계를 더 포함하는 것을 특징으로 하는 가중치를 이용한 다항식 디지털 전치왜곡 선형화 방법.
  9. 제 8 항에 있어서,
    상기 고출력 영역에서의 높은 가중치는, exponential 함수를 적용하여 저출력 영역에서는 낮은 가중치를 적용하고 고출력 영역에서는 높은 가중치를 적용하는 것을 특징으로 하는 가중치를 이용한 디지털 전치왜곡 선형화 방법.
KR1020070032761A 2007-04-03 2007-04-03 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치 및방법 KR100888097B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070032761A KR100888097B1 (ko) 2007-04-03 2007-04-03 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치 및방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070032761A KR100888097B1 (ko) 2007-04-03 2007-04-03 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치 및방법

Publications (2)

Publication Number Publication Date
KR20080089942A KR20080089942A (ko) 2008-10-08
KR100888097B1 true KR100888097B1 (ko) 2009-03-11

Family

ID=40151357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070032761A KR100888097B1 (ko) 2007-04-03 2007-04-03 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치 및방법

Country Status (1)

Country Link
KR (1) KR100888097B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000005012A (ko) * 1996-03-29 2000-01-25 게리 가렛슨 적응형 증폭기 왜곡 보상회로
US7068102B2 (en) 2003-07-10 2006-06-27 Danam Inc. Power amplifying apparatus and method using pre-distortion and radio communication system including the same apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000005012A (ko) * 1996-03-29 2000-01-25 게리 가렛슨 적응형 증폭기 왜곡 보상회로
US7068102B2 (en) 2003-07-10 2006-06-27 Danam Inc. Power amplifying apparatus and method using pre-distortion and radio communication system including the same apparatus

Also Published As

Publication number Publication date
KR20080089942A (ko) 2008-10-08

Similar Documents

Publication Publication Date Title
US7418056B2 (en) Digital predistorter using power series model
US10581470B2 (en) Linearization system
JP5120178B2 (ja) 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ
EP2859655B1 (en) Modeling digital predistorter
KR20070012197A (ko) 입력 신호를 증폭시키기 위한 전자 회로, 전력 증폭기 및전치 왜곡 방법
KR20040097266A (ko) 주파수 의존 비선형성들을 통합하는 증폭기를 사용하는적응성 디지털 전치왜곡
KR100518456B1 (ko) 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치및 방법
US20110270590A1 (en) Nonlinear identification using compressed sensing and minimal system sampling
JP2019500782A (ja) デジタル補償器
KR20140091616A (ko) 다중 채널 광대역 통신 시스템에서의 기저 대역 전치 왜곡 선형화를 위한 방법 및 시스템
US9197262B2 (en) Low-power and low-cost adaptive self-linearization system with fast convergence
JP2010136123A (ja) 歪補償装置
US10756682B1 (en) Compensating for transmitter nonlinearities
US20120154041A1 (en) Predistortion apparatuses and methods
US8712345B2 (en) Distortion compensation device, distortion compensation method, and radio transmitter
WO2017082749A1 (en) Predistortion device
KR100888097B1 (ko) 가중치를 이용한 다항식 디지털 전치왜곡 선형화 장치 및방법
JP2010074723A (ja) プリディストータ
JP5387445B2 (ja) 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法
KR20050000370A (ko) 비선형 장치의 전치 보상을 위한 구현 방법
KR101195977B1 (ko) 전력 증폭기의 행동 모델링 장치 및 방법
US9559638B2 (en) Distortion compensation apparatus and distortion compensation method
KR101105903B1 (ko) 전치 왜곡을 위한 적응적 노이즈 제거 장치 및 방법
KR100991494B1 (ko) 디지털 전치왜곡 방법 및 그 장치
KR100625445B1 (ko) 가변차수 전치왜곡장치 및 그의 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee