JP5115976B2 - プリディストータ - Google Patents
プリディストータ Download PDFInfo
- Publication number
- JP5115976B2 JP5115976B2 JP2008137133A JP2008137133A JP5115976B2 JP 5115976 B2 JP5115976 B2 JP 5115976B2 JP 2008137133 A JP2008137133 A JP 2008137133A JP 2008137133 A JP2008137133 A JP 2008137133A JP 5115976 B2 JP5115976 B2 JP 5115976B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- polynomial
- sampling delay
- delay
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Description
図1は本実施形態のプリディストータ301の構成を説明するブロック図である。プリディストータ301は、信号生成多項式からプリディストーション信号を発生させ、入力信号Aにプリディストーション信号を加算して被補償回路401へ出力する信号発生回路11と、入力信号Aからサンプリングされた参照信号Bを、実数で表される遅延量で遅延させてサンプリング遅延信号D(x)を生成する複数のサンプリング遅延信号生成器12(x)と、被補償回路401が出力する出力信号F及びサンプリング遅延信号生成器12(x)からのサンプリング遅延信号D(x)に基づき信号生成多項式Eを生成して信号発生回路11に出力する制御回路14と、を備える。例えば、被補償回路401は信号増幅器である。
本発明に係るプリディストータの歪補償の効果を確認するために、入力信号と出力信号をもとに隣接チャネル漏洩電力比(Adjacent Channel Leakage power Ratio:ACLR)をシミュレーションした。その結果を図2に示す。図2の「+5MHz」とは、3GPP/WCDMAのIQ信号テストモデルの周波数スペクトラムにおける最高周波数の周波数スペクトラムから5MHz高い周波数に現れるサブキャリアの出力を示す。同様に「+10MHz」とは、最高周波数の周波数スペクトラムから10MHz高い周波数に現れるサブキャリアの出力を示す。一方、「−5MHz」とは、3GPP/WCDMAのIQ信号テストモデルの周波数スペクトラムにおける最低周波数の周波数スペクトラムから5MHz低い周波数に現れるサブキャリアの出力を示す。同様に「−10MHz」とは、最低周波数の周波数スペクトラムから10MHz低い周波数に現れるサブキャリアの出力を示す。
11:信号発生回路
12(x):サンプリング遅延信号生成器
14:制御回路
401:被補償回路
A:入力信号
B:参照信号
D(x):サンプリング遅延信号
E:信号生成多項式
F:出力信号
Claims (4)
- 信号生成多項式からプリディストーション信号を発生させ、入力信号に前記プリディストーション信号を加算して被補償回路へ出力する信号発生回路と、
前記入力信号からサンプリングされた参照信号を、実数で表される遅延量で遅延させてサンプリング遅延信号を生成する複数のサンプリング遅延信号生成器と、
前記被補償回路が出力する出力信号及び前記サンプリング遅延信号生成器からの前記サンプリング遅延信号が入力され、前記信号生成多項式を前記信号発生回路に出力する制御回路と、
を備えるプリディストータであって、
前記制御回路は、前記サンプリング遅延信号生成器からの前記サンプリング遅延信号で構成される選別多項式を生成し、前記入力信号と前記出力信号とを比較して前記出力信号の歪が最小となるように前記選別多項式の各項の係数を最適化して前記選別多項式を前記信号生成多項式とし、
前記サンプリング遅延信号生成器は、整数のサンプル遅延を補間する遅延量で前記参照信号を遅延する遅延フィルタを有することを特徴とするプリディストータ。 - 前記制御回路は、前記出力信号の歪が所定量より大きくなったときに、前記サンプリング遅延信号生成器に対して前記出力信号の歪が最小となるように前記サンプリング遅延信号の遅延量を変更させることを特徴とする請求項1に記載のプリディストータ。
- 信号生成多項式からプリディストーション信号を発生させ、入力信号に前記プリディストーション信号を加算して被補償回路へ出力する信号発生回路と、
前記入力信号からサンプリングされた参照信号を、実数で表される遅延量で遅延させてサンプリング遅延信号を生成する複数のサンプリング遅延信号生成器と、
前記被補償回路が出力する出力信号及び前記サンプリング遅延信号生成器からの前記サンプリング遅延信号が入力され、前記信号生成多項式を前記信号発生回路に出力する制御回路と、
を備えるプリディストータであって、
前記制御回路は、前記出力信号の歪が所定量より大きくなったときに、前記サンプリング遅延信号生成器からの前記サンプリング遅延信号で構成される選別多項式を生成し、前記入力信号と前記出力信号とを比較して前記出力信号の歪が最小となるように前記選別多項式の各項の係数を最適化して前記選別多項式を前記信号生成多項式とすることを特徴とするプリディストータ。 - 前記制御回路は、前記信号生成多項式の各項の係数を常時最適化することを特徴とする請求項1から3のいずれかに記載のプリディストータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008137133A JP5115976B2 (ja) | 2008-05-26 | 2008-05-26 | プリディストータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008137133A JP5115976B2 (ja) | 2008-05-26 | 2008-05-26 | プリディストータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009284440A JP2009284440A (ja) | 2009-12-03 |
JP5115976B2 true JP5115976B2 (ja) | 2013-01-09 |
Family
ID=41454377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008137133A Active JP5115976B2 (ja) | 2008-05-26 | 2008-05-26 | プリディストータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5115976B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6064374B2 (ja) | 2012-05-30 | 2017-01-25 | 富士通株式会社 | 歪補償装置、および、歪補償方法 |
CN103701414B (zh) * | 2012-09-28 | 2017-03-01 | 富士通株式会社 | 非线性项的选择装置及方法、辨识系统及补偿系统 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4012725B2 (ja) * | 2001-12-05 | 2007-11-21 | 株式会社日立コミュニケーションテクノロジー | プリディストーション型増幅装置 |
JP4436448B2 (ja) * | 2004-01-14 | 2010-03-24 | 株式会社日立国際電気 | 歪補償増幅装置 |
CA2560281A1 (en) * | 2004-03-25 | 2005-10-13 | Optichron, Inc. | Model based distortion reduction for power amplifiers |
JP4835241B2 (ja) * | 2006-04-11 | 2011-12-14 | 株式会社日立製作所 | ディジタルプリディストーション送信機 |
-
2008
- 2008-05-26 JP JP2008137133A patent/JP5115976B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009284440A (ja) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4755651B2 (ja) | 非線形歪検出方法及び歪補償増幅装置 | |
US6985033B1 (en) | Circuits and methods for adjusting power amplifier predistortion, and power amplifiers and other devices including the same | |
US7170342B2 (en) | Linear power amplification method and linear power amplifier | |
US8787494B2 (en) | Modeling digital predistorter | |
US11476809B2 (en) | Polyphase digital signal predistortion in radio transmitter | |
KR100959032B1 (ko) | 통신 네트워크들에서의 스퓨리어스 방사들을 감소시키기위한 주파수 의존적 크기 전치 왜곡 | |
JP4619827B2 (ja) | 歪補償装置 | |
JP5751056B2 (ja) | 歪補償装置、送信機および歪補償方法 | |
WO2014002017A1 (en) | Predistortion according to an artificial neural network (ann)-based model | |
US9450544B2 (en) | Pre-distortion method, associated apparatus and non-transitory machine readable medium | |
JP2015142325A (ja) | 歪補償装置および歪補償方法 | |
KR20110098637A (ko) | 멱급수형 디지털 프리디스토터와 그 왜곡 보상 제어 방법 | |
EP2837093A1 (en) | Digital predistorter (dpd) structure based on dynamic deviation reduction (ddr)-based volterra series | |
KR20120123288A (ko) | 증폭 장치 및 신호 처리 장치 | |
JP5115976B2 (ja) | プリディストータ | |
US9438177B2 (en) | Pre-distortion method and associated apparatus and non-transitory machine readable medium | |
JP5336134B2 (ja) | プリディストータ | |
JP2019201347A (ja) | 歪み補償装置及び歪み補償方法 | |
US8633769B2 (en) | Dual loop adaptation digital predistortion architecture for power amplifiers | |
US20170288709A1 (en) | Amplification apparatus | |
JP2006295440A (ja) | 歪補償装置および遅延量制御方法 | |
US20200274560A1 (en) | Real-mode digital predistortion | |
JP2014017670A (ja) | 送信装置、及び送信方法 | |
JP6056956B2 (ja) | 通信装置及びその歪み抑制方法 | |
KR100865886B1 (ko) | 고주파 증폭기의 비선형성을 보정하기 위한 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121010 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5115976 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |