KR20120123288A - 증폭 장치 및 신호 처리 장치 - Google Patents

증폭 장치 및 신호 처리 장치 Download PDF

Info

Publication number
KR20120123288A
KR20120123288A KR1020127016458A KR20127016458A KR20120123288A KR 20120123288 A KR20120123288 A KR 20120123288A KR 1020127016458 A KR1020127016458 A KR 1020127016458A KR 20127016458 A KR20127016458 A KR 20127016458A KR 20120123288 A KR20120123288 A KR 20120123288A
Authority
KR
South Korea
Prior art keywords
signal
timing
input
timing adjustment
amplifier
Prior art date
Application number
KR1020127016458A
Other languages
English (en)
Inventor
마사히코 오니시
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20120123288A publication Critical patent/KR20120123288A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244—Stepped control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3294—Acting on the real and imaginary components of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/321—Use of a microprocessor in an amplifier circuit or its control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit

Abstract

디지털 필터에 의한 위상 조정에 의해, 증폭 장치에서의 신호의 타이밍 조정을 적절하게 행한다. 증폭 장치는, 증폭기와, 증폭기의 동작에 관여하는 신호에 대한 원하는 처리를 행함으로써, 상기 신호를 광대역화하는 진폭-전압 변환부(12)와, 증폭기에 부여되는 신호의 타이밍 조정을, 디지털 필터에 의한 위상 조정으로 행하는 타이밍 조정부(15a)를 구비하고 있다. 상기 타이밍 조정부(15a)는 진폭-전압 변환부(12)에 의해 상기 신호가 광대역화되기 전의 단계에서, 상기 신호의 타이밍 조정을 행한다.

Description

증폭 장치 및 신호 처리 장치{AMPLIFYING DEVICE AND SIGNAL PROCESSING DEVICE}
본 발명은 증폭 장치 및 신호 처리 장치에 관한 것이다.
고출력 증폭기(HPA: High Power Amplifier)의 전력 효율을 높이기 위해, 증폭기의 입력 신호(RF 신호)의 엔벨로프에 맞춰, 증폭기의 전원 전압(드레인 전압)을 변조하는 ET(Envelope Tracking) 방식이 알려져 있다(예컨대, 특허문헌 1 참조). 드레인 전압을 가변으로 함으로써, 증폭기를 고효율 영역에서 동작시킬 수 있다.
또한, ET 방식과 마찬가지로, 엔벨로프 신호를 이용하여 전력 효율을 높이는 기술로서, EER(Envelope Elimination and Restoration) 방식 등도 알려져 있다.
일본 특허 출원 공개 제2009-290283호 공보
ET 방식이나 EER 방식과 같이 엔벨로프 신호를 이용하는 장치에서는, 엔벨로프 신호와 증폭기에의 입력 신호의 타이밍을 일치시키는 것이 필요하다.
일반적으로, 증폭기의 입력 바로 앞에 설치된 주파수 변환부에 의해, 베이스밴드 신호로부터 고주파의 반송파 주파수에의 변환이 실시된다. 이에, 증폭기에서의 엔벨로프 신호와 입력 신호의 타이밍의 조정 정밀도는 반송파 주파수에 의해 정해진다.
여기서, 엔벨로프 신호와 증폭기에의 입력 신호의 타이밍을 조정하기 위해서는, 회로 내 배선의 전기 길이를 조정하는 등, 물리적으로 신호의 타이밍을 시프팅시키는 것을 생각할 수 있다. 그러나, 물리적인 타이밍 조정은, 잘 설정되면 완전한 타이밍 조정이 실현되지만, 그와 같이 설정하기 위해서는, 고가의 장치를 사용하거나, 또는 전기적인 배선 길이를 1/(반송파 주파수)[m]의 정밀도로 조정해야 하므로, 제조 비용이 증대한다고 하는 문제가 있었다.
그래서, 간편하게 타이밍 조정을 하기 위해, 디지털 신호 처리를 이용하여, 타이밍이 시프팅된 신호(엔벨로프 신호 또는 입력 신호)를 생성하는 것을 생각할 수 있다.
그래서, 본 발명자는 디지털 신호 처리에 의한 타이밍 조정을 위해, 신호의 진폭을 변화시키지 않고, 군지연(group delay)만 변화시키는 전역 통과 필터(All Pass Filter)를 이용한다고 하는 착상을 얻었다.
도 7은 위상 조정에 의해 타이밍을 지연시키기 위한 이상적인 전역 통과 필터의 특성(위상 특성 및 진폭 특성)을 도시하고 있다. 도 7의 (a)에 도시하는 바와 같이, 위상 특성은 선형적으로 우측 하향 특성이 되고, 도 7의 (b)에 도시하는 바와 같이, 진폭 특성은 0[dB]에서 플랫 특성이 된다. 도 7에 도시하는 특성을 갖는 필터를 이용하면, 신호의 진폭을 변화시키지 않고, 신호의 타이밍을 적절하게 조정할 수 있다.
그러나, 디지털 신호 처리에 있어서, 완전히 이상적인 전역 통과 필터를 만드는 것은 불가능하다.
군지연을 일정하게 하기 위해서는, 전역에 걸쳐 선형의 위상 특성을 갖는 FIR(Finite Impulse Response) 필터나, 부분적으로 선형의 위상 특성을 갖는 IIR(Infinite Impulse Response) 필터 구조를 취하지만, 도 8에 도시하는 바와 같이, 위상 주파수 특성 및 진폭주 파수 특성이 이상 특성과 어긋나게 되어, 전체 주파수에 대해서 양호한 특성을 얻기 어렵다. 구체적으로는, 도 8의 특성도에서 실선으로 도시하는 바와 같이, 주파수가 높은 측에서 위상 주파수 특성 및 진폭 특성이 열화된다. 또한, 진폭 특성은 도 8의 (b)와 같이 주파수가 높은 측에서 게인이 저하하는 경우 외, 도 8의 (c)와 같이 깁스(Gibbs) 현상이라고 불리는 게인이 물결치는 현상이 나타나는 경우도 있다.
이와 같이, 디지털 필터의 특성은, 필터의 탭 수를 늘림으로써 이상적인 전역 통과 필터의 특성에 근접하는 것은 가능하지만 장치 비용의 관점에서는 바람직하지 않다. 한편, 필터의 탭 수를 줄이고, 디지털 필터로 타이밍 조정을 하고자 해도, 적절하게 타이밍 조정을 할 수 없거나, 바람직하지 않은 신호의 진폭 변화가 생기는 경우가 있다.
그래서, 본 발명은 디지털 필터에 의한 위상 조정에 의해, 적절한 신호의 타이밍 조정을 할 수 있는 증폭 장치 및 신호 처리 장치를 제공하는 것을 목적으로 한다.
(1) 본 발명은, 증폭기와, 증폭기의 동작에 관여하는 신호에 대한 원하는 처리를 행함으로써, 상기 신호를 광대역화하는 신호 처리부와, 증폭기에 부여되는 신호의 타이밍 조정을, 디지털 필터에 의한 위상 조정으로 행하는 타이밍 조정부를 구비하고, 상기 타이밍 조정부는, 상기 신호 처리부에 의해 상기 신호가 광대역화되기 전의 단계에서, 상기 신호의 타이밍 조정을 행하도록 설치되어 있는 것을 특징으로 하는 증폭 장치이다.
주파수가 큰 범위에서는 특성이 열화되는 디지털 필터일지라도, 비교적 좁은 주파수 대역에서는, 이상 특성에 가까운 양호한 특성이 얻어진다. 그러나, 광대역화된 신호에서는, 양호한 특성을 이용하는 것이 어렵다. 본 발명자는 증폭 장치에 포함되는 신호 처리가 신호를 광대역화하는 것을 인식하여, 광대역화되는 신호 처리 전에 타이밍 조정을 실시함으로써, 양호한 특성을 이용할 수 있는 것을 발견하였다.
상기 본 발명에 따르면, 신호가 광대역화되기 전의 단계에서 상기 신호의 타이밍 조정이 행해지기 때문에, 디지털 필터의 양호한 특성을 이용하여, 타이밍 조정을 할 수 있다.
(2) 상기 타이밍 조정부에 의한 타이밍 조정은, 상기 증폭기의 입력에 부여되는 입력 신호의 타이밍과 이 입력 신호의 엔벨로프 신호의 타이밍을 일치시키기 위해 행해지는 것으로 할 수 있다. 이 경우, 입력 신호와 엔벨로프 신호의 타이밍을 디지털 필터에 의해 적절하게 조정할 수 있다.
(3) 상기 신호 처리부는, 예컨대 상기 증폭기의 입력에 부여되는 입력 신호의 엔벨로프 신호를, 상기 증폭기의 전원 전압값으로 변환하고, 그 변환 시에, 상기 엔벨로프 신호를 광대역화하도록 구성된 변환부이다. 본 발명에 따르면, 이러한 변환부가 증폭 장치에 포함되어 있어도, 적절하게 타이밍 조정을 할 수 있다.
(4) 상기 엔벨로프 신호를 생성하기 위해 상기 입력 신호에 대한 검파를 수행하는 검파부를 구비하고, 상기 입력 신호를 구성하는 I 신호 및 Q 신호의 값을 각각 I 및 Q로 나타냈을 때에, 상기 검파부는, (I2+Q2)의 연산에 의해 얻어진 값을 진폭값으로 간주하여 생성된 엔벨로프 신호를 출력하도록 구성되어 있는 것이 바람직하다. 입력 신호의 정확한 진폭은 (I2+Q2)1/2의 연산에 의해 구해지는 것이지만, [(·)1/2]의 연산은 신호를 광대역화시킨다. 그래서, 이 연산을 피하고, (I2+Q2)의 연산에 의해 얻어진 값을 진폭값으로 간주하여 엔벨로프 신호를 생성하고, 그 엔벨로프 신호에 대하여 타이밍 조정을 행함으로써, 광대역 신호에 대하여 타이밍 조정을 행하는 것을 방지할 수 있다.
(5) 상기 입력 신호를 구성하는 I 신호 및 Q 신호 각각이 입력되고, 입력된 I 신호 및 Q 신호로부터 입력 신호의 진폭값을 연산하여 상기 엔벨로프 신호를 생성하며, 그 엔벨로프 신호의 대역이 I 신호 또는 Q 신호보다 광대역이 되는 검파부를 구비하고, 상기 타이밍 조정부는 상기 검파부에 입력되는 상기 I 신호 및 상기 Q 신호 각각에 대하여, 타이밍 조정을 행하도록 설치되어 있는 것이 바람직하다. 이 경우, 대역이 광대역화되기 전의 I 신호 및 Q 신호 각각에 대하여 타이밍 조정이 행해지기 때문에, 광대역 신호에 대하여 타이밍 조정을 행하는 것을 방지할 수 있다.
(6) 상기 신호 처리부는, 예컨대 상기 증폭기의 왜곡 특성을 보상하기 위해 상기 증폭기의 입력에 부여되는 입력 신호에 대한 왜곡 보상 처리를 행하고, 그 왜곡 보상 처리 시에, 상기 입력 신호를 광대역화하도록 구성된 왜곡 보상부이다. 본 발명에서는, 이러한 왜곡 보상부가 포함되어 있어도, 적절하게 타이밍 조정을 할 수 있다.
(7) 다른 관점에서 본 본 발명은, 증폭기와, 엔벨로프 신호를 생성하기 위해 상기 입력 신호에 대한 검파를 수행하는 검파부와, 상기 엔벨로프 신호를 상기 증폭기의 전원 전압값으로 변환하는 변환부와, 상기 엔벨로프 신호의 타이밍 조정을, 디지털 필터에 의한 위상 조정으로 행하는 타이밍 조정부를 구비하고, 상기 검파부는 입력 신호를 구성하는 I 신호 및 Q 신호의 값을 각각 I 및 Q로 나타냈을 때, (I2+Q2)의 연산에 의해 얻어진 값을 진폭값으로 간주하여 생성된 엔벨로프 신호를 출력하도록 구성되어 있는 것을 특징으로 하는 증폭 장치이다.
상기 본 발명에 따르면, 검파부는 (I2+Q2)의 연산에 의해 얻어진 값을 진폭값으로 간주하여 엔벨로프 신호를 생성한다. (I2+Q2)의 연산은 신호를 광대역화하지 않기 때문에 원래의 I·Q 신호의 대역이 유지된다. 상기 본 발명에서는, 협대역이 유지된 엔벨로프 신호에 대하여 타이밍 조정이 행해지기 때문에, 광대역 신호에 대하여 타이밍 조정을 행하는 것을 방지할 수 있다.
(8) 상기 (1)∼(7)에 있어서, 상기 디지털 필터는 정해진 범위의 주파수 대역 내의 신호에 대해서는, 위상을, 타이밍 조정을 위해 원하는 대로 변화시키는 대략 이상적인 특성을 갖고 있고, 상기 타이밍 조정부에 의해 타이밍 조정이 행해지는 상기 신호의 주파수 대역은 실질적으로 상기 정해진 범위의 주파수 대역 내에 포함되어 있다.
(9) 다른 관점에서 본 본 발명은, 신호 처리 장치로서, 신호에 대한 원하는 처리를 행함으로써, 상기 신호를 광대역화하는 신호 처리부와, 상기 신호의 타이밍 조정을 디지털 필터에 의한 위상 조정으로 행하는 타이밍 조정부를 구비하고, 상기 타이밍 조정부는, 상기 신호 처리부에 의해 상기 신호가 광대역화되기 전의 단계에서, 상기 신호의 타이밍 조정을 행하도록 설치되어 있는 것을 특징으로 하는 신호 처리 장치이다.
상기 본 발명에 따르면, 신호가 광대역화되기 전의 단계에서 상기 신호의 타이밍 조정이 행해지기 때문에, 디지털 필터의 양호한 특성을 이용하여, 타이밍 조정을 할 수 있다.
(10) 또한 다른 관점에서 본 본 발명은, 신호 처리 장치로서, 신호를 협대역화하는 처리를 행하는 협대역화 신호 처리부와, 협대역화된 상기 신호의 타이밍 조정을 디지털 필터에 의한 위상 조정으로 행하는 타이밍 조정부를 구비하는 것을 특징으로 하는 신호 처리 장치이다.
상기 본 발명에 따르면, 신호를 협대역화하는 처리를 행하고, 협대역화된 신호의 타이밍 조정을 행하기 때문에, 신호 처리 장치에 광대역의 신호가 입력되어도, 적절하게 타이밍 조정을 할 수 있다.
(11) 상기 (9)에 있어서, 신호에 대한 원하는 처리를 행함으로써, 상기 신호를 광대역화하는 신호 처리부를 더 구비하고, 상기 타이밍 조정부는, 상기 신호 처리부에 의해 상기 신호가 광대역화되기 전의 단계에서, 상기 신호의 타이밍 조정을 행하도록 설치되어 있는 것이 바람직하다. 이 경우, 신호가 광대역화되기 전의 단계에서 상기 신호의 타이밍 조정이 행해지기 때문에, 디지털 필터의 양호한 특성을 이용하여, 타이밍 조정을 할 수 있다.
(12) 또한 다른 관점에서 본 본 발명은, 신호 처리 장치로서, 신호에 대한 제1 처리를 행하는 제1 신호 처리부와, 상기 제1 신호 처리부보다 이후의 단계에서, 상기 신호에 대한 제2 처리를 행하는 제2 신호 처리부와, 상기 제1 신호 처리부와 상기 제2 신호 처리부 사이의 단계에서, 상기 신호의 타이밍 조정을 디지털 필터에 의한 위상 조정으로 행하는 타이밍 조정부를 구비하고, 상기 타이밍 조정부에 입력되는 신호의 대역이, 제1 신호 처리부에 입력되는 신호의 대역 또는 상기 제2 신호 처리부로부터 출력되는 신호의 대역보다 협대역인 것을 특징으로 하는 신호 처리 장치이다.
상기 본 발명에 따르면, 제1 신호 처리부에 입력되는 신호의 대역 또는 상기 제2 신호 처리부로부터 출력되는 신호의 대역 중 한쪽 또는 양쪽 모두가 광대역이어도, 타이밍 조정부에 입력되는 신호의 대역은 그보다 좁다. 따라서, 상기 본 발명에 따르면, 디지털 필터에서 이상 특성에 가까운 양호한 특성이 얻어지는 범위를 이용하기 쉬워진다.
본 발명에 따르면, 디지털 필터에 의한 위상 조정에 의해, 적절한 신호의 타이밍 조정을 할 수 있다.
도 1은 제1 실시형태에 따른 증폭 장치의 블록도이다.
도 2는 비교예에 따른 증폭 장치의 블록도이다.
도 3의 (a)는 베이스밴드 I 신호 및 Q 신호의 진폭을 도시하고, (b)는 I 신호 또는 Q 신호의 대역을 도시하며, (c)는 (I2+Q2)1/2의 대역을 도시하는 도면이다.
도 4는 제2 실시형태에 따른 증폭 장치의 블록도이다.
도 5는 제3 실시형태에 따른 증폭 장치의 블록도이다.
도 6은 신호 처리 장치의 블록도이다.
도 7은 이상적인 전역 통과 필터의 특성도이다.
도 8은 FIR 필터의 특성도이다.
이하, 본 발명의 바람직한 실시형태에 대해서 첨부 도면을 참조하면서 설명한다.
[1. 타이밍 조정 기술을 채용한 증폭 장치에 관한 제1 실시형태 및 비교예]
도 1 및 도 2는 타이밍 조정 기술을 채용한 증폭 장치에 관한 제1 실시형태 및 비교예를 도시하고 있다. 도 1 및 도 2에 도시하는 회로에서는, 입력 신호(베이스밴드 I 신호·Q 신호) 검파 및 타이밍 조정 이외의 기본적 구성은 공통된다. 그래서, 우선 도 1 및 도 2의 공통 구성에 대해서 설명하고, 그 후, 도 1 및 도 2 각각의 특유 구성에 대해서 설명한다.
[1.1 도 1 및 도 2에 공통되는 구성]
도 1 및 도 2에 도시하는 증폭 장치(1)는 통신용 송신기에 설치되는 것이며, 증폭기(HPA)(11)를 구비하고 있다. 이 증폭 장치(1)에는, 증폭기에의 입력 신호(베이스밴드의 I 신호 및 Q 신호)로부터 얻어진 엔벨로프 신호가 나타내는 신호 진폭을 증폭기(11)에의 전원 전압(드레인 전압)값으로 변환하는 진폭-전압 변환부(12)와, 진폭-전압 변환부(12)로부터 출력된 전원 전압값에 따른 전원 전압을 증폭기(11)에 공급하는 가변 전원(13)을 구비하고 있다.
증폭 장치(1)는 상기 진폭-전압 변환부(12) 및 가변 전원(13)을 구비함으로써, ET 방식에 의한 고효율화가 도모되고 있다.
또한, 증폭 장치(1)에는, 증폭기(11)의 왜곡 특성을 보상하기 위한 왜곡 보상부(DPD: Digital Pre-Distorter)(14)가 설치되어 있다. 왜곡 보상부(14)는 증폭기(11)의 왜곡 특성에 따른 왜곡 보상 처리를 입력 신호(베이스밴드 신호)에 실시한다. 보다 구체적으로는, 왜곡 보상부(14)는 증폭기(11)의 입출력 신호를 감시하여, 그 입출력 신호로부터 증폭기(11)의 입출력 특성을 파악한다. 그리고, 왜곡 보상부(14)는 왜곡된 증폭기 입출력 특성의 역특성을 입력 신호에 부가함으로써, 증폭기(11)에서의 왜곡을 상쇄시킨다.
진폭-전압 변환부(12)에서 행해지는 진폭으로부터 전원 전압을 변환하는 처리, 및 왜곡 보상부(14)에서 행해지는 왜곡 보상 처리는 용이한 신호 처리를 위해 베이스밴드 주파수에서 실시된다.
왜곡 보상부(14)에 의해 왜곡 보상이 이루어진 신호(베이스밴드 신호)는 주파수 변환부(14a)에서, 베이스밴드 주파수보다 고주파인 반송파 주파수에 의해 주파수 변환되어, 증폭기(11)의 입력에 부여된다.
[1.2 도 1(제1 실시형태)의 구성]
도 1에 도시하는 증폭 장치(1)에서는, 엔벨로프 신호에 관한 처리가 행해지는 엔벨로프 신호 처리 경로의 도중에 설치된 제1 타이밍 조정부(15a)와, 증폭기(11)에 부여되는 입력 신호에 관한 처리가 행해지는 입력 신호 처리 경로의 도중으로서, 엔벨로프 신호 생성을 위해 입력 신호가 검파된 위치보다 후단의 위치에 설치된 제2 타이밍 조정부(15b)를 구비하고 있다. 이들 타이밍 조정부(15a, 15b)는 지연 조정을 실시하기 위한 것이다.
제1 타이밍 조정부(15a)는, 진폭-전압 변환부(12)의 바로 앞에 설치되어 있고, 진폭-전압 변환부(12)에 입력되는 신호(엔벨로프 신호)의 타이밍 조정을 행한다. 제2 타이밍 조정부(15b)는 왜곡 보상부(14)의 바로 앞에 설치되어 있고, 왜곡 보상부(14)에 입력되는 신호(베이스밴드 I 신호 및 Q 신호)의 타이밍 조정을 행한다. 또한 타이밍 조정은 제1 및 제2 타이밍 조정(15a, 15b) 중 한쪽에서만 행해질 수도 있다.
제1 및 제2 타이밍 조정부(15a, 15b)는, 각각 FIR 필터 구성의 디지털 필터에 의해 구성되어 있고, 도 8에 도시하는 바와 같은 특성을 갖고 있으며, 이상적인 전역 통과 필터는 아니다. 단, 제1 실시형태에 따른 증폭 장치에서는, 제1 및 제2 타이밍 조정부(15a, 15b)가 진폭 변경 없이 적절하게 위상 조정을 행하여, 신호를 정해진 시간만큼 지연시키는 처리를 행할 수 있도록 구성되어 있다.
또한, 타이밍 조정부(15a, 15b)에 의해 조정되는 지연량은 미리 측정된 지연량(정적으로 결정된 지연량)이어도 좋고, 특허문헌 1에 나타내는 바와 같이, 동적으로 결정된 지연량이어도 좋다. 지연량의 동적인 결정은 특허문헌 1에 나타내는 바와 같이, 증폭기의 입출력 특성을 취득하고, 그 입출력 특성에 따라, 조정량(지연량)을 결정함으로써 이루어질 수 있다.
타이밍 조정량은 디지털 필터(FIR 필터 또는 IIR 필터)의 필터 계수로 정해지기 때문에, 원하는 타이밍 조정량을 얻기 위해서는, 상기 필터 계수를 조정하면 된다.
또한, 도 1에 도시하는 증폭 장치(1)에서는, 입력 신호(베이스밴드 신호 I 신호 및 Q 신호)에 대한 검파를 수행하는 검파부(16)를 구비하고 있다. 이 검파부(16)에서는, I 신호 및 Q 신호의 값을 각각 I 및 Q로 했을 때에, 검출된 I의 값 및 Q의 값으로부터, (I2+Q2)를 연산하여 얻어진 값을 신호의 진폭값으로 간주하여 엔벨로프 신호를 생성한다. 상기 제1 타이밍 조정부(15a, 15b)에서는, 검파부(16)로부터 출력된 신호(엔벨로프 신호)에 대하여, 타이밍 조정이 행해진다.
이 검파부(16)의 중요성에 대해서는, 후술한다.
[1.3 도 2(비교예)의 구성]
비교예에 따른 증폭 장치(1)에서도, 도 1에 도시하는 제1 및 제2 타이밍 조정부(15a, 15b)와 같은 타이밍 조정부(17)가 설치되어 있다. 즉, 이 타이밍 조정부(17)도 도 8에 도시하는 특성을 갖는 디지털 필터이다. 단, 이 타이밍 조정부(17)는 진폭-전압 변환부(12)와 가변 전원(13) 사이에 설치되어 있다. 즉, 이 타이밍 조정부(17)는 진폭-전압 변환 처리가 실시된 후의 신호(엔벨로프 신호)에 대하여 타이밍 조정을 행한다.
또한, 도 2의 증폭 장치(1)에서는, 입력 신호 처리 경로에서의 타이밍 조정부는 생략되어 있다.
또한, 도 2에 도시하는 증폭 장치에서도, 입력 신호(베이스밴드 I 신호 및 Q 신호)에 대한 검파를 수행하는 검파부(18)를 구비하고 있다. 이 검파부(18)에서는, I 신호 및 Q 신호의 값을 각각 I 및 Q로 했을 때에, 검출된 I의 값 및 Q의 값으로부터 (I2+Q2)1/2을 연산하여 진폭값을 구하고, 그 진폭값의 변화를 나타내는 엔벨로프 신호를 생성한다.
도 3의 (a)에 도시하는 바와 같이, 베이스밴드 입력 신호의 진폭은 (I2+Q2)1/2이기 때문에, 베이스밴드 입력 신호를 검파하는 것이면, 이 식에 따라, 베이스밴드 I 신호 및 Q 신호로부터 진폭을 구해야 한다. 도 2의 검파부(18)에서의 계산식: (I2+Q2)1/2은 입력 신호(베이스밴드 신호)의 진폭을 구한다고 하는 관점에서는, 자연스럽다.
[1.4 도 1과 도 2의 비교]
비교예에 따른 도 2의 검파부(18)에서는, [(·)1/2]의 연산(스퀘어 루트 연산)을 행하기 때문에, 도 3의 (b)와 (c)에 도시하는 바와 같이, 검파부(18)로부터 출력되는 신호(엔벨로프 신호)가 원래의 I 신호 또는 Q 신호의 대역(f)보다 광대역화된다. 즉, 검파부(18)는 I 신호 및 Q 신호로부터 입력 신호의 진폭을 연산하여 엔벨로프 신호를 생성할 때에, 그 엔벨로프 신호를, 원래의 I 신호 또는 Q 신호의 대역(f)보다 주파수를 넓혀 광대역화해 버리는 비선형 변환부가 된다.
또한, 도 2의 경우, 입력 신호의 진폭값을 증폭기의 전원 전압값으로 변환하는 처리를 수행하는 진폭-전압 변환부(12)도 신호의 비선형 처리를 수행하기 때문에, 신호의 광대역화를 일으키는 경우가 있다.
여기서, 타이밍 조정부(17)를 구성하는 디지털 필터는 정해진 범위의 주파수 대역만 본다면, 도 7에 도시하는 이상 특성과 대략 같은 특성이 얻어진다(도 8 참조). 즉, 디지털 필터는 정해진 범위의 주파수 대역 내에서는, 신호의 위상을, 타이밍 조정을 위해 원하는 대로 변화시키는 대략 이상적인 특성을 갖고 있다.
한편, 도 8에 도시하는 바와 같이, 정해진 범위의 주파수 대역 외[대역(f)의 좌우 양측]에서는, 위상 특성·진폭 특성 모두 이상 특성에 대하여 열화된 특성이다.
대략 이상적인 특성이 얻어지는 상기 정해진 범위의 주파수 대역으로서는, I 신호 또는 Q 신호의 대역(f)과 동등하거나, 그 대역(f)보다 약간 넓은 정도로 억제된다. 즉, 디지털 필터가 이상적으로 동작하는 대역≥I 신호 또는 Q 신호의 대역이며, I 신호 또는 Q 신호의 대역(f)은 상기 정해진 범위의 주파수 대역 내에 포함되어 있다.
또한, 이상 특성과 같은 특성이 얻어지는 주파수 대역의 크기는 디지털 필터의 탭 수(차수)에 의해 정해진다. 탭 수를 줄이면 디지털 필터를 간이하게 구성할 수 있지만, 이상 특성과 같은 특성이 얻어지는 주파수 대역이 좁아진다. 반대로, 이상 특성과 같은 특성이 얻어지는 주파수 대역을 넓히기 위해서는 탭 수(차수)를 크게 할 필요가 생긴다.
양호한 특성이 얻어지는 대역이 정해진 범위의 주파수 대역 내에 한정되는 타이밍 조정부(17)에 대하여, 정해진 범위의 주파수 대역보다 광대역화된 신호 ((I2+Q2)1/2)가 입력되면, 위상 특성이나 진폭 특성이 이상적이지 않은 필터 처리가 이루어지므로, 적절하게 지연 처리를 수행할 수 없거나, 신호가 왜곡되는 문제가 생긴다.
도 2의 증폭 장치에 있어서, 이 문제를 해소하고자 하면, 디지털 필터의 탭 수를 증가시켜야 하므로, 회로 규모의 대규모화를 초래한다.
이것에 대하여, 제1 실시형태에 따른 도 1의 검파부(16)에서는, (I2+Q2)의 연산에서 멈추고, [(·)1/2]의 연산(스퀘어 루트 연산)을 행하지 않는다. 제1 실시형태의 검파부(16)에서는, (I2+Q2)의 연산에 의해 얻어진 값을 입력 신호의 진폭값으로 간주하여 엔벨로프 신호를 생성한다. 이 (I2+Q2)의 연산은 원래의 I 신호 또는 Q 신호에 대한 선형 변환이며, 신호의 광대역화를 일으키지 않는다.
이와 같이, 제1 실시형태의 검파부(16)로부터 출력되는 신호(엔벨로프 신호)에 관해서는, [(·)1/2]의 연산(스퀘어 루트 연산)이 행해지지 않기 때문에, 비교예의 검파부(18)로부터의 출력 신호와 같이 광대역화되지 않으며, 원래의 I 신호 또는 Q 신호의 좁은 대역(f)이 유지된다.
그리고, 제1 실시형태의 제1 타이밍 조정부(15a)에서는, 협대역(f)이 유지된 신호에 대하여, 타이밍 조정이 행해진다. 타이밍 조정부(15a)를 구성하는 디지털 필터는 원래의 I 신호 또는 Q 신호의 대역(f) 정도의 협대역 범위에서는, 도 7에 도시하는 이상 특성과 같은 특성이 얻어지기 때문에, 적절하게 위상 지연을 발생시켜, 타이밍 지연 처리를 수행할 수 있다. 따라서, 제1 실시형태에 따르면, 비교적 소규모의 회로로, 정확하게 타이밍을 조정할 수 있고, 왜곡 신호의 방사가 적은 송신기를 실현할 수 있다.
또한, 제1 실시형태의 제2 타이밍 조정부(15b)에서도 마찬가지로, 협대역 신호인 베이스밴드 I 신호 및 Q 신호 각각에 대하여, 타이밍 조정이 행해지기 때문에, 적절한 처리를 수행할 수 있다.
또한, 비교예의 진폭-전압 변환부(12)에 입력되는 진폭값은 본래의 진폭값((I2+Q2)1/2)인 데 대하여, 제1 실시형태의 진폭-전압 변환부(12)에 입력되는 값은 정확하게는 진폭값의 제곱값이다. 따라서, 제1 실시형태의 진폭-전압 변환부(12)는 엄밀하게는 입력 신호의 진폭값의 제곱값을 증폭기의 전원 전압값으로 변환하는 것이다. 환언하면, 제1 실시형태의 진폭-전압 변환부(12)는 검파부(16)에서 행해져야 하는 것인 [(·)1/2]의 연산(스퀘어 루트 연산)을, 타이밍 조정 후에, 검파부(16) 대신에 실시하고 비교예와 같은 진폭-전압 변환을 행한다고 할 수 있다.
[2. 타이밍 조정 기술을 채용한 증폭 장치에 관한 제2 실시형태]
도 4는 제2 실시형태에 따른 증폭 장치(1)를 도시하고 있다.
도 4의 증폭 장치에서는, 입력 신호의 검파가, 도 2에 도시하는 비교예에 따른 검파부(18)와 같은 검파부(18)에 의해서 행해진다. 즉, 제2 실시형태의 검파부(18)는 (I2+Q2)1/2의 연산으로 진폭을 구하여 엔벨로프 신호를 생성한다.
제2 실시형태에서, 타이밍 조정부(15c)는 이 검파부(18) 바로 앞에 설치된다. 타이밍 조정부(15c) 자체의 구성은 제1 실시형태의 타이밍 조정부(15a, 15b)와 같다.
이 타이밍 조정부(15c)는 검파부(18)에 의해 신호가 광대역화되기 전의 단계의 신호인 베이스밴드 I 신호 및 Q 신호 각각의 타이밍 조정을 행하도록 설치되어 있다. 따라서, 타이밍 조정부(15c)는 협대역 신호에 대하여 타이밍 조정을 행하게 되기 때문에, 적절하게 조정이 이루어질 수 있다.
또한, 제2 실시형태에서의 다른 구성에 관해서, 진폭-전압 변환부(12)에 대해서는 비교예와 같은 것이 채용되고, 그 이외의 구성에 대해서는, 제1 실시형태와 같은 구성이기 때문에, 설명을 생략한다.
[3. 타이밍 조정 기술을 채용한 증폭 장치에 관한 제3 실시형태]
도 5는 제3 실시형태에 따른 증폭 장치(1)를 도시하고 있다. 도 5의 증폭 장치(1)는 극 변조 방식(polar modulation system)(EER 방식)을 이용한 것이며, 복류 신호 발생기(polar signal generator)(20)를 구비하고 있다. 복류 신호 발생기(20)는, I 신호 및 Q 신호에 기초하여, 진폭 정보((I2+Q2)1/2)를 나타내는 신호(엔벨로프 신호)와 위상 정보를 나타내는 신호를 출력한다.
진폭 정보를 나타내는 신호 및 위상 정보를 나타내는 신호는, 각각 타이밍 조정부(15a, 15b)에 의해 타이밍 조정이 이루어진다. 제3 실시형태의 타이밍 조정부(15a, 15b)의 구성은 제1 실시형태의 타이밍 조정부(15a, 15b)의 구성과 같다.
여기서, 진폭 정보를 나타내는 신호는 (I2+Q2)1/2이며, 스퀘어 루트 연산이 실시된 것이기 때문에, I 신호 또는 Q 신호의 대역에 비해 광대역화되어 있다. 그래서, 복류 신호 발생기(20)로부터 출력된 진폭 정보를 나타내는 신호는 타이밍 조정부(15a)에 입력되기 전에, 제곱 계산부(21)에 의해, 제곱 계산(x2)이 행해져, (I2+Q2)의 신호가 된다. (I2+Q2)의 신호는 (I2+Q2)1/2의 대역보다 협대역화된 신호(디지털 필터가 이상적으로 동작하는 대역보다 좁은 대역의 신호)가 된다.
타이밍 조정부(15a)에서는, 제곱 계산부(21)에 의해 협대역화된 신호에 대하여 타이밍 조정이 행해지기 때문에, 적절한 타이밍 조정을 할 수 있다.
타이밍 조정부(15a)로부터 출력된 타이밍 조정이 완료된 신호(I2+Q2)는 스퀘어 루트 계산부(22)에 의해 스퀘어 루트 연산이 행해져, (I2+Q2)1/2의 신호로 복귀된다.
(I2+Q2)1/2의 신호(진폭 정보를 나타내는 신호; 엔벨로프 신호)는 진폭-전압 변환부(24)에 의해, 증폭기(11)에의 전원 전압(드레인 전압)값으로 변환되고, 그 전원 전압값에 따른 전원 전압이 가변 전원(13)으로부터 증폭기(11)에 공급된다.
또한, 복류 신호 발생기(20)로부터 출력된 위상 정보를 나타내는 신호도 타이밍 조정부(15b)에 의해 타이밍 조정이 이루어진 후에, 위상 왜곡 보상 장치(25)에 부여되고, 위상 왜곡 보상 장치(25)의 출력이 증폭기(11)의 입력에 부여된다.
[4. 타이밍 조정 기술의 신호 처리 장치 전반에의 적용]
협대역 신호에 타이밍 조정을 행하는 본 발명은 증폭 장치에 한정되는 것이 아니라, 타이밍 조정을 필요로 하는 신호 처리 장치(101)에 대하여 폭넓게 적용될 수 있다.
도 6의 (a)∼(d)는 타이밍 조정부(115)를 갖는 신호 처리 장치(101)의 변형예를 도시하고 있다. 이 타이밍 조정부(115)는 제1 실시형태의 타이밍 조정부(15a, 15b)와 같은 구성이다. 즉, 타이밍 조정부(115)는 FIR 필터 또는 IIR 필터 구성의 디지털 필터에 의해 구성되고, 도 8에 도시하는 바와 같은 특성을 갖고 있으며, 이상적인 전역 통과 필터는 아니지만, 필터가 이상적으로 동작하는 정해진 범위의 주파수 대역 내에서는, 진폭 변경 없이 적절하게 위상 조정을 행하여, 신호를 정해진 시간만큼 지연시키는 처리를 할 수 있도록 구성되어 있다.
도 6에 도시하는 4개의 신호 처리 장치(101)는 입력 및 출력 중 적어도 어느 하나가, 타이밍 조정부(115)에서 적절하게 처리할 수 있는 대역보다 광대역인 광대역 신호로 되어 있다.
예컨대, 도 6의 (a)의 신호 처리 장치(101)에는, 협대역 신호(필터가 이상적으로 동작하는 정해진 범위의 주파수 대역과 동일 또는 그 대역보다 작은 대역)가 입력으로서 부여되고, 타이밍 조정을 포함하는 신호 처리가 행해져, 광대역 신호가 출력된다.
도 6의 (a)의 신호 처리 장치는 신호 처리 장치(101)에 부여된 협대역 신호의 대역을 광역화시키지 않고 유지(또는 더 협대역화)하는 협대역 신호 유지 신호 처리부(제1 신호 처리부)(116)와, 그 처리부(116)의 후단에 설치된 타이밍 조정부(115)와, 타이밍 조정부(115)의 후단에 설치되고, 신호의 광대역화를 수반하는 신호 처리를 행하는 광대역화 신호 처리부(제2 신호 처리부)(220)를 구비하고 있다.
도 6의 (a)의 신호 처리 장치(101)는 도 1에 도시하는 증폭 장치(1)의 검파부(16)로부터 진폭-전압 변환부(12)까지의 신호 처리를 행하는 기능에 상당한다. 즉, 도 1의 검파부(16)는 도 6의 (a)의 협대역 유지 신호 처리부(116)에 대응하고, 도 1의 제1 타이밍 조정부(15a)는 도 6의 (a)의 타이밍 조정부(115)에 대응하며, 도 1의 진폭-전압 변환부(12)는 도 6의 (a)의 광대역화 신호 처리부(220)에 대응한다.
도 6의 (a)의 신호 처리 장치(101)에서는, 도 1에 도시하는 제1 실시형태의 증폭 장치(1)에 대해서 설명한 바와 같이, 신호 처리 장치(101)에 입력된 협대역 신호에 대한 협대역을 유지하는 신호 처리를 행한 후에, 협대역 신호를 광대역화시키는 처리의 바로 앞 단계에서, 타이밍 조정이 행해지기 때문에, 적절하게 타이밍 조정을 행할 수 있는 대역이 협대역(f)에 제한된 디지털 필터를 타이밍 조정부(115)로서 이용하여도, 적절하게 타이밍 조정을 할 수 있다.
도 6의 (b)의 신호 처리 장치(101)에는, 도 6의 (a)와 마찬가지로 협대역 신호가 입력으로서 부여되고, 타이밍 조정을 포함하는 신호 처리가 행해져, 광대역 신호가 출력된다.
도 6의 (b)의 신호 처리 장치는 신호 처리 장치(101)에 입력으로서 부여된 협대역 신호에 대하여 타이밍 조정을 행하는 타이밍 조정부(115)와, 타이밍 조정부(115)의 후단에 설치되며, 신호의 광대역화를 수반하는 신호 처리를 행하는 광대역화 신호 처리부(220)를 구비하고 있다.
도 6의 (b)의 신호 처리 장치(101)는 도 1에 도시하는 증폭 장치(1)의 제2 타이밍 조정부(15b) 및 왜곡 보상부(14)의 기능이나, 도 4에 도시하는 증폭 장치(1)의 타이밍 조정부(15c) 및 검파부(18)[진폭-전압 변환부(12)를 포함하여도 좋다]의 기능에 상당한다.
즉, 도 1의 제2 타이밍 조정부(15b)는 도 6의 (b)의 타이밍 조정부(115)에 대응하고, 도 1의 왜곡 보상부(14)는 도 6의 (b)의 광대역화 신호 처리부(220)에 대응한다.
또한, 도 4의 타이밍 조정부(15c)는 도 6의 (b)의 타이밍 조정부(115)에 대응하고, 도 4의 검파부(18)[진폭-전압 변환부(12)를 포함하여도 좋다]는 도 6의 (b)의 광대역화 신호 처리부(220)에 대응한다.
도 6의 (b)의 신호 처리 장치(101)에서도, 도 1 또는 도 4에 도시하는 증폭 장치(1)에 대해서 설명한 바와 같이, 신호를 광대역화시키는 처리 바로 앞의 단계에서, 타이밍 조정이 행해지기 때문에, 적절하게 타이밍 조정을 행할 수 있는 대역이 협대역(f)에 제한된 디지털 필터를 타이밍 조정부(115)로서 이용하여도, 적절하게 타이밍 조정을 할 수 있다.
도 6의 (c) 및 도 6의 (d)의 신호 처리 장치(101)에서는, 신호 처리 장치(101)에의 입력으로서 광대역 신호가 입력된다. 이 때문에, 도 6의 (c) 및 도 6의 (d)의 신호 처리 장치(101)에서는, 광대역 신호를, 타이밍 조정부(115)를 구성하는 디지털 필터가 적절하게 타이밍 조정을 행할 수 있는 대역(또는 그 이하)으로 협대역화하는 협대역화 신호 처리부(210)를 구비하고 있다.
도 6의 (c) 및 도 6의 (d)의 신호 처리 장치(101)에서는, 협대역화 신호 처리부(210)에 의해 협대역화된 신호에 대하여, 타이밍 조정부(115)에 의한 타이밍 조정이 행해지기 때문에, 적절하게 타이밍 조정을 행할 수 있는 대역이 협대역(f)에 제한된 디지털 필터를 타이밍 조정부(115)로서 이용하여도, 적절하게 타이밍 조정을 할 수 있다.
도 6의 (d)의 신호 처리 장치(101)에서는, 타이밍 조정 후의 좁은 대역 신호가 그대로 신호 처리 장치(101)의 출력이 되는 데 대하여, 도 6의 (c)의 신호 처리 장치(101)에서는, 타이밍 조정 후의 신호가 광대역화 신호 처리부(220)에 의해 광대역화된다. 광대역화 신호 처리부(220)에서는, 바람직하게는, 신호 처리 장치(101)에 입력된 광대역 신호와 동일한 대역까지 광대역화된다.
도 6의 (c)의 협대역화 신호 처리부(제1 신호 처리부)(210)에서의 처리는, 광대역화 신호 처리부(제2 신호 처리부)(220)에서의 처리를 함수로 간주했을 때, 그 함수의 역함수인 것이 바람직하다. 이 경우, 협대역화 신호 처리부(210)에서는, 입력된 광대역 신호에 포함되는 정보를 소실시키지 않고 대역을 협대역화한 협대역 신호를 생성하고, 광대역화 신호 처리부(220)에서는, 타이밍 조정된 협대역 신호의 대역을 원래의 광대역으로 복귀시키게 된다.
신호 처리의 대상이 되는 신호로서 광대역 신호밖에 존재하지 않는 신호 처리 장치에서도, 타이밍 조정부(115)의 전후에, 상기와 같은 협대역화 신호 처리부(210) 및 광대역화 신호 처리부(220)를 배치함으로써, 그 외 신호 처리에 영향을 주지 않고, 광대역 신호의 타이밍 조정을 할 수 있다.
도 6의 (c)의 신호 처리 장치(101)는 구체적으로는, 도 5에 도시하는 제곱 계산부(21)로부터 스퀘어 루트 계산부(22)까지의 기능에 대응한다. 즉, 도 5의 제곱 계산부(21)는 도 6의 (c)의 협대역화 신호 처리부(210)에 대응하고, 도 5의 타이밍 조정부(15a)는 도 6의 (c)의 타이밍 조정부(115)에 대응하며, 도 5의 스퀘어 루트 계산부(22)는 도 6의 (c)의 광대역화 신호 처리부(220)에 대응한다. 도 5의 제곱 계산부(21) 및 스퀘어 루트 계산부(22)에 의한 연산은 서로 역함수로 되어 있다.
또한, 도 6의 (c)의 신호 처리 장치(101)는, 구체적으로는, 도 5에서, 타이밍 조정부(15a)의 출력을 가변 전원(13)에 직접 부여하는 구성에 상당한다. 즉, 도 5의 제곱 계산부(21)는 도 6의 (d)의 협대역화 신호 처리부(210)에 대응하고, 도 5의 타이밍 조정부(15a)는 도 6의 (d)의 타이밍 조정부(115)에 대응한다. 이 경우의 가변 전원(13)은 (I2+Q2)의 신호에 기초하여, 전원 전압값을 직접 결정할 수 있는 기능을 갖는 것으로 하면 좋다.
또한, 이번에 개시된 실시형태는 모든 점에서 예시로서 제한적인 것이 아닌 것으로 생각해야 한다. 본 발명의 범위는 상기한 의미가 아니라 특허청구범위에서 정해지며, 특허청구범위와 균등한 의미, 및 그 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
1: 증폭 장치 11: 증폭기
12: 진폭-전압 변환부 13: 가변 전원
14: 왜곡 보상부 15a: 타이밍 조정부
15b: 타이밍 조정부 15c: 타이밍 조정부
16: 검파부 18: 검파부
21: 제곱 계산부 22: 스퀘어 루트 계산부
220: 광대역화 신호 처리부(제2 신호 처리부)
115: 타이밍 조정부
116: 협대역 유지 신호 처리부(제1 신호 처리부)
210: 협대역화 신호 처리부(제1 신호 처리부)

Claims (12)

  1. 증폭기와,
    증폭기의 동작에 관여하는 신호에 대한 원하는 처리를 행함으로써, 상기 신호를 광대역화하는 신호 처리부와,
    증폭기에 부여되는 신호의 타이밍 조정을, 디지털 필터에 의한 위상 조정으로 행하는 타이밍 조정부
    를 구비하고,
    상기 타이밍 조정부는, 상기 신호 처리부에 의해 상기 신호가 광대역화되기 전의 단계에서, 상기 신호의 타이밍 조정을 행하도록 설치되어 있는 것을 특징으로 하는 증폭 장치.
  2. 제1항에 있어서, 상기 타이밍 조정부에 의한 타이밍 조정은, 상기 증폭기의 입력에 부여되는 입력 신호의 타이밍과 이 입력 신호의 엔벨로프 신호의 타이밍을 일치시키기 위해 행해지는 것인 증폭 장치.
  3. 제1항 또는 제2항에 있어서, 상기 신호 처리부는, 상기 증폭기의 입력에 부여되는 입력 신호의 엔벨로프 신호를 상기 증폭기의 전원 전압값으로 변환하고, 그 변환 시에, 상기 엔벨로프 신호를 광대역화하도록 구성된 변환부인 것인 증폭 장치.
  4. 제3항에 있어서, 상기 엔벨로프 신호를 생성하기 위해 상기 입력 신호에 대한 검파를 수행하는 검파부를 구비하고,
    상기 입력 신호를 구성하는 I 신호 및 Q 신호의 값을 각각 I 및 Q로 나타냈을 때, 상기 검파부는, (I2+Q2)의 연산에 의해 얻어진 값을 진폭값으로 간주하여 생성된 엔벨로프 신호를 출력하도록 구성되어 있는 것인 증폭 장치.
  5. 제3항에 있어서, 상기 입력 신호를 구성하는 I 신호 및 Q 신호 각각이 입력되고, 입력된 I 신호 및 Q 신호로부터 입력 신호의 진폭값을 연산하여 상기 엔벨로프 신호를 생성하며, 그 엔벨로프 신호의 대역이 I 신호 또는 Q 신호보다 광대역이 되는 검파부를 구비하고,
    상기 타이밍 조정부는, 상기 검파부에 입력되는 상기 I 신호 및 상기 Q 신호 각각에 대하여, 타이밍 조정을 행하도록 설치되어 있는 것인 증폭 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 신호 처리부는, 상기 증폭기의 왜곡 특성을 보상하기 위해 상기 증폭기의 입력에 부여되는 입력 신호에 대한 왜곡 보상 처리를 행하고, 그 왜곡 보상 처리 시에, 상기 입력 신호를 광대역화하도록 구성된 왜곡 보상부인 것인 증폭 장치.
  7. 증폭기와,
    엔벨로프 신호를 생성하기 위해 입력 신호에 대한 검파를 수행하는 검파부와,
    상기 엔벨로프 신호를 상기 증폭기의 전원 전압값으로 변환하는 변환부와,
    상기 엔벨로프 신호의 타이밍 조정을, 디지털 필터에 의한 위상 조정으로 행하는 타이밍 조정부
    를 구비하고,
    상기 검파부는, 상기 입력 신호를 구성하는 I 신호 및 Q 신호의 값을 각각 I 및 Q로 나타냈을 때에, (I2+Q2)의 연산에 의해 얻어진 값을 진폭값으로 간주하여 생성된 엔벨로프 신호를 출력하도록 구성되어 있는 것을 특징으로 하는 증폭 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 디지털 필터는, 정해진 범위의 주파수 대역 내의 신호에 대해서는, 위상을, 타이밍 조정을 위해 원하는 대로 변화시키는 대략 이상적인 특성을 갖고 있고,
    상기 타이밍 조정부에 의해 타이밍 조정이 행해지는 상기 신호의 주파수 대역은 실질적으로 상기 정해진 범위의 주파수 대역 내에 포함되어 있는 것인 증폭 장치.
  9. 신호 처리 장치로서,
    신호에 대한 원하는 처리를 행함으로써, 상기 신호를 광대역화하는 신호 처리부와,
    상기 신호의 타이밍 조정을 디지털 필터에 의한 위상 조정으로 행하는 타이밍 조정부
    를 구비하고,
    상기 타이밍 조정부는, 상기 신호 처리부에 의해 상기 신호가 광대역화되기 전의 단계에서, 상기 신호의 타이밍 조정을 행하도록 설치되어 있는 것을 특징으로 하는 신호 처리 장치.
  10. 신호 처리 장치로서,
    신호를 협대역화하는 처리를 행하는 협대역화 신호 처리부와,
    협대역화된 상기 신호의 타이밍 조정을 디지털 필터에 의한 위상 조정으로 행하는 타이밍 조정부
    를 구비하는 것을 특징으로 하는 신호 처리 장치.
  11. 제10항에 있어서, 신호에 대한 원하는 처리를 행함으로써, 상기 신호를 광대역화하는 신호 처리부를 더 구비하고,
    상기 타이밍 조정부는, 상기 신호 처리부에 의해 상기 신호가 광대역화되기 전의 단계에서, 상기 신호의 타이밍 조정을 행하도록 설치되어 있는 것인 신호 처리 장치.
  12. 신호 처리 장치로서,
    신호에 대한 제1 처리를 행하는 제1 신호 처리부와,
    상기 제1 신호 처리부보다 이후의 단계에서, 상기 신호에 대한 제2 처리를 행하는 제2 신호 처리부와,
    상기 제1 신호 처리부와 상기 제2 신호 처리부 사이의 단계에서, 상기 신호의 타이밍 조정을 디지털 필터에 의한 위상 조정으로 행하는 타이밍 조정부
    를 구비하고,
    상기 타이밍 조정부에 입력되는 신호의 대역은, 제1 신호 처리부에 입력되는 신호의 대역 또는 상기 제2 신호 처리부로부터 출력되는 신호의 대역보다 협대역인 것을 특징으로 하는 신호 처리 장치.
KR1020127016458A 2010-01-14 2010-11-10 증폭 장치 및 신호 처리 장치 KR20120123288A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-006084 2010-01-14
JP2010006084 2010-01-14
PCT/JP2010/070039 WO2011086752A1 (ja) 2010-01-14 2010-11-10 増幅装置及び信号処理装置

Publications (1)

Publication Number Publication Date
KR20120123288A true KR20120123288A (ko) 2012-11-08

Family

ID=44304046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127016458A KR20120123288A (ko) 2010-01-14 2010-11-10 증폭 장치 및 신호 처리 장치

Country Status (9)

Country Link
US (1) US8854128B2 (ko)
EP (1) EP2525488A4 (ko)
JP (1) JPWO2011086752A1 (ko)
KR (1) KR20120123288A (ko)
CN (1) CN102714486B (ko)
BR (1) BR112012017078A2 (ko)
RU (1) RU2012134622A (ko)
TW (1) TW201145805A (ko)
WO (1) WO2011086752A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5655654B2 (ja) * 2011-03-18 2015-01-21 富士通株式会社 増幅装置
EP2670047A1 (en) * 2012-06-01 2013-12-04 Sequans Communications RF communications
DE102015110238A1 (de) * 2015-06-25 2016-12-29 Intel IP Corporation Eine Schaltung und ein Verfahren zum Erzeugen eines Radiofrequenzsignals
US11942899B2 (en) 2021-06-18 2024-03-26 Qorvo Us, Inc. Envelope tracking voltage correction in a transmission circuit
US11962338B2 (en) 2021-09-16 2024-04-16 Qorvo Us, Inc. Equalization filter calibration in a transceiver circuit
US20230080621A1 (en) * 2021-09-16 2023-03-16 Qorvo Us, Inc. Phase and amplitude error correction in a transmission circuit
CN114095047B (zh) * 2021-11-19 2023-04-11 深圳清华大学研究院 信号处理电路、芯片以及接收机

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2035455C (en) 1989-06-30 1995-08-22 Kouji Chiba Linear transmitter
US6300826B1 (en) * 2000-05-05 2001-10-09 Ericsson Telefon Ab L M Apparatus and method for efficiently amplifying wideband envelope signals
US7092683B2 (en) * 2003-04-01 2006-08-15 Matsushita Electric Industrial Co., Ltd. Transmission circuit
JP4012165B2 (ja) * 2004-03-23 2007-11-21 松下電器産業株式会社 送信機
JP4845574B2 (ja) 2005-04-26 2011-12-28 パナソニック株式会社 極座標変調回路、集積回路および無線装置
ATE438950T1 (de) * 2005-10-21 2009-08-15 Nxp Bv Polarmodulationsvorrichtung und verfahren unter verwendung von fm-modulation
GB2432982A (en) * 2005-11-30 2007-06-06 Toshiba Res Europ Ltd An EER RF amplifier with PWM signal switching
WO2007074663A1 (ja) 2005-12-27 2007-07-05 Matsushita Electric Industrial Co., Ltd. 送信装置
JP5028966B2 (ja) * 2006-11-15 2012-09-19 日本電気株式会社 増幅器
JP4992741B2 (ja) * 2008-01-25 2012-08-08 富士通株式会社 電力増幅器
JP2009194575A (ja) 2008-02-13 2009-08-27 Panasonic Corp 送信装置
JP5056586B2 (ja) 2008-05-27 2012-10-24 住友電気工業株式会社 増幅回路
US8489046B2 (en) * 2008-07-21 2013-07-16 Panasonic Corporation Signal decomposition methods and apparatus for multi-mode transmitters
US8160519B2 (en) * 2008-09-08 2012-04-17 Nokia Corporation Compensating for variations in the response of a power supply
US7777566B1 (en) * 2009-02-05 2010-08-17 Quantance, Inc. Amplifier compression adjustment circuit
KR101821294B1 (ko) * 2011-09-21 2018-01-23 삼성전자주식회사 감소된 대역폭 이티 및 디피디 처리장치 및 그 처리방법

Also Published As

Publication number Publication date
RU2012134622A (ru) 2014-02-20
CN102714486B (zh) 2015-03-04
TW201145805A (en) 2011-12-16
BR112012017078A2 (pt) 2016-04-12
US20120256688A1 (en) 2012-10-11
EP2525488A1 (en) 2012-11-21
EP2525488A4 (en) 2013-03-06
CN102714486A (zh) 2012-10-03
WO2011086752A1 (ja) 2011-07-21
US8854128B2 (en) 2014-10-07
JPWO2011086752A1 (ja) 2013-05-16

Similar Documents

Publication Publication Date Title
US7330073B2 (en) Arbitrary waveform predistortion table generation
KR20120123288A (ko) 증폭 장치 및 신호 처리 장치
KR100802353B1 (ko) 고효율 송신기를 위한 디지털 전치보상 시스템 및 방법
JP2009273110A (ja) ポーラ変調送信装置及びポーラ変調送信方法
JP2008546261A (ja) ベースバンドデジタル信号に予め歪を与える装置及び方法
KR20070082020A (ko) 왜곡 보상 장치 및 왜곡 보상 방법
WO2014002017A1 (en) Predistortion according to an artificial neural network (ann)-based model
JP2011019164A (ja) ピークファクタ低減装置および基地局
EP2837093A1 (en) Digital predistorter (dpd) structure based on dynamic deviation reduction (ddr)-based volterra series
US20130113559A1 (en) Device and method for pre-distorting and amplifying a signal based on an error attribute
US20150077179A1 (en) Distortion compensation apparatus, transmission apparatus, and distortion compensation method
JPWO2008120318A1 (ja) 歪補正制御装置及び歪補正制御方法
US20110121899A1 (en) Power amplifier, non-linear distortion correcting method of power amplifier and radio communication device
US8742865B2 (en) Polar modulation transmission circuit and polar modulation transmission method
JP6056956B2 (ja) 通信装置及びその歪み抑制方法
JP2007288492A (ja) 歪補償装置及び歪補償方法
KR100865886B1 (ko) 고주파 증폭기의 비선형성을 보정하기 위한 장치
JP6179306B2 (ja) 歪補償回路および歪補償方法
US8417193B2 (en) Transmitting device and method for determining target predistortion setting value
JP5004823B2 (ja) 送信装置
JP2006246339A (ja) 多段型プレディストーション方式歪補償装置
WO2017145285A1 (ja) 歪み補償回路
JP2009284440A (ja) プリディストータ
JP2008219674A (ja) 前置歪補償装置およびその伝達関数決定方法
JP2007142537A (ja) 送信増幅器の並列運転システムおよび方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid