KR101821294B1

KR101821294B1 - 감소된 대역폭 이티 및 디피디 처리장치 및 그 처리방법

Info

Publication number: KR101821294B1
Application number: KR1020110095051A
Authority: KR
Inventors: 강인태; 배상민; 임종한
Original assignee: 삼성전자주식회사
Priority date: 2011-09-21
Filing date: 2011-09-21
Publication date: 2018-01-23
Also published as: KR20130031465A; US8649746B2; US20130072139A1

Abstract

감소된 대역폭 ET 및 DPD 처리장치 및 그 처리방법이 개시된다. 본 발명의 실시예에 따른 감소된 대역폭 ET 및 DPD 처리장치는, 기저대역(baseband)에서 표준에 따라 생성되어 Tx 필터를 통과한 신호에 대하여 PAPR(Peak to Average Power Ratio) 감소시 발생하는 부돌출부(side lobe) 증가를 억제하는 CFR(Crest Factor Reduction)부; CFR부로부터 출력되는 I/Q 신호에 대하여 원래의 포락선 크기와 감소된 대역폭 포락선 크기를 입력으로 받아 전치 왜곡(pre-distortion)을 실행하는 리스케일링 DPD(Rescaling Digital Pre-Distortion)부; CFR부로부터 출력되는 I/Q 신호에 기초하여 포락선 신호를 감소된 대역폭 포락선 신호로 변환하는 포락선 변환부; 포락선 변환부로부터 출력되는 신호를 변조하여 전력을 생성하는 공급 변조기(Supply Modulator); 및 공급 변조기에 의해 생성된 전력을 전원으로 사용하여 리스케일링 DPD부로부터 출력된 신호에 기초하는 입력신호의 크기 및 위상 성분을 증폭시키는 전력 증폭기를 포함하는 것을 특징으로 한다.

Description

감소된 대역폭 이티 및 디피디 처리장치 및 그 처리방법{Apparatus and Method for Reduced Bandwidth Envelope Tracking and Corresponding Digital Pre-Distortion}

본 발명의 실시예는 감소된 대역폭 ET 및 DPD 처리장치 및 그 처리방법에 관한 것이다. 보다 상세하게는, 2G/3G/4G 등 무선 이동통신 시스템에서 송신신호의 크기를 증폭하기 위하여 전력 증폭기를 사용하는 단말기 또는 기지국 송신기의 전력 증폭기 효율을 개선할 수 있는 감소된 대역폭 ET 및 DPD 처리장치 및 그 처리방법에 관한 것이다.

이동통신 표준이 2세대에서 3세대를 거쳐 4세대로 진화하면서, 점점 더 높은 데이터율(data rate)의 신호를 처리하고, 전송 신호의 광대역화 및 복잡한 변조 방식을 필요로 한다. 즉, 송수신 장치는 점점 더 광대역화된 신호 및 높은 PAPR(Peak to Average Power Ratio)을 갖는 신호를 처리한다. 이에 따라, 이동통신단말기의 송수신 장치는 고효율과 광대역 신호 처리 능력 및 선형 증폭 특성을 가져야 한다.

이와 같은 특성을 달성하기 위해 이동통신 단말기는 극 변조(polar modulation) 방식의 전력 증폭기(PA: Power Amplifier)를 사용한다. 극 변조 방식은 입력 신호의 위상(phase) 성분과 포락선(envelope) 성분을 분리하는데, 위상 성분은 RF 반송파로 상향 변환(up conversion)되어 전력 증폭기의 입력 신호로 제공되며, 포락선 성분은 공급 변조기(supply modulator)의 의해 변조되어 전력 증폭기의 콜렉터(collector)/드레인(drain) 전원으로 제공된다. 전력 증폭기는 콜렉터/드레인 단을 통해 제공받은 변조된 포락선 성분을 이용하여 입력단을 통해 제공받은 상향 변환된 위상 성분을 증폭하여 고효율과 높은 PAPR 신호의 선형성을 유지할 수 있다.

3G/4G 통신 시스템에서 멀티미디어 등 데이터 량의 증가로 전력소모 이슈가 주요 문제점으로 부각되었다. 효율은 전력 소자에서 발생하는 열과 밀접한 관련이 있으며 효율이 나쁠수록 많은 열이 발생하여, 소자의 특성과 내구성을 저하시킬 뿐만 아니라 고비용의 냉각 시스템을 필요로 하게 된다. 반면에, 효율이 높은 선형 전력 증폭기는 시스템의 가격과 유지보수 비용을 낮추고, 전력 소자의 성능과 내구성을 보장해 줄 수 있는 장점이 있다.

일반적인 전력 증폭기는 두 가지 문제점이 존재하는데, 첫 번째는 공급 전압(supply voltage: Vdd)이 도 1의 (a)와 같이 고정 값이므로 신호를 생성하기 위한 나머지 파워는 열로 변환되어 낭비되며, 높은 발열을 해결하기 위한 추가적인 냉각 솔루션을 필요로 하므로 하드웨어 단가가 올라가게 된다. 이와 같은 문제점을 해결하기 위하여 ET(Envelope Tracking), EER(Envelope Elimination and Restoration), 도허티(Doherty) 등과 같은 다양한 기술이 제안되어 왔다. 특히, ET 기술은 종래의 전력 증폭기와 달리 고정된 전압을 사용하지 않고 도 2 및 도 3과 같이 공급 변조기(supply modulator)에서 RF 입력 신호의 포락선을 입력받으며, RF 입력 신호의 크기에 따라 적절한 공급 전압을 적용함으로써 파워 효율을 높여 열로 변환되는 에너지 소모를 최소화하는 기술이다. 이와 같은 ET는 도허티 전력 증폭기 대비 하드웨어 복잡도가 작기 때문에, 단말 등과 같이 작은 복잡도로 큰 효율을 얻고자 할 때 주목을 받는다.

일반적인 전력 증폭기의 두 번째 문제는 OOB(Out Of Band) 스펙트럼 방사가 높아 ACLR(Adjacent Channel Leakage Ratio)을 낮춰 다른 사용자에게 간섭으로 작용할 뿐만 아니라, 표준에서 제시하는 SEM(Spectral Emission Mask)이나 FCC(Federal Communications Commission)와 같은 기관에 의해 강제되는 요구조건을 만족하기 어렵다는 것이다. 이와 같은 문제를 해결하기 위한 기술로서 DPD(Digital Pre-distortion)가 있는데, 이것은 전력 증폭기의 비선형성을 측정 후 사전에 미리 왜곡시켜 전체적인 입출력 곡선이 선형성을 이루도록 하는 기술이다. 즉, 도 4에 나타낸 바와 같이, 입력 전력에 대한 출력 전력 곡선을 그리면 전력 증폭기의 일반적인 특성에 따라 빨간색 선과 같이 높은 전력에서 점차 포화(saturation)되는 형태를 나타내는데, 파란색 선과 같은 함수를 사용하여 기저대역(baseband)에서 전치 왜곡(pre-distortion)시키면 최종 전력 증폭기 출력이 검은색 직선과 같이 나오므로 선형성이 개선된다.

도 5는 일반적인 DPD와 ET 기술을 결합한 송신기 구조를 나타낸다. CFR(Crest Factor Reduction)(502), DPD(504), I/Q 부정합(mismatch)(506), 역싱크 필터(Inverse Sinc Filter)(508), DAC(Digital Analog Converter)(510), LPF(Low Pass Filter)(512), 상향 컨버터(Upconverter)(514), DA(Driving Amplifier)(516) 및 전력 증폭기(PA: Power Amplifier)(518)를 통한 경로가 실제 I/Q 데이터 경로이며, 분수 지연필터(fractional Delay Filter)(520), 포락선 검출기(Envelope Detector)(522), 1차원 SF(1D Shaping Function)(524), DAC(526), LPF(528) 및 공급 변조기(SM:Supply Modulator)(530)을 통하는 경로가 I/Q 신호의 포락선 경로에 해당한다. 데이터 경로와 포락선 경로 간의 지연 차이를 정확히 맞춰주기 위해 샘플 단위의 지연뿐만 아니라 서브 샘플(sub-sample) 단위의 시간축 정렬(alignment)이 필요한데 이를 위해 분수 지연 필터(520)가 존재한다. 일반적으로 포락선 신호의 대역폭은 I/Q 신호의 대역폭의 3~4배로 알려져 있으며, 포락선 신호의 넓은 대역폭에 대응하기 위해 공급 변조기(530)는 선형 증폭기(linear amplifier)와 스위칭 증폭기(switching amplifier)를 동시에 포함하는 하이브리드(hybrid) 타입이 널리 사용되어 하드웨어 복잡도가 증가하게 된다. 또한 FDD(Frequency Domain Duplex)의 경우, 특히 상향링크와 하향링크의 분리(separation)가 크지 않은 경우, 상향링크 신호가 하향링크로 leakage 형태로 Rx 밴드 노이즈(band noise)로 작용하여 수신기의 감도(sensitivity)에 영향을 미칠 수 있다.

따라서 포락선 신호의 대역폭을 줄이기 위하여 도 6에 나타낸 바와 같이 1차원 SF(1D shaping function)를 사용하는 것이 일반화되어 있다. 실질적인 구현 방식은 이러한 수식을 하드웨어적으로 구현할 수도 있고, 또는 LUT(Look Up Table) 방식을 적용하여 구현할 수도 있다.

전력 증폭기(518)에서 적절한 이득과 효율을 얻기 위해 정상동작을 위한 최소 전압을 무릎 전압(knee voltage)이라 할 때, 이는 도 6의 빨간색 수평선 (값=0.37)에 해당한다. 이러한 입출력 전달함수(transfer function)를 사용할 경우 무릎전압 근처에서 급격한 포락선 신호의 변화가 발생하여 고주파 성분(high frequency component)이 발생하며, 이는 스펙트럼 성능을 열화시켜 결론적으로 ACP(Adjacent Channel Power) 성능을 떨어뜨리게 된다. 따라서 전력 효율과 ACP 성능의 균형이 맞도록 녹색선과 같은 부드러운 변이(transition)를 가진 곡선을 사용할 경우, ACP 성능 열화를 어느 정도 막을 수 있다. 하지만 실험적 분석에 의하면 전력 효율을 유지하기 위해 무릎 전압을 0.1 ~ 0.3 수준에서 유지하는 경우, 스펙트럼 성능이 만족스럽지 못하며 원하는 만큼 대역폭 감소 효과를 얻기 어렵다. 반대로 스펙트럼 성능을 개선하기 위해 무릎 전압을 0.4 ~ 0.5 가량 높이면 스펙트럼 성능은 좋아지지만 전력 효율이 지나치게 떨어져 ET 기술을 사용할 효용성이 떨어지게 된다.

이와 같은 1차원 SF를 사용한 ET 기술의 단점을 보완하기 위해 최근에 감소된 대역폭 ET 기술을 사용한 논문이 발표되었다. J. Jeong, et al, "wideband envelope tracking power amplifiers with reduced Bandwidth power supply waveforms and adaptive digital predistortion Techniques," IEEE trans. Microwave theory tech., vol. 57, pp. 3307-3314, dec.2009.

이 논문에 설명된 바와 같이, 대역폭을 줄이기 위한 일반적인 기법인 LPF(Low Pass Filtering)를 사용할 경우 도 7에서 빨간색 점선처럼 원래 신호 포락선을 제대로 따라가지 못하는 현상을 보일 수 있다. 필터링된 신호 LPF{e(t)}가 원래 신호 e(t) 보다 작을 경우는 전력 증폭기에 충분한 Vdd를 제공하지 못하므로 RFIC(Radio Frequency Integrated Circuit)에서 발진을 일으켜 원하지 않는 위치에서 주파수 성분이 크게 왜곡될 수 있다. 따라서 이러한 문제점을 해결하기 위해 [J.Jeong] 논문에서는 도 8과 같이 반파 정류기(810) 및 LPF(820)를 반복 적용하여 대역폭을 줄이는 기법을 제시했지만, 이와 같은 기법은 PAPR 감소 방법의 일종인 반복된 클리핑(clipping) 및 필터링과 유사한 형태로써 [J. Armstrong, "Peak-to-average power reduction for OFDM by repeated clipping and frequency domain filtering", Electronics Letters, Feb 2002 Vol.38 No.5] 내용과 일맥 상통한다. 즉, 이와 같은 방법은 초기 패스(pass)와 반복 패스를 가지며, 도 8에서 LPF1(815) 및 LPF2(820)는 각각 100 탭(tap) 이상의 LPF로 실제 단말에서는 하드웨어 복잡도와 지연을 고려할 때 실질적으로 사용 불가한 알고리듬에 해당한다. 또한, 이와 같은 방법은 도 9에 나타낸 바와 같이 4 ~ 5 번의 반복 패스 과정을 거쳐야만 RBW{e(t)} < e(t) 현상이 발생하는 것을 줄일 수 있으나 완벽하게 제거하지는 못하며, 역시 다수의 반복을 위해 과도한 하드웨어 복잡도를 요구하는 문제점이 있다.

본 발명의 실시예는 전술한 문제점을 해결하기 위하여 창안된 것으로서, ET 사용시 하드웨어 복잡도와 지연의 측면에서 효율적인 포락선 대역폭 감소를 할 수 있는 방법을 제공하는 것을 제1 목적으로 한다.

또한, 감소된 대역폭 ET 사용시 2차원 DPD 사용이 필수적인데, 전술한 바와 같이 하드웨어 복잡도뿐만 아니라, 운용상의 큰 단점들이 존재한다. 따라서, 본 발명의 실시예는 1차원만을 이용하여 2차원 DPD를 대체할 수 있는 방법을 제공하는 것을 제2 목적으로 한다.

전술한 목적을 달성하기 위한 본 발명의 실시예에 따른 감소된 대역폭 ET 및 DPD 처리장치는, 기저대역(baseband)에서 표준에 따라 생성되어 Tx 필터를 통과한 신호에 대하여 PAPR(Peak to Average Power Ratio) 감소시 발생하는 부돌출부(side lobe) 증가를 억제하는 CFR(Crest Factor Reduction)부; CFR부로부터 출력되는 I/Q 신호에 대하여 원래의 포락선 크기와 감소된 대역폭 포락선 크기를 입력으로 받아 전치 왜곡(pre-distortion)을 실행하는 리스케일링 DPD(Rescaling Digital Pre-Distortion)부; CFR부로부터 출력되는 I/Q 신호에 기초하여 포락선 신호를 감소된 대역폭 포락선 신호로 변환하는 포락선 변환부; 포락선 변환부로부터 출력되는 신호를 변조하여 전력을 생성하는 공급 변조기(Supply Modulator); 및 공급 변조기에 의해 생성된 전력을 전원으로 사용하여 리스케일링 DPD부로부터 출력된 신호에 기초하는 입력신호를 증폭시키는 전력 증폭기를 포함하는 것을 특징으로 한다.

전술한 감소된 대역폭 ET 및 DPD 처리장치는, 전력 증폭기로부터 I/Q 신호를 캡처(capture)하여 하향 변환하는 하향 컨버터(Down Converter); 및 하향 컨버터에 의해 하향 변환된 신호를 CFR부에서 출력되는 신호와 비교하여 리스케일링 DPD부에 대한 교정을 수행하는 교정 수행부를 더 포함할 수 있다.

또한, 전술한 감소된 대역폭 ET 및 DPD 처리장치는, CFR부로부터 출력된 I/Q 신호에 대하여 서브 샘플 레벨(sub-sample level)의 시간축 정렬을 수행하는 분수지연 필터(fractional delay filter)를 더 포함할 수도 있다.

또한, 전술한 감소된 대역폭 ET 및 DPD 처리장치는, 분수지연 필터에서 출력되는 I/Q 신호에 대해 (I² + Q²)의 제곱근을 계산하여 포락선 신호를 검출하는 포락선 검출부를 더 포함할 수도 있다.

또한, 전술한 감소된 대역폭 ET 및 DPD 처리장치는, 포락선 입력신호에 대해 무릎전압보다 큰 경우 포락선 입력신호에서 무릎전압을 감산한 값을 출력하며, 무릎전압보다 작은 경우 0을 출력하는 반파 정류부; 포락선 변환부의 출력에 이득제어(gain control)를 수행하는 이득제어 수행부; 및 이득제어 수행부의 출력에 무릎전압을 가산하는 무릎전압 보상부를 더 포함할 수도 있다.

여기서, 포락선 변환부는, 포락선 신호 q(n)을 입력받아 윈도우된 포락선 신호 E{q(n)}를 계산하는 WED(Windowed Envelope Detector)부; WED부 내에서 지연(delay)을 적용한 후 윈도우 계수(window coefficient)를 곱하는 윈도우 계수 곱셈부; 윈도우 계수 곱셈부를 통해 윈도우 계수를 곱한 결과의 최대값을 계산하는 최대값 계산부; 및 윈도우된 포락선 신호 E{q(n)}를 입력으로 받아 로우패스 필터링(lowpass filtering)을 수행하는 LPF(Low Pass Filtering)부를 포함하며, LPF부의 결과에 이득 값을 곱하고, 이득 값이 곱해진 값과 WED부의 출력 중 최대값을 선택할 수 있다.

또한, 리스케일링 DPD부는, CFR부로부터 I/Q 신호를 입력으로 받아 크기와 위상으로 변환하는 크기 및 위상 변환부; 크기 및 위상 변환부에 의해 변환된 크기, 감소된 대역폭 포락선 신호, 및 교정 수행시 업데이트된 크기 LUT(Look Up Table) 또는 전력 증폭기의 모델링 방정식 중 적어도 하나를 이용하여 크기에 대한 전치 왜곡을 계산하는 크기 전치왜곡 계산부; 크기 전치왜곡 계산부에 의해 계산된 값을 크기 및 위상 변환부에 의해 변환된 크기에 곱하는 크기 곱셈기; 크기 전치왜곡 계산부에 의해 크기 전치왜곡이 적용된 크기 값, 감소된 대역폭 포락선 신호, 및 교정 수행시 업데이트된 위상 LUT 또는 전력 증폭기의 모델링 방정식 중 적어도 하나를 이용하여 위상 전치 왜곡을 계산하는 위상 전치왜곡 계산부; 위상 전치왜곡 계산부에 의해 계산된 값을 크기 및 위상 변환부에 의해 변환된 위상에 더하는 위상 가산기; 및 전치 왜곡이 적용된 크기/위상 신호를 I/Q 신호로 변환하는 I/Q 변환부를 포함할 수 있다.

전술한 목적을 달성하기 위한 본 발명의 실시예에 따른 감소된 대역폭 ET 및 DPD 처리방법은, 기저대역에서 표준에 따라 생성되어 Tx 필터를 통과한 신호에 대하여 PAPR 감소시 발생하는 부돌출부 증가를 억제하는 과정; 부돌출부 증가 억제과정을 통해 출력되는 I/Q 신호에 기초하여 포락선 신호를 감소된 대역폭 포락선 신호로 변환하는 과정; 부돌출부 증가 억제과정을 통해 출력되는 I/Q 신호에 대하여 원래의 포락선 크기와 감소된 대역폭 포락선 크기를 입력으로 받아 전치 왜곡을 실행하는 과정; 포락선 신호 변환과정을 통해 출력되는 신호를 변조하여 전력을 생성하는 과정; 생성된 전력을 전원으로 사용하여 전치 왜곡 실행과정을 통해 출력된 신호에 기초하는 입력신호를 증폭시키는 과정; 전력 증폭기로부터 I/Q 신호를 캡처(capture)하여 하향 변환하는 과정; 및 하향 변환된 신호를 부돌출부 증가 억제과정을 통해 출력되는 신호와 비교하여 전치 왜곡을 실행에 대한 교정을 수행하는 과정을 포함하는 것을 특징으로 한다.

전술한 방법은, 부돌출부 증가 억제과정을 통해 출력된 I/Q 신호에 대하여 서브 샘플 레벨의 시간축 정렬을 수행하는 과정을 더 포함할 수 있다.

또한, 전술한 방법은, 시간축 정렬을 수행하는 과정을 통해 출력되는 I/Q 신호에 대해 (I² + Q²)의 제곱근을 계산하여 포락선 신호를 검출하는 과정을 더 포함할 수도 있다.

포락선 신호 변환과정은, 포락선 입력신호에 대해 무릎전압보다 큰 경우 포락선 입력신호에서 무릎전압을 감산한 값을 출력하며, 무릎전압보다 작은 경우 0을 출력하는 과정; 포락선 신호 변환과정을 통한 출력에 대해 이득제어를 수행하는 과정; 및 이득제어 수행과정을 통한 출력에 무릎전압을 가산하는 과정을 더 포함할 수 있다.

여기서, 포락선 신호 변환과정은, 포락선 신호 q(n)을 입력받아 윈도우된 포락선 신호 E{q(n)}를 계산하는 과정; 윈도우된 포락선 신호 계산과정 내에서 지연(delay)을 적용한 후 윈도우 계수를 곱하는 과정; 윈도우 계수를 곱한 결과의 최대값을 계산하는 과정; 윈도우된 포락선 신호 E{q(n)}를 입력으로 받아 LPF(Low Pass Filtering)를 수행하는 과정; 및 LPF 수행결과에 이득 값을 곱하고, 이득 값이 곱해진 출력 값과 윈도우된 포락선 신호의 계산과정의 출력 중 최대값을 선택하는 과정을 포함할 수 있다.

또한, 전치왜곡 실행과정은, 부돌출부 증가를 억제하는 과정을 통한 I/Q 신호를 입력으로 받아 크기 및 위상으로 변환하는 과정; 변환과정에 의해 변환된 크기, 감소된 대역폭 포락선 신호, 및 교정 수행시 업데이트된 크기 LUT 또는 전력 증폭기의 모델링 방정식 중 적어도 하나를 이용하여 크기에 대한 전치 왜곡을 계산하는 과정; 크기 전치왜곡 계산과정에 의해 계산된 값을 변환과정에 의해 변환된 크기에 곱하는 과정; 크기 전치왜곡 계산과정에 의해 크기 전치왜곡이 적용된 크기 값, 감소된 대역폭 포락선 신호, 및 교정 수행시 업데이트된 위상 LUT 또는 전력 증폭기의 모델링 방정식 중 적어도 하나를 이용하여 위상 전치 왜곡을 계산하는 과정; 위상 전치왜곡 계산과정에 의해 계산된 값을 변환과정에 의해 변환된 위상에 더하는 과정; 및 전치 왜곡이 적용된 크기/위상 신호를 I/Q 신호로 변환하는 과정을 포함할 수 있다.

본 발명의 실시예에 따르면, 원래의 포락선과 비교할 때 확실환 대역폭 감소의 효과를 얻을 수 있게 된다.

또한, 본 발명의 실시예에 따르면, SWED(Smoothed Windowed Envelope Detector) 알고리듬에서 사용하는 윈도우의 종류를 Hanning, Hamming, Kaiser, Nuttal, Binomial 등으로 바꿀 수 있으며, 또한 결정된 윈도우에서도 탭(tap) 수 길이를 조정하여 다양하게 원하는 만큼의 대역폭 감소의 효과를 얻을 수 있으므로 운용에 훨씬 유리하다.

또한, 본 발명의 실시예에 따르면, 1차원 리스케일링 DPD를 사용할 경우 최소한의 메모리 저장 공간만을 사용하여 2차원 DPD와 비슷한 수준의 DPD를 적용할 수 있으며, 2차원 LUT 방식 대비 임의의 Vdd 값에 대해 쉽게 전치 왜곡 값을 계산할 수 있고, 계산량도 복잡하지 않기 때문에 신속한 계산이 가능하게 된다.

도 1은 종래의 기술에 따른 공급전압이 고정 값인 경우의 전력 증폭기를 설명하기 위해 도시한 도면이다.
도 2는 ET 공급전압에 의한 전력 증폭기를 설명하기 위해 도시한 도면이다.
도 3은 ET 전력 증폭기를 나타낸 도면이다.
도 4는 전력 증폭기 선형화를 위한 DPD 기술을 설명하기 위해 도시한 도면이다.
도 5는 1차원 SF 및 오픈 루프 DPD를 적용한 ET의 예를 나타낸 도면이다.
도 6은 대역폭 감소를 위한 1차원 SF를 설명하기 위해 도시한 도면이다.
도 7은 감소된 대역폭을 갖는 시간영역 포락선 형상을 나타낸 도면이다.
도 8은 종래의 기술에 따른 대역폭 감소 기술을 설명하기 위해 도시한 도면이다.
도 9는 도 8의 대역폭 감소 기술에서 RBW{e(t) < e(t) 영향을 줄이기 위하여, 소정의 반복 패스가 요구되는 것을 나타낸 도면이다.
도 10은 본 발명의 실시예에 따른 감소된 대역폭 ET 및 DPD 처리장치를 개략적으로 도시한 도면이다.
도 11은 본 발명의 실시예에 따라 감소된 대역폭의 ET 처리를 위한 포락선 변환장치를 개략적으로 도시한 도면이다.
도 12는 본 발명의 실시예에 따른 SWED 알고리듬을 실행하기 위한 하드웨어의 구조를 예시한 도면이다.
도 13은 1차원의 리스케일링 DPD를 구현하는 장치를 예시한 도면이다.
도 14는 WED에 저역통과 필터를 삽입한 경우의 효과를 설명하기 위해 도시한 도면이다.
도 15는 1차원의 리스케일링 DPD를 설명하기 위해 도시한 도면이다.
도 16은 본 발명의 실시예에 따라 SWED 방식을 사용할 경우의 대역폭 감소 효과의 일 예를 나타낸 도면이다.
도 17은 본 발명의 실시예에 따라 SWED 방식을 사용할 경우의 대역폭 감소 효과의 다른 예를 나타낸 도면이다.
도 18은 본 발명의 실시예에 따른 감소된 대역폭 ET 및 DPD 처리방법을 나타낸 흐름도이다.
도 19는 도 18의 포락선 변환과정을 상세하게 나타낸 흐름도이다.
도 20은 도 18의 전치왜곡 실행과정을 상세하게 나타낸 흐름도이다.

이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

도 10은 본 발명의 실시예에 따라 1차원의 리스케일링 DPD를 구비한 감소된 대역폭 ET 및 DPD 처리장치를 개략적으로 도시한 도면이다.

도 10을 참조하면, 본 발명의 실시예에 따라 1차원의 리스케일링 DPD를 구비한 감소된 대역폭 ET 및 DPD 처리장치는, 기저대역(baseband)의 처리를 위한 모뎀부(1100) 및 RF(Radio Frequency) 처리를 위한 RF부(1200)를 구비할 수 있다. 여기서, 모뎀부(1100)는 CFR(Crest Factor Reduction)부(1110), 분수지연 필터(FDF: Fractional Delay Filter), 포락선 검출부(Envelope Detector)(1130), 포락선 변환부(Envelope Converter)(1140), 리스케일링 DPD(Rescaling Digital Pre-Distortion)부(1150), I/Q 부정합(mismatch)부(1160), ISF(Inverse Sinc Filter)부(1170), 교정 수행부(calibrator)(1180) 및 ADC(Analog Digital Converter)부(1190)를 포함할 수 있다. 또한, RF부(1200)는 제1 DAC(Digital Analog Converter)부(1210), 제1 LPF(Low Pass Filter)부(1220), 공급 변조기(SM: Supply Modulator)(1230), 제2 DAC부(1240), 제2 LPF부(1250), 상향 컨버터(Up converter)(1260), DA(Driving Amplifier)(1270), 전력 증폭기(PA: Power Amplifier)(1280), 하향 컨버터(Down converter)(1290) 및 제3 LPF부(1295)를 포함할 수 있다. 여기서, 제1 DAC부(1210) 및 제2 DAC부(1240)는 모뎀부(1100)에 포함될 수도 있으며, ADC(1190)는 RF부(1200)에 포함될 수도 있다.

기저대역에서 표준에 따라 생성된 신호는 Tx 필터를 통과하는데, CFR부(1110)는 이 신호에 대하여 PAPR(Peak to Average Power Ratio) 감소시 발생하는 부돌출부(side lobe) 증가를 억제하는 역할을 수행한다.

분수지연 필터(1120)는 CFR(1110)부로부터 출력된 I/Q 신호에 대하여 서브 샘플 레벨(sub-sample level)의 시간축 정렬을 수행한다. 즉, CRF부(1110)에서 출력된 I/Q 신호는 포락선 경로에서 분수지연 필터(1120)를 거쳐 정확한 시간 정렬이 이루어질 수 있다.

포락선 검출부(1130)는 분수지연 필터(1120)에서 출력되는 I/Q 신호에 대하여 (I² + Q²)의 제곱근을 계산하여 포락선 신호를 검출하며, 포락선 변환부(1140)는 포락선 검출부(1130)에 의해 검출된 포락선 신호를 감소된 대역폭의 포락선으로 변환한다. 이때, 본 발명의 실시예에 따라 감소된 대역폭의 ET 처리를 위한 포락선 변환부(1140)는 도 11에 도시한 바와 같이, 반파 정류부(1142), WED(Windowed Envelope Detector)부(1144), LPF부(1146), 이득제어 수행부(Gain Control)(1148) 및 무릎전압 보상부(Knee voltage Compensator)(1149)를 포함할 수 있다. 여기서, WED부(1144) 및 LPF부(1146)를 포함하여 SWED(Smoothed Windowed Envelope Detector)부라고도 한다.

반파 정류부(1142)는 포락선 입력신호 x[n]가 설정된 무릎 전압(knee voltage) A 값보다 큰 경우에는 포락선 입력신호 x[n]에서 무릎 전압 A를 감산한 값을 출력하며, 포락선 입력신호 x[n]가 설정된 무릎 전압 A 값 이하인 경우에는 0을 출력할 수 있다.

SWED부는 도 12에 도시한 바와 같이, 포락선 신호 q(n)을 입력받아 윈도우된 포락선 신호 E{q(n)}를 계산하는 WED부(1144), WED부(1144) 내에서 지연(delay)을 적용한 후 윈도우 계수(Window coefficient)를 곱하는 윈도우 계수 곱셈부(1144a), 및 윈도우 계수 곱셈부(1144a)를 통해 윈도우 계수를 곱한 결과의 최대값을 계산하는 최대값 계산부(1144b)를 포함할 수도 있다.

여기서, WED부(1144)의 구조는 다음과 같은 수학식 1로부터 도출될 수 있다.

[수학식 1]

이때, w(n)=0, │n│> L 의 특성을 이용하면 수학식 1은 변수의 변화에 따라 수학식 2와 같이 다시 쓸 수 있다.

[수학식 2]

WED부(1144)만 적용할 경우의 문제점은 피크(peak)가 클러스터(cluster)로 발생하는 경우, 두 개의 윈도우가 겹쳐 중간에 급격히 신호의 기울기가 변하는 부위가 발생할 수 있다. 이를 위해, 두 번째 단계인 저역통과 필터를 통해 도 14에 나타낸 바와 같이 스무딩(smoothing) 시키는 기능을 수행한다.

LPF부(1146)는 윈도우된 포락선 신호 E{q(n)}를 입력으로 받아 저역통과 필터링(LPF: Low Pass Filtering)을 수행한다. 하지만, 일반적인 저역통과 필터링을 적용할 경우, 원래의 포락선보다 큰 값을 만족하는 것은 아니므로 피크 재성장(peak regrowth)이 발생할 수 있다. 이를 방지하기 위해, 이득제어 수행부(1148)는 LPF부(1146)에 의한 저역통과 필터링의 결과에 스케일링 인자 알파(이득 값)를 곱하여 항상 포락선보다 크게 만드는 역할을 수행한다.

포락선 변환부(1140)는 이득제어 수행부(1148)에 의해 이득 값이 곱해진 값과 WED부(1144)의 출력 값 중 최대값을 선택할 수 있다. 이때, 무릎전압 보상부(1149)는 이득제어 수행부(1148)의 출력 값에 무릎전압을 가산할 수 있다.

포락선 변환부(1140)로부터 출력되는 신호는 RF부(1200)의 제1 DAC부(1210) 및 리스케줄링 DPD부(1150)에 전달되며, 제1 LPF부(1220)를 통과한 후 시간축 정렬된 감소된 대역폭 포락선의 크기에 따라 동작하는 공급 변조기(1230)에 의해 신호의 크기에 맞는 적절한 Vdd 전압이 전력 증폭기(1280)에 제공된다.

리스케일링 DPD부(1150)는 CFR부(1110)로부터 출력되는 I/Q 신호에 대하여 원래의 포락선 크기와 감소된 대역폭 포락선 크기를 입력으로 받아 전치 왜곡(pre-distortion)을 실행한다. 이를 위해, 리스케일링 DPD부(1150)는 도 13에 나타낸 바와 같이, 크기 및 위상 변환부(Amplitude and Phase Converter)(1151), 크기 전치왜곡 계산부(Amplitude Pre-distortion Calculator)(1152), 크기 곱셈기(153), 위상 전치왜곡 계산부(Phase Pre-distortion Calculator)(154), 위상 가산기(155) 및 I/Q 변환부(156)를 포함할 수 있다.

크기 및 위상 변환부(1151)는 CFR부(1110)로부터 I/Q 신호를 입력으로 받아 크기(1151a) 및 위상(1151b)으로 변환한다.

크기 전치왜곡 계산부(1152)는 크기 및 위상 변환부(1151)에 의해 변환된 크기(1151a), 감소된 대역폭 포락선 신호에 기초한 Vdd 값(1140a), 및 교정 수행부(1180)에 의한 교정 수행시 업데이트된 크기의 LUT(Look Up Table) 또는 전력 증폭기(1280)의 모델링 방정식(1180a) 중의 적어도 하나를 이용하여 크기에 대한 전치 왜곡을 계산한다.

크기 곱셈기(1153)는 크기 전치왜곡 계산부(1152)에 의해 계산된 값을 크기 및 위상 변환부(1152)에 의해 변환된 크기(1151a)에 곱한다.

위상 전치왜곡 계산부(1154)는 크기 전치왜곡 계산부(1152)에 의해 크기 전치왜곡이 적용된 크기 값, 감소된 대역폭 포락선 신호에 기초한 Vdd 값(1140a), 교정 수행부(1180)에 의한 교정 수행시 업데이트된 위상의 LUT 또는 전력 증폭기(1280)의 모델링 방정식(1180b) 중 적어도 하나를 이용하여 위상 전치왜곡을 계산한다.

위상 가산기(1155)는 위상 전치왜곡 계산부(1154)에 의해 계산된 값을 크기 및 위상 변환부(1151)에 의해 변환된 위상(1151b)에 가산한다.

I/Q 변환부(1156)는 크기 곱셈기(1153) 및/또는 위상 가산기(155)로부터 출력되는 전치 왜곡이 적용된 크기 및/또는 위상 신호를 I/Q 신호로 변환한다.

리스케일링 DPD부(1150)로부터 출력되는 I/Q 신호는 I/Q 부정합부(1160) 및 ISF부(1170)를 거쳐 RF부(1200)의 제2 DAC(1240)로 전달되며, 제2 LPF부(1250), 상향 컨버터(1260) 및 DA부(1270)를 통과한 후 전력 증폭기(1280)에서 신호 파워가 증폭된다.

한편, 전력 증폭기(1280)에서 획득된 RF I/Q 신호는 다시 하향 컨버터(1290), 제3 LPF(1295) 및 ADC(Analog Digital Converter)(1190)를 거쳐 교정 수행부(1180)로 피드백(feedback)된다.

교정 수행부(1180)는 CFR부(1110)로부터 전송되는 신호와 피드백 경로를 통해 수신되는 전력 증폭기(1280)의 출력 파워를 비교하여 1차원의 리스케일링 DPD부(1150)에 대한 교정(calibration)을 수행한다.

1차원의 리스케일링 DPD부(1150)에 대해 교정을 수행하는 방법에는 전력 증폭기(1280)의 모델링 방정식을 사용하는 파라미터 접근방식(parametric approach)과 측정값을 테이블화 하여 사용하는 LUT 방식이 있다. 다음에는 파라미터 접근방식에 대해 설명하며, LUT 방식도 유사하게 사용될 수 있다.

우선, 도 15에 나타낸 바와 같이 전압이 정규화(normalize)되었다고 가정한다. 즉, 0 ≤ Vin, Vdd, Vout ≤ 1을 만족한다. 이에 대한 교정 알고리듬은 다음과 같이 수행될 수 있다.

[Calibration Algorithm]

- Pick T temperature levels : e.g. t = {Low, Mid, High}

- Pick M Vdd levels : e.g. m = {0.5V, 1.7V, 3.4V, 4.5V}

- Pick N Vin levels from 0 to Vdd(m), i.e., Vin(n)=n*Vdd(m)/N

- For t in T

For m=1 to M

For n=1 to N

Record output voltage/phase level

Vout(m,n), Pout(m,n) for Vdd(m) and Vin(n)

End

Use least square (or other curve fitting) methods to find best matching amplitude parameters (alpha_a(m), beta_a(m)) and phase parameters (alpha_ph(m), beta_ph(m)) using

{Vout(m,1), Vout(m,2),‥‥, Vout(m,N)} which is Vout = f(Vin ; alpha_a, beta_a) and Pout = g(Vin ; alpha_p, beta_p)

end

이와 같은 교정 알고리듬을 수행한 후, TxMx(#number of amplitude and phase parameters) 개수의 테이블을 저장한다. 일반적으로 사용할 수 있는 전력 증폭기(1280)의 모델링 방정식은 Saleh, Rapp, Ghorbani 모델 등이 있으며, 사용하는 전력 증폭기의 특성에 맞는 방정식을 사전에 선택하여 모델링할 수 있다.

다음에 1차원의 리스케일링 알고리듬을 이용한 전치 왜곡을 설명한다.

[Pre-distortion with 1D Rescaling algorithm]

- For given (Vin, Vdd) where Vin, Vdd are arbitrary values in [0, 1]

Find m such that Vdd(m)<=Vdd<Vdd(m+1)

Find r such that Vdd = r * Vdd(m) + (1-r)*Vdd(m+1)

Calculate alpha_a = r*alpha_a(m) + (1-r)*alpha_a(m+1)

Calculate beta_a = r*beta_a(m) + (1-r)*beta_a(m+1)

Calculate alpha_p = r*alpha_p(m) + (1-r)*alpha_p(m+1)

Calculate beta_p = r*beta_p(m) + (1-r)*beta_p(m+1)

Calculate pre-distorted voltage and phase using

Vpre = Vdd * f( Vin / Vdd ; alpha_a, beta_a)

Ppre = Vdd * g( Vin / Vdd : alpha_p, beta_p)

이와 같은 알고리듬은 도 15에서 r=r(RBW(Vin))=1/Vdd 를 사용한 것에 해당한다. 도 15는 만약 최대 Vdd 전압인 M={4.5V} 한 개의 fixed Vdd voltage로 고정했다고 가정할 때, N개의 Vin, 즉 {1/N*4.5,‥‥, N/N*4.5}V에 대해 Vout 값을 측정 후 이에 가장 잘 맞는 곡선을 찾은 후, 최대 전압이 아닌 임의의 Vdd에 대해서는 리스케일링 함수를 사용하여 전치 왜곡 값을 계산하는 것을 보여준다. LUT 방식도 이와 유사하게 최대 Vdd 전압에 대해 1D LUT 업데이트 후 다른 전압에서는 리스케일링해서 사용하면 되므로 그에 대한 상세한 설명은 생략한다.

본 발명의 실시예에 따라 SWED 방법을 사용할 경우, 대역폭 감소의 효과는 도 16에 나타낸 바와 같다. 도 16에서 Bi(21),Bi(11), c=1.08, offset0의 의미는 SWED부의 WED에서 21tap length Binomial window, 11tap length Binomial LPF, gain control factor 1.08, 그리고 무릎전압(knee voltage) (offset)으로 0을 셋팅 했음을 뜻하며, JJS(4)란 [J.Jeong] 논문 방식에서 4번 iteration된 결과와 비교한 것이다. 원래의 포락선과 비교시 확실한 대역폭 감소의 효과를 확인할 수 있다.

원래의 포락선과 감소된 대역폭 포락선은 도 17에 나타낸 바와 같은데, SWED에서는 사용되는 윈도우의 종류를 Hanning, Hamming, Kaiser, Nuttal, Binomial 등으로 바꿀 수 있으며, 또한 결정된 윈도우에서도 tap 수 길이를 조정하여 다양하게 원하는 만큼의 대역폭 감소 효과를 얻을 수 있으므로 운용에 훨씬 유리하다.

이때, 이상적인 전력 효율을 시뮬레이션 해보면 다음과 같은 표를 얻을 수 있는데, 이는 [J.Jeong] 방식과 거의 동일한 효율을 얻을 수 있음을 확인할 수 있다. 즉, SWED 방법은 훨씬 작은 하드웨어 크기로 유사한 성능을 얻을 수 있으므로 단말기 모뎀 등에서 사용이 가능하다.

[표 1]

또한, 본 발명의 실시예에 따르면, 1차원의 리스케일링 DPD를 사용할 경우, 최소한의 메모리 저장공간만을 사용하여 2차원의 DPD와 비슷한 수준의 DPD를 적용할 수 있으며, 2차원의 LUT 방식 대비 임의의 Vdd 값에 대해 쉽게 전치 왜곡 값을 계산할 수 있고, 그 계산량도 복잡하지 않다는 장점이 있다.

도 18은 본 발명의 실시예에 따른 감소된 대역폭 ET 및 DPD 처리방법을 나타낸 흐름도이다.

도 10 및 도 18을 참조하면, CFR부(1110)는 기저대역에서 표준에 따라 생성되어 Tx 필터를 통과한 신호에 대하여 PAPR(Peak to Average Power Ratio) 감소시 발생하는 부돌출부(side lobe) 증가를 억제하는 역할을 수행한다(1810).

분수지연 필터(1120)는 CFR(1110)부로부터 출력된 I/Q 신호에 대하여 서브 샘플 레벨(sub-sample level)의 시간축 정렬을 수행한다(1820).

포락선 검출부(1130)는 분수지연 필터(1120)에서 출력되는 I/Q 신호에 대하여 (I² + Q²)의 제곱근을 계산하여 포락선 신호를 검출하며(1830), 포락선 변환부(1140)는 포락선 검출부(1130)에 의해 검출된 포락선 신호를 감소된 대역폭의 포락선으로 변환한다(1840). 이때, 포락선 변환과정(1840)은 도 19에 나타낸 바와 같이, 반파 정류부(1142)가 포락선 입력신호 x[n]가 설정된 무릎 전압(knee voltage) A 값보다 큰 경우(1910)에는 포락선 입력신호 x[n]에서 무릎 전압 A를 감산한 값을 출력하며(1920), 포락선 입력신호 x[n]가 설정된 무릎 전압 A 값 이하인 경우에는 0을 출력하는 과정을 포함할 수 있다(1930).

또한, 포락선 변환과정(1840)은 포락선 신호 q(n)을 입력받아 윈도우된 포락선 신호 E{q(n)}를 계산하는 과정(1940), 윈도우된 포락선 신호를 계산하는 과정 내에서 지연(delay)을 적용한 후 윈도우 계수(Window coefficient)를 곱하는 과정(1950), 및 윈도우 계수 승산 과정을 통해 윈도우 계수를 곱한 결과의 최대값을 계산하는 과정(1960)을 포함할 수도 있다. 이때, LPF부(1146)는 윈도우된 포락선 신호 E{q(n)}를 입력으로 받아 저역통과 필터링(LPF: Low Pass Filtering)을 수행할 수 있다(1970). 또한, 이득제어 수행부(1148)는 LPF부(1146)에 의한 저역통과 필터링의 결과에 스케일링 인자 알파(이득 값)를 곱하여 항상 포락선보다 크게 만드는 역할을 수행할 수 있다(1980). 이 경우, 포락선 변환부(1140)는 이득제어 수행부(1148)에 의해 이득 값이 곱해진 값과 WED부(1144)의 출력 값 중 최대값을 선택할 수 있다(1990).

포락선 변환부(1140)로부터 출력되는 신호는 RF부(1200)의 제1 DAC부(1210) 및 리스케줄링 DPD부(1150)에 전달된다. 공급 변조기(1230)는 제1 LPF부(1220)를 통과한 후 시간축 정렬된 신호의 감소된 대역폭 포락선의 크기에 따라 동작하여 신호의 크기에 맞는 적절한 Vdd 전압을 생성하여 전력 증폭기(1280)에 제공한다(1850).

한편, 리스케일링 DPD부(1150)는 CFR부(1110)로부터 출력되는 I/Q 신호에 대하여 원래의 포락선 크기와 감소된 대역폭 포락선 크기를 입력으로 받아 전치 왜곡(pre-distortion)을 실행한다(1860). 이때, 리스케일링 DPD부(1150)에 의한 전치왜곡 실행과정은 도 20에 도시한 전치왜곡 실행과정을 통해 상세하게 설명될 수 있다.

즉, 크기 및 위상 변환부(1151)는 CFR부(1110)로부터 I/Q 신호를 입력으로 받아 크기(1151a) 및 위상(1151b)으로 변환할 수 있다(2010).

크기 전치왜곡 계산부(1152)는 크기 및 위상 변환부(1151)에 의해 변환된 크기(1151a), 감소된 대역폭 포락선 신호에 기초한 Vdd 값(1140a), 및 교정 수행부(1180)에 의한 교정 수행시 업데이트된 크기의 LUT(Look Up Table) 또는 전력 증폭기(1280)의 모델링 방정식(1180a) 중의 적어도 하나를 이용하여 크기에 대한 전치 왜곡을 계산할 수 있다(2020).

크기 곱셈기(1153)는 크기 전치왜곡 계산부(1152)에 의해 계산된 값을 크기 및 위상 변환부(1152)에 의해 변환된 크기(1151a)에 곱한다(2030).

위상 전치왜곡 계산부(1154)는 크기 전치왜곡 계산부(1152)에 의해 크기 전치왜곡이 적용된 크기 값, 감소된 대역폭 포락선 신호에 기초한 Vdd 값(1140a), 교정 수행부(1180)에 의한 교정 수행시 업데이트된 위상의 LUT 또는 전력 증폭기(1280)의 모델링 방정식(1180b) 중 적어도 하나를 이용하여 위상에 대한 전치왜곡을 계산할 수 있다(2040).

위상 가산기(1155)는 위상 전치왜곡 계산부(1154)에 의해 계산된 값을 크기 및 위상 변환부(1151)에 의해 변환된 위상(1151b)에 가산한다(2050).

I/Q 변환부(1156)는 크기 곱셈기(1153) 및/또는 위상 가산기(155)로부터 출력되는 전치 왜곡이 적용된 크기 및/또는 위상 신호를 I/Q 신호로 변환할 수 있다(2060).

리스케일링 DPD부(1150)로부터 출력되는 I/Q 신호는 I/Q 부정합부(1160) 및 ISF부(1170)를 거쳐 RF부(1200)의 제2 DAC(1240)로 전달되며, 제2 LPF부(1250), 상향 컨버터(1260) 및 DA부(1270)를 통과한 후 전력 증폭기(1280)에 의해 생성된 전압 Vdd를 이용하여 신호 파워가 증폭된다(1870).

전력 증폭기(1280)에서 획득된 RF I/Q 신호는 다시 하향 컨버터(1290), 제3 LPF(1295) 및 ADC(Analog Digital Converter)(1190)를 거쳐 교정 수행부(1180)로 피드백(feedback)된다(1880).

교정 수행부(1180)는 CFR부(1110)로부터 전송되는 신호와 피드백 경로를 통해 수신되는 전력 증폭기(1280)의 출력 파워를 비교하여 1차원의 리스케일링 DPD부(1150)에 대한 교정(calibration)을 수행한다(1890).

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 따라서, 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

감소된 대역폭 포락선 추적(envelope tracking, ET) 및 디지털 전치 왜곡(digital predistortion, DPD)을 처리하기 위한 장치에 있어서,
기저대역(baseband)에서 표준에 따라 생성되어 송신 필터를 통과한 신호에 대하여 PAPR(peak to average power ratio) 감소 시 발생하는 부돌출부(side lobe) 증가를 억제하는 CFR(crest factor reduction)부와,
상기 CFR부로부터 출력되는 I/Q(in-phase/quadrature-phase) 신호에 대하여 오리지날(original) 포락선과 감소된 대역폭 포락선을 수신하여 전치 왜곡을 실행하는 리스케일링(rescaling) DPD부와,
상기 CFR부로부터 출력되는 상기 I/Q 신호에 기초하여 포락선 신호를 입력받고 윈도우된 포락선 신호를 계산하여 감소된 대역폭 포락선 신호로 변환하는 포락선 변환부와,
상기 포락선 변환부로부터 출력되는 신호를 변조하여 전력을 생성하는 공급 변조기(supply modulator)와,
상기 공급 변조기에 의해 생성된 상기 전력을 사용하여 상기 리스케일링 DPD부로부터 출력된 신호에 기반하는 입력신호를 증폭시키는 전력 증폭기를 포함하는 것을 특징으로 하는 장치.
제 1항에 있어서,
상기 전력 증폭기로부터 상기 I/Q 신호를 캡처(capture)하여 하향 변환하는 하향 컨버터(down converter)와,
상기 하향 컨버터에 의해 하향 변환된 상기 I/Q 신호와 상기 CFR부로부터 출력되는 상기 I/Q 신호와 비교하여 상기 리스케일링 DPD부에 대한 교정을 수행하는 교정 수행부를 더 포함하는 것을 특징으로 하는 장치.
제 1항에 있어서,
상기 CFR부로부터 출력된 상기 I/Q 신호에 대하여 서브 샘플 레벨(sub-sample level)의 시간축 정렬을 수행하는 분수지연 필터(fractional delay filter)를 더 포함하는 것을 특징으로 하는 장치.
제 3항에 있어서,
상기 분수지연 필터에서 출력되는 I/Q 신호에 대해 (I² + Q²)의 제곱근을 계산하여 상기 포락선 신호를 검출하는 포락선 검출부를 더 포함하는 것을 특징으로 하는 장치.
제 1항에 있어서,
포락선 입력신호가 무릎 전압(knee voltage)보다 큰 경우, 상기 포락선 입력신호로부터 상기 무릎 전압을 감산한 값을 출력하며, 상기 포락선 입력신호가 상기 무릎 전압보다 작은 경우, 0을 출력하는 반파 정류부와,
상기 포락선 변환부의 출력에 이득제어(gain control)를 수행하는 이득제어 수행부와,
상기 이득제어 수행부의 출력에 상기 무릎 전압을 가산하는 무릎전압 보상부를 더 포함하는 것을 특징으로 하는 장치.
제 1항에 있어서, 상기 포락선 변환부는,
상기 포락선 신호를 수신하여 상기 윈도우된 포락선 신호를 계산하는 WED(windowed envelope detector)부와,
상기 WED부 내에서 지연(delay)을 적용한 후 윈도우 계수(window coefficient)를 곱하는 윈도우 계수 곱셈부와,
상기 윈도우 계수 곱셈부를 통해 상기 윈도우 계수를 곱한 결과의 최대값을 계산하는 최대값 계산부와,
상기 윈도우된 포락선 신호를 수신하여 로우 패스 필터링(low pass filtering, LPF)을 수행하는 LPF부를 포함하며,
상기 포락선 변환부는, 상기 LPF부의 결과에 이득 값을 곱하고, 상기 이득 값이 곱해진 값과 상기 WED부의 출력 중 최대값을 선택하는 것을 특징으로 하는 장치.
제 1항에 있어서, 상기 리스케일링 DPD부는,
상기 CFR부로부터 상기 I/Q 신호를 수신하여 상기 I/Q 신호를 크기와 위상으로 변환하는 크기 및 위상 변환부와,
상기 크기 및 위상 변환부에 의해 변환된 상기 크기, 상기 감소된 대역폭 포락선 신호, 및 교정 수행시 업데이트된 크기 LUT(look up table) 또는 상기 전력 증폭기의 모델링 방정식 중 적어도 하나를 이용하여 상기 크기에 대한 상기 전치 왜곡을 계산하는 크기 전치왜곡 계산부와,
상기 크기 전치왜곡 계산부에 의해 계산된 값을 상기 크기 및 위상 변환부에 의해 변환된 상기 크기에 곱하는 크기 곱셈기와,
상기 크기 전치왜곡 계산부에 의해 크기 전치왜곡이 적용된 크기 값, 상기 감소된 대역폭 포락선 신호, 및 상기 교정 수행시 업데이트된 위상 LUT 또는 상기 전력 증폭기의 상기 모델링 방정식 중 적어도 하나를 이용하여 위상 전치 왜곡을 계산하는 위상 전치왜곡 계산부와,
상기 위상 전치왜곡 계산부에 의해 계산된 값을 상기 크기 및 위상 변환부에 의해 변환된 상기 위상에 더하는 위상 가산기와,
상기 전치 왜곡이 적용된 크기/위상 신호를 상기 I/Q 신호로 변환하는 I/Q 변환부를 포함하는 것을 특징으로 하는 장치.
감소된 대역폭 포락선 추적(envelope tracking, ET) 및 디지털 전치 왜곡(digital predistortion, DPD)을 처리하기 위한 방법에 있어서,
기저대역에서 표준에 따라 생성되어 송신 필터를 통과한 신호에 대하여 PAPR(peak to average power ratio) 감소 시 발생하는 부돌출부 증가를 억제하는 과정과,
상기 부돌출부 증가 억제과정을 통해 출력되는 I/Q(in-phase/quadrature-phase) 신호에 기반하여 포락선 신호를 입력받고 윈도우된 포락선 신호를 계산하여 감소된 대역폭 포락선 신호로 변환하는 과정과,
상기 부돌출부 증가 억제과정을 통해 출력되는 상기 I/Q 신호에 대하여 오리지날(original) 포락선과 감소된 대역폭 포락선을 수신하여 전치 왜곡을 실행하는 과정과,
상기 포락선 신호 변환과정을 통해 출력되는 신호를 변조하여 전력을 생성하는 과정과,
상기 생성된 전력을 사용하여 상기 전치 왜곡 실행과정을 통해 출력된 상기 신호에 기반하는 입력신호를 증폭시키는 과정과,
전력 증폭기로부터 상기 I/Q 신호를 캡처(capture)하여 상기 I/Q 신호를 하향 변환하는 과정과,
상기 하향 변환된 I/Q 신호를 상기 부돌출부 증가 억제과정을 통해 출력되는 상기 신호와 비교하여 상기 전치 왜곡을 실행에 대한 교정을 수행하는 과정을 포함하는 것을 특징으로 하는 방법.
제 8항에 있어서,
상기 부돌출부 증가 억제과정을 통해 출력된 상기 I/Q 신호에 대하여 서브 샘플 레벨의 시간축 정렬을 수행하는 과정을 더 포함하는 것을 특징으로 하는 방법.
제 9항에 있어서,
상기 시간축 정렬을 수행하는 과정을 통해 출력되는 상기 I/Q 신호에 대해 (I² + Q²)의 제곱근을 계산하여 상기 포락선 신호를 검출하는 과정을 더 포함하는 것을 특징으로 하는 방법.
제 8항에 있어서, 상기 포락선 신호 변환과정은,
포락선 입력신호가 무릎 전압(knee voltage)보다 큰 경우, 상기 포락선 입력신호로부터 상기 무릎 전압을 감산한 값을 출력하며, 상기 포락선 입력신호가 상기 무릎 전압보다 작은 경우, 0을 출력하는 과정과,
상기 포락선 신호 변환과정을 통한 출력에 대해 이득제어를 수행하는 과정과,
상기 이득제어 수행과정을 통한 출력에 상기 무릎 전압을 가산하는 과정을 더 포함하는 것을 특징으로 하는 방법.
제 8항에 있어서, 상기 포락선 신호 변환과정은,
상기 포락선 신호를 수신하여 상기 윈도우된 포락선 신호를 계산하는 과정과,
상기 윈도우된 포락선 신호 계산과정 내에서 지연(delay)을 적용한 후 윈도우 계수를 곱하는 과정과,
상기 윈도우 계수를 곱한 결과의 최대값을 계산하는 과정과,
상기 윈도우된 포락선 신호를 수신 LPF(low pass filtering)를 수행하는 과정과,
상기 LPF 수행결과에 이득 값을 곱하고, 상기 이득 값이 곱해진 출력 값과 상기 윈도우된 포락선 신호의 계산과정의 출력 중 최대값을 선택하는 과정을 포함하는 것을 특징으로 하는 방법.
제 8항에 있어서, 상기 전치 왜곡 실행과정은,
상기 부돌출부 증가를 억제하는 과정을 통한 상기 I/Q 신호를 수신하여 상기 I/Q 신호를 크기 및 위상으로 변환하는 과정과,
상기 변환과정에 의해 변환된 상기 크기, 상기 감소된 대역폭 포락선 신호, 및 교정 수행시 업데이트된 크기 LUT(look up table) 또는 전력 증폭기의 모델링 방정식 중 적어도 하나를 이용하여 상기 크기에 대한 상기 전치 왜곡을 계산하는 과정과,
상기 크기 전치왜곡 계산과정에 의해 계산된 값을 상기 변환과정에 의해 변환된 상기 크기에 곱하는 과정과,
상기 크기 전치왜곡 계산과정에 의해 크기 전치왜곡이 적용된 크기 값, 상기 감소된 대역폭 포락선 신호, 및 상기 교정 수행시 업데이트된 위상 LUT 또는 상기 전력 증폭기의 상기 모델링 방정식 중 적어도 하나를 이용하여 위상 전치 왜곡을 계산하는 과정과,
상기 위상 전치왜곡 계산과정에 의해 계산된 값을 상기 변환과정에 의해 변환된 상기 위상에 더하는 과정과,
상기 전치 왜곡이 적용된 크기/위상 신호를 상기 I/Q 신호로 변환하는 과정을 포함하는 것을 특징으로 하는 방법.