JP4835241B2 - ディジタルプリディストーション送信機 - Google Patents

ディジタルプリディストーション送信機 Download PDF

Info

Publication number
JP4835241B2
JP4835241B2 JP2006108211A JP2006108211A JP4835241B2 JP 4835241 B2 JP4835241 B2 JP 4835241B2 JP 2006108211 A JP2006108211 A JP 2006108211A JP 2006108211 A JP2006108211 A JP 2006108211A JP 4835241 B2 JP4835241 B2 JP 4835241B2
Authority
JP
Japan
Prior art keywords
signal
complex
vector
polynomial
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006108211A
Other languages
English (en)
Other versions
JP2007282066A (ja
JP2007282066A5 (ja
Inventor
一行 堀
昌平 村上
雄爾 石田
智哉 内池
佳昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006108211A priority Critical patent/JP4835241B2/ja
Priority to US11/703,768 priority patent/US7864881B2/en
Publication of JP2007282066A publication Critical patent/JP2007282066A/ja
Priority to US12/929,083 priority patent/US7995674B2/en
Publication of JP2007282066A5 publication Critical patent/JP2007282066A5/ja
Application granted granted Critical
Publication of JP4835241B2 publication Critical patent/JP4835241B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/366Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • General Physics & Mathematics (AREA)
  • Algebra (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は,移動体通信基地局などに用いられる無線送信機の電力増幅器で発生する非線形歪を,電力増幅器に対して前置したディジタル信号処理デバイス上に実装した非線形信号処理によって補償するディジタルプリディストーション技術に関する。
移動体通信基地局に用いられる無線送信機では,装置小型化や消費電力低減のため,電力増幅器の効率向上が求められている。そのために電力増幅器を大出力で運転すると,増幅素子の非線形性による歪が発生し,送信周波数帯域外に電力を漏洩させる。この漏洩は他の無線通信を妨害しないように電波法規・無線規格によって規制されている。そこで,大出力運転時の非線形歪を低減するため,非特許文献1に纏められているような各種の歪補償方式が開発されてきた。
この1つにFPGAなどのディジタル信号処理デバイスを活用したディジタルプリディストーションがある。その標準的な構成を図2に示す。ベースバンド複素入力信号Sx=Ix+jQxをルックアップテーブルや多項式の形で実現したプリディストータ(Predistortor)101によってディジタル領域で非線形処理し,ベースバンド複素信号Sy=Iy+jQyを出力する。次に,直交変調DA変換器(Quadrature DAC)102によって,アナログRF信号へ変換し,電力増幅器(PA)104で増幅して出力する。出力信号は直交復調AD変換器(Quadrature ADC)105でディジタルベースバンド複素信号Sz=Iz+jQzに変換し,入力信号Sxとの減算によって残留歪信号Se=SzSxを抽出する。適応アルゴリズム(Adaptation Algorithm)106では,Seの電力を最小化するようにテーブル値の書き換えや多項式の係数修正を行うことで,プリディストータ101の非線形入出力特性を自律的に調整する。
ディジタルプリディストーションの性能は,電力増幅器104の非線形性に対してプリディストータ101のモデルがどれだけ正確かという点にかかっている。従来はAM/AM変換・AM/PM変換と呼ばれる,入力振幅の瞬時値に依存して振幅歪と位相歪が確定するモデルが支配的と考えられてきた。このモデルは,入力が振幅(実数)で,出力が複素数であるような関数である。そのため,特許文献1〜3に代表されるように,従来のプリディストータもAM/AM変換・AM/PM変換モデルを備えるものが多数であった。
ところが,電力増幅器の前段に配置される直交変調DA変換器102の不完全性が原因で生じるDCオフセット,IQアンバランス,ローカル直交誤差を加味すると,上記のような実数対複素数の関数モデルによるプリディストータでは不十分となり,特許文献4のように入力信号の位相も考慮した,複素数対複素数の関数を導入する必要が生じてくる。
特開2001−268150,”リニアライザ” 特開2000−22659,”OFDM変調器” 特開平10−145146,”非線形歪補償装置” 特開2003−174332,”プリディストーション型増幅装置” 特開2005−101908,”プリディストーション方式ひずみ補償機能付き増幅器” 中山・高木,"電力増幅器の低歪み・高効率化の手法",MWE2004基礎講座,http://www.apmc−mwe.org/mwe2005/src/TL/TL03−02.pdf Allen Katz,Marc Franco,"Minimizing Power Amplifier Memory Effects",http://www.lintech.com Joel Vuolevi,"Analysis,measurement and cancellation of the bandwidth and amplitude dependence of intermodulation distortion in RF power amplifiers",http://herkules.oulu.fi/isbn9514265149/html/index.html 川口・赤堀,"偶数次ひずみの影響を受ける増幅器に対する適応プレディストータ型ひずみ補償",電子情報通信学会論文誌Vol.J87−C,No.1,pp.49−53,2004年4月 棟安・田口,"非線形ディジタル信号処理",朝倉書店,1999年
従来のプリディストータ全体に共通するのは,入力信号の瞬時値に対して出力値が確定するモデルを用いていることであって,出力が過去の入力信号値に依存することはなかった。このようなモデルは総称してメモリレスモデルと呼ばれている。メモリレスモデルでは,1MHz程度の狭帯域信号を数ワット出力の中出力増幅器で増幅する場合には比較的良好に動作するが,10MHz程度の広帯域信号を数10ワット以上の大出力増幅器で増幅する場合には性能が大幅に低下する。この原因は,電力増幅器の出力が入力瞬時値だけではなく過去の状態にも依存する,メモリエフェクトという現象が顕在化するためと考えられている。メモリエフェクトについては非特許文献2や非特許文献3の説明がわかりやすい。
これらの文献によると,メモリエフェクトは下記(1)〜(4)が複合要因となっていると考えられている。
(1)増幅素子の周波数特性
(2)熱的なフィードバック
(3)ゲートやドレインのバイアス回路インピーダンスによる再変調
(4)デバイス関連効果
メモリエフェクト起因の性能劣化を対策するための従来技術として,上記(3)バイアス回路のインピーダンスによる再変調に着目した,非特許文献4,特許文献5が挙げられる。これらは回路構成から判断すると,非特許文献2や非特許文献3で紹介されている,エンベロープフィルタリングと呼ばれる方式の一種である。
エンベロープフィルタリングでは,入力信号の振幅の偶数乗信号にフィルタリング処理を行った上,入力信号と掛け合わせることで時間依存性を持った信号成分を作り出し,メモリレスプリディストータ出力信号に対して並列または直列に加えている。非特許文献4はアナログプリディストーションの例であって,入力信号の振幅二乗値に対してインダクタによるパイパスフィルタを用いている。一方,特許文献5では微分型ハイパスフィルタを用いている。
これら従来技術の課題は2つ想定される。第1には,バイアス回路インピーダンスによる再変調効果を主として扱っているため,それ以外のメモリエフェクト要因(上記(1)(2)(4))といった効果が顕在化してくるとモデルが複雑化し,従来技術のような簡易なモデルでは十分に対応できず,結果として補償性能が低下することが予想される。
第2はディジタルプリディストーションで実現する場合に固有の課題である。ディジタル化するには,プリディストータと電力増幅器の間に直交変調DA変換器を挿入しなければならない。この不完全性によってDCオフセット,IQアンバランス,直交誤差が加わると,入力信号振幅に依存しない誤差成分が加わることになるから,特許文献4で説明したのと同様に,入力信号の位相情報も考慮しなければならなくなり,振幅情報のみに基づくディジタルプリディストーションでは十分に補償できなくなる。
以上のような条件を想定した場合は,非特許文献4,特許文献5のように特定の劣化要因に特化することでモデルを簡略化するよりは,むしろ,直交変調DA変換器と電力増幅器,直交復調AD変換器をまとめて1つのブラックボックスと捉え,汎用的な展開モデルを採用した方が都合よい。このときブラックボックスは,非線形特性と時間依存特性を併せ持ち,さらに入出力どちらも複素数であるような複素非線形フィルタとして振舞うので,プリディストータもまたそのような性質を持っていることが必要となる。
本発明では以上説明した従来技術の問題点を考慮して,
複素入力信号Sx=Ix+jQxに基づき基底ベクトルXvを生成する多項式基底生成部と,係数ベクトルCvとの内積Cv・Xvを多項式の値として出力する内積演算部とから構成される多項式プリディストータにおいて,
複素入力信号Sx=Ix+jQxの実部と虚部を最大Mサンプル遅延させた2(M+1)個の信号に基づき,これらの重複組合せより作れる最大次数Nの単項式全て,または必要に応じ一部を,基底ベクトルXvとして出力すると共に,係数ベクトルCvとして前記Xvのサイズに等しい複素数の組を用いることによって,
記憶を持つ非線形時不変システムをモデル化するのに適したボルテラ級数を,入力信号が複素数Sx=Ix+jQx,かつ出力信号が複素数Sy=Iy+jQyとなるように拡張することを特徴とする多項式プリディストータを用いる。
上記の構成により,ボルテラ級数を複素関数に拡張したモデルが実現できる。ボルテラ級数とは,非特許文献5に記載されているような記憶を持つ非線形時不変システム関数の級数展開の1つであって,一般的には振幅軸と時間軸の2軸に関するベキ級数展開であるが,本発明では振幅の同相軸Iと直交軸Qと時間軸の3軸に関するベキ級数展開になっている。
このようにすることで,プリディストータは最も汎用的な複素非線形フィルタ特性を持つことができる。従って,必要に応じて次数Nとタップ数Mさえ増やせば,あらゆる種類のメモリエフェクトを含んだ非線形歪を補償することが可能となる。
また,従来技術のように,振幅(実数)の関数としてプリディストータが実現されているのではなく,複素数対複素数であって,しかも時間依存性のある関数対応を実現できるので,DCオフセット,IQアンバランス,直交誤差が存在したとしても効果的に補償できる。
以下,本発明の実施例を図2と図4を用いて説明する。図2は本発明を用いる場合の送信機構成図であって,図1におけるプリディストータ101が,多項式基底(Polynomial Basis)生成部と内積(Inner Product)演算部から成る多項式プリディストータ(Polynomial Predistortor)201になっている。図では,複素信号を明示的に実部Iと虚部Qに分けて記載すると共に,ベクトル信号を太線で表記した。また,適応アルゴリズム105には,代表的なLMSアルゴリズム205を想定した。
また,図4は図2の多項式基底生成部の実施例であって,3次1タップの場合を示している。図3では,入力ディジタルベースバンド信号IxとQxを1遅延させた信号を下付添字1で表し,Ix,Qxとしている。ゼロ遅延はIx,Qxと同じだが,1遅延させたものと区別するため便宜的に下付添字0を付けている。多項式基底は4つの信号Ix,Qx,Ix,Qxを重複を許して用い,0次〜3次の単項式を可能な組み合わせの全てについて作る。
まず,ゼロ次の場合は定数項1となる。次に,1次の場合はIx,Qx,Ix,Qxそのものである。2次の場合は,4つの信号を重複を許して2つ選んで掛け合わせると,=10(Hは重複組合せを表す記号)個の項Ix ,Ix ,Qx ,Qx ,IxQx,IxQx,IxIx,QxQx,IxQx,QxIxが得られる。3次の場合は4つの信号から重複を許して3つ選んで掛け合わせると,=20個の項Ix ,Qx ,Ix Qx,IxQx ,Ix ,Qx ,Ix Qx,IxQx ,IxIx ,Ix Ix,IxQx ,Ix Qx,QxIx ,Qx Ix,QxQx ,Qx Qx,IxIxQx,IxIxQx,IxQxQx,IxQxQxが得られる。以上の35個の項を要素とするベクトル信号をXvとする。
一方,係数ベクトルCvは35個の複素数から成っており,ベクトルXvとの内積演算Cv・Xvによって複素数Sy=Iy+jQyを出力する。直交変調DA変換器102で,信号SyをアナログRF信号へ変換する。電力増幅器103ではこれを増幅して出力する。一方,出力アナログRF信号電力の一部が,直交復調AD変換器104で,ディジタルベースバンド信号Sz=Iz+jQzに戻される。
直交復調AD変換器104の構成は各種考えられるが,いわゆるディジタルIF方式を用いると,信号品質劣化が最も少ないのでディジタルプリディストーション用途には最適である。具体的には,アナログRF信号を一旦IF帯へ周波数変換し,アナログIF信号をAD変換して得たディジタルIF信号をディジタル領域で直交復調する。こうして得られたディジタルベースバンド信号Sz=Iz+jQzは,入力ディジタルベースバンド信号Sx=Ix+jQxと減算することで,残留歪Se=Ie+jQeを抽出する。
LMS適応アルゴリズム206では,残留歪Seの電力を最小化するように係数ベクトルCvを逐次的に更新していく。具体的には,ベクトル信号Xvと残留歪Seを掛けあわせたものを瞬時勾配として,これを修正量として前回の係数ベクトルに加えることで新たな係数ベクトルとする。この修正は積分を意味しており,図2では積分器の伝達関数を用いて表した。定数−μは,応答速度と定常性を制御するためのパラメータであって,ステップサイズパラメータまたはステップゲインと呼ばれ,小さい値に選ばれる。μは,ベクトルの各要素に対して一律同じ値であっても,必要に応じて異なる値であってもよい。負号は勾配に沿って残留歪Seの電力を最小化する方向へ係数ベクトルを制御するために付加する。以上の構成に基づくLMS適応アルゴリズムでは,係数ベクトルCvの適当な初期値(例えばゼロ)よりスタートしてある程度時間が経過すると真値に近づいて行く。定常状態に達した後は,信号のランダムネスの影響で真値の周辺で微小振動する。
上記のような構成を用いることにより,複素ボルテラ級数モデルに基づくプリディストータが実現できるので,最も汎用的な複素非線形フィルタ特性を持たせることができる。従って,必要に応じて次数Nとタップ数Mさえ増やせば,あらゆる種類のメモリエフェクトを含んだ非線形歪を補償することが可能となる。また,従来技術のように,振幅に依存した関数としてプリディストータが実現されているのではなく,複素数対複素数の時間依存関数対応を実現することができるので,DCオフセット,IQアンバランス,直交誤差が存在したとしても効果的に補償できる。
また,本発明は種々の変形が可能となる。例えば,先の実施例では,基底ベクトルXvは35個の単項式であったが,これに予め適当な線形変換を施して得られるベクトルを新たな基底ベクトルに選ぶこともできる。変換の仕方によっては,適応アルゴリズムの収束速度を改善できる場合がある。線形変換なので,基底ベクトルのサイズは不変で次数も増加しないが,基底ベクトルの各要素は単項式ではなく多項式になっている。変換の仕方は無数に存在するが,一例を挙げれば,図5に示すように,n次のエルミート多項式をhで表して,Xvを,1,h(Ix),h(Qx),h(Ix),h(Qx),h(Ix),h(Qx),h(Ix),h(Qx),h(Ix)h(Qx),h(Ix)h(Qx),h(Ix)h(Ix),h(Qx)h(Qx),h(Ix)h(Qx),h(Qx)h(Ix),h(Ix),h(Qx),h(Ix) h(Qx),h(Ix) h(Qx),h(Ix),h(Qx),h(Ix) h(Qx),h(Ix) h(Qx),h(Ix) h(Ix),h(Ix) h(Ix),h(Ix) h(Qx),h(Ix) h(Qx),h(Qx) h(Ix),h(Qx) h(Ix),h(Qx) h(Qx),h(Qx) h(Qx),h(Ix)h(Ix)h(Qx),h(Ix)h(Ix)h(Qx),h(Ix)h(Qx)h(Qx),h(Ix)h(Qx)h(Qx)とした基底ベクトルの選び方がある。他の変形例としては,図3に示すように内積演算Cv・Xvに入力信号Sxを直達項として予め加えておき,出力をSy=Sx+Cv・Xvとしてもよい。
また,本発明は入力信号が正規分布に従うようなピークファクタの高い信号であるとき,特許文献6に示すようなピークファクタ低減処理と併用すると一層効果を発揮する。
特許3702829,“ピークファクタ低減装置” OFDMやCDMAのような信号であって,ベースバンド信号が正規分布に近いとき,発生確率は低いながらも平均電力に対して10dB以上高いピーク電力が生じることがある。一方,プリディストーションは,増幅器の線形領域で生じる非線形歪の改善には有効だが,増幅器の飽和で生じる歪に対しては無力である。したがって,ピーク電力に対する増幅器の飽和を防止するため出力を下げなければならず,高効率化が阻害される。
そこで,プリディストーションの前段にピークファクタ低減処理を挿入することで,ピーク電力を信号品質とのトレードオフで決まる所定値以下に制限できるので,増幅器飽和が原因の非線形歪を防止でき,増幅器出力を上げて高効率化できる。
また,本発明は使用する電力増幅器の特性に応じて,必要でない項を削って使用することももちろん可能である。発明者らは,図3,図5の構成に基づいて原理試作を実施した。シリコンMOSデバイスで作られた2GHz帯電力増幅器を用い,ピークファクタ低減装置と併用してピーク電力を約8dBに制限した場合は,図5から2次項を削除すると共に5次項の一部を付け加えたプリディストータを用いることで,非線形歪を良好に低減できることを確認した。搭載した5次項を列挙すると,h5(Ix),h4(Ix)h1(Qx),h3(Ix)h2(Qx),h2(Ix)h3(Qx),h1(Ix)h4(Qx),h5(Qx),h5(Ix),h4(Ix)h1(Qx),h3(Ix)h2(Qx),h2(Ix)h3(Qx),h1(Ix)h4(Qx),h5(Qx)の12項である。
一般的なディジタルプリディストーション送信機の構成。 本発明に基づくディジタルプリディストーション送信機。 図2に直達項を加えたディジタルプリディストーション送信機。 3次1タップ多項式基底生成部の構成。 3次1タップ多項式基底生成部の別の構成。
符号の説明
101…プリディストータ,102…直交変調DA変換器,103…電力増幅器,104…直交復調AD変換器,105…適応アルゴリズム,201…多項式プリディストータ,205…LMS適応アルゴリズム,301…直達項を加えたプリディストータ。

Claims (7)

  1. 複素入力信号Sx=Ix+jQxに基づき基底ベクトルXvを生成する多項式基底生成
    部と,係数ベクトルCvとの内積Cv・Xvを多項式の値として出力する内積演算部とか
    ら構成される多項式プリディストータにおいて,
    複素入力信号Sx=Ix+jQxの実部と虚部を最大Mサンプル遅延させた2(M+1
    )個の信号に基づき,これらの重複組合せより作れる最大次数Nの単項式全て,または必
    要に応じ一部を,基底ベクトルXvとして出力すると共に,係数ベクトルCvとして前記
    Xvのサイズに等しい複素数の組を用いることによって,
    記憶を持つ非線形時不変システムの記述に適したボルテラ級数を,入力信号が複素数S
    x=Ix+jQx,かつ出力信号が複素数Sy=Iy+jQyとなるように拡張すること
    を特徴とする多項式プリディストータ。
  2. 請求項1に記載の多項式プリディストータにおいて,上記最大次数Nの単項式が,最大
    次数Nの多項式であることを特徴とする多項式プリディストータ。
  3. 請求項1または2に記載の多項式プリディストータにおいて,出力Syに入力Sxを加
    える直達項を設け,Sy=Sx+Cv・Xvとすることを特徴とする多項式プリディスト
    ータ。
  4. 請求項1から3に記載の多項式プリディストータと,DA変換器と直交変調器から成る
    直交変調DA変換器と,直交変調器出力を増幅する電力増幅器と,出力信号の一部を直交
    復調して複素復調信号Sz=Iz+jQzを出力する直交復調AD変換器と,複素信号S
    xとSzの残差信号Se=SzSx=Ie+jQeの電力を最小化する方向へ係数ベク
    トルCvの各要素を逐次更新する適応アルゴリズムとから構成されるディジタルプリディ
    ストーション送信機。
  5. 送信機であって、
    複素信号をアナログ信号に変換するDA変換器と、
    前記アナログ信号を増幅して出力信号を出力する電力増幅器と、
    前記出力信号複素出力信号に変換するAD変換器と、
    外部から入力される第一の複素入力信号と前記複素出力信号とに基づいて補正係数ベクトルを生成する補正係数ベクトル生成部と、
    前記第一の複素入力信号及び前記第一の複素入力信号よりも過去に入力された第二の複素入力信号を用いて、信号ベクトルを生成する信号ベクトル生成部と、前記信号ベクトルと前記補正係数ベクトルとを用いて前記複素信号を生成する生成部と、を備えるデジタルプリデイストータと、を有することを特徴とする送信機。
  6. 請求項5記載の送信機であって、
    異なる複数の第二の複素入力信号を保持するメモリを備え、前記信号ベクトル生成部は、前記第一複素入力信号と、前記メモリに保持される少なくとも一の第二の複素入力信号と、を用いて信号ベクトルを生成する、ことを特徴とする送信機。
  7. 請求項6記載の送信機であって、
    前記補正係数ベクトル生成部は、前記第一の複素入力信号と前記複素出力信号との差に
    基づいて残留歪み信号を生成する、ことを特徴とする送信機。
JP2006108211A 2006-04-11 2006-04-11 ディジタルプリディストーション送信機 Expired - Fee Related JP4835241B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006108211A JP4835241B2 (ja) 2006-04-11 2006-04-11 ディジタルプリディストーション送信機
US11/703,768 US7864881B2 (en) 2006-04-11 2007-02-08 Digital predistortion transmitter
US12/929,083 US7995674B2 (en) 2006-04-11 2010-12-29 Digital predistortion transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006108211A JP4835241B2 (ja) 2006-04-11 2006-04-11 ディジタルプリディストーション送信機

Publications (3)

Publication Number Publication Date
JP2007282066A JP2007282066A (ja) 2007-10-25
JP2007282066A5 JP2007282066A5 (ja) 2011-03-03
JP4835241B2 true JP4835241B2 (ja) 2011-12-14

Family

ID=38575234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006108211A Expired - Fee Related JP4835241B2 (ja) 2006-04-11 2006-04-11 ディジタルプリディストーション送信機

Country Status (2)

Country Link
US (2) US7864881B2 (ja)
JP (1) JP4835241B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5115976B2 (ja) * 2008-05-26 2013-01-09 日本無線株式会社 プリディストータ
US8331879B2 (en) * 2008-10-15 2012-12-11 Research In Motion Limited Multi-dimensional Volterra series transmitter linearization
US8213880B2 (en) * 2008-10-15 2012-07-03 Rockstar Bidco, LP Minimum feedback radio architecture with digitally configurable adaptive linearization
US8843088B2 (en) 2008-10-15 2014-09-23 Apple Inc. Minimum feedback radio architecture with digitally configurable adaptive linearization
WO2010056736A2 (en) * 2008-11-11 2010-05-20 Axis Network Technology Ltd. Resource efficient adaptive digital pre-distortion system
US8160191B2 (en) * 2008-12-01 2012-04-17 Rockstar Bidco Lp Correction of quadrature errors
KR101139222B1 (ko) * 2008-12-22 2012-04-23 한국전자통신연구원 디지털 전치왜곡 신호를 생성하는 방법 및 장치
JP5260335B2 (ja) * 2009-01-23 2013-08-14 日本無線株式会社 プリディストータ
JP5499878B2 (ja) 2010-04-23 2014-05-21 富士通株式会社 歪補償装置、無線通信装置及び歪補償方法
US8390376B2 (en) * 2010-11-16 2013-03-05 Telefonaktiebolaget Lm Ericsson (Publ) Non-linear model with tap output normalization
EP2641345A1 (en) * 2010-11-18 2013-09-25 DSP Group Ltd. Non-synchronized adpcm with discontinuous transmission
US9184710B2 (en) * 2011-02-09 2015-11-10 Intel Corporation Digital predistortion of a power amplifier for signals comprising widely spaced carriers
CN102394591B (zh) * 2011-09-02 2013-11-20 长安大学 一种基于fpga的车辆振动信号滤波装置
KR20130043425A (ko) 2011-10-20 2013-04-30 삼성전자주식회사 입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치
US8995571B2 (en) * 2013-03-14 2015-03-31 Analog Devices Global Baseband digital pre-distortion architecture
EP2997656A1 (en) 2013-05-16 2016-03-23 Telefonaktiebolaget LM Ericsson (publ) Baseband equivalent volterra series for behavioral modeling and digital predistortion of wideband transmitters
US9438178B1 (en) 2015-09-02 2016-09-06 Intel IP Corporation Mixer impairment correction based on volterra series
JP2017098711A (ja) * 2015-11-20 2017-06-01 富士通株式会社 歪補償装置および歪補償方法
US9998315B2 (en) * 2016-03-08 2018-06-12 Blackberry Limited Method and apparatus for I-Q decoupled OFDM modulation and demodulation
US9762302B1 (en) * 2016-06-01 2017-09-12 Maxlinear Asia Singapore PTE LTD Predistortion for hybrid digital/analog precoders
EP3264607A1 (en) * 2016-07-01 2018-01-03 Intel IP Corporation Method to mitigate undesired oscillator frequency modulation effects inside a synthesizer due to interference signals and synthesizer circuit
US9787336B1 (en) * 2016-09-29 2017-10-10 Intel IP Corporation Device and method of pre-distortion of power amplifier input signals
EP3306817B8 (en) * 2016-10-07 2021-04-21 Rohde & Schwarz GmbH & Co. KG Predistortion system and method
CN110351218B (zh) * 2018-04-08 2021-08-20 华为技术有限公司 一种预失真处理方法、装置和通信设备
US11531639B2 (en) * 2018-07-26 2022-12-20 The Boeing Company Pipelined cognitive signal processor
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
CN110572341B (zh) * 2019-09-19 2021-10-08 三维通信股份有限公司 一种数字预失真技术dpd处理方法及装置
CN110943701B (zh) * 2019-12-27 2021-11-19 陕西亚成微电子股份有限公司 一种用于包络追踪功放的数字预失真方法和设备
US11456760B1 (en) * 2021-03-05 2022-09-27 Motorola Solutions, Inc. Linearizing narrowband carriers with low resolution predistorters

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10145146A (ja) 1996-11-05 1998-05-29 Matsushita Electric Ind Co Ltd 非線形歪補償装置
US6288610B1 (en) * 1998-03-19 2001-09-11 Fujitsu Limited Method and apparatus for correcting signals, apparatus for compensating for distortion, apparatus for preparing distortion compensating data, and transmitter
JP3451947B2 (ja) 1998-07-03 2003-09-29 住友電気工業株式会社 Ofdm変調器
US6240278B1 (en) * 1998-07-30 2001-05-29 Motorola, Inc. Scalar cost function based predistortion linearizing device, method, phone and basestation
US6236837B1 (en) * 1998-07-30 2001-05-22 Motorola, Inc. Polynomial Predistortion linearizing device, method, phone and base station
WO2001008320A1 (fr) * 1999-07-28 2001-02-01 Fujitsu Limited Procede et appareil pour compensation de distorsion de dispositif radio
JP2001268150A (ja) 2000-03-21 2001-09-28 Hitachi Kokusai Electric Inc リニアライザ
JP4513219B2 (ja) * 2001-03-06 2010-07-28 住友電気工業株式会社 前置型非線形歪補償器
JP4012725B2 (ja) * 2001-12-05 2007-11-21 株式会社日立コミュニケーションテクノロジー プリディストーション型増幅装置
KR100480278B1 (ko) * 2002-12-24 2005-04-07 삼성전자주식회사 광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법
KR20040071556A (ko) * 2003-02-06 2004-08-12 삼성전자주식회사 복소 벡터 곱셈을 이용하는 다항식형 전치보상기 및 방법
SE525221C2 (sv) * 2003-03-25 2004-12-28 Ericsson Telefon Ab L M Förförvrängare för effektförstärkare
JP4394409B2 (ja) * 2003-09-25 2010-01-06 株式会社日立国際電気 プリディストーション方式歪補償機能付き増幅器
US7551686B1 (en) * 2004-06-23 2009-06-23 Rf Micro Devices, Inc. Multiple polynomial digital predistortion
US7844014B2 (en) * 2006-07-07 2010-11-30 Scintera Networks, Inc. Pre-distortion apparatus

Also Published As

Publication number Publication date
US7864881B2 (en) 2011-01-04
JP2007282066A (ja) 2007-10-25
US20070237260A1 (en) 2007-10-11
US7995674B2 (en) 2011-08-09
US20110096865A1 (en) 2011-04-28

Similar Documents

Publication Publication Date Title
JP4835241B2 (ja) ディジタルプリディストーション送信機
US8989307B2 (en) Power amplifier system including a composite digital predistorter
KR100959032B1 (ko) 통신 네트워크들에서의 스퓨리어스 방사들을 감소시키기위한 주파수 의존적 크기 전치 왜곡
US6072364A (en) Adaptive digital predistortion for power amplifiers with real time modeling of memoryless complex gains
CN102017553B (zh) 用于多信道宽带通信系统中的基带预失真线性化的方法和系统
JP4417174B2 (ja) プリディストータ
JP5834804B2 (ja) 狭帯域のフィードバック経路を有する適応的リニアライザ
KR101024829B1 (ko) 비대칭 특성을 갖는 전력 증폭기의 선형화를 위한 디지털전치 왜곡
JP2005101908A (ja) プリディストーション方式歪補償機能付き増幅器
JP2009111958A (ja) プリディストータ
JPWO2006087864A1 (ja) プリディストータ
EP2130296A1 (en) Linearization of rf power amplifiers using an adaptive subband predistorter
JPWO2009090825A1 (ja) プレディストータ
JP2011234322A (ja) 電力増幅器のメモリ効果キャンセラ、無線送信機
KR20040071556A (ko) 복소 벡터 곱셈을 이용하는 다항식형 전치보상기 및 방법
KR20020008456A (ko) 피드포워드 방식의 선형화기를 갖는 기지국 송신장치
US8804872B1 (en) Dynamic determination of volterra kernels for digital pre-distortion
JP2004312344A (ja) 歪補償装置
JP4918572B2 (ja) プリディストーション方式歪補償機能付き増幅器
EP2136469B1 (en) Method of high power amplifiers transfer function linearization by adaptively calculating main intermodulation products of radiofrequency harmonic cancellation
JP2004165900A (ja) 通信装置
JP5387445B2 (ja) 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法
CN101765187B (zh) 一种数字预失真方法及系统
KR100487209B1 (ko) 룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡특성을 보상하는 전치보상 장치 및 방법
JP5004823B2 (ja) 送信装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090311

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees