JP4835241B2

JP4835241B2 - ディジタルプリディストーション送信機

Info

Publication number: JP4835241B2
Application number: JP2006108211A
Authority: JP
Inventors: 一行堀; 昌平村上; 雄爾石田; 智哉内池; 佳昭長谷川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2006-04-11
Filing date: 2006-04-11
Publication date: 2011-12-14
Anticipated expiration: 2026-04-11
Also published as: US7864881B2; JP2007282066A; US20070237260A1; US7995674B2; US20110096865A1

Description

本発明は，移動体通信基地局などに用いられる無線送信機の電力増幅器で発生する非線形歪を，電力増幅器に対して前置したディジタル信号処理デバイス上に実装した非線形信号処理によって補償するディジタルプリディストーション技術に関する。

移動体通信基地局に用いられる無線送信機では，装置小型化や消費電力低減のため，電力増幅器の効率向上が求められている。そのために電力増幅器を大出力で運転すると，増幅素子の非線形性による歪が発生し，送信周波数帯域外に電力を漏洩させる。この漏洩は他の無線通信を妨害しないように電波法規・無線規格によって規制されている。そこで，大出力運転時の非線形歪を低減するため，非特許文献１に纏められているような各種の歪補償方式が開発されてきた。

この１つにＦＰＧＡなどのディジタル信号処理デバイスを活用したディジタルプリディストーションがある。その標準的な構成を図２に示す。ベースバンド複素入力信号Ｓｘ＝Ｉｘ＋ｊＱｘをルックアップテーブルや多項式の形で実現したプリディストータ（Ｐｒｅｄｉｓｔｏｒｔｏｒ）１０１によってディジタル領域で非線形処理し，ベースバンド複素信号Ｓｙ＝Ｉｙ＋ｊＱｙを出力する。次に，直交変調ＤＡ変換器（ＱｕａｄｒａｔｕｒｅＤＡＣ）１０２によって，アナログＲＦ信号へ変換し，電力増幅器（ＰＡ）１０４で増幅して出力する。出力信号は直交復調ＡＤ変換器（ＱｕａｄｒａｔｕｒｅＡＤＣ）１０５でディジタルベースバンド複素信号Ｓｚ＝Ｉｚ＋ｊＱｚに変換し，入力信号Ｓｘとの減算によって残留歪信号Ｓｅ＝Ｓｚ−Ｓｘを抽出する。適応アルゴリズム（ＡｄａｐｔａｔｉｏｎＡｌｇｏｒｉｔｈｍ）１０６では，Ｓｅの電力を最小化するようにテーブル値の書き換えや多項式の係数修正を行うことで，プリディストータ１０１の非線形入出力特性を自律的に調整する。

ディジタルプリディストーションの性能は，電力増幅器１０４の非線形性に対してプリディストータ１０１のモデルがどれだけ正確かという点にかかっている。従来はＡＭ／ＡＭ変換・ＡＭ／ＰＭ変換と呼ばれる，入力振幅の瞬時値に依存して振幅歪と位相歪が確定するモデルが支配的と考えられてきた。このモデルは，入力が振幅（実数）で，出力が複素数であるような関数である。そのため，特許文献１〜３に代表されるように，従来のプリディストータもＡＭ／ＡＭ変換・ＡＭ／ＰＭ変換モデルを備えるものが多数であった。

ところが，電力増幅器の前段に配置される直交変調ＤＡ変換器１０２の不完全性が原因で生じるＤＣオフセット，ＩＱアンバランス，ローカル直交誤差を加味すると，上記のような実数対複素数の関数モデルによるプリディストータでは不十分となり，特許文献４のように入力信号の位相も考慮した，複素数対複素数の関数を導入する必要が生じてくる。

特開２００１−２６８１５０，”リニアライザ” 特開２０００−２２６５９，”ＯＦＤＭ変調器” 特開平１０−１４５１４６，”非線形歪補償装置” 特開２００３−１７４３３２，”プリディストーション型増幅装置” 特開２００５−１０１９０８，”プリディストーション方式ひずみ補償機能付き増幅器” 中山・高木，"電力増幅器の低歪み・高効率化の手法"，ＭＷＥ２００４基礎講座，ｈｔｔｐ：／／ｗｗｗ．ａｐｍｃ−ｍｗｅ．ｏｒｇ／ｍｗｅ２００５／ｓｒｃ／ＴＬ／ＴＬ０３−０２．ｐｄｆＡｌｌｅｎＫａｔｚ，ＭａｒｃＦｒａｎｃｏ，"ＭｉｎｉｍｉｚｉｎｇＰｏｗｅｒＡｍｐｌｉｆｉｅｒＭｅｍｏｒｙＥｆｆｅｃｔｓ"，ｈｔｔｐ：／／ｗｗｗ．ｌｉｎｔｅｃｈ．ｃｏｍＪｏｅｌＶｕｏｌｅｖｉ，"Ａｎａｌｙｓｉｓ，ｍｅａｓｕｒｅｍｅｎｔａｎｄｃａｎｃｅｌｌａｔｉｏｎｏｆｔｈｅｂａｎｄｗｉｄｔｈａｎｄａｍｐｌｉｔｕｄｅｄｅｐｅｎｄｅｎｃｅｏｆｉｎｔｅｒｍｏｄｕｌａｔｉｏｎｄｉｓｔｏｒｔｉｏｎｉｎＲＦｐｏｗｅｒａｍｐｌｉｆｉｅｒｓ"，ｈｔｔｐ：／／ｈｅｒｋｕｌｅｓ．ｏｕｌｕ．ｆｉ／ｉｓｂｎ９５１４２６５１４９／ｈｔｍｌ／ｉｎｄｅｘ．ｈｔｍｌ川口・赤堀，"偶数次ひずみの影響を受ける増幅器に対する適応プレディストータ型ひずみ補償"，電子情報通信学会論文誌Ｖｏｌ．Ｊ８７−Ｃ，Ｎｏ．１，ｐｐ．４９−５３，２００４年４月棟安・田口，"非線形ディジタル信号処理"，朝倉書店，１９９９年

従来のプリディストータ全体に共通するのは，入力信号の瞬時値に対して出力値が確定するモデルを用いていることであって，出力が過去の入力信号値に依存することはなかった。このようなモデルは総称してメモリレスモデルと呼ばれている。メモリレスモデルでは，１ＭＨｚ程度の狭帯域信号を数ワット出力の中出力増幅器で増幅する場合には比較的良好に動作するが，１０ＭＨｚ程度の広帯域信号を数１０ワット以上の大出力増幅器で増幅する場合には性能が大幅に低下する。この原因は，電力増幅器の出力が入力瞬時値だけではなく過去の状態にも依存する，メモリエフェクトという現象が顕在化するためと考えられている。メモリエフェクトについては非特許文献２や非特許文献３の説明がわかりやすい。

これらの文献によると，メモリエフェクトは下記（１）〜（４）が複合要因となっていると考えられている。
（１）増幅素子の周波数特性
（２）熱的なフィードバック
（３）ゲートやドレインのバイアス回路インピーダンスによる再変調
（４）デバイス関連効果
メモリエフェクト起因の性能劣化を対策するための従来技術として，上記（３）バイアス回路のインピーダンスによる再変調に着目した，非特許文献４，特許文献５が挙げられる。これらは回路構成から判断すると，非特許文献２や非特許文献３で紹介されている，エンベロープフィルタリングと呼ばれる方式の一種である。

エンベロープフィルタリングでは，入力信号の振幅の偶数乗信号にフィルタリング処理を行った上，入力信号と掛け合わせることで時間依存性を持った信号成分を作り出し，メモリレスプリディストータ出力信号に対して並列または直列に加えている。非特許文献４はアナログプリディストーションの例であって，入力信号の振幅二乗値に対してインダクタによるパイパスフィルタを用いている。一方，特許文献５では微分型ハイパスフィルタを用いている。

これら従来技術の課題は２つ想定される。第１には，バイアス回路インピーダンスによる再変調効果を主として扱っているため，それ以外のメモリエフェクト要因（上記（１）（２）（４））といった効果が顕在化してくるとモデルが複雑化し，従来技術のような簡易なモデルでは十分に対応できず，結果として補償性能が低下することが予想される。

第２はディジタルプリディストーションで実現する場合に固有の課題である。ディジタル化するには，プリディストータと電力増幅器の間に直交変調ＤＡ変換器を挿入しなければならない。この不完全性によってＤＣオフセット，ＩＱアンバランス，直交誤差が加わると，入力信号振幅に依存しない誤差成分が加わることになるから，特許文献４で説明したのと同様に，入力信号の位相情報も考慮しなければならなくなり，振幅情報のみに基づくディジタルプリディストーションでは十分に補償できなくなる。

以上のような条件を想定した場合は，非特許文献４，特許文献５のように特定の劣化要因に特化することでモデルを簡略化するよりは，むしろ，直交変調ＤＡ変換器と電力増幅器，直交復調ＡＤ変換器をまとめて１つのブラックボックスと捉え，汎用的な展開モデルを採用した方が都合よい。このときブラックボックスは，非線形特性と時間依存特性を併せ持ち，さらに入出力どちらも複素数であるような複素非線形フィルタとして振舞うので，プリディストータもまたそのような性質を持っていることが必要となる。

本発明では以上説明した従来技術の問題点を考慮して，
複素入力信号Ｓｘ＝Ｉｘ＋ｊＱｘに基づき基底ベクトルＸｖを生成する多項式基底生成部と，係数ベクトルＣｖとの内積Ｃｖ・Ｘｖを多項式の値として出力する内積演算部とから構成される多項式プリディストータにおいて，
複素入力信号Ｓｘ＝Ｉｘ＋ｊＱｘの実部と虚部を最大Ｍサンプル遅延させた２（Ｍ＋１）個の信号に基づき，これらの重複組合せより作れる最大次数Ｎの単項式全て，または必要に応じ一部を，基底ベクトルＸｖとして出力すると共に，係数ベクトルＣｖとして前記Ｘｖのサイズに等しい複素数の組を用いることによって，
記憶を持つ非線形時不変システムをモデル化するのに適したボルテラ級数を，入力信号が複素数Ｓｘ＝Ｉｘ＋ｊＱｘ，かつ出力信号が複素数Ｓｙ＝Ｉｙ＋ｊＱｙとなるように拡張することを特徴とする多項式プリディストータを用いる。

上記の構成により，ボルテラ級数を複素関数に拡張したモデルが実現できる。ボルテラ級数とは，非特許文献５に記載されているような記憶を持つ非線形時不変システム関数の級数展開の１つであって，一般的には振幅軸と時間軸の２軸に関するベキ級数展開であるが，本発明では振幅の同相軸Ｉと直交軸Ｑと時間軸の３軸に関するベキ級数展開になっている。

このようにすることで，プリディストータは最も汎用的な複素非線形フィルタ特性を持つことができる。従って，必要に応じて次数Ｎとタップ数Ｍさえ増やせば，あらゆる種類のメモリエフェクトを含んだ非線形歪を補償することが可能となる。

また，従来技術のように，振幅（実数）の関数としてプリディストータが実現されているのではなく，複素数対複素数であって，しかも時間依存性のある関数対応を実現できるので，ＤＣオフセット，ＩＱアンバランス，直交誤差が存在したとしても効果的に補償できる。

以下，本発明の実施例を図２と図４を用いて説明する。図２は本発明を用いる場合の送信機構成図であって，図１におけるプリディストータ１０１が，多項式基底（ＰｏｌｙｎｏｍｉａｌＢａｓｉｓ）生成部と内積（ＩｎｎｅｒＰｒｏｄｕｃｔ）演算部から成る多項式プリディストータ（ＰｏｌｙｎｏｍｉａｌＰｒｅｄｉｓｔｏｒｔｏｒ）２０１になっている。図では，複素信号を明示的に実部Ｉと虚部Ｑに分けて記載すると共に，ベクトル信号を太線で表記した。また，適応アルゴリズム１０５には，代表的なＬＭＳアルゴリズム２０５を想定した。

また，図４は図２の多項式基底生成部の実施例であって，３次１タップの場合を示している。図３では，入力ディジタルベースバンド信号ＩｘとＱｘを１遅延させた信号を下付添字１で表し，Ｉｘ_１，Ｑｘ_１としている。ゼロ遅延はＩｘ，Ｑｘと同じだが，１遅延させたものと区別するため便宜的に下付添字０を付けている。多項式基底は４つの信号Ｉｘ_０，Ｑｘ_０，Ｉｘ_１，Ｑｘ_１を重複を許して用い，０次〜３次の単項式を可能な組み合わせの全てについて作る。

まず，ゼロ次の場合は定数項１となる。次に，１次の場合はＩｘ_０，Ｑｘ_０，Ｉｘ_１，Ｑｘ_１そのものである。２次の場合は，４つの信号を重複を許して２つ選んで掛け合わせると，_４Ｈ_２＝１０（Ｈは重複組合せを表す記号）個の項Ｉｘ_０ ^２，Ｉｘ_１ ^２，Ｑｘ_０ ^２，Ｑｘ_１ ^２，Ｉｘ_０Ｑｘ_０，Ｉｘ_１Ｑｘ_１，Ｉｘ_０Ｉｘ_１，Ｑｘ_０Ｑｘ_１，Ｉｘ_０Ｑｘ_１，Ｑｘ_０Ｉｘ_１が得られる。３次の場合は４つの信号から重複を許して３つ選んで掛け合わせると，_４Ｈ_３＝２０個の項Ｉｘ_０ ^３，Ｑｘ_０ ^３，Ｉｘ_０ ^２Ｑｘ_０，Ｉｘ_０Ｑｘ_０ ^２，Ｉｘ_１ ^３，Ｑｘ_１ ^３，Ｉｘ_１ ^２Ｑｘ_１，Ｉｘ_１Ｑｘ_１ ^２，Ｉｘ_０Ｉｘ_１ ^２，Ｉｘ_０ ^２Ｉｘ_１，Ｉｘ_０Ｑｘ_１ ^２，Ｉｘ_０ ^２Ｑｘ_１，Ｑｘ_０Ｉｘ_１ ^２，Ｑｘ_０ ^２Ｉｘ_１，Ｑｘ_０Ｑｘ_１ ^２，Ｑｘ_０ ^２Ｑｘ_１，Ｉｘ_０Ｉｘ_１Ｑｘ_０，Ｉｘ_０Ｉｘ_１Ｑｘ_１，Ｉｘ_０Ｑｘ_０Ｑｘ_１，Ｉｘ_１Ｑｘ_０Ｑｘ_１が得られる。以上の３５個の項を要素とするベクトル信号をＸｖとする。

一方，係数ベクトルＣｖは３５個の複素数から成っており，ベクトルＸｖとの内積演算Ｃｖ・Ｘｖによって複素数Ｓｙ＝Ｉｙ＋ｊＱｙを出力する。直交変調ＤＡ変換器１０２で，信号ＳｙをアナログＲＦ信号へ変換する。電力増幅器１０３ではこれを増幅して出力する。一方，出力アナログＲＦ信号電力の一部が，直交復調ＡＤ変換器１０４で，ディジタルベースバンド信号Ｓｚ＝Ｉｚ＋ｊＱｚに戻される。

直交復調ＡＤ変換器１０４の構成は各種考えられるが，いわゆるディジタルＩＦ方式を用いると，信号品質劣化が最も少ないのでディジタルプリディストーション用途には最適である。具体的には，アナログＲＦ信号を一旦ＩＦ帯へ周波数変換し，アナログＩＦ信号をＡＤ変換して得たディジタルＩＦ信号をディジタル領域で直交復調する。こうして得られたディジタルベースバンド信号Ｓｚ＝Ｉｚ＋ｊＱｚは，入力ディジタルベースバンド信号Ｓｘ＝Ｉｘ＋ｊＱｘと減算することで，残留歪Ｓｅ＝Ｉｅ＋ｊＱｅを抽出する。

ＬＭＳ適応アルゴリズム２０６では，残留歪Ｓｅの電力を最小化するように係数ベクトルＣｖを逐次的に更新していく。具体的には，ベクトル信号Ｘｖと残留歪Ｓｅを掛けあわせたものを瞬時勾配として，これを修正量として前回の係数ベクトルに加えることで新たな係数ベクトルとする。この修正は積分を意味しており，図２では積分器の伝達関数を用いて表した。定数−μは，応答速度と定常性を制御するためのパラメータであって，ステップサイズパラメータまたはステップゲインと呼ばれ，小さい値に選ばれる。μは，ベクトルの各要素に対して一律同じ値であっても，必要に応じて異なる値であってもよい。負号は勾配に沿って残留歪Ｓｅの電力を最小化する方向へ係数ベクトルを制御するために付加する。以上の構成に基づくＬＭＳ適応アルゴリズムでは，係数ベクトルＣｖの適当な初期値（例えばゼロ）よりスタートしてある程度時間が経過すると真値に近づいて行く。定常状態に達した後は，信号のランダムネスの影響で真値の周辺で微小振動する。

上記のような構成を用いることにより，複素ボルテラ級数モデルに基づくプリディストータが実現できるので，最も汎用的な複素非線形フィルタ特性を持たせることができる。従って，必要に応じて次数Ｎとタップ数Ｍさえ増やせば，あらゆる種類のメモリエフェクトを含んだ非線形歪を補償することが可能となる。また，従来技術のように，振幅に依存した関数としてプリディストータが実現されているのではなく，複素数対複素数の時間依存関数対応を実現することができるので，ＤＣオフセット，ＩＱアンバランス，直交誤差が存在したとしても効果的に補償できる。

また，本発明は種々の変形が可能となる。例えば，先の実施例では，基底ベクトルＸｖは３５個の単項式であったが，これに予め適当な線形変換を施して得られるベクトルを新たな基底ベクトルに選ぶこともできる。変換の仕方によっては，適応アルゴリズムの収束速度を改善できる場合がある。線形変換なので，基底ベクトルのサイズは不変で次数も増加しないが，基底ベクトルの各要素は単項式ではなく多項式になっている。変換の仕方は無数に存在するが，一例を挙げれば，図５に示すように，ｎ次のエルミート多項式をｈ_ｎで表して，Ｘｖを，１，ｈ_１（Ｉｘ_０），ｈ_１（Ｑｘ_０），ｈ_１（Ｉｘ_１），ｈ_１（Ｑｘ_１），ｈ_２（Ｉｘ_０），ｈ_２（Ｑｘ_０），ｈ_２（Ｉｘ_１），ｈ_２（Ｑｘ_１），ｈ_１（Ｉｘ_０）ｈ_１（Ｑｘ_０），ｈ_１（Ｉｘ_１）ｈ_１（Ｑｘ_１），ｈ_１（Ｉｘ_０）ｈ_１（Ｉｘ_１），ｈ_１（Ｑｘ_０）ｈ_１（Ｑｘ_１），ｈ_１（Ｉｘ_０）ｈ_１（Ｑｘ_１），ｈ_１（Ｑｘ_０）ｈ_１（Ｉｘ_１），ｈ_３（Ｉｘ_０），ｈ_３（Ｑｘ_０），ｈ_２（Ｉｘ_０）ｈ_１（Ｑｘ_０），ｈ_１（Ｉｘ_０）ｈ_２（Ｑｘ_０），ｈ_３（Ｉｘ_１），ｈ_３（Ｑｘ_１），ｈ_２（Ｉｘ_１）ｈ_１（Ｑｘ_１），ｈ_１（Ｉｘ_１）ｈ_２（Ｑｘ_１），ｈ_１（Ｉｘ_０）ｈ_２（Ｉｘ_１），ｈ_２（Ｉｘ_０）ｈ_１（Ｉｘ_１），ｈ_１（Ｉｘ_０）ｈ_２（Ｑｘ_１），ｈ_２（Ｉｘ_０）ｈ_１（Ｑｘ_１），ｈ_１（Ｑｘ_０）ｈ_２（Ｉｘ_１），ｈ_２（Ｑｘ_０）ｈ_１（Ｉｘ_１），ｈ_１（Ｑｘ_０）ｈ_２（Ｑｘ_１），ｈ_２（Ｑｘ_０）ｈ_１（Ｑｘ_１），ｈ_１（Ｉｘ_０）ｈ_１（Ｉｘ_１）ｈ_１（Ｑｘ_０），ｈ_１（Ｉｘ_０）ｈ_１（Ｉｘ_１）ｈ_１（Ｑｘ_１），ｈ_１（Ｉｘ_０）ｈ_１（Ｑｘ_０）ｈ_１（Ｑｘ_１），ｈ_１（Ｉｘ_１）ｈ_１（Ｑｘ_０）ｈ_１（Ｑｘ_１）とした基底ベクトルの選び方がある。他の変形例としては，図３に示すように内積演算Ｃｖ・Ｘｖに入力信号Ｓｘを直達項として予め加えておき，出力をＳｙ＝Ｓｘ＋Ｃｖ・Ｘｖとしてもよい。

また，本発明は入力信号が正規分布に従うようなピークファクタの高い信号であるとき，特許文献６に示すようなピークファクタ低減処理と併用すると一層効果を発揮する。

特許３７０２８２９，“ピークファクタ低減装置” ＯＦＤＭやＣＤＭＡのような信号であって，ベースバンド信号が正規分布に近いとき，発生確率は低いながらも平均電力に対して１０ｄＢ以上高いピーク電力が生じることがある。一方，プリディストーションは，増幅器の線形領域で生じる非線形歪の改善には有効だが，増幅器の飽和で生じる歪に対しては無力である。したがって，ピーク電力に対する増幅器の飽和を防止するため出力を下げなければならず，高効率化が阻害される。

そこで，プリディストーションの前段にピークファクタ低減処理を挿入することで，ピーク電力を信号品質とのトレードオフで決まる所定値以下に制限できるので，増幅器飽和が原因の非線形歪を防止でき，増幅器出力を上げて高効率化できる。

また，本発明は使用する電力増幅器の特性に応じて，必要でない項を削って使用することももちろん可能である。発明者らは，図３，図５の構成に基づいて原理試作を実施した。シリコンＭＯＳデバイスで作られた２ＧＨｚ帯電力増幅器を用い，ピークファクタ低減装置と併用してピーク電力を約８ｄＢに制限した場合は，図５から２次項を削除すると共に５次項の一部を付け加えたプリディストータを用いることで，非線形歪を良好に低減できることを確認した。搭載した５次項を列挙すると，ｈ５（Ｉｘ_０），ｈ４（Ｉｘ_０）ｈ１（Ｑｘ_０），ｈ３（Ｉｘ_０）ｈ２（Ｑｘ_０），ｈ２（Ｉｘ_０）ｈ３（Ｑｘ_０），ｈ１（Ｉｘ_０）ｈ４（Ｑｘ_０），ｈ５（Ｑｘ_０），ｈ５（Ｉｘ_１），ｈ４（Ｉｘ_１）ｈ１（Ｑｘ_１），ｈ３（Ｉｘ_１）ｈ２（Ｑｘ_１），ｈ２（Ｉｘ_１）ｈ３（Ｑｘ_１），ｈ１（Ｉｘ_１）ｈ４（Ｑｘ_１），ｈ５（Ｑｘ_１）の１２項である。

一般的なディジタルプリディストーション送信機の構成。本発明に基づくディジタルプリディストーション送信機。図２に直達項を加えたディジタルプリディストーション送信機。３次１タップ多項式基底生成部の構成。３次１タップ多項式基底生成部の別の構成。

符号の説明

１０１…プリディストータ，１０２…直交変調ＤＡ変換器，１０３…電力増幅器，１０４…直交復調ＡＤ変換器，１０５…適応アルゴリズム，２０１…多項式プリディストータ，２０５…ＬＭＳ適応アルゴリズム，３０１…直達項を加えたプリディストータ。

Claims

複素入力信号Ｓｘ＝Ｉｘ＋ｊＱｘに基づき基底ベクトルＸｖを生成する多項式基底生成
部と，係数ベクトルＣｖとの内積Ｃｖ・Ｘｖを多項式の値として出力する内積演算部とか
ら構成される多項式プリディストータにおいて，
複素入力信号Ｓｘ＝Ｉｘ＋ｊＱｘの実部と虚部を最大Ｍサンプル遅延させた２（Ｍ＋１
）個の信号に基づき，これらの重複組合せより作れる最大次数Ｎの単項式全て，または必
要に応じ一部を，基底ベクトルＸｖとして出力すると共に，係数ベクトルＣｖとして前記
Ｘｖのサイズに等しい複素数の組を用いることによって，
記憶を持つ非線形時不変システムの記述に適したボルテラ級数を，入力信号が複素数Ｓ
ｘ＝Ｉｘ＋ｊＱｘ，かつ出力信号が複素数Ｓｙ＝Ｉｙ＋ｊＱｙとなるように拡張すること
を特徴とする多項式プリディストータ。
請求項１に記載の多項式プリディストータにおいて，上記最大次数Ｎの単項式が，最大
次数Ｎの多項式であることを特徴とする多項式プリディストータ。
請求項１または２に記載の多項式プリディストータにおいて，出力Ｓｙに入力Ｓｘを加
える直達項を設け，Ｓｙ＝Ｓｘ＋Ｃｖ・Ｘｖとすることを特徴とする多項式プリディスト
ータ。
請求項１から３に記載の多項式プリディストータと，ＤＡ変換器と直交変調器から成る
直交変調ＤＡ変換器と，直交変調器出力を増幅する電力増幅器と，出力信号の一部を直交
復調して複素復調信号Ｓｚ＝Ｉｚ＋ｊＱｚを出力する直交復調ＡＤ変換器と，複素信号Ｓ
ｘとＳｚの残差信号Ｓｅ＝Ｓｚ−Ｓｘ＝Ｉｅ＋ｊＱｅの電力を最小化する方向へ係数ベク
トルＣｖの各要素を逐次更新する適応アルゴリズムとから構成されるディジタルプリディ
ストーション送信機。
送信機であって、
複素信号をアナログ信号に変換するＤＡ変換器と、
前記アナログ信号を増幅して出力信号を出力する電力増幅器と、
前記出力信号を複素出力信号に変換するＡＤ変換器と、
外部から入力される第一の複素入力信号と前記複素出力信号とに基づいて補正係数ベクトルを生成する補正係数ベクトル生成部と、
前記第一の複素入力信号及び前記第一の複素入力信号よりも過去に入力された第二の複素入力信号を用いて、信号ベクトルを生成する信号ベクトル生成部と、前記信号ベクトルと前記補正係数ベクトルとを用いて前記複素信号を生成する生成部と、を備えるデジタルプリデイストータと、を有することを特徴とする送信機。
請求項５記載の送信機であって、
異なる複数の第二の複素入力信号を保持するメモリを備え、前記信号ベクトル生成部は、前記第一複素入力信号と、前記メモリに保持される少なくとも一の第二の複素入力信号と、を用いて信号ベクトルを生成する、ことを特徴とする送信機。
請求項６記載の送信機であって、
前記補正係数ベクトル生成部は、前記第一の複素入力信号と前記複素出力信号との差に
基づいて残留歪み信号を生成する、ことを特徴とする送信機。