KR20130043425A - 입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치 - Google Patents

입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치 Download PDF

Info

Publication number
KR20130043425A
KR20130043425A KR1020110107542A KR20110107542A KR20130043425A KR 20130043425 A KR20130043425 A KR 20130043425A KR 1020110107542 A KR1020110107542 A KR 1020110107542A KR 20110107542 A KR20110107542 A KR 20110107542A KR 20130043425 A KR20130043425 A KR 20130043425A
Authority
KR
South Korea
Prior art keywords
signal
digital predistortion
input
memory
average power
Prior art date
Application number
KR1020110107542A
Other languages
English (en)
Inventor
우영윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110107542A priority Critical patent/KR20130043425A/ko
Priority to US13/655,914 priority patent/US8982991B2/en
Publication of KR20130043425A publication Critical patent/KR20130043425A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3224—Predistortion being done for compensating memory effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 메모리 보상 디지털 전치 왜곡에 관한 것으로, 메모리 보상 디지털 전치 왜곡 시스템의 동작 방법에 있어서 입력 신호를 수신하는 과정과 상기 입력 신호에 대한 입력 평균 전력을 결정하는 과정과 상기 입력 평균 전력이 비선형 구간에 속하는 경우 상기 입력 평균 전력이 속하는 비선형 구간에 따라 기 설정된 메모리 차수에 해당하는 과거 신호에 대해 디지털 전치 왜곡을 각각 수행하는 과정을 포함하는 것으로 디지털 전치 왜곡 송신 시스템에서 입력 평균 레벨의 크기에 따라 디지털 전치 왜곡기 메모리 차수를 달리함으로써 낮은 입력 평균 전력에 대해 디지털 전치 왜곡기 구조를 단순화시켜 디지털 전치 왜곡기의 계산 속도, 디지털 전치 왜곡기의 수렴 속도를 향상시키는 이점이 있다.

Description

입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치{DIGITAL PRE-DISTORTION METHOD AND APPARATUS FOR CHANGING MEMORY ORDER ACCORDING TO INPUT LEVEL}
본 발명은 디지털 전치 왜곡기(DPD: Digital Pre-Distorter)의 성능 개선을 위한 방법 및 장치에 관한 것으로서, 디지털 전치 왜곡기의 입력 평균 전력에 따라 메모리 차수를 달리하여 디지털 전치 왜곡기의 성능을 개선하는 방법 및 장치에 관한 것이다.
일반적인 송신 시스템의 경우, 입력의 레벨에 상관없이 고정된 복잡한 메모리 보상 디지털 전치 왜곡기를 사용하기 때문에, 전치 왜곡기의 계산 속도와 수렴 속도, 온도, 환경 등의 변화에 대한 빠른 반응(response)이 어렵다. 이로 인해 시스템의 안정성과 성능 확보에 나쁜 영향을 미치는 문제점이 있다.
본 발명의 목적은 입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치를 제공함에 있다
본 발명의 다른 목적은 송신 시스템의 입력 레벨에 따라 디지털 전치 왜곡기(DPD:Digital Pre-Distorter) 복잡도를 달리하여 전력 송신 시스템의 성능을 향상시키는 방법 및 장치를 제공함에 있다.
본 발명의 또 다른 목적은 디지털 전치 왜곡 송신 시스템에서 입력 평균 레벨의 크기에 따라 디지털 전치 왜곡기의 메모리 차수를 달리함으로써 디지털 전치 왜곡기의 복잡도를 변경하여 낮은 입력 평균 전력에 대해 디지털 전치 왜곡기 구조를 단순화시켜 디지털 전치 왜곡기의 계산 속도, 디지털 전치 왜곡기 수렴 속도를 향상시키는 방법 및 장치를 제공함에 있다.
본 발명의 또 다른 목적은 전력 증폭기의 입력, 온도, 환경 등의 변화에 대한 빠른 적응 제어(adaptation)를 가능하게 하는 방법 및 장치를 제공함에 있다.
본 발명의 목적들을 달성하기 위한 제 1 견지에 따르면, 메모리 보상 디지털 전치 왜곡 시스템의 동작 방법에 있어서 입력 신호를 수신하는 과정과 상기 입력 신호에 대한 입력 평균 전력을 결정하는 과정과 상기 입력 평균 전력이 비선형 구간에 속하는 경우 상기 입력 평균 전력이 속하는 비선형 구간에 따라 기 설정된 메모리 차수에 해당하는 과거 신호에 대해 디지털 전치 왜곡을 각각 수행하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 목적들을 달성하기 위한 제 2 견지에 따르면, 메모리 보상 디지털 전치 왜곡 시스템에 있어서 입력 신호를 수신하고, 상기 입력 신호에 대한 입력 평균 전력을 결정하고 상기 입력 평균 전력이 비선형 구간에 속하는 경우, 상기 입력 평균 전력이 속하는 비선형 구간에 따라 기 설정된 메모리 차수에 해당하는 과거 신호에 대해 디지털 전치 왜곡을 각각 수행하는 메모리 보상 디지털 전치 왜곡기를 포함하고 상기 메모리 보상 디지털 전치 왜곡기는 상기 입력 신호에 대한 입력 평균 전력을 결정하는 평균 전력 측정기와 상기 입력 평균 전력이 속하는 비선형 구간에 따라 기 설정된 메모리 차수에 해당하는 과거 신호에 대해 디지털 전치 왜곡을 각각 수행하기 위한 스위치 신호를 제공하는 스위치 제어기와 싱기 스위치 신호에 따라 과거 신호에 대해 디지털 전치 왜곡을 수행하는 적어도 하나의 디지털 전치 왜곡기를 포함하는 것을 특징으로 한다.
본 발명은 디지털 전치 왜곡 송신 시스템에서 입력 평균 레벨의 크기에 따라 D디지털 전치 왜곡기 메모리 차수를 달리함으로써 디지털 전치 왜곡기의 복잡도를 변경하여 낮은 입력 평균 전력에 대해 디지털 전치 왜곡기 구조를 단순화시켜 디지털 전치 왜곡기의 계산 속도, 디지털 전치 왜곡기 수렴 속도를 향상시키는 이점이 있다.
이러한 이점은 전력 증폭기의 입력, 온도, 환경 등의 변화에 대한 빠른 적응 제어(adaptation)를 가능하게 하고, 이를 통해 디지털 전치 왜곡 송신 시스템의 성능을 개선할 수 있다..
도 1은 본 발명에 따른 전력 송신 시스템의 기본 블록을 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 디지털 전치 왜곡 시스템의 블록 구성을 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 디지털 전치 왜곡 시스템의 동작 과정을 도시한 흐름도이다.
도 4는 본 발명의 실시 예에 따른 전력 증폭기의 입력 평균 레벨(Pin)에 따른 전력 증폭기의 출력 인접 채널 전력 (ACP : Adjacent Channel Power) 특성과 송신 시스템의 선형성 사양(Spec), 각 구간에 대한 임계값을 도시한 도면이다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 기준하여 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 본 발명은 입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치에 대해 설명하기로 한다.
도 1은 본 발명에 따른 전력 송신 시스템의 기본 블록을 도시한 도면이다.
상기 도 1을 참조하면, 메모리 보상 디지털 전치 왜곡기(메모리 보상 DPD)(100)는 도면과 같이 전력 증폭기(PA : Power Amplifier)(120)의 출력을 선형화하기 위해 입력 신호와 출력 신호를 비교하고 출력 신호의 왜곡 성분을 최소화하여 입력 변조 신호가 선형적으로 증폭되어 출력되게 한다.
전력 송신 시스템의 입력 변조 신호로서 WCDMA, WiMax, LTE 등 데이터 레이트(data rate)가 높은 광대역(wide bandwidth) 신호가 사용될 경우, 전력 증폭기(120)의 왜곡 성분은 비선형(non linear) 왜곡 성분뿐만 아니라 메모리 효과에 의한 왜곡 성분이 포함된다. 메모리 효과에 의한 왜곡 성분은 신호의 대역에 비례하여 높아지게 된다.
메모리 보상 디지털 전치 왜곡기(100)가 비선형 왜곡 성분과 메모리 효과에 의한 왜곡 성분을 모두 보상하기 위해서는 현재 입력 신호에 대한 디지털 전치 왜곡기(DPD0)(101)와 과거 신호(102, 104)에 대한 디지털 전치 왜곡기들(DPD1, DPD2,.. DPDq)(103, 105, 107)의 결합(summation)(109)이 필요하다. 이와 같이 광대역에 대한 전력 증폭기의 정격 출력 전력에서의 선형화를 위해서는 복잡한 구조의 메모리 보상 디지털 전치 왜곡이 필요하다.
메모리 보상 디지털 전치 왜곡기(100)는 보정 알고리즘 부(140)가 제공한 계수를 이용하여 디지털 전치 왜곡을 수행할 수 있다. 이 경우, 사용되는 알고리즘은 일반적으로 사용되는 알고리즘이 이용될 수 있다.
정격 출력 전력은 단말기 사용자(Terminal User)의 수가 최고일 때, 즉 트래픽이 최고일 때의 출력 전력을 나타낸다. 만약 단말기 사용자의 수가 감소하여 트래픽이 줄어들 경우, 출력 전력은 낮아지고 전력 증폭기의 왜곡 특성도 좋아져 정격 출력 전력에서 필요한 복잡한 디지털 전치 왜곡 구조는 단순화되어도 가능하다.
전력 증폭기(120)의 왜곡 성분에 대한 추출과 메모리 보상 디지털 전치 왜곡기(010)의 동작을 위한 보정 알고리즘부(140)의 보정 수행을 위해서는 전체 신호를 대표하는 입력 신호와 이에 대한 출력 신호가 필요하다.
보정 알고리즘 부(140)는 메모리 보상 디지털 전치 왜곡기(100)와 하향 컨버터(130)의 출력 신호를 입력으로 받아 메모리 보상 디지털 전치 왜곡을 위한 계수를 메모리 보상 디지털 전치 왜곡기(100)에 제공한다. 상기 보정 알고리즘 부(140)가 상기 계수를 결정하는 과정은 일반적으로 사용되는 알고리즘을 이용할 수 있다.
상향 컨버터(110)는 메모리 보상 디지털 전치 왜곡기(100)의 출력 신호를 상향 컨버팅하여 전력 증폭기(120)로 제공하고, 하향 컨버터(130)는 전력 증폭기(120)의 출력 신호를 하향 컨버팅하여 보정 알고리즘 부(140)로 제공한다.
도 2는 본 발명의 실시 예에 따른 디지털 전치 왜곡 시스템의 블록 구성을 도시한 도면이다.
상기 도 2를 참조하면, 상향 컨버터(210), 하향 컨버터(230), 전력 증폭기(220) 및 보정 알고리즘부(240)의 동작은 상기 도 1 과 동일하다. 그리고 본 발명은 메모리 보상 디지털 전치 왜곡기(메모리 보상 DPD)(200) 및 보정 알고리즘부(240)를 제어부로 칭할 수 있다. 즉, 제어부(CPU)에서 소프트웨어로 동작이 가능하다.
메모리 보상 디지털 전치 왜곡기(200)는 평균전력측정기(206), 스위치제어기(208), 다수의 스위치(202, 204), 다수의 디지털 전치 왜곡기(201, 203, 205, 207)를 포함하여 구성된다.
메모리 보상 디지털 전치 왜곡기(200)가 비선형 왜곡 성분과 메모리 효과에 의한 왜곡 성분을 모두 보상하기 위해서는 현재 입력 신호에 대한 디지털 전치 왜곡기(DPD0)(201)와 과거 신호(202, 204)에 대한 디지털 전치 왜곡기들(DPD1, DPD2,.. DPDq)(203, 205, 207)의 결합(summation)(209)이 필요하다.
평균 전력 측정부(APM:Average Power Meter)(206)는 입력 평균 전력를 측정하여 스위치 제어기(208)로 측정한 입력 평균 전력을 제공한다.
스위치 제어기(208)는 평균 전력에 따라 디지털 전치 왜곡을 위한 메모리 차수를 결정한다.
스위치 제어기(208)는 상기 평균 전력 측정기(206)가 제공한 입력 평균 전력(Pin)의 값이 설정된 구간(비선형 구간1, 비선형 구간2, 비선형 구간3, 선형 구간)에 속하는 경우, 각각의 구간에 대해 해당 스위치를 제어하여 디지털 전치 왜곡기(201, 203, 205, 207)의 동작을 제어한다.
스위치 제어기(208)가 입력 평균 전력 값을 판단하기 위해 설정된 구간은 하기와 같다.
도 4를 참고로 하면, 입력 평균 전력 값이 제 1 비선형 구간(NL1~Pin)에 속하는 경우, 스위치 제어기(208)는 모든 스위치를 온 한다. 이 경우, 메모리 보상 디지털 전치 왜곡기(200)는 내부의 모든 디지털 전치 왜곡기(201, 203, 205, 207)를 동작시키고, 현재 입력 신호에 대한 디지털 전치 왜곡기(DPD0)(201)의 출력 신호와 과거 신호(202, 204)에 대한 디지털 전치 왜곡기들(DPD1, DPD2,.. DPDq)(203, 205, 207)의 출력 신호를 더한다(209)(f0(x(n)) + f1(x(n-1)) + . . .+ fq(x(n-q))).
입력 평균 전력 값이 제 2 비선형 구간(NL2~NL1)에 속하는 경우, 설정 값에 따라 스위치 제어기(208)는 일부의 스위치를 온 한다. 이 경우, 메모리 보상 디지털 전치 왜곡기(200)는 내부의 일부의 디지털 전치 왜곡기를 동작시키고, 현재 입력 신호에 대한 디지털 전치 왜곡기(DPD0)(201)의 출력 신호와 과거 신호에 대한 디지털 전치 왜곡기들(DPD1, DPD2,.. DPDi)의 출력 신호를 더한다(209).
입력 평균 전력 값이 제 3 비선형 구간(NL2~NL3)에 속하는 경우, 설정 값에 따라 스위치 제어기(208)는 일부의 스위치를 온 한다. 이 경우, 메모리 보상 디지털 전치 왜곡기(200)는 내부의 일부의 디지털 전치 왜곡기를 동작시키고, 현재 입력 신호에 대한 디지털 전치 왜곡기(DPD0)(201)의 출력 신호와 과거 신호에 대한 디지털 전치 왜곡기들(DPD1, DPD2,.. DPDj)의 출력 신호를 더한다(209).
입력 평균 전력 값이 선형 구간(L)에 속하는 경우, 설정 값에 따라 스위치 제어기(208)는 모든 스위치를 오프 한다. 이 경우, 메모리 보상 디지털 전치 왜곡기(200)는 현재 입력 신호에 대한 디지털 전치 왜곡기(DPD0)(201)의 출력 신호만을 출력한다.
트래픽이 증가하면 입력 평균 전력 값이 비 선형 특징을 가지게 되고, 트래픽이 증가 함에 따라 과거 신호에 대한 디지털 전치 왜곡을 위해 동작되는 디지털 전치 왜곡기의 수가 증가한다. 만약, 입력 평균 전력이 선형 특징을 가지게 되면, 과거 신호에 대한 디지털 전치 왜곡의 필요성이 없어진다.
상기 도 1의 메모리 보상 디지털 전치 왜곡기는 입력 전력과 전력 증폭기의 복잡도 변화에 상관없이 항상 고정된 복잡한 디지털 전체 왜곡구조를 사용하지만, 상기 도 2의 메모리 보상 디지털 전치 왜곡기는 입력 전력과 전력 증폭기의 복잡도 변화를 고려하는 특징이 있다.
도 3은 본 발명의 실시 예에 따른 디지털 전치 왜곡 시스템의 동작 과정을 도시한 흐름도이다.
상기 도 3을 참고하면, 본 발명의 디지털 전체 왜곡 시스템의 메모리 보상 디지털 전치 왜곡기는 입력신호가 인가된 이후(310 단계), 상기 입력 신호를 캡쳐하고(320 단계), 상기 입력 신호에 대한 입력 평균 전력을 결정한다(330 단계).
이후, 상기 메모리 보상 디지털 전치 왜곡기는 상기 입력 평균 전력이 선형 구간에 속하는 경우(340 단계), 현재 신호(입력 신호)에 대해서만 디지털 전치 왜곡을 수행한다(345 단계).
만약, 상기 메모리 보상 디지털 전치 왜곡기는 상기 입력 평균 전력이 비선형 구간에 속하는 경우(350 단계), 현재 신호에 대해 디지털 전치 왜곡을 수행하고, 상기 입력 평균 전력이 속하는 기 결정된 비선형 구간에 따른 메모리 차수를 고려하여 과거 신호에 대해 디지털 전치 왜곡을 수행한다(355 단계).
이후, 상기 메모리 보상 디지털 전치 왜곡기는 과거 및 현재의 디지털 전치 왜곡 신호를 더한다(357 단계).
도 4는 본 발명의 실시 예에 따른 전력 증폭기의 입력 평균 레벨(Pin)에 따른 전력 증폭기의 출력 인접 채널 전력 (ACP : Adjacent Channel Power) 특성과 송신 시스템의 선형성 사양(Spec), 각 구간에 대한 임계값을 도시한 도면이다.
상기 도 4를 참조하면, 입력 평균 전력(Pin)을 NL1, NL2, NL3 각 구간은 비선형 특성에 따른 ACP 값에 따라 나눈 구간으로 그 값이 NL1, NL2, NL3로 갈수록 디지털 전치 왜곡을 위한 메모리 차수는 간단해져 복잡도가 점점 낮아지는 디지털 전치 왜곡 구조를 가진다. 이에 따라, 입력 평균 전력 값이 NL1, NL2, NL3으로 갈수록 필요한 디지털 전치 왜곡기의 수는 감소한다.
L 구간은 송신 시스템의 선형성 사양(Spec)보다 낮은 구간으로 전력 증폭기의 메모리 효과를 보상하지 않아도 전혀 문제가 없는 구간이기 때문에 모든 스위치는 오프되어도 무방하다. NL과 L 구간에 대한 구간 수와 위치는 전력 증폭기의 비선형 왜곡 특성, 메모리 왜곡 특성, 사양 등에 따라 바뀔 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (16)

  1. 메모리 보상 디지털 전치 왜곡 시스템의 동작 방법에 있어서,
    입력 신호를 수신하는 과정과,
    상기 입력 신호에 대한 입력 평균 전력을 결정하는 과정과,
    상기 입력 평균 전력이 비선형 구간에 속하는 경우, 상기 입력 평균 전력이 속하는 비선형 구간에 따라 기 설정된 메모리 차수에 해당하는 과거 신호에 대해 디지털 전치 왜곡을 각각 수행하는 과정을 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서,
    상기 입력 평균 전력이 비선형 구간에 속하는 경우, 현재의 입력 신호에 대해 디지털 전치 왜곡을 수행하는 과정과,
    상기 과거 신호에 대해 디지털 전치 왜곡을 각각 수행한 신호와 상기 현재의 입력 신호에 대해 디지털 전치 왜곡을 수행한 신호를 더하여 출력하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  3. 제 2항에 있어서,
    상기 출력한 신호를 상향 컨버팅하는 과정과,
    상향 컨버팅한 신호를 증폭하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  4. 제 3항에 있어서,
    상기 증폭한 신호를 하향 컨버팅하는 과정과,
    하향 컨버팅한 신호에서 디지털 전치 왜곡을 위한 계수를 결정하는 과정과,
    상기 디지털 전치 왜곡을 위한 계수를 출력하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서,
    상기 입력 평균 전력이 선형 구간에 속하는 경우, 현재의 입력 신호에 대해 디지털 전치 왜곡을 수행하여 출력하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  6. 제 5항에 있어서,
    상기 출력한 신호를 상향 컨버팅하는 과정과,
    상향 컨버팅한 신호를 증폭하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  7. 제 6항에 있어서,
    상기 증폭한 신호를 하향 컨버팅하는 과정과,
    하향 컨버팅한 신호에서 디지털 전치 왜곡을 위한 계수를 결정하는 과정과,
    상기 디지털 전치 왜곡을 위한 계수를 출력하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  8. 제 1항에 있어서,
    상기 비 선형 구간 및 상기 비 선형 구간에 해당하는 메모리 차수는
    필요 시 변경할 수 있는 가변 값인 것을 특징으로 하는 방법.
  9. 메모리 보상 디지털 전치 왜곡 시스템에 있어서,
    입력 신호를 수신하고, 상기 입력 신호에 대한 입력 평균 전력을 결정하고, 상기 입력 평균 전력이 비선형 구간에 속하는 경우, 상기 입력 평균 전력이 속하는 비선형 구간에 따라 기 설정된 메모리 차수에 해당하는 과거 신호에 대해 디지털 전치 왜곡을 각각 수행하는 메모리 보상 디지털 전치 왜곡기를 포함하고,
    상기 메모리 보상 디지털 전치 왜곡기는,
    상기 입력 신호에 대한 입력 평균 전력을 결정하는 평균 전력 측정기와,
    상기 입력 평균 전력이 속하는 비선형 구간에 따라 기 설정된 메모리 차수에 해당하는 과거 신호에 대해 디지털 전치 왜곡을 각각 수행하기 위한 스위치 신호를 제공하는 스위치 제어기와,
    싱기 스위치 신호에 따라 과거 신호에 대해 디지털 전치 왜곡을 수행하는 적어도 하나의 디지털 전치 왜곡기를 포함하는 것을 특징으로 하는 장치.
  10. 제 9항에 있어서,
    상기 메모리 보상 디지털 전치 왜곡기는,
    상기 입력 평균 전력이 비선형 구간에 속하는 경우, 현재의 입력 신호에 대해 디지털 전치 왜곡을 수행하는 디지털 전치 왜곡기와,
    상기 과거 신호에 대해 디지털 전치 왜곡을 각각 수행한 신호와 상기 현재의 입력 신호에 대해 디지털 전치 왜곡을 수행한 신호를 더하여 출력하는 덧셈기를 더 포함하는 것을 특징으로 하는 장치.
  11. 제 10항에 있어서,
    상기 메모리 보상 디지털 전치 왜곡 시스템은,
    상기 출력한 신호를 상향 컨버팅하는 상향 컨버터와,
    상향 컨버팅한 신호를 증폭하는 증폭기를 더 포함하는 것을 특징으로 하는 장치.
  12. 제 11항에 있어서,
    상기 메모리 보상 디지털 전치 왜곡 시스템은,
    상기 증폭한 신호를 하향 컨버팅하는 하향 컨버터와,
    하향 컨버팅한 신호에서 디지털 전치 왜곡을 위한 계수를 결정하고, 상기 디지털 전치 왜곡을 위한 계수를 출력하는 보정 알고리즘 부를 더 포함하는 것을 특징으로 하는 장치.
  13. 제 9항에 있어서,
    상기 메모리 보상 디지털 전치 왜곡기는,
    상기 입력 평균 전력이 선형 구간에 속하는 경우, 현재의 입력 신호에 대해 디지털 전치 왜곡을 수행하여 출력하는 디지털 전치 왜곡기를 더 포함하는 것을 특징으로 하는 장치.
  14. 제 13항에 있어서,
    상기 메모리 보상 디지털 전치 왜곡 시스템은,
    상기 출력한 신호를 상향 컨버팅하는 상향 컨버터와,
    상향 컨버팅한 신호를 증폭하는 증폭기를 더 포함하는 것을 특징으로 하는 장치.
  15. 제 14항에 있어서,
    상기 메모리 보상 디지털 전치 왜곡 시스템은,
    상기 증폭한 신호를 하향 컨버팅하는 하향 컨버터와,
    하향 컨버팅한 신호에서 디지털 전치 왜곡을 위한 계수를 결정하고, 상기 디지털 전치 왜곡을 위한 계수를 출력하는 보정 알고리즘 부를 더 포함하는 것을 특징으로 하는 장치.
  16. 제 9항에 있어서,
    상기 비 선형 구간 및 상기 비 선형 구간에 해당하는 메모리 차수는
    필요 시 변경할 수 있는 가변 값인 것을 특징으로 하는 장치.
KR1020110107542A 2011-10-20 2011-10-20 입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치 KR20130043425A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110107542A KR20130043425A (ko) 2011-10-20 2011-10-20 입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치
US13/655,914 US8982991B2 (en) 2011-10-20 2012-10-19 Digital pre-distortion method and apparatus thereof for changing memory degree depending on input level

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110107542A KR20130043425A (ko) 2011-10-20 2011-10-20 입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20130043425A true KR20130043425A (ko) 2013-04-30

Family

ID=48135951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110107542A KR20130043425A (ko) 2011-10-20 2011-10-20 입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치

Country Status (2)

Country Link
US (1) US8982991B2 (ko)
KR (1) KR20130043425A (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9172409B2 (en) * 2013-11-22 2015-10-27 Xilinx, Inc. Multi-path digital pre-distortion
CN105409178B (zh) * 2013-12-23 2019-03-05 华为技术有限公司 一种无线收发信机
US11082013B2 (en) 2017-05-12 2021-08-03 Mediatek Inc. Method of reducing memory effect of power amplifier
CN109218236B (zh) * 2017-07-06 2022-10-18 中兴通讯股份有限公司 切换时隙数字预失真校正方法、装置及可读存储介质
US10158330B1 (en) 2017-07-17 2018-12-18 Qorvo Us, Inc. Multi-mode envelope tracking amplifier circuit
US10680559B2 (en) * 2017-10-06 2020-06-09 Qorvo Us, Inc. Envelope tracking system for transmitting a wide modulation bandwidth signal(s)
US11038474B2 (en) 2017-11-01 2021-06-15 Analog Devices Global Unlimited Company Phased array amplifier linearization
US10637408B2 (en) 2018-01-18 2020-04-28 Qorvo Us, Inc. Envelope tracking voltage tracker circuit and related power management circuit
US10742170B2 (en) 2018-02-01 2020-08-11 Qorvo Us, Inc. Envelope tracking circuit and related power amplifier system
US10944365B2 (en) 2018-06-28 2021-03-09 Qorvo Us, Inc. Envelope tracking amplifier circuit
US11088618B2 (en) 2018-09-05 2021-08-10 Qorvo Us, Inc. PWM DC-DC converter with linear voltage regulator for DC assist
US10911001B2 (en) 2018-10-02 2021-02-02 Qorvo Us, Inc. Envelope tracking amplifier circuit
US10985702B2 (en) 2018-10-31 2021-04-20 Qorvo Us, Inc. Envelope tracking system
US10938351B2 (en) 2018-10-31 2021-03-02 Qorvo Us, Inc. Envelope tracking system
US11018638B2 (en) 2018-10-31 2021-05-25 Qorvo Us, Inc. Multimode envelope tracking circuit and related apparatus
US10680556B2 (en) 2018-11-05 2020-06-09 Qorvo Us, Inc. Radio frequency front-end circuit
US11031909B2 (en) 2018-12-04 2021-06-08 Qorvo Us, Inc. Group delay optimization circuit and related apparatus
US11082007B2 (en) 2018-12-19 2021-08-03 Qorvo Us, Inc. Envelope tracking integrated circuit and related apparatus
US11146213B2 (en) 2019-01-15 2021-10-12 Qorvo Us, Inc. Multi-radio access technology envelope tracking amplifier apparatus
US11025458B2 (en) 2019-02-07 2021-06-01 Qorvo Us, Inc. Adaptive frequency equalizer for wide modulation bandwidth envelope tracking
US10998859B2 (en) 2019-02-07 2021-05-04 Qorvo Us, Inc. Dual-input envelope tracking integrated circuit and related apparatus
US11233481B2 (en) 2019-02-18 2022-01-25 Qorvo Us, Inc. Modulated power apparatus
CN109981181B (zh) * 2019-02-19 2021-07-09 西北工业大学 一种双通道可切换微波光子变频装置及调节方法
US11374482B2 (en) 2019-04-02 2022-06-28 Qorvo Us, Inc. Dual-modulation power management circuit
US11082009B2 (en) 2019-04-12 2021-08-03 Qorvo Us, Inc. Envelope tracking power amplifier apparatus
US11018627B2 (en) 2019-04-17 2021-05-25 Qorvo Us, Inc. Multi-bandwidth envelope tracking integrated circuit and related apparatus
US11424719B2 (en) 2019-04-18 2022-08-23 Qorvo Us, Inc. Multi-bandwidth envelope tracking integrated circuit
US11031911B2 (en) 2019-05-02 2021-06-08 Qorvo Us, Inc. Envelope tracking integrated circuit and related apparatus
US11349436B2 (en) 2019-05-30 2022-05-31 Qorvo Us, Inc. Envelope tracking integrated circuit
US11539289B2 (en) 2019-08-02 2022-12-27 Qorvo Us, Inc. Multi-level charge pump circuit
US11309922B2 (en) 2019-12-13 2022-04-19 Qorvo Us, Inc. Multi-mode power management integrated circuit in a small formfactor wireless apparatus
US11349513B2 (en) 2019-12-20 2022-05-31 Qorvo Us, Inc. Envelope tracking system
US11539330B2 (en) 2020-01-17 2022-12-27 Qorvo Us, Inc. Envelope tracking integrated circuit supporting multiple types of power amplifiers
US11716057B2 (en) 2020-01-28 2023-08-01 Qorvo Us, Inc. Envelope tracking circuitry
US11728774B2 (en) 2020-02-26 2023-08-15 Qorvo Us, Inc. Average power tracking power management integrated circuit
US11196392B2 (en) 2020-03-30 2021-12-07 Qorvo Us, Inc. Device and device protection system
US11588449B2 (en) 2020-09-25 2023-02-21 Qorvo Us, Inc. Envelope tracking power amplifier apparatus
US11728796B2 (en) 2020-10-14 2023-08-15 Qorvo Us, Inc. Inverted group delay circuit
US11909385B2 (en) 2020-10-19 2024-02-20 Qorvo Us, Inc. Fast-switching power management circuit and related apparatus
US11770145B2 (en) 2021-08-27 2023-09-26 Samsung Electronics Co., Ltd System and method for efficient initialization of memory digital pre-distorter coefficients to reduce calibration time

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026871B2 (en) * 2003-07-03 2006-04-11 Icefyre Semiconductor, Inc. Adaptive predistortion for a transmit system
US7514996B2 (en) * 2004-09-21 2009-04-07 Hitachi Kokusai Electric Inc. Distortion compensation amplifying apparatus
JP4786644B2 (ja) * 2005-03-09 2011-10-05 富士通株式会社 歪補償装置
JP4835241B2 (ja) 2006-04-11 2011-12-14 株式会社日立製作所 ディジタルプリディストーション送信機
WO2009090825A1 (ja) 2008-01-15 2009-07-23 Mitsubishi Electric Corporation プレディストータ
US7746167B1 (en) * 2008-08-29 2010-06-29 Xilinx, Inc. Method of and circuit for adapting parameters for a predistortion circuit in an integrated circuit
US8351877B2 (en) * 2010-12-21 2013-01-08 Dali Systems Co. Ltfd. Multi-band wideband power amplifier digital predistorition system and method
US8331484B2 (en) 2010-01-13 2012-12-11 Cisco Technology, Inc. Digital Predistortion training system
US8908751B2 (en) * 2011-02-28 2014-12-09 Intel Mobile Communications GmbH Joint adaptive bias point adjustment and digital pre-distortion for power amplifier
US8649745B2 (en) * 2011-12-21 2014-02-11 Telefonaktiebolaget L M Ericsson (Publ) Adaptive predistortion for a non-linear subsystem based on a model as a concatenation of a non-linear model followed by a linear model

Also Published As

Publication number Publication date
US8982991B2 (en) 2015-03-17
US20130100991A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
KR20130043425A (ko) 입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치
CN107437927B (zh) 用于信号预失真的方法和设备
US20220368360A1 (en) Predistortion Circuit, Method For Generating A Predistorted Baseband Signal, Control Circuit For A Predistortion Circuit, Method To Determine Parameters For A Predistortion Circuit, And Apparatus And Method For Predistorting A Baseband Signal
KR20210008073A (ko) 비선형 시스템용 디지털 보상기
AU2010364182B2 (en) Configurable basis-function generation for nonlinear modeling
CN101459636B (zh) 自适应预失真方法
EP2430748B1 (en) Pre-distortion for a radio frequency power amplifier
JP4417174B2 (ja) プリディストータ
TWI326966B (en) Apparatus and method of dynamically adapting the lut spacing for linearizing a power amplifier
US7535298B2 (en) Arrangement and a method relating to signal predistortion
KR101440121B1 (ko) 왜곡 보상 장치, 신호 송신 장치 및 그 방법
KR20210012002A (ko) 레벨 추적에 의한 선형화
US8451055B2 (en) Distortion compensating apparatus, transmitting apparatus, and distortion compensating method
JP4087180B2 (ja) 入力信号に予め歪みを加える方法および予歪みシステム
JP2002232325A (ja) プリディストーション歪み補償装置
WO2010141160A1 (en) Apparatus and method for predictive over-drive detection
US20130271212A1 (en) Digital Predistorter (DPD) Structure Based On Dynamic Deviation Reduction (DDR)-Based Volterra Series
US8514019B2 (en) Distortion compensation amplifier
CN101262205A (zh) 通过不对称地使用可用带宽来进行预失真
US20110095820A1 (en) Method for pre-distorting a power amplifier and the circuit thereof
KR20120070047A (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
CN101247154B (zh) 实现削峰和数字预失真相互补偿的系统及方法
KR102257606B1 (ko) Miso 시스템의 개선된 피드백
US8633769B2 (en) Dual loop adaptation digital predistortion architecture for power amplifiers
CN104009717B (zh) 一种自适应预失真处理方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application